JP3476064B2 - 直流安定化電源回路 - Google Patents
直流安定化電源回路Info
- Publication number
- JP3476064B2 JP3476064B2 JP02472699A JP2472699A JP3476064B2 JP 3476064 B2 JP3476064 B2 JP 3476064B2 JP 02472699 A JP02472699 A JP 02472699A JP 2472699 A JP2472699 A JP 2472699A JP 3476064 B2 JP3476064 B2 JP 3476064B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- output
- circuit
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、直流電圧を安定化
する直流安定化電源回路に関するもので、特に、低電圧
動作時の入出力間電圧差を改善した直流安定化電源回路
に関する。
する直流安定化電源回路に関するもので、特に、低電圧
動作時の入出力間電圧差を改善した直流安定化電源回路
に関する。
【０００２】
【従来の技術】図６に、従来使用されている直流安定化
電源回路の回路図を示す。従来使用されている直流安定
化電源回路は、直流電圧が入力される入力端子ＩＮと、
直流電圧が出力される出力端子ＯＵＴと、入力端子ＩＮ
にエミッタが接続されるとともに出力端子ＯＵＴにコレ
クタが接続されたＰＮＰ型トランジスタＱ１と、出力端
子ＯＵＴとグランドとの間に直列に接続される抵抗Ｒ
１，Ｒ２と、入力端子ＩＮとグランドとの間に接続され
基準電圧Ｖｆを出力する基準電圧回路１と、抵抗Ｒ１，
Ｒ２の接続ノードに負の入力端子が接続されるとともに
正の入力端子に基準電圧Ｖｆが入力されるアンプ２と、
トランジスタＱ１のベースにコレクタが接続されるとと
もにアンプ２の出力端子にベースが接続されたＮＰＮ型
トランジスタＱ２とを有する。又、トランジスタＱ２の
エミッタが接地され、アンプ２は入力端子ＩＮとグラン
ド間に接続されてバイアス電圧がかけられる。
電源回路の回路図を示す。従来使用されている直流安定
化電源回路は、直流電圧が入力される入力端子ＩＮと、
直流電圧が出力される出力端子ＯＵＴと、入力端子ＩＮ
にエミッタが接続されるとともに出力端子ＯＵＴにコレ
クタが接続されたＰＮＰ型トランジスタＱ１と、出力端
子ＯＵＴとグランドとの間に直列に接続される抵抗Ｒ
１，Ｒ２と、入力端子ＩＮとグランドとの間に接続され
基準電圧Ｖｆを出力する基準電圧回路１と、抵抗Ｒ１，
Ｒ２の接続ノードに負の入力端子が接続されるとともに
正の入力端子に基準電圧Ｖｆが入力されるアンプ２と、
トランジスタＱ１のベースにコレクタが接続されるとと
もにアンプ２の出力端子にベースが接続されたＮＰＮ型
トランジスタＱ２とを有する。又、トランジスタＱ２の
エミッタが接地され、アンプ２は入力端子ＩＮとグラン
ド間に接続されてバイアス電圧がかけられる。
【０００３】このような構成の直流安定化電源回路は、
入力端子ＩＮに設定出力電圧より低い電圧が入力される
と、このとき、抵抗Ｒ１，Ｒ２の接続ノードに現れる電
圧が基準電圧Ｖｆより低いので、アンプ２によりトラン
ジスタＱ２が導通状態となる。このトランジスタＱ２が
導通すると、トランジスタＱ１のベース電流が流れるよ
うになるので、トランジスタＱ１が導通状態となり、出
力端子ＯＵＴに出力電圧が現れる。
入力端子ＩＮに設定出力電圧より低い電圧が入力される
と、このとき、抵抗Ｒ１，Ｒ２の接続ノードに現れる電
圧が基準電圧Ｖｆより低いので、アンプ２によりトラン
ジスタＱ２が導通状態となる。このトランジスタＱ２が
導通すると、トランジスタＱ１のベース電流が流れるよ
うになるので、トランジスタＱ１が導通状態となり、出
力端子ＯＵＴに出力電圧が現れる。
【０００４】このように出力電圧が出力され、出力電圧
が安定状態になると、抵抗Ｒ１，Ｒ２の接続ノードに現
れる電圧に負帰還をかけるとともに基準電圧Ｖｆとアン
プ２で比較してトランジスタＱ２のベース電流を調整す
ることによって、トランジスタＱ１のエミッタ電流を調
整する。
が安定状態になると、抵抗Ｒ１，Ｒ２の接続ノードに現
れる電圧に負帰還をかけるとともに基準電圧Ｖｆとアン
プ２で比較してトランジスタＱ２のベース電流を調整す
ることによって、トランジスタＱ１のエミッタ電流を調
整する。
【０００５】更に、このような直流安定化電源回路に、
トランジスタＱ１のベースにベースが接続されるととも
に出力端子ＯＵＴにエミッタが接続されたＰＮＰ型トラ
ンジスタＱ３と、このトランジスタＱ３のコレクタにコ
レクタが接続されるとともにエミッタが接地されたＮＰ
Ｎ型トランジスタＱ４と、トランジスタＱ４とカレント
ミラー回路を構成するＮＰＮ型トランジスタＱ５によっ
て、トランジスタＱ１の入出力間電圧を制限するための
出力飽和防止回路３が構成される。
トランジスタＱ１のベースにベースが接続されるととも
に出力端子ＯＵＴにエミッタが接続されたＰＮＰ型トラ
ンジスタＱ３と、このトランジスタＱ３のコレクタにコ
レクタが接続されるとともにエミッタが接地されたＮＰ
Ｎ型トランジスタＱ４と、トランジスタＱ４とカレント
ミラー回路を構成するＮＰＮ型トランジスタＱ５によっ
て、トランジスタＱ１の入出力間電圧を制限するための
出力飽和防止回路３が構成される。
【０００６】この出力飽和防止回路３を備えた直流安定
化電源回路は、入力端子ＩＮにかける入力電圧を立ち上
げたときに、出力端子ＯＵＴに現れる出力電圧が安定状
態に達していないので、トランジスタＱ１に過剰のコレ
クタ電流を流そうとする。このようなトランジスタＱ１
の飽和状態を防ぐために、出力電圧が所定の電圧値とな
ったとき、トランジスタＱ３が導通し、このトランジス
タＱ３に応じてトランジスタＱ４，Ｑ５を導通させる。
このように、トランジスタＱ３，Ｑ４，Ｑ５を導通させ
ることによって、アンプ２から流れるトランジスタＱ２
へのベース電流を制限し、これにより、トランジスタＱ
１に流れるコレクタ電流を制限する。
化電源回路は、入力端子ＩＮにかける入力電圧を立ち上
げたときに、出力端子ＯＵＴに現れる出力電圧が安定状
態に達していないので、トランジスタＱ１に過剰のコレ
クタ電流を流そうとする。このようなトランジスタＱ１
の飽和状態を防ぐために、出力電圧が所定の電圧値とな
ったとき、トランジスタＱ３が導通し、このトランジス
タＱ３に応じてトランジスタＱ４，Ｑ５を導通させる。
このように、トランジスタＱ３，Ｑ４，Ｑ５を導通させ
ることによって、アンプ２から流れるトランジスタＱ２
へのベース電流を制限し、これにより、トランジスタＱ
１に流れるコレクタ電流を制限する。
【０００７】又、上記のような直流安定化電源回路以外
に、その出力端子に流れる電流量を制限する電流制限回
路を備えた直流安定化電源回路が、特開平５−４０５３
４号公報に提供されている。この特開平５−４０５３４
号公報で提供される直流安定化電源回路の内部構成を示
すブロック図を図７に示す。
に、その出力端子に流れる電流量を制限する電流制限回
路を備えた直流安定化電源回路が、特開平５−４０５３
４号公報に提供されている。この特開平５−４０５３４
号公報で提供される直流安定化電源回路の内部構成を示
すブロック図を図７に示す。
【０００８】特開平５−４０５３４号公報における直流
安定化電源回路は、入力端子にエミッタが接続されると
ともにコレクタが出力端子と接続されたＰＮＰ型トラン
ジスタＱ１１と、トランジスタＱ１１のベース電流の量
を調整することによってトランジスタＱ１１のコレクタ
電流を制御する駆動回路１００と、トランジスタＱ１１
のコレクタからの分電流を検知して出力電流が検知した
値より大きくならないように駆動回路１００を制御する
電流制限回路１０１とを有する直流安定化電源回路に、
トランジスタＱ１１のベースにベースが接続されるとと
もにトランジスタＱ１１のコレクタにエミッタが接続さ
れたＰＮＰ型トランジスタＱ１２を設ける。更に、この
トランジスタＱ１２は、コレクタが電流制限回路１０１
に接続される。
安定化電源回路は、入力端子にエミッタが接続されると
ともにコレクタが出力端子と接続されたＰＮＰ型トラン
ジスタＱ１１と、トランジスタＱ１１のベース電流の量
を調整することによってトランジスタＱ１１のコレクタ
電流を制御する駆動回路１００と、トランジスタＱ１１
のコレクタからの分電流を検知して出力電流が検知した
値より大きくならないように駆動回路１００を制御する
電流制限回路１０１とを有する直流安定化電源回路に、
トランジスタＱ１１のベースにベースが接続されるとと
もにトランジスタＱ１１のコレクタにエミッタが接続さ
れたＰＮＰ型トランジスタＱ１２を設ける。更に、この
トランジスタＱ１２は、コレクタが電流制限回路１０１
に接続される。
【０００９】このようなトランジスタＱ１２を設けるこ
とによって、入力端子に入力される電圧が出力端子から
の出力電圧が安定する電圧より低いとき、トランジスタ
Ｑ１１に流れる電流が少ないので、トランジスタＱ１１
のコレクタからの分電流を検知する電流制限回路１０１
によって、駆動回路１００がトランジスタＱ１１のベー
ス電流を増加させるための動作するように制御される。
このため、トランジスタＱ１１のコレクタ電流が一気に
増加し飽和電流が流れる。このときトランジスタＱ１２
のエミッタ電圧がベース電圧より大きくなり、トランジ
スタＱ１２が導通する。このように、トランジスタＱ１
２が導通すると、そのコレクタ電流が電流制限回路１０
１に流れ込み、駆動回路１００がトランジスタＱ１１の
ベース電流を減少させるための動作するように電流制限
回路１０１によって制御される。
とによって、入力端子に入力される電圧が出力端子から
の出力電圧が安定する電圧より低いとき、トランジスタ
Ｑ１１に流れる電流が少ないので、トランジスタＱ１１
のコレクタからの分電流を検知する電流制限回路１０１
によって、駆動回路１００がトランジスタＱ１１のベー
ス電流を増加させるための動作するように制御される。
このため、トランジスタＱ１１のコレクタ電流が一気に
増加し飽和電流が流れる。このときトランジスタＱ１２
のエミッタ電圧がベース電圧より大きくなり、トランジ
スタＱ１２が導通する。このように、トランジスタＱ１
２が導通すると、そのコレクタ電流が電流制限回路１０
１に流れ込み、駆動回路１００がトランジスタＱ１１の
ベース電流を減少させるための動作するように電流制限
回路１０１によって制御される。
【００１０】
【発明が解決しようとする課題】しかしながら、図６及
び図７に示す直流安定化電源回路のように、トランジス
タＱ１，Ｑ１１に流れる飽和電流を制限する出力飽和防
止回路を設けたとき、入力端子と出力端子間に接続され
るトランジスタＱ１，Ｑ１１のエミッタ・コレクタ間電
圧が、前記出力飽和防止回路を設けていないときに比べ
て大きくなる。これは、トランジスタの特性によるもの
で、トランジスタのコレクタ電流が同じ大きさであると
き、そのベース電流を小さくすると、エミッタ・コレク
タ間電圧が大きくなる。そのため、出力飽和防止回路に
よってトランジスタＱ１，Ｑ１１のベース電流が小さく
なるので、そのエミッタ・コレクタ間電圧が大きくな
る。
び図７に示す直流安定化電源回路のように、トランジス
タＱ１，Ｑ１１に流れる飽和電流を制限する出力飽和防
止回路を設けたとき、入力端子と出力端子間に接続され
るトランジスタＱ１，Ｑ１１のエミッタ・コレクタ間電
圧が、前記出力飽和防止回路を設けていないときに比べ
て大きくなる。これは、トランジスタの特性によるもの
で、トランジスタのコレクタ電流が同じ大きさであると
き、そのベース電流を小さくすると、エミッタ・コレク
タ間電圧が大きくなる。そのため、出力飽和防止回路に
よってトランジスタＱ１，Ｑ１１のベース電流が小さく
なるので、そのエミッタ・コレクタ間電圧が大きくな
る。
【００１１】よって、直流安定化電源回路において、そ
の入力端子にかかる電圧と出力端子にかかる電圧との差
が、前記出力飽和防止回路を設けたときの方が大きくな
る。このことは、出力電流値と入出力端子間電圧差を示
した図３のグラフからも明らかである。このような入出
力端子間電圧差は、入力端子に電圧を供給する電源がバ
ッテリーなどの２次電池であり、この２次電池がかなり
使用されてその供給する電圧値が低くなったときに問題
が生じる。即ち、飽和防止回路を設けてその入出力端子
間電圧差が大きくなると、入力端子にかかる入力電圧が
低いため、充分な出力電圧を出力することができなくな
る。
の入力端子にかかる電圧と出力端子にかかる電圧との差
が、前記出力飽和防止回路を設けたときの方が大きくな
る。このことは、出力電流値と入出力端子間電圧差を示
した図３のグラフからも明らかである。このような入出
力端子間電圧差は、入力端子に電圧を供給する電源がバ
ッテリーなどの２次電池であり、この２次電池がかなり
使用されてその供給する電圧値が低くなったときに問題
が生じる。即ち、飽和防止回路を設けてその入出力端子
間電圧差が大きくなると、入力端子にかかる入力電圧が
低いため、充分な出力電圧を出力することができなくな
る。
【００１２】又、出力端子にかかる出力電圧が安定状態
になったときには、前記出力飽和防止回路はその必要性
がなくなるので、この出力飽和防止回路を用いたために
生じる入出力端子間電圧差による消費電力が無効電力と
なり、携帯型電話機などの消費電力を抑制する必要のあ
る電気電子機器には、重要な問題となる。
になったときには、前記出力飽和防止回路はその必要性
がなくなるので、この出力飽和防止回路を用いたために
生じる入出力端子間電圧差による消費電力が無効電力と
なり、携帯型電話機などの消費電力を抑制する必要のあ
る電気電子機器には、重要な問題となる。
【００１３】このような問題を鑑みて、本発明は、出力
電圧が安定状態であるときは、出力飽和防止回路が解除
された状態となるような直流安定化電源回路を提供する
ことを目的とする。又、入力電圧が低いときにおいて
も、出力飽和防止回路が解除された状態となるような直
流安定化電源回路を提供することを目的とする。
電圧が安定状態であるときは、出力飽和防止回路が解除
された状態となるような直流安定化電源回路を提供する
ことを目的とする。又、入力電圧が低いときにおいて
も、出力飽和防止回路が解除された状態となるような直
流安定化電源回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】請求項１に記載の直流安
定化電源回路は、直流電圧が入力される入力端子と、直
流電圧を出力する出力端子と、前記入力端子に入力電極
が接続されるとともに前記出力端子に出力電極が接続さ
れたトランジスタと、前記出力端子にかかる電圧を分圧
した電圧を前記トランジスタの制御電極に負帰還して前
記トランジスタを流れる電流量を調整するトランジスタ
制御回路と、前記トランジスタを流れる電流が所定値以
上になったとき前記トランジスタを流れる電流量を抑制
する出力飽和防止回路と有し、入力された直流電圧を安
定化して出力する直流安定化電源回路において、前記出
力飽和防止回路をＯＮ／ＯＦＦするスイッチ手段を、該
出力飽和防止回路内に設け、前記出力端子から出力され
る電圧が安定状態まで立ち上がるときに、前記スイッチ
手段をＯＮとして出力飽和防止回路をＯＮの状態にする
とともに、前記出力端子から出力される電圧が安定状態
となったときに、前記スイッチ手段をＯＦＦとして前記
出力飽和防止回路をＯＦＦの状態にして無効電流を低減
することを特徴とする。
定化電源回路は、直流電圧が入力される入力端子と、直
流電圧を出力する出力端子と、前記入力端子に入力電極
が接続されるとともに前記出力端子に出力電極が接続さ
れたトランジスタと、前記出力端子にかかる電圧を分圧
した電圧を前記トランジスタの制御電極に負帰還して前
記トランジスタを流れる電流量を調整するトランジスタ
制御回路と、前記トランジスタを流れる電流が所定値以
上になったとき前記トランジスタを流れる電流量を抑制
する出力飽和防止回路と有し、入力された直流電圧を安
定化して出力する直流安定化電源回路において、前記出
力飽和防止回路をＯＮ／ＯＦＦするスイッチ手段を、該
出力飽和防止回路内に設け、前記出力端子から出力され
る電圧が安定状態まで立ち上がるときに、前記スイッチ
手段をＯＮとして出力飽和防止回路をＯＮの状態にする
とともに、前記出力端子から出力される電圧が安定状態
となったときに、前記スイッチ手段をＯＦＦとして前記
出力飽和防止回路をＯＦＦの状態にして無効電流を低減
することを特徴とする。
【００１５】請求項２に記載の直流安定化電源回路は、
直流電圧が入力される入力端子と、直流電圧を出力する
出力端子と、前記入力端子に第１電極が接続されるとと
もに、前記出力端子に第２電極が接続される第１トラン
ジスタと、前記出力端子にかかる電圧を分圧する抵抗か
ら成る分圧回路と、該分圧回路から与えられる電圧を所
定の基準電圧と比較し増幅した電圧を出力する差動増幅
回路と、前記第１トランジスタの制御電極に第２電極が
接続されるとともに、前記差動増幅回路の出力側に制御
電極が接続され、更にその第１電極が第１電圧に接続さ
れた前記第１トランジスタと逆極性の第２トランジスタ
と、前記出力端子に第１電極が接続されるとともに前記
第１トランジスタの制御電極に制御電極が接続された前
記第１トランジスタと同一極性の第３トランジスタと、
前記差動増幅回路の出力側に第２電極が接続されるとと
もに、第１電極が前記第１電圧に接続された前記第２ト
ランジスタと同一極性の第４トランジスタと、該第４ト
ランジスタとカレントミラー回路を構成するとともに、
第１電極が前記第１電圧に接続され、そのカレントミラ
ー回路の入力側トランジスタとして動作する前記第２ト
ランジスタと同一極性の第５トランジスタと、前記第３
トランジスタの第２電極と、前記第５トランジスタの第
２電極との間に接続されるスイッチ手段とを有し、該ス
イッチ手段が、前記第３トランジスタと前記第４トラン
ジスタと前記第５トランジスタとから構成される出力飽
和防止回路のＯＮ／ＯＦＦ動作を行い、前記出力端子か
ら出力される電圧が安定状態まで立ち上がるときに、前
記スイッチ手段をＯＮとして、前記出力飽和防止回路を
ＯＮの状態にするとともに、前記出力端子から出力され
る電圧が安定状態となったときに、前記スイッチ手段を
ＯＦＦとして、前記出力飽和防止回路をＯＦＦの状態に
して無効電流を低減することを特徴とする。
直流電圧が入力される入力端子と、直流電圧を出力する
出力端子と、前記入力端子に第１電極が接続されるとと
もに、前記出力端子に第２電極が接続される第１トラン
ジスタと、前記出力端子にかかる電圧を分圧する抵抗か
ら成る分圧回路と、該分圧回路から与えられる電圧を所
定の基準電圧と比較し増幅した電圧を出力する差動増幅
回路と、前記第１トランジスタの制御電極に第２電極が
接続されるとともに、前記差動増幅回路の出力側に制御
電極が接続され、更にその第１電極が第１電圧に接続さ
れた前記第１トランジスタと逆極性の第２トランジスタ
と、前記出力端子に第１電極が接続されるとともに前記
第１トランジスタの制御電極に制御電極が接続された前
記第１トランジスタと同一極性の第３トランジスタと、
前記差動増幅回路の出力側に第２電極が接続されるとと
もに、第１電極が前記第１電圧に接続された前記第２ト
ランジスタと同一極性の第４トランジスタと、該第４ト
ランジスタとカレントミラー回路を構成するとともに、
第１電極が前記第１電圧に接続され、そのカレントミラ
ー回路の入力側トランジスタとして動作する前記第２ト
ランジスタと同一極性の第５トランジスタと、前記第３
トランジスタの第２電極と、前記第５トランジスタの第
２電極との間に接続されるスイッチ手段とを有し、該ス
イッチ手段が、前記第３トランジスタと前記第４トラン
ジスタと前記第５トランジスタとから構成される出力飽
和防止回路のＯＮ／ＯＦＦ動作を行い、前記出力端子か
ら出力される電圧が安定状態まで立ち上がるときに、前
記スイッチ手段をＯＮとして、前記出力飽和防止回路を
ＯＮの状態にするとともに、前記出力端子から出力され
る電圧が安定状態となったときに、前記スイッチ手段を
ＯＦＦとして、前記出力飽和防止回路をＯＦＦの状態に
して無効電流を低減することを特徴とする。
【００１６】請求項３に記載の直流安定化電源回路は、
直流電圧が入力される入力端子と、直流電圧を出力する
出力端子と、前記入力端子に入力電極が接続されるとと
もに前記出力端子に出力電極が接続されたトランジスタ
と、前記出力端子にかかる電圧を分圧した電圧を前記ト
ランジスタの制御電極に負帰還して前記トランジスタを
流れる電流量を調整するトランジスタ制御回路と、前記
トランジスタを流れる電流が所定値以上になったとき前
記トランジスタを流れる電流量を抑制する出力飽和防止
回路と有し、入力された直流電圧を安定化して出力する
直流安定化電源回路において、前記出力飽和防止回路内
に、該出力飽和防止回路をＯＮ／ＯＦＦするスイッチ手
段と、該出力飽和防止回路内を流れる電流を調整する電
流調整回路と、を設け、前記出力端子から出力される電
圧が安定状態まで立ち上がるときに、前記スイッチ手段
をＯＮとして出力飽和防止回路をＯＮの状態にするとと
もに、前記出力端子から出力される電圧が安定状態とな
ったときに、前記スイッチ手段をＯＦＦとして前記出力
飽和防止回路をＯＦＦの状態にすることを特徴とする。
直流電圧が入力される入力端子と、直流電圧を出力する
出力端子と、前記入力端子に入力電極が接続されるとと
もに前記出力端子に出力電極が接続されたトランジスタ
と、前記出力端子にかかる電圧を分圧した電圧を前記ト
ランジスタの制御電極に負帰還して前記トランジスタを
流れる電流量を調整するトランジスタ制御回路と、前記
トランジスタを流れる電流が所定値以上になったとき前
記トランジスタを流れる電流量を抑制する出力飽和防止
回路と有し、入力された直流電圧を安定化して出力する
直流安定化電源回路において、前記出力飽和防止回路内
に、該出力飽和防止回路をＯＮ／ＯＦＦするスイッチ手
段と、該出力飽和防止回路内を流れる電流を調整する電
流調整回路と、を設け、前記出力端子から出力される電
圧が安定状態まで立ち上がるときに、前記スイッチ手段
をＯＮとして出力飽和防止回路をＯＮの状態にするとと
もに、前記出力端子から出力される電圧が安定状態とな
ったときに、前記スイッチ手段をＯＦＦとして前記出力
飽和防止回路をＯＦＦの状態にすることを特徴とする。
【００１７】請求項４に記載の直流安定化電源回路は、
直流電圧が入力される入力端子と、直流電圧を出力する
出力端子と、前記入力端子に第１電極が接続されるとと
もに、前記出力端子に第２電極が接続される第１トラン
ジスタと、前記出力端子にかかる電圧を分圧する抵抗か
ら成る分圧回路と、該分圧回路から与えられる電圧を所
定の基準電圧と比較し増幅した電圧を出力する差動増幅
回路と、前記第１トランジスタの制御電極に第２電極が
接続されるとともに、前記差動増幅回路の出力側に制御
電極が接続され、更にその第１電極が第１電圧に接続さ
れた前記第１トランジスタと逆極性の第２トランジスタ
と、前記出力端子に第１電極が接続されるとともに前記
第１トランジスタの制御電極に制御電極が接続された前
記第１トランジスタと同一極性の第３トランジスタと、
前記差動増幅回路の出力側に第２電極が接続されるとと
もに、第１電極が前記第１電圧に接続された前記第２ト
ランジスタと同一極性の第４トランジスタと、該第４ト
ランジスタとカレントミラー回路を構成するとともに、
第１電極が前記第１電圧に接続され、そのカレントミラ
ー回路の入力側トランジスタとして動作する前記第２ト
ランジスタと同一極性の第５トランジスタと、前記第３
トランジスタの第２電極と、前記第５トランジスタの第
２電極との間に接続されるスイッチ手段と、前記第４ト
ランジスタの第１電極と前記第１電圧との間に設けられ
る電流調整回路と、を有し、前記スイッチ手段が、前記
第３トランジスタと前記第４トランジスタと前記第５ト
ランジスタとから構成される出力飽和防止回路のＯＮ／
ＯＦＦ動作を行うとともに、前記電流調整回路が前記第
４トランジスタを流れる電流を調整し、前記出力端子か
ら出力される電圧が安定状態まで立ち上がるときに、前
記スイッチ手段をＯＮとして、前記出力飽和防止回路を
ＯＮの状態にするとともに、前記出力端子から出力され
る電圧が安定状態となったときに、前記スイッチ手段を
ＯＦＦとして、前記出力飽和防止回路をＯＦＦの状態に
する特徴とする。
直流電圧が入力される入力端子と、直流電圧を出力する
出力端子と、前記入力端子に第１電極が接続されるとと
もに、前記出力端子に第２電極が接続される第１トラン
ジスタと、前記出力端子にかかる電圧を分圧する抵抗か
ら成る分圧回路と、該分圧回路から与えられる電圧を所
定の基準電圧と比較し増幅した電圧を出力する差動増幅
回路と、前記第１トランジスタの制御電極に第２電極が
接続されるとともに、前記差動増幅回路の出力側に制御
電極が接続され、更にその第１電極が第１電圧に接続さ
れた前記第１トランジスタと逆極性の第２トランジスタ
と、前記出力端子に第１電極が接続されるとともに前記
第１トランジスタの制御電極に制御電極が接続された前
記第１トランジスタと同一極性の第３トランジスタと、
前記差動増幅回路の出力側に第２電極が接続されるとと
もに、第１電極が前記第１電圧に接続された前記第２ト
ランジスタと同一極性の第４トランジスタと、該第４ト
ランジスタとカレントミラー回路を構成するとともに、
第１電極が前記第１電圧に接続され、そのカレントミラ
ー回路の入力側トランジスタとして動作する前記第２ト
ランジスタと同一極性の第５トランジスタと、前記第３
トランジスタの第２電極と、前記第５トランジスタの第
２電極との間に接続されるスイッチ手段と、前記第４ト
ランジスタの第１電極と前記第１電圧との間に設けられ
る電流調整回路と、を有し、前記スイッチ手段が、前記
第３トランジスタと前記第４トランジスタと前記第５ト
ランジスタとから構成される出力飽和防止回路のＯＮ／
ＯＦＦ動作を行うとともに、前記電流調整回路が前記第
４トランジスタを流れる電流を調整し、前記出力端子か
ら出力される電圧が安定状態まで立ち上がるときに、前
記スイッチ手段をＯＮとして、前記出力飽和防止回路を
ＯＮの状態にするとともに、前記出力端子から出力され
る電圧が安定状態となったときに、前記スイッチ手段を
ＯＦＦとして、前記出力飽和防止回路をＯＦＦの状態に
する特徴とする。
【００１８】請求項５に記載の直流安定化電源回路は、
請求項４に記載の直流安定化電源回路において、前記電
流調整回路が、複数の抵抗と複数のスイッチによって構
成され、この複数のスイッチを切り換えて、前記第４ト
ランジスタの第１電極にかかる電圧を変更することによ
って、該第４トランジスタの制御電極及び第１電極間の
電圧を変更して該第４トランジスタを流れる電流を調整
することを特徴とする。
請求項４に記載の直流安定化電源回路において、前記電
流調整回路が、複数の抵抗と複数のスイッチによって構
成され、この複数のスイッチを切り換えて、前記第４ト
ランジスタの第１電極にかかる電圧を変更することによ
って、該第４トランジスタの制御電極及び第１電極間の
電圧を変更して該第４トランジスタを流れる電流を調整
することを特徴とする。
【００１９】請求項６に記載の直流安定化電源回路は、
請求項１〜請求項５のいずれかに記載の直流安定化電源
回路において、前記入力端子にかかる電圧が低下したと
き、前記出力飽和防止回路をＯＦＦにするために前記ス
イッチ手段を制御する入力電圧監視回路を有することを
特徴とする。
請求項１〜請求項５のいずれかに記載の直流安定化電源
回路において、前記入力端子にかかる電圧が低下したと
き、前記出力飽和防止回路をＯＦＦにするために前記ス
イッチ手段を制御する入力電圧監視回路を有することを
特徴とする。
【００２０】
【発明の実施の形態】本発明の第１の実施形態につい
て、図面を参照して説明する。図１は、本実施形態で使
用する直流安定化電源回路の回路図である。尚、本実施
形態で使用する直流安定化電源回路において、従来使用
されている直流安定化電源回路内のものと同様の目的で
使用される回路部は、図６に示した記号と同じ記号を付
し、その詳細な説明は省略する。
て、図面を参照して説明する。図１は、本実施形態で使
用する直流安定化電源回路の回路図である。尚、本実施
形態で使用する直流安定化電源回路において、従来使用
されている直流安定化電源回路内のものと同様の目的で
使用される回路部は、図６に示した記号と同じ記号を付
し、その詳細な説明は省略する。
【００２１】本実施形態で使用される直流安定化電源回
路は、トランジスタＱ３のコレクタとトランジスタＱ４
のコレクタとの間にスイッチ５が設けられる。又、出力
飽和防止回路３’は、トランジスタＱ３，Ｑ４，Ｑ５と
スイッチ５によって構成される。
路は、トランジスタＱ３のコレクタとトランジスタＱ４
のコレクタとの間にスイッチ５が設けられる。又、出力
飽和防止回路３’は、トランジスタＱ３，Ｑ４，Ｑ５と
スイッチ５によって構成される。
【００２２】このような構成の直流安定化電源回路によ
ると、入力端子ＩＮに入力される入力電圧が立ち上がる
とき、スイッチ５の接点が接続されて出力飽和防止回路
３’が接続された状態となる。このとき、従来の直流安
定化電源回路と同様に、出力飽和防止回路３’が出力ト
ランジスタＱ１の飽和電圧を下げるように、アンプ２よ
り流れるトランジスタＱ２のベース電流の一部がトラン
ジスタＱ５のコレクタ電流として流れて、トランジスタ
Ｑ１のコレクタ・エミッタ間電圧を調整する。このよう
にして、出力端子ＯＵＴに現れる出力電圧が安定状態
（３Ｖとする。）になると、この直流安定化電源回路が
設けられた電気電子機器全体を制御する主制御部によっ
て、スイッチ５が開放状態になる。
ると、入力端子ＩＮに入力される入力電圧が立ち上がる
とき、スイッチ５の接点が接続されて出力飽和防止回路
３’が接続された状態となる。このとき、従来の直流安
定化電源回路と同様に、出力飽和防止回路３’が出力ト
ランジスタＱ１の飽和電圧を下げるように、アンプ２よ
り流れるトランジスタＱ２のベース電流の一部がトラン
ジスタＱ５のコレクタ電流として流れて、トランジスタ
Ｑ１のコレクタ・エミッタ間電圧を調整する。このよう
にして、出力端子ＯＵＴに現れる出力電圧が安定状態
（３Ｖとする。）になると、この直流安定化電源回路が
設けられた電気電子機器全体を制御する主制御部によっ
て、スイッチ５が開放状態になる。
【００２３】このように、スイッチ５が開放状態になる
と、出力飽和防止回路３’が前記直流安定化電源回路か
ら切断された状態となる。このとき、図３のグラフから
明らかなように、出力飽和防止回路３’が接続されてい
るときと比べて、その入出力端子間電圧差が小さくなる
ので、無効となる電圧が減少するとともに、無効電力の
消費も減少する。
と、出力飽和防止回路３’が前記直流安定化電源回路か
ら切断された状態となる。このとき、図３のグラフから
明らかなように、出力飽和防止回路３’が接続されてい
るときと比べて、その入出力端子間電圧差が小さくなる
ので、無効となる電圧が減少するとともに、無効電力の
消費も減少する。
【００２４】しかしながら、図４のグラフのように、入
力電圧が３Ｖより低いときは、入力端子に流れる電流量
が、出力飽和防止回路３’のないときの方が大きい。よ
って、入力端子に印加する入力電圧ＩＮを立ち上げはじ
めて、出力端子ＯＵＴにかかる出力電圧が３Ｖの安定状
態に達するまでは、出力飽和防止回路３’を接続する必
要があるので、スイッチ５の接点が接続される。
力電圧が３Ｖより低いときは、入力端子に流れる電流量
が、出力飽和防止回路３’のないときの方が大きい。よ
って、入力端子に印加する入力電圧ＩＮを立ち上げはじ
めて、出力端子ＯＵＴにかかる出力電圧が３Ｖの安定状
態に達するまでは、出力飽和防止回路３’を接続する必
要があるので、スイッチ５の接点が接続される。
【００２５】本発明の第２の実施形態について、図面を
参照して説明する。図２は、本実施形態で使用する直流
安定化電源回路の回路図である。尚、本実施形態で使用
する直流安定化電源回路において、第１の実施形態で使
用されている直流安定化電源回路内のものと同様の目的
で使用される回路部は、図１に示した記号と同じ記号を
付し、その詳細な説明は省略する。
参照して説明する。図２は、本実施形態で使用する直流
安定化電源回路の回路図である。尚、本実施形態で使用
する直流安定化電源回路において、第１の実施形態で使
用されている直流安定化電源回路内のものと同様の目的
で使用される回路部は、図１に示した記号と同じ記号を
付し、その詳細な説明は省略する。
【００２６】本実施形態で使用される直流安定化電源回
路は、第１の実施形態における直流安定化電源回路に、
抵抗Ｒ３，Ｒ４及びスイッチ６，７を新たに設け、スイ
ッチ６，７をトランジスタＱ５のエミッタに並列に接続
するとともに、このスイッチ６，７に他端が接地された
抵抗Ｒ３，Ｒ４を、それぞれ接続する。
路は、第１の実施形態における直流安定化電源回路に、
抵抗Ｒ３，Ｒ４及びスイッチ６，７を新たに設け、スイ
ッチ６，７をトランジスタＱ５のエミッタに並列に接続
するとともに、このスイッチ６，７に他端が接地された
抵抗Ｒ３，Ｒ４を、それぞれ接続する。
【００２７】このような構成の直流安定化電源回路によ
ると、スイッチ６，７を接続又は開放することによっ
て、トランジスタＱ５のエミッタにかかる電圧を変更す
ることができる。又、トランジスタＱ４，Ｑ５は、カレ
ントミラー回路を形成しているので、トランジスタＱ５
のベースにかかる電圧はトランジスタＱ４によって定め
られ一定となる。よって、トランジスタＱ５のベース・
エミッタ間電圧を変更することができるので、トランジ
スタＱ５を流れるエミッタ電流を調整することができ
る。
ると、スイッチ６，７を接続又は開放することによっ
て、トランジスタＱ５のエミッタにかかる電圧を変更す
ることができる。又、トランジスタＱ４，Ｑ５は、カレ
ントミラー回路を形成しているので、トランジスタＱ５
のベースにかかる電圧はトランジスタＱ４によって定め
られ一定となる。よって、トランジスタＱ５のベース・
エミッタ間電圧を変更することができるので、トランジ
スタＱ５を流れるエミッタ電流を調整することができ
る。
【００２８】このように、トランジスタＱ５を流れるエ
ミッタ電流を調整することによって、アンプ２からトラ
ンジスタＱ２のベースに流れる電流を調整することがで
きる。このとき、図３、図４のように、入出力端子間電
圧差の値及び入力電流値がスイッチ５によって出力飽和
防止回路３''をＯＮにしたときの値とＯＦＦにしたとき
の値の間の値となる。よって、トランジスタＱ５に接続
する抵抗Ｒ３，Ｒ４を変えることで、出力端子ＯＵＴに
かかる電圧が３Ｖで安定するまでに消費する無効電力が
小さくなるように調整することができる。
ミッタ電流を調整することによって、アンプ２からトラ
ンジスタＱ２のベースに流れる電流を調整することがで
きる。このとき、図３、図４のように、入出力端子間電
圧差の値及び入力電流値がスイッチ５によって出力飽和
防止回路３''をＯＮにしたときの値とＯＦＦにしたとき
の値の間の値となる。よって、トランジスタＱ５に接続
する抵抗Ｒ３，Ｒ４を変えることで、出力端子ＯＵＴに
かかる電圧が３Ｖで安定するまでに消費する無効電力が
小さくなるように調整することができる。
【００２９】本発明の第３の実施形態について、図面を
参照して説明する。図５は、本実施形態で使用する直流
安定化電源回路の回路図である。尚、本実施形態で使用
する直流安定化電源回路において、第１の実施形態で使
用されている直流安定化電源回路内のものと同様の目的
で使用される回路部は、図１に示した記号と同じ記号を
付し、その詳細な説明は省略する。
参照して説明する。図５は、本実施形態で使用する直流
安定化電源回路の回路図である。尚、本実施形態で使用
する直流安定化電源回路において、第１の実施形態で使
用されている直流安定化電源回路内のものと同様の目的
で使用される回路部は、図１に示した記号と同じ記号を
付し、その詳細な説明は省略する。
【００３０】本実施形態で使用される直流安定化電源回
路は、第１の実施形態における直流安定化電源回路にお
いて、出力電圧が安定状態にあるとき、入力端子ＩＮに
かかる入力電圧が低下したか否かを監視するとともに、
その入力電圧が低下すると、スイッチ５をＯＦＦにする
入力電圧監視回路４が設けられる。
路は、第１の実施形態における直流安定化電源回路にお
いて、出力電圧が安定状態にあるとき、入力端子ＩＮに
かかる入力電圧が低下したか否かを監視するとともに、
その入力電圧が低下すると、スイッチ５をＯＦＦにする
入力電圧監視回路４が設けられる。
【００３１】このような構成の直流安定化電源回路の入
力端子に接続される電源が、例えば携帯型電話機などの
電気電子機器に用いられる２次電池であり、長期にわた
って使用したためにその出力電圧が低くなった電源であ
るとき、入力端子ＩＮにかかる入力電圧が低くなったこ
とを、入力電圧監視回路４によって検知される。このよ
うに、入力電圧監視回路４で入力端子に印加される入力
電圧が低くなったことを検知すると、スイッチ５を開放
するように入力電圧監視回路４によって制御される。そ
のため、出力飽和防止回路３’が前記直流安定化電源回
路から切断された状態となる。
力端子に接続される電源が、例えば携帯型電話機などの
電気電子機器に用いられる２次電池であり、長期にわた
って使用したためにその出力電圧が低くなった電源であ
るとき、入力端子ＩＮにかかる入力電圧が低くなったこ
とを、入力電圧監視回路４によって検知される。このよ
うに、入力電圧監視回路４で入力端子に印加される入力
電圧が低くなったことを検知すると、スイッチ５を開放
するように入力電圧監視回路４によって制御される。そ
のため、出力飽和防止回路３’が前記直流安定化電源回
路から切断された状態となる。
【００３２】よって、出力飽和防止回路３’が接続され
た状態において、その入出力端子間電圧差が大きいため
に出力端子ＯＵＴに充分な出力電圧が表れないような状
態のときであっても、上記のように出力飽和防止回路
３’を直流電源安定化回路から切断して入出力端子間電
圧差を下げることによって、出力端子ＯＵＴに充分な出
力電圧がかかるようにすることができる。
た状態において、その入出力端子間電圧差が大きいため
に出力端子ＯＵＴに充分な出力電圧が表れないような状
態のときであっても、上記のように出力飽和防止回路
３’を直流電源安定化回路から切断して入出力端子間電
圧差を下げることによって、出力端子ＯＵＴに充分な出
力電圧がかかるようにすることができる。
【００３３】本発明の直流安定化電源回路は、出力端子
にかかる電圧が安定状態になったとき、出力飽和防止回
路内に設けられたスイッチを開放状態にして、出力飽和
防止回路をＯＦＦの状態にすることによって、トランジ
スタの制御電極を流れる電流を大きくするとともに、そ
の第１電極及び第２電極間の電圧を低くして、入出力端
子間電圧差を小さくすることができるので、出力電圧が
安定状態の時に出力飽和防止回路がＯＮの状態のままで
使用されるときより消費される電力を抑制することがで
きる。
にかかる電圧が安定状態になったとき、出力飽和防止回
路内に設けられたスイッチを開放状態にして、出力飽和
防止回路をＯＦＦの状態にすることによって、トランジ
スタの制御電極を流れる電流を大きくするとともに、そ
の第１電極及び第２電極間の電圧を低くして、入出力端
子間電圧差を小さくすることができるので、出力電圧が
安定状態の時に出力飽和防止回路がＯＮの状態のままで
使用されるときより消費される電力を抑制することがで
きる。
【００３４】本発明の直流安定化電源回路は、入力電圧
監視回路で入力端子に印加される入力電圧が低くなった
ことを検知し、スイッチ手段を制御することによって、
出力飽和防止回路をＯＦＦの状態とする。よって、接続
される電源が２次電池であり、長期にわたって使用した
ためにその出力電圧が低くなった電源が入力端子に接続
されて、入力端子にかかる電圧が低下したとき、出力飽
和防止回路を直流電源安定化回路から切断して入出力端
子間電圧差を下げることによって、出力端子に充分な出
力電圧がかかるようにすることができる。
監視回路で入力端子に印加される入力電圧が低くなった
ことを検知し、スイッチ手段を制御することによって、
出力飽和防止回路をＯＦＦの状態とする。よって、接続
される電源が２次電池であり、長期にわたって使用した
ためにその出力電圧が低くなった電源が入力端子に接続
されて、入力端子にかかる電圧が低下したとき、出力飽
和防止回路を直流電源安定化回路から切断して入出力端
子間電圧差を下げることによって、出力端子に充分な出
力電圧がかかるようにすることができる。
【００３５】本発明の直流安定化電源回路は、第４トラ
ンジスタを流れる電流を調整することによって、差動増
幅回路から流れる第２トランジスタの制御電極を流れる
電流を調整することができるので、第１トランジスタを
流れる電流及び第１トランジスタの第１電極及び第２電
極間の電圧を調整して、出力端子にかかる電圧が安定状
態になるまで直流安定化電源回路で消費される無効電力
を最小限に抑制することができる。
ンジスタを流れる電流を調整することによって、差動増
幅回路から流れる第２トランジスタの制御電極を流れる
電流を調整することができるので、第１トランジスタを
流れる電流及び第１トランジスタの第１電極及び第２電
極間の電圧を調整して、出力端子にかかる電圧が安定状
態になるまで直流安定化電源回路で消費される無効電力
を最小限に抑制することができる。
【図１】第１の実施形態で使用する直流安定化電源回路
の内部構造を示す回路図。
の内部構造を示す回路図。
【図２】第２の実施形態で使用する直流安定化電源回路
の内部構造を示す回路図。
の内部構造を示す回路図。
【図３】出力電流と入出力端子間電圧差との関係を示す
グラフ。
グラフ。
【図４】入力電圧と入力バイアス電流の関係を示すグラ
フ。
フ。
【図５】第３の実施形態で使用する直流安定化電源回路
の内部構造を示す回路図。
の内部構造を示す回路図。
【図６】従来の直流安定化電源回路の内部構成を示す回
路図。
路図。
【図７】従来の直流安定化電源回路の内部構成を示すブ
ロック図。
ロック図。
１ 基準電圧回路
２ アンプ
３ 出力飽和防止回路
４ 入力電圧監視回路
５，６，７ スイッチ
１００ 駆動回路
１０１ 電流制限回路
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G05F 1/445,1/56,1/613
G05F 1/618
Claims (6)
- 【請求項１】 直流電圧が入力される入力端子と、直流
電圧を出力する出力端子と、前記入力端子に入力電極が
接続されるとともに前記出力端子に出力電極が接続され
たトランジスタと、前記出力端子にかかる電圧を分圧し
た電圧を前記トランジスタの制御電極に負帰還して前記
トランジスタを流れる電流量を調整するトランジスタ制
御回路と、前記トランジスタを流れる電流が所定値以上
になったとき前記トランジスタを流れる電流量を抑制す
る出力飽和防止回路と有し、入力された直流電圧を安定
化して出力する直流安定化電源回路において、 前記出力飽和防止回路をＯＮ／ＯＦＦするスイッチ手段
を、該出力飽和防止回路内に設け、 前記出力端子から出力される電圧が安定状態まで立ち上
がるときに、前記スイッチ手段をＯＮとして出力飽和防
止回路をＯＮの状態にするとともに、 前記出力端子から出力される電圧が安定状態となったと
きに、前記スイッチ手段をＯＦＦとして前記出力飽和防
止回路をＯＦＦの状態にして無効電流を低減することを
特徴とする直流安定化電源回路。 - 【請求項２】 直流電圧が入力される入力端子と、 直流電圧を出力する出力端子と、 前記入力端子に第１電極が接続されるとともに、前記出
力端子に第２電極が接続される第１トランジスタと、 前記出力端子にかかる電圧を分圧する抵抗から成る分圧
回路と、 該分圧回路から与えられる電圧を所定の基準電圧と比較
し増幅した電圧を出力する差動増幅回路と、 前記第１トランジスタの制御電極に第２電極が接続され
るとともに、前記差動増幅回路の出力側に制御電極が接
続され、更にその第１電極が第１電圧に接続された前記
第１トランジスタと逆極性の第２トランジスタと、 前記出力端子に第１電極が接続されるとともに前記第１
トランジスタの制御電極に制御電極が接続された前記第
１トランジスタと同一極性の第３トランジスタと、 前記差動増幅回路の出力側に第２電極が接続されるとと
もに、第１電極が前記 第１電圧に接続された前記第２ト
ランジスタと同一極性の第４トランジスタと、 該第４トランジスタとカレントミラー回路を構成すると
ともに、第１電極が前記第１電圧に接続され、そのカレ
ントミラー回路の入力側トランジスタとして動作する前
記第２トランジスタと同一極性の第５トランジスタと、 前記第３トランジスタの第２電極と、前記第５トランジ
スタの第２電極との間に接続されるスイッチ手段とを有
し、 該スイッチ手段が、前記第３トランジスタと前記第４ト
ランジスタと前記第５トランジスタとから構成される出
力飽和防止回路のＯＮ／ＯＦＦ動作を行い、 前記出力端子から出力される電圧が安定状態まで立ち上
がるときに、前記スイッチ手段をＯＮとして、前記出力
飽和防止回路をＯＮの状態にするとともに、 前記出力端子から出力される電圧が安定状態となったと
きに、前記スイッチ手段をＯＦＦとして、前記出力飽和
防止回路をＯＦＦの状態にして無効電流を低減すること
を特徴とする直流安定化電源回路。 - 【請求項３】 直流電圧が入力される入力端子と、直流
電圧を出力する出力端子と、前記入力端子に入力電極が
接続されるとともに前記出力端子に出力電極が接続され
たトランジスタと、前記出力端子にかかる電圧を分圧し
た電圧を前記トランジスタの制御電極に負帰還して前記
トランジスタを流れる電流量を調整するトランジスタ制
御回路と、前記トランジスタを流れる電流が所定値以上
になったとき前記トランジスタを流れる電流量を抑制す
る出力飽和防止回路と有し、入力された直流電圧を安定
化して出力する直流安定化電源回路において、 前記出力飽和防止回路内に、 該出力飽和防止回路をＯＮ／ＯＦＦするスイッチ手段
と、 該出力飽和防止回路内を流れる電流を調整する電流調整
回路と、を設け、 前記出力端子から出力される電圧が安定状態まで立ち上
がるときに、前記スイッチ手段をＯＮとして出力飽和防
止回路をＯＮの状態にするとともに、 前記出力端子から出力される電圧が安定状態となったと
きに、前記スイッチ手段をＯＦＦとして前記出力飽和防
止回路をＯＦＦの状態にすることを特徴とする直流安定
化電源回路。 - 【請求項４】 直流電圧が入力される入力端子と、 直流電圧を出力する出力端子と、 前記入力端子に第１電極が接続されるとともに、前記出
力端子に第２電極が接続される第１トランジスタと、 前記出力端子にかかる電圧を分圧する抵抗から成る分圧
回路と、 該分圧回路から与えられる電圧を所定の基準電圧と比較
し増幅した電圧を出力する差動増幅回路と、 前記第１トランジスタの制御電極に第２電極が接続され
るとともに、前記差動増幅回路の出力側に制御電極が接
続され、更にその第１電極が第１電圧に接続された前記
第１トランジスタと逆極性の第２トランジスタと、 前記出力端子に第１電極が接続されるとともに前記第１
トランジスタの制御電極に制御電極が接続された前記第
１トランジスタと同一極性の第３トランジスタと、 前記差動増幅回路の出力側に第２電極が接続されるとと
もに、第１電極が前記第１電圧に接続された前記第２ト
ランジスタと同一極性の第４トランジスタと、 該第４トランジスタとカレントミラー回路を構成すると
ともに、第１電極が前記第１電圧に接続され、そのカレ
ントミラー回路の入力側トランジスタとして動作する前
記第２トランジスタと同一極性の第５トランジスタと、 前記第３トランジスタの第２電極と、前記第５トランジ
スタの第２電極との間に接続されるスイッチ手段と、 前記第４トランジスタの第１電極と前記第１電圧との間
に設けられる電流調整回路と、 を有し、 前記スイッチ手段が、前記第３トランジスタと前記第４
トランジスタと前記第５トランジスタとから構成される
出力飽和防止回路のＯＮ／ＯＦＦ動作を行うとともに、 前記電流調整回路が前記第４トランジスタを流れる電流
を調整し、 前記出力端子から出力される電圧が安定状態まで立ち上
がるときに、前記スイッチ手段をＯＮとして、前記出力
飽和防止回路をＯＮの状態にするとともに、 前記出力端子から出力される電圧が安定状態となったと
きに、前記スイッチ手 段をＯＦＦとして、前記出力飽和
防止回路をＯＦＦの状態にする特徴とする直流安定化電
源回路。 - 【請求項５】 前記電流調整回路が、 複数の抵抗と複数
のスイッチによって構成され、この複数のスイッチを切
り換えて、前記第４トランジスタの第１電極にかかる電
圧を変更することによって、該第４トランジスタの制御
電極及び第１電極間の電圧を変更して該第４トランジス
タを流れる電流を調整することを特徴とする請求項４に
記載の直流安定化電源回路。 - 【請求項６】 前記入力端子にかかる電圧が低下したと
き、前記出力飽和防止回路をＯＦＦにするために前記ス
イッチ手段を制御する入力電圧監視回路を有することを
特徴とする請求項１〜請求項５のいずれかに記載の直流
安定化電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02472699A JP3476064B2 (ja) | 1999-02-02 | 1999-02-02 | 直流安定化電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02472699A JP3476064B2 (ja) | 1999-02-02 | 1999-02-02 | 直流安定化電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000222050A JP2000222050A (ja) | 2000-08-11 |
| JP3476064B2 true JP3476064B2 (ja) | 2003-12-10 |
Family
ID=12146171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02472699A Expired - Fee Related JP3476064B2 (ja) | 1999-02-02 | 1999-02-02 | 直流安定化電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3476064B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1542357B1 (en) * | 2003-12-12 | 2006-11-29 | Freescale Semiconductor, Inc. | A power amplifier module and a time division multiple access radio |
-
1999
- 1999-02-02 JP JP02472699A patent/JP3476064B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000222050A (ja) | 2000-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02220114A (ja) | 電圧安定器 | |
| US5307025A (en) | Audio power amplifier with noise prevention at turn-on and turn-off | |
| JP3263418B2 (ja) | 電源回路 | |
| US4321554A (en) | Time-delayed, variable output current limiting means for power amplifiers | |
| JP3476064B2 (ja) | 直流安定化電源回路 | |
| JPH02288607A (ja) | 演算増幅器用出力段 | |
| US8610484B2 (en) | Bipolar transistor anti-saturation clamp using auxiliary bipolar stage, and method | |
| JP3323998B2 (ja) | 電源装置 | |
| US5410242A (en) | Capacitor and resistor connection in low voltage current source for splitting poles | |
| US7102440B2 (en) | High output current wideband output stage/buffer amplifier | |
| JPS6325710A (ja) | トランジスタ回路 | |
| JPH0712128B2 (ja) | 増幅器 | |
| JP2001504300A (ja) | 加入者回線インタフェース回路 | |
| US4764733A (en) | Asymmetrical dual input amplifier | |
| JP3425961B2 (ja) | 制御回路装置 | |
| JPH1097328A (ja) | 安定化電源回路及びそれを用いた電源装置 | |
| US5627890A (en) | Telephone line interface circuit | |
| JP3423694B2 (ja) | トランジスタの動作点を安定化するための回路装置 | |
| CN209805958U (zh) | 一种有源假负载电路及电子设备 | |
| JP2905671B2 (ja) | 安定化電源回路 | |
| JP3338274B2 (ja) | 電力増幅回路 | |
| JP2834929B2 (ja) | 増幅回路 | |
| US4799027A (en) | Low-frequency amplifier | |
| JP2555789Y2 (ja) | 定電圧電源回路 | |
| JPH03870Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |