JP3465098B2 - リードフレームおよびpgaタイプの樹脂封止型半導体装置 - Google Patents

リードフレームおよびpgaタイプの樹脂封止型半導体装置

Info

Publication number
JP3465098B2
JP3465098B2 JP18974195A JP18974195A JP3465098B2 JP 3465098 B2 JP3465098 B2 JP 3465098B2 JP 18974195 A JP18974195 A JP 18974195A JP 18974195 A JP18974195 A JP 18974195A JP 3465098 B2 JP3465098 B2 JP 3465098B2
Authority
JP
Japan
Prior art keywords
lead frame
lead
inner lead
semiconductor device
external terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18974195A
Other languages
English (en)
Other versions
JPH0922975A (ja
Inventor
淳一 山田
賢 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP18974195A priority Critical patent/JP3465098B2/ja
Publication of JPH0922975A publication Critical patent/JPH0922975A/ja
Application granted granted Critical
Publication of JP3465098B2 publication Critical patent/JP3465098B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は,リードフレームをコア
材として回路を形成したPGA(Pin Grid A
rray)タイプの樹脂封止型半導体装置とそれに用い
られるリードフレームに関する。
【0002】
【従来の技術】近年、半導体装置は、電子機器の高性能
化と軽薄短小化の傾向(時流)からLSIのASICに
代表されるように、ますます高集積化、高機能化になっ
ている。高集積化、高機能化された半導体装置において
は、信号の高速処理のためには、パッケージ内のインダ
クタンスが無視できない状況になってきて、パッケージ
内のインダクタンスを低減するために、電源、グランド
の接続端子数を多くし、実質的なインダクタンスを下げ
るようにして、対応してきた。この為、半導体装置の高
集積化、高機能化は外部端子(ピン)の総数の増加とな
り、ますます多端子(ピン)化が求められるようになっ
てきた。多端子(ピン)IC、特にゲートアレイやスタ
ンダードセルに代表されるASICあるいは、マイコ
ン、DSP(Digital Signal Proc
essor)等の半導体装置化には、リードフレームを
用いたものとしては、QFP(Quad Flat P
ackage)等の表面実装型パッケージが用いられて
おり、QFPでは300ピンクラスのものまでが実用化
に至ってきている。QFPは、図11(b)に示す単層
リードフレーム1110を用いたもので、図11(a)
にその断面図示すように、ダイパッド1111上に半導
体素子1120を搭載し、金めっき等の処理がされたイ
ンナーリード先端部1112Aと半導体素子1120の
端子(電極パッド)1121とをワイヤ1130にて結
線した後に、樹脂1140で封止し、ダムバー部をカッ
トし、アウターリード1113部をガルウイング状に折
り曲げて作製されている。このようなQFPは、パッケ
ージの4方向へ外部回路と電気的に接続するためのアウ
ターリードを設けた構造となり、多端子(ピン)化に対
応できるものとして開発されてきた。ここで用いられる
単層リードフレーム1110は、通常、コバール、42
合金(42%Ni−鉄)、銅系合金等の導電性に優れ、
且つ強度が大きい金属板をフオトリソグラフイー技術を
用いたエッチング加工方法やスタンピング法等により、
図11(b)に示すような形状に加工して作製されてい
た。尚、図11(b)(ロ)は単層リードフレームの平
面図である図11(b)(イ)のF1−F2における断
面図である。
【0003】しかしながら、近年の半導体素子の信号処
理の高速化及び高性能(機能)化は、更に多くの端子を
必要としている。これに対し、QFPでは、外部端子ピ
ッチを狭めることにより、更なる多端子化に対応できる
が、外部端子を狭ピッチ化した場合、外部端子自体の幅
も狭める必要があり、外部端子強度を低下させることと
なる。その結果、端子成形(ガルウイング化)の位置精
度あるいは平坦精度等において問題を生じてしまう。ま
た、QFPでは、アウターリードのピッチが、0.4m
m、0.3mmと更にピッチが狭くなるにつれ、これら
狭ピッチの実装工程が難しくなってきて、高度なボード
実装技術を実現せねばならない等の障害(問題)をかか
えている。
【0004】これら従来のQFPパッケージがかかえる
実装効率、実装性の問題を回避するために、半田ボール
をパッケージの外部端子に置き換えた面実装型パッケー
ジであるP・BGA(Plastic Ball Gr
id Array)やP・PGA(Plastic P
in Grid Array)と呼ばれるプラスチック
パッケージ半導体装置が開発されてきた。P・BGAと
しては、プリント基板の一面上にICを搭載し、他方の
面に格子状に半田ボールからなる外部端子を形成したも
の、また、P・PGAとしては、プリント基板上にIC
を実装し、裏面に格子状にピンからなる外部端子を半田
により溝部に固定して形成したものが一般的であった
が、いずれも、作製プロセスが複雑で、信頼性にも問題
があった。そして、基板の下面に外部端子を格子状に
形成しているので半田接続面が見えない。基板のため
の熱放散性が劣る。基板の吸湿性が高い。基板の反
りがありコプラナリティが劣る。等の問題も抱えてい
た。尚、P・BGAの場合にはこれに加え、半田ボー
ル使用のためリペアができない問題も抱えていた。
【0005】この為、P・BGAについては、作製プロ
セスの簡略化、信頼性の低下を回避するため、及び上記
、、の問題に対応するため、上記構造のP・BG
Aの他に、リードフレームをコア材として回路を形成し
たものも、近年、種々提案されてきた。しかし、これら
のリードフレームを用いたP・BGAは、図11(b)
に示すような従来のリードフレームを用いたもので、そ
の理由については後述するが、リードフレーム自体の微
細加工がリードフレーム素材の厚さからくる制限を受け
ている為、一層の小型化、薄型化、電極端子数の増大化
(多端子化)要求には対応することができず問題になっ
ていた。尚、図11(b)(ロ)は図11(b)(イ)
のF1−F2における断面図であり、インナーリード部
先端を含めリードフレーム全体がリードフレーム素材と
同じ厚さである。
【0006】P・PGAについても、リードフレームを
コア材として回路を形成する場合には、従来の図11
(b)に示すようなリードフレームを用いたものでは、
一層の小型化、薄型化、電極端子数の増大化(多端子
化)要求には対応することができず、このような構造に
するメリットはないと言われていた。
【0007】前述の通り、上記リードフレームを用いた
P・BGAパッケージに使われるリードフレームは、従
来、プレス加工等に比べ微細加工に向く、図10に示す
ようなエッチング加工方法により作製されており、外部
端子部とインナーリード部ともリードフレーム素材の厚
さで外形加工されて作製されていたが、ここで、図10
に示すエッチング加工方法を簡単に説明しておく。先
ず、銅合金もしくは42%ニッケル−鉄合金からなる厚
さ0.25mm程度の薄板(リードフレーム素材101
0)を十分洗浄(図10(a))した後、重クロム酸カ
リウムを感光剤とした水溶性カゼインレジスト等のフオ
トレジスト1020を該薄板の両表面に均一に塗布す
る。((図10(b)) 次いで、所定のパターンが形成されたマスクを介して高
圧水銀灯でレジスト部を露光した後、所定の現像液で該
感光性レジストを現像して(図10(c))、レジスト
パターン1030を形成し、硬膜処理、洗浄処理等を必
要に応じて行い、塩化第二鉄水溶液を主たる成分とする
エッチング液にて、スプレイにて該薄板(リードフレー
ム素材1010)に吹き付け所定の寸法形状にエッチン
グし、貫通させる。(図10(d)) 次いで、レジスト膜を剥膜処理し(図10(e))、洗
浄後、所望のリードフレームを得て、エッチング加工工
程を終了する。このように、エッチング加工等によって
作製されたリードフレームは、更に、所定のエリアに銀
メッキ等が施される。次いで、洗浄、乾燥等の処理を経
て、インナーリード部を固定用の接着剤付きポリイミド
テープにてテーピング処理したり、必要に応じて所定の
量タブ吊りバーを曲げ加工し、ダイパッド部をダウンセ
ットする処理を行う。しかし、エッチング液による腐蝕
は被加工板の板厚方向の他に板幅(面)方向にも進むた
め、図10に示すようなエッチング加工方法において
は、微細化加工に関しては、加工される素材の板厚から
くる限界があった。
【0008】
【発明が解決しようとする課題】上記のように、リード
フレームをコア材として用い、P・PGAタイプの樹脂
封止型半導体装置を作製する場合、図11(b)に示す
単層リードフレームを用いたQFP、TQFP等の半導
体装置に比べて、同じ端子数で外部回路と接続するため
の外部端子ピッチを広くでき、半導体装置の実装工程を
難しくしないで、且つ、入出力端子の増加に対応できる
が、リードフレームの微細加工からくる端子数に限界が
ある為、一層の多端子化に対しては、インナーリードの
狭ピッチ化が必須でその対応が求められていた。本発明
は、これに対応するためのもので、一層の多端子化に対
応できる、リードフレームをコア材として回路を形成し
たP・PGAタイプの半導体装置を提供しようとするも
のである。同時に、このような半導体装置を作製するた
めのリードフレームを提供しようとするものである。
【0009】
【課題を解決するための手段】本発明のリードフレーム
は、2段エッチング加工によりインナーリードの先端部
の厚さがリードフレーム素材の厚さよりも薄肉に外形加
工された、リードフレームであって、少なくとも、イン
ナーリードと、該インナーリードと一体的に連結し、イ
ンナーリード形成面に沿い二次元的に配列された外部回
路と電気的接続を行うための外部端子部とを備えてお
り、該インナーリードの先端部は、断面形状が略方形で
第1面、第2面、第3面、第4面の4面を有しており、
かつ第1面はリードフレーム素材と同じ厚さの他の部分
の一方の面と同一平面上にあって第2面に向かい合って
おり、第3面、第4面はインナーリードの内側に向かい
凹んだ形状に形成されており、外部端子部は、断面形状
が略方形で4面を有しており、1組の向かい合った2面
はリードフレーム素材面上にあり、一方の面をインナー
リードの第2面より外側に突出させており、他の1組の
2面はそれぞれ外部端子部側から外側に向かい凸状であ
り、且つ、前記外部端子部の、インナーリードの第2面
より外側へ突出された面側に孔部を設けていることを特
徴とするものである。そして、上記における、二次元的
に配列された外部回路と電気的接続を行うための外部端
子部が、略格子状または略千鳥状に形成されていること
を特徴とするものである。そして、上記において、イン
ナーリード部全体が素材の厚さよりも薄肉に外形加工さ
れていることを特徴とするものである。本発明のPGA
タイプの樹脂封止型半導体装置は、上記リードフレーム
を用いた樹脂封止型半導体装置であって、リードフレー
ムの外部端子部の表面の孔部に端子ピンを先端がリード
フレームの外部端子部から突出するように半田等により
固定して、外部回路と接続するための端子部を形成して
いることを特徴とするものである。そして、上記におい
て、半導体素子は、電極部(パッド)側の面において、
インナーリードの第1面側に絶縁性接着材を介して固定
されており、電極部(パッド)はワイヤにてインナーリ
ードの第2面側と電気的に接続されていることを特徴と
するものである。そしてまた、上記において、リードフ
レームはダイパッドを有するもので、半導体素子は該ダ
イパッド上に導電性の接着材用いて固定されていること
を特徴とするものである。そしてまた、上記において、
半導体素子は、バンプを介してインナーリードの該第2
面と電気的に接続していることを特徴とするものであ
り、リードフレームのインナーリード先端の第2面がイ
ンナーリード側に凹んだ形状であることを特徴とするも
のである。
【0010】
【作用】本発明のリードフレームは、上記のような構成
にすることにより、本発明の、一層の多端子化に対応で
きるP・PGAタイプの樹脂封止型半導体装置の作製を
可能とするものである。詳しくは、本発明のリードフレ
ームは、2段エッチング加工によりインナーリードの先
端部の厚さが素材の厚さよりも薄肉に外形加工されたも
のであることより、即ち、図7、図8に示すようなエッ
チング加工方法により、インナーリードの先端部の厚さ
がードフレームの素材の厚さよりも薄肉に外形加工する
ことができ、インナーリードの狭ピッチ化に対応できる
ものとしている。そして、リードフレームが、インナー
リードと一体的に結合した外部回路と接続するための外
部端子部を、リードフレーム面に沿い二次元的に配列し
て設けていることより、P・PGAタイプの半導体装置
に対応できるものとしている。そして、インナーリード
全体をリードフレーム素材よりも薄肉にしていることに
より、インナーリード先端部の狭いピッチ化のみなら
ず、インナーリード部間の狭間隔化に対応できるものと
している。さらに、リードフレームの、インナーリード
先端部は、断面形状が略方形で第1面、第2面、第3
面、第4面の4面を有しており、かつ第1面はリードフ
レーム素材と同じ厚さの他の部分の一方の面と同一平面
上にあって第2面に向き合っており、第3面、第4面は
インナーリードの内側に向かって凹んだ形状に形成され
ていることより、インナーリード先端部のワイヤボンデ
イング幅に対し、強度的にも強いものとしている。また
リードフレームの外部端子部は、断面形状が略方形で4
面を有しており、1組の向かい合った2面はリードフレ
ーム素材面上にあり、他の1組の2面はそれぞれ外部端
子部側から外側に向かい凸状であることより、強度的に
も充分確保できるものとしている。又、本発明のP・P
GAタイプの樹脂封止型半導体装置は、上記本発明のリ
ードフレームを用いたもので、上記のような構成にする
ことより、一層の多端子化に対応できるものとしてい
る。
【0011】
【実施例】本発明のリードフレームの実施例を挙げ図に
基づいて説明する。先ず、本発明のリードフレームの実
施例1を説明する。図1(a)は本実施例1リードフレ
ーム示した概略平面図であり、図1(b)は、図1
(a)の約1/4の部分の拡大図で、図1(c)はイン
ナーリード先端の断面図で、図1(d)は図1(a)の
A1−A2における断面の一部を示した断面図である。
尚、図1(a)は概略図で、全体を分かり易くするため
に図1(b)に比べ、インナーリードの数、外部端子部
の数は少なくしてある。図中、100はリードフレー
ム、110はインナーリード、110Aはインナーリー
ド先端部、120は外部端子部、120Aは孔部、14
0はダムバー、150は吊りバー、160はフレーム
(枠部)、170は治具孔である。本実施例1のリード
フレームは、42%ニッケル−鉄合金を素材とし、図8
に示すエッチング加工方法により作製されたPGAタイ
プの半導体装置用のリードフレームであり、図1(a)
に示すように、インナーリード110に一体的に連結し
た外部端子部120をインナーリード形成面(リードフ
レーム面)に沿い二次元的配列しており、且つ、インナ
ーリード先端部110A部だけでなくインナーリード全
体がリードフレーム素材の厚さよりも薄肉に形成されて
いる。外部端子部120はリードフレーム素材の厚さに
形成されている。インナーリード110の厚さtは40
μm、インナーリード部110以外の厚さt0 は0.1
5mmでリードフレーム素材の板厚のままである。ま
た、インナーリード先端部110Aのピッチは0.12
mmと狭いピッチで、半導体装置の多端子化に対応でき
るものとしている。インナーリードの先端部110A
は、図1(c)に示すように、断面形状が略方形で4面
を有しており、第1面110Aaはリードフレーム素材
面で図1(d)に示す外部端子部120のリードフレー
ム素材面120aと同一面上にある。第2面110Ab
はエッチング面(腐蝕された面)であるが、略平坦状で
ワイヤボンデイィングし易い形状となっており、第3面
110Ac、第4面110Adはインナーリードの内側
へ向かい凹んだ形状をしており、第2面110Ab(ワ
イヤボンディング面)を狭くしても強度的に強いものと
している。また、図1(d)に示すように、インナーリ
ード部110の断面形状は、図1(c)に示すインナー
リード先端部110Aの断面形状と同じ形状である。外
部端子部120は、図1(d)に示すように、断面形状
が略方形で4面を有しており、1組の向かい合った2面
120a、120bは外部端子120の内側から外側に
向かい凸状である。外部端子120は、インナーリード
110の先端の第2面110Abと同じ側の面(120
b)に孔部120Aを設けているが、これは後述P・P
GAを作製する際のピンを挿入するためのへこみ(孔)
である。尚、本実施例においては、外部端子120はダ
ムバー140に一体的に連結している。
【0012】次いで、本発明のリードフレームの実施例
2を説明する。図2(a)は本実施例2のリードフレー
ム100A示した概略平面図であり、図2(b)は、図
2(a)の約1/4の部分の拡大図で、図2(c)
(イ)はインナーリード先端の断面図で、図2(c)
(ロ)は図1(a)のC1−C2におけるインナーリー
ド110の断面を示した断面図である。図2(c)
(ハ)は図1(a)のC1−C2における外部端子部1
20の断面を示した断面図である。尚、図2(a)は概
略図で、全体を分かり易くするために図2(b)に比
べ、インナーリードの数、外部端子部の数は少なくして
ある。本実施例2のリードフレームも、42%ニッケル
−鉄合金を素材とし、図8に示すエッチング加工方法に
より作製されたBGAタイプの半導体装置用のリードフ
レームであり、図2(a)に示すように、インナーリー
ド110に一体的に連結した外部端子部120をリード
フレーム面に沿い二次元的配列しているが、実施例1の
リードフレームとは異なり、インナーリード先端部11
0A部だけをリードフレーム素材の厚さよりも薄肉に形
成されている。図2(c)(イ)に示すように、インナ
ーリード先端部110Aの断面は、実施例1の場合とほ
ぼ同じである。図2(c)(ロ)に示すように、実施例
1のリードフレームとは異なり、半導体素子と電極部
(パッド)とワイヤボンデイングにて接続するためボン
デイングエリアを含むインナーリード先端部110A以
外のインナーリード110は外部端子部120と同じく
リードフレーム素材の厚さに形成されている。この為、
インナーリード先端部110Aに比べ狭ピッチを得るこ
とができない。外部端子部120については、図2
(c)(ハ)に示すように、断面は、実施例1のリード
フレームと同様に、リードフレーム素材の厚さに形成さ
れて、インナーリード先端120Aの第2面110Ab
と同じ側の面120b側に孔部120Aが形成されてい
る。尚、本実施例においても、外部端子120はダムバ
ー140に一体的に連結している。
【0013】尚、実施例1及び実施例2のリードフレー
ムは、直接図1(a)や図2(a)に示す形状にエッチ
ング加工すると、作製時にインナーリード110にヨレ
が生じ易いため、図3(a)に示すように、インナーリ
ード先端部を連結部110Bにて固定した状態にエッチ
ング加工した。そして、インナーリード110部を補強
テープ190で固定した(図3(b))後に、プレス等
にて、半導体装置作製の際には不要の連結部110Bを
除去して(図2(a))、形成した。尚、実施例2のリ
ードフレーム100Aのようにダイパッドを有する場合
には、インナーリードの先端を延ばしダイパッドに直接
連結した状態にエッチングにより外形加工した後、上記
と同様にしてインナーリード先端部をダイパッドから分
離させ、図2(a)に示す形状を得ても良い。
【0014】実施例1のリードフレームのエッチング加
工方法を図7に基づいて説明する。図7は、図1に示す
実施例1のリードフレームのエッチング加工方法を説明
するための各工程断面図であり、図1(b)のA1−A
2部の断面部における製造工程図である。図7中、71
0はリードフレーム素材、720A、720Bはレジス
トパターン、730は第一の開口部、740は第二の開
口部、750は第一の凹部、760は第二の凹部、77
0は平坦状面、780はエッチング抵抗層を示す。ま
た、、110はインナーリード、120は外部端子部で
ある。先ず、42%ニッケル−鉄合金からなり、厚みが
0.15mmのリードフレーム素材710の両面に、重
クロム酸カリウムを感光剤とした水溶性カゼインレジス
トを塗布した後、所定のパターン版を用いて、所定形状
の第一の開口部730、第二の開口部740をもつレジ
ストパターン720A、720Bを形成した。(図7
(a)) 第一の開口部730は、後のエッチング加工において外
部端子部の形状を形成するとともに、インナーリード形
成領域におけるリードフレーム素材710をこの開口部
からベタ状にリードフレーム素材よりも薄肉に腐蝕する
ためのもので、レジストの第二の開口部740は、イン
ナーリード部および外部端子部の形状を形成するための
ものである。次いで、液温57°C、比重48ボーメの
塩化第二鉄溶液を用いて、スプレー圧2.5kg/cm
2 にて、レジストパターンが形成されたリードフレーム
素材710の両面をエッチングし、ベタ状(平坦状)に
腐蝕された第一の凹部750の深さhがリードフレーム
部材の約2/3程度に達した時点でエッチングを止め
た。(図7(b)) 上記第1回目のエッチングにおいては、リードフレーム
素材710の両面から同時にエッチングを行ったが、必
ずしも両面から同時にエッチングする必要はない。本実
施例のように、第1回目のエッチングにおいてリードフ
レーム素材710の両面から同時にエッチングする理由
は、両面からエッチングすることにより、後述する第2
回目のエッチング時間を短縮するためで、レジストパタ
ーン720B側からのみの片面エッチングの場合と比
べ、第1回目エッチングと第2回目エッチングのトータ
ル時間が短縮される。次いで、第一の開口部730側の
腐蝕された第一の凹部750にエッチング抵抗層780
としての耐エッチング性のあるホットメルト型ワックス
(ザ・インクテエック社製の酸ワックス、型番MR−W
B6)を、ダイコータを用いて、塗布し、ベタ状(平坦
状)に腐蝕された第一の凹部750に埋め込んだ。レジ
ストパターン720A上も該エッチング抵抗層780に
塗布された状態とした。(図7(c)) エッチング抵抗層780を、レジストパターン720A
上全面に塗布する必要はないが、第一の凹部750を含
む一部にのみ塗布することは難しい為に、図7(c)に
示すように、第一の凹部750とともに、第一の開口部
730側全面にエッチング抵抗層780を塗布した。本
実施例で使用したエッチング抵抗層780は、アルカリ
溶解型のワックスであるが、基本的にエッチング液に耐
性があり、エッチング時にある程度の柔軟性のあるもの
が、好ましく、特に、上記ワックスに限定されず、UV
硬化型のものでも良い。このようにエッチング抵抗層7
80をインナーリード先端部の形状を形成するためのパ
ターンが形成された面側の腐蝕された第一の凹部750
に埋め込むことにより、後工程でのエッチング時に第一
の凹部750が腐蝕されて大きくならないようにしてい
るとともに、高精細なエッチング加工に対しての機械的
な強度補強をしており、スプレー圧を高く(2.5kg
/cm2 以上)とすることができ、これによりエッチン
グが深さ方向に進行し易くなる。この後、第2回目のエ
ッチングを行い、凹状に腐蝕された第二の凹部760形
成面側からリードフレーム素材710をエッチングし、
貫通させ、インナーリード110および外部端子部12
0を形成した。(図7(d)) 第1回目のエッチング加工にて作製された、エッチング
形成面870は平坦であるが、この面を挟む2面はイン
ナーリードの内側に凹んだ形状である。次いで、洗浄、
エッチング抵抗層780の除去、レジスト膜(レジスト
パターン720A、720B)の除去を行い、インナー
リード110および外部端子部120が加工された図1
(a)に示すリードフレームを得た。エッチング抵抗層
780とレジスト膜(レジストパターン720A、72
0B)の除去は水酸化ナトリウム水溶液により溶解除去
した。
【0015】上記図7に示すリードフレームのエッチン
グ加工方法は図1(b)のA1−A2部の断面部におけ
る製造工程図を示したものであるが、図1(a)に示す
インナーリード先端部110Aの形成も、図7に示した
インナーリード110部の形成と同じようにして形成さ
れる。図7に示すエッチング加工方法によりインナーリ
ード全体をリードフレーム素材よりも薄肉に外形加工す
るにより、インナーリード先端においては狭ピッチ化を
可能とし、インナーリード先端以外の箇所においてもイ
ンナーリード間の狭間隔化を可能としている。特に、図
1(c)に示すように、インナーリード先端の第1面1
10Aaを薄肉部以外のリードフレーム素材の厚さと同
じ厚さの他の部分と同一面に、第2面110Abと対向
させて形成し、且つ、第3面110Ac、第4面110
Adをインナーリードの内側に向かって凹んだ形状にす
ることができる。
【0016】図2に示す、実施例2のリードフレーム
は、図7に示すエッチング加工方法において、一部を変
えることによって作製することができる。即ち、インナ
ーリード先端部110Aは図7に示すインナーリード部
110作成と同じく、リードフレーム素材710の厚さ
より薄肉化して形成し、インナーリード110の先端部
以外は、図7に示す外部端子部120の作成と同じく、
リードフレーム素材710と同じ厚さに形成することに
より、インナーリード先端部のみをリードフレーム素材
より薄肉に形成した実施例2のリードフレームをエッチ
ング加工にて作製できる。
【0017】後述する実施例2の半導体装置のようにバ
ンプを用いて半導体素子をインナーリードの第2面11
0bに搭載し、インナーリードと電気的に接続する場合
には、第2面110bをインナーリード側に凹んだ形状
に形成した方がバンプ接続の際の許容度が大きくなる
為、図8に示すエッチング加工方法が採られる。図8に
示すエッチング加工方法は、第1回目のエッチング工程
までは、図7に示す方法と同じであるが、エッチング抵
抗層780を第二の凹部760側に埋め込んだ後、第一
の凹部750側から第2回目のエッチングを行い、貫通
させる点で異なっている。図8に示すエッチング加工方
法によって得られたリードフレームのインナーリード先
端を含めインナーリードの断面形状は、図9(b)に示
すように、第2面110bがインナーリードの内側に向
かって凹んだ形状になる。
【0018】尚、上記図7、図8に示すエッチング加工
方法のように、エッチングを2段階にわけて行うエッチ
ング加工方法を、一般には2段エッチング加工方法と言
っており、微細加工に有利な加工方法である。図1に示
す実施例1のリードフレーム110や図2に示す実施例
2のリードフレームのエッチング加工方法においては、
2段エッチング加工方法と、パターン形状を工夫するこ
とにより部分的にリードフレーム素材を薄くしながら外
形加工をする方法とが伴行して採られており、リードフ
レーム素材を薄くした部分においては、特に、微細な加
工ができるようにしている。図7、図8に示す、上記の
方法においては、インナーリード先端部110の微細化
加工は、最終的に得られるインナーリード先端部の厚さ
tに左右されるもので、例えば、板厚tを50μmまで
薄くすると、図7(e)に示す、平坦幅W1を100μ
mとして、インナーリード先端部ピッチpが0.15m
mまで微細加工可能となる。板厚tを30μm程度まで
薄くし、平坦幅W1を70μm程度とすると、インナー
リード先端部ピッチpが0.12mm程度まで微細加工
ができるが、板厚t、平坦幅W1のとり方次第ではイン
ナーリード先端部ピッチpは更に狭いピッチまで作製が
可能となる。
【0019】次いで、本発明のPGAタイプの樹脂封止
型半導体装置の実施例を挙げ、図を用いて説明する。先
ず、本発明のPGAタイプの樹脂封止型半導体装置の実
施例1を挙げる。図4(a)は、実施例1の樹脂封止型
半導体装置の断面図で、図4(b)、図4(c)は、そ
れぞれ、インナーリード先端部および外部端子部の半導
体装置の厚み方向の断面図である。図4中、200は半
導体装置、210は半導体素子、211は電極部(パッ
ド)、220はワイヤ、240は封止用樹脂、250は
補強用テープ、260は絶縁性接着材、270はピン
(端子)、270Aは半田である。本実施例1の半導体
装置は、上記実施例1のリードフレームを用いたPGA
タイプの樹脂封止型半導体装置であって、リードフレー
ムの外部端子部120の表面に半田からなる外部回路と
接続するための端子部270を半導体装置の一面に二次
元的に配列して設けている。本実施例1においては、半
導体素子210は、電極部(パッド)211側の面に
て、インナーリード110間に電極部211が収まるよ
うにして、インナーリード110の第1面110a側に
絶縁性接着材260を介して固定されており、電極部
(パッド)211はワイヤ220にてインナーリード1
10の第2面側110bと結線されて電気的に接続され
ている。図4(c)に示すように、外部端子部120の
外部側の孔部120Aには、ピン(端子)270がその
一部を外部に突出するようにして挿入され、半田270
Aにより外部端子部120に固定されている。本実施例
1の半導体装置は、半導体素子のサイズとほぼ同じ大き
さに封止用樹脂240にて樹脂封止されており、CSP
(Chip Size Package)とも言える。
また、ワイヤ220にて結線するインナーリード110
の先端部がリードフレーム素材より薄肉に形成されてい
ることより、半導体装置の薄型化にも対応できるもので
ある。
【0020】本実施例1の半導体装置に用いられたリー
ドフレームのインナーリード部110先端の断面形状
は、図9(イ)(a)に示すようになっており、エッチ
ング平坦面(第2面)110Ab側の幅W1はほぼ平坦
で反対側の面110Aa(第1面)の幅W2より若干大
きくくなっており、W1、W2(約100μm)ともこ
の部分の板厚さ方向中部の幅Wよりも大きくなってい
る。このようにインリーリード先端部の両面は広くなっ
た断面形状であり、且つ、第3面110Ac、第4面1
10Acがインナーリード側に凹んだ形状であるため、
第1面110Aa、第2面110Abのどちらの面を用
いても半導体素子(図示せず)とインナーリード先端部
110Aとワイヤによる結線(ボンデイング)が安定し
てし易すものとなっているが、本実施例1の半導体装置
の場合はエッチング面側(図9(ロ)(a))をボンデ
イング面としている。図中、110Abはエッチング加
工による平坦面(第2面)、110Aaはリードフレー
ム素材面(第1面)、120Aはワイヤ、121Aはめ
っき部である。尚、エッチング平坦状面110Ab(第
2面)がアラビの無い面であるため、図9(ロ)の
(a)の場合は、特に結線(ボンデイング)適性が優れ
る。図9(ハ)は図13に示す加工方法にて作製された
リードフレームのインナーリード先端部910Bと半導
体素子(図示せず)との結線(ボンデイング)を示すも
のであるが、この場合もインナーリード先端部910B
の両面は平坦ではあるが、この部分の板厚方向の幅に比
べ大きくとれない。また両面ともリードフレーム素材面
である為、結線(ボンデイング)適性は本実施例のエッ
チング平坦面より劣る。図9(ニ)はプレス(コイニン
グ)によりインナーリード先端部を薄肉化した後にエッ
チング加工によりインナーリード先端部910C、91
0Dを加工したものの、半導体素子(図示せず)との結
線(ボンデイング)を示したものであるが、この場合は
プレス面側が図に示すように平坦になっていないため、
どちらの面を用いて結線(ボンデイング)しても、図9
(ニ)の(a)、(b)に示すように結線(ボンデイン
グ)の際に安定性が悪く品質的にも問題となる場合が多
い。尚、910Abはコイニング面、910Aaはリー
ドフレーム素材面である
【0021】次いで、実施例1のPGAタイプの樹脂封
止型半導体装置の変形例を図5に示す。変形例の半導体
装置は、図1に示す実施例1の半導体装置において、ダ
イパッドのあるリードフレームを用いたもので、半導体
装置210は、電極211のある面をインナーリード1
20の第1面110Aaに絶縁性接着材260によって
固定されているとともに、ダイパッド135に導電性接
着材260Aを介して固定されている。このように導電
性接着材260Aを用いると、素子で発生する熱をダイ
パッド135を介してダイパッド135と接続した外部
端子部120から外部回路へ放散させることができる。
また、ダイパッド135を外部端子部120を介してグ
ランドラインに接続すると半導体素子210がノイズに
強いものとなる。
【0022】次に、本発明のPGAタイプの樹脂封止型
半導体装置の実施例2を挙げる。図6(a)は、実施例
2の樹脂封止型半導体装置の断面図で、図6(b)、図
6(c)は、それぞれインナーリード先端部および外部
端子部の、半導体装置の厚み方向の断面図である。図6
中、200は半導体装置、210は半導体素子、212
はバンプ、240は封止用樹脂、250は補強用テー
プ、270は(ピン)端子、270Aは半田である。本
実施例2の半導体装置は、42合金(42%ニッケル−
鉄合金)からなる0.15mm厚のリードフレーム素材
を図8に示すエッチング加工方法により、図1(a)、
図1(b)に示す上記実施例1と同じ外観で、インナー
リード全体をリードフレームの素材より薄肉に形成した
リードフレームを用いたBGAタイプの樹脂封止型半導
体装置であって、リードフレームの外部端子部120の
外部表面の孔部120Aに半田によりピン(端子)を固
定している。尚、この外部回路と接続するためのピン
(端子)270は半導体装置の一面に二次元的に配列し
て設けられている。本実施例2においては、半導体素子
210は、バンプ212を介してインナーリード110
の先端で第2面110bと電気的に接続している。
【0023】本実施例2の半導体装置に用いられたリー
ドフレームのインナーリード部110の先端のの断面形
状は、図9(イ)(b)に示すようになっており、エッ
チング平坦面110Ab側の幅W1Aはほぼ平坦で反対
側の面の幅W2Aより若干大きくくなっており、W1
A、W2A(約100μm)ともこの部分の板厚さ方向
中部の幅WAよりも大きくなっている。図9(イ)
(b)に示すようにインリーリード先端部の両面は広く
なった断面形状であり、第1面110Aaが平坦状で、
第2面110Abがインナーリード側に凹んだ形状をし
ており、且つ第3面110Ac、110Adもインナー
リード側に凹んだ形状をしている為、第2面110Ab
にて安定してバンプによる接続をし易いものとしてい
る。
【0024】尚、本実施例2の半導体装置においては、
図8に示すエッチング加工方法により作製されたリード
フレームで、インナーリード全体がリードフレーム素材
よりも薄肉に形成されたものを用いており、図6(b)
に示すように、インナーリード先端部を含めインナーリ
ード110の第2面110Abがインナーリード先端側
に凹んだ形状で、バンプ接続の許容を大きくしている。
【0025】
【発明の効果】本発明のリードフレームは、上記のよう
に、少なくともインナーリード先端部をリードフレーム
素材の板厚より薄肉に2段エッチング加工により作製さ
れたもので、外部回路と電気的に接続するたためのピン
(端子)をリードフレーム面に沿い二次元的に配列して
いることにより、従来の図11(a)に示すような、イ
ンナーリードの先端部をリードフレーム素材の厚さのま
まに外形加工したリードフレームを用いた場合のPGA
イプの半導体装置に比べ、一層の多端子化が可能なPG
Aタイプの樹脂封止型半導体装置の提供を可能とするも
のである。また、本発明のPGAタイプの樹脂封止型半
導体装置は、上記のように、本発明のリードフレームを
用いたもので、一層の多端子化と薄型化ができる、リー
ドフレームを用いたPGAイプの半導体装置の提供を可
能とするものである。言うまでもなく、従来の図11
(b)に示すようなリードフレームを用い、プリント基
板を用いた場合に比べ、熱放散性を向上させ、吸湿性を
低く抑え、反りを少なくしコプラナリティを向上させて
いる。
【図面の簡単な説明】
【図1】本発明リードフレームの実施例1の概略図
【図2】本発明リードフレームの実施例2の概略図
【図3】本発明リードフレームを説明するための図
【図4】本発明のPGAタイプ半導体装置の実施例1の
断面図
【図5】本発明のPGAタイプ半導体装置の実施例1の
変形例の断面図
【図6】本発明のPGAタイプ半導体装置の実施例2の
断面図
【図7】本発明のリードフレームの製造方法を説明する
ための工程図
【図8】本発明のリードフレームの製造方法を説明する
ための工程図
【図9】本発明のリードフレームの半導体素子との接続
性を説明するための図
【図10】従来のリードフレームの製造方法を説明する
ための工程図
【図11】単層リードフレームとそれを用いた半導体装
置の図
【符号の説明】
100、100A リードフレーム 110 インナーリード 110A インナーリード先端部 110Aa (インナーリード先端部
の)第1面 110Ab (インナーリード先端部
の)第2面 110Ac (インナーリード先端部
の)第3面 110Ad (インナーリード先端部
の)第4面 120 外部端子部 120A 孔部 120a (外部端子部の)第1面 120b (外部端子部の)第2面 140 ダムバー 150 吊りバー 160 フレーム(枠部) 170 治具孔 200 半導体装置 210 半導体素子 211 電極部(パッド) 220 ワイヤ 240 封止用樹脂 250 補強用テープ 260 絶縁性接着材 260A 導電性接着材 270 ピン(端子) 270A 半田 710 リードフレーム素材 720A、720B レジストパターン 730 第一の開口部 740 第二の開口部 750 第一の凹部 760 第二の凹部 770 平坦状面 780 エッチング抵抗層 910B、910C、910D インナーリード先端部 920A、920B、920C ワイヤ 921A、921B、921C めっき部 910Aa リードフレーム素材面 910Ab コイニング面 1010 リードフレーム素材 1020 フオトレジスト 1030 レジストパターン 1040 インナーリード 1100 半導体装置 1110 (単層)ードフレーム 1111 ダイパッド 1112 インナーリード 1112A インナーリード先端部 1113 アウターリード 1114 ダムバー 1115 フレーム(枠)部 1120 半導体素子 1121 電極部(パッド) 1130 ワイヤ 1140 封止樹脂
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−52050(JP,A) 特開 昭63−190370(JP,A) 特開 平1−164055(JP,A) 特開 平6−92076(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/50

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 2段エッチング加工によりインナーリー
    ドの先端部の厚さがリードフレーム素材の厚さよりも薄
    肉に外形加工された、リードフレームであって、少なく
    とも、インナーリードと、該インナーリードと一体的に
    連結し、インナーリード形成面に沿い二次元的に配列さ
    れた外部回路と電気的接続を行うための外部端子部とを
    備えており、該インナーリードの先端部は、断面形状が
    略方形で第1面、第2面、第3面、第4面の4面を有し
    ており、かつ第1面はリードフレーム素材と同じ厚さの
    他の部分の一方の面と同一平面上にあって第2面に向か
    い合っており、第3面、第4面はインナーリードの内側
    に向かい凹んだ形状に形成されており、外部端子部は、
    断面形状が略方形で4面を有しており、1組の向かい合
    った2面はリードフレーム素材面上にあり、一方の面を
    インナーリードの第2面より外側に突出させており、他
    の1組の2面はそれぞれ外部端子部側から外側に向かい
    凸状であり、且つ、前記外部端子部の、インナーリード
    の第2面より外側へ突出された面側に孔部を設けている
    ことを特徴とするリードフレーム。
  2. 【請求項2】 請求項1における、二次元的に配列され
    た外部回路と電気的接続を行うための外部端子部が、略
    格子状または略千鳥状に形成されていることを特徴とす
    るリードフレーム。
  3. 【請求項3】 請求項1ないし2において、インナーリ
    ード部全体が素材の厚さよりも薄肉に外形加工されてい
    ることを特徴とするリードフレーム。
  4. 【請求項4】 請求項1ないし3記載のリードフレーム
    を用いた樹脂封止型半導体装置であって、リードフレー
    ムの外部端子部の表面の孔部に端子ピンを先端がリード
    フレームの外部端子部から突出するように半田等により
    固定して、外部回路と接続するための端子部を形成して
    いることを特徴とするPGAタイプの樹脂封止型半導体
    装置。
  5. 【請求項5】 請求項4において、半導体素子は、電極
    部(パッド)側の面において、インナーリードの第1面
    側に絶縁性接着材を介して固定されており、電極部(パ
    ッド)はワイヤにてインナーリードの第2面側と電気的
    に接続されていることを特徴とするPGAタイプの樹脂
    封止型半導体装置。
  6. 【請求項6】 請求項4ないし5において、リードフレ
    ームはダイパッドを有するもので、半導体素子は該ダイ
    パッド上に導電性の接着材を用いて固定されていること
    を特徴とするPGAタイプの樹脂封止型半導体装置。
  7. 【請求項7】 請求項4において、半導体素子は、バン
    プを介してインナーリードの該第2面と電気的に接続し
    ていることを特徴とするPGAタイプの樹脂封止型半導
    体装置。
  8. 【請求項8】 請求項4記載におけるリードフレームの
    インナーリード先端の第2面がインナーリード側に凹ん
    だ形状であることを特徴とするPGAタイプの樹脂封止
    型半導体装置。
JP18974195A 1995-07-04 1995-07-04 リードフレームおよびpgaタイプの樹脂封止型半導体装置 Expired - Fee Related JP3465098B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18974195A JP3465098B2 (ja) 1995-07-04 1995-07-04 リードフレームおよびpgaタイプの樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18974195A JP3465098B2 (ja) 1995-07-04 1995-07-04 リードフレームおよびpgaタイプの樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH0922975A JPH0922975A (ja) 1997-01-21
JP3465098B2 true JP3465098B2 (ja) 2003-11-10

Family

ID=16246410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18974195A Expired - Fee Related JP3465098B2 (ja) 1995-07-04 1995-07-04 リードフレームおよびpgaタイプの樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP3465098B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4549491B2 (ja) 2000-03-13 2010-09-22 大日本印刷株式会社 樹脂封止型半導体装置

Also Published As

Publication number Publication date
JPH0922975A (ja) 1997-01-21

Similar Documents

Publication Publication Date Title
JPH098206A (ja) リードフレームおよびbgaタイプの樹脂封止型半導体装置
JPH098207A (ja) 樹脂封止型半導体装置
US6465734B2 (en) Resin sealed semiconductor device, circuit member for use therein and method of manufacturing circuit member
US7307347B2 (en) Resin-encapsulated package, lead member for the same and method of fabricating the lead member
JP3947292B2 (ja) 樹脂封止型半導体装置の製造方法
JPH098205A (ja) 樹脂封止型半導体装置
KR19980081036A (ko) 수지봉지형 반도체 장치와 그것에 사용되는 회로부재 및 수지봉지형 반도체 장치의 제조방법
US6348416B1 (en) Carrier substrate for producing semiconductor device
JP3983930B2 (ja) 回路部材の製造方法
JPH09307043A (ja) リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置
JP2000091488A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
JPH09246427A (ja) 表面実装型半導体装置の製造方法および表面実装型半導体装置
JP5850347B2 (ja) 樹脂封止型半導体装置
JP2000332162A (ja) 樹脂封止型半導体装置
JP3529915B2 (ja) リードフレーム部材及びその製造方法
JP3465098B2 (ja) リードフレームおよびpgaタイプの樹脂封止型半導体装置
JPH1041432A (ja) リードフレーム部材および表面実装型半導体装置
JP3884552B2 (ja) 半導体装置とそれに用いられる回路部材および半導体装置の製造方法
JP4176092B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP3699573B2 (ja) 半導体装置とそれに用いられる回路部材およびそれらの製造方法
JP4351327B2 (ja) リードフレーム部材とそれを用いた樹脂封止型半導体装置およびリードフレーム部材の製造方法
JPH10200010A (ja) 表面実装型半導体装置用のリードフレーム部材および該リードフレーム部材を用いた表面実装型半導体装置
JPH1174411A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
JPH1056122A (ja) 表面実装型半導体装置の製造方法および表面実装型半導体装置、およびそれに用いられるリードフレーム部材
JP2005260271A (ja) 樹脂封止型半導体装置用の回路部材

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030715

LAPS Cancellation because of no payment of annual fees