JP3460496B2 - プラズマディスプレイの駆動装置 - Google Patents
プラズマディスプレイの駆動装置Info
- Publication number
- JP3460496B2 JP3460496B2 JP05179497A JP5179497A JP3460496B2 JP 3460496 B2 JP3460496 B2 JP 3460496B2 JP 05179497 A JP05179497 A JP 05179497A JP 5179497 A JP5179497 A JP 5179497A JP 3460496 B2 JP3460496 B2 JP 3460496B2
- Authority
- JP
- Japan
- Prior art keywords
- power source
- voltage
- plasma display
- driving device
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、アドレス時に発
生する無効電力を回収、再利用し、かつ、アドレス用ス
イッチング素子の消費電力を低減するプラズマディスプ
レイの駆動装置に関するものである。
生する無効電力を回収、再利用し、かつ、アドレス用ス
イッチング素子の消費電力を低減するプラズマディスプ
レイの駆動装置に関するものである。
【０００２】
【従来の技術】図８は、例えば特開平５ー２４９９１８
号公報に示された従来のプラズマディスプレイの駆動装
置を示す回路図である。無効電力回収回路１の出力２が
相補型ＭＯＳトランジスタで構成されるドライバＩＣ３
の高電圧側電源端子４に接続されている。ドライバＩＣ
３は接合分離あるいは誘電体分離プロセスによって製造
された寄生トランジスタが内部に形成されないタイプの
ものである。電力回収回路１は、高電圧電位と低電圧電
位を制御する高電圧側電源５に接続された主電源ハイ側
スイッチ６、低電圧側電源端子７に接続されたロウ側ス
イッチ８、ハイ側スイッチ６とロウ側スイッチ８間の接
続点に接続されたコイル９、このコイル９の他端に接続
された双方向スイッチ、この双方向スイッチの他端に接
続されたコンデンサ１０によって構成されている。コン
デンサ１０の他端は低電圧側電源７に接続されている。
双方向スイッチは、回収経路と充電経路を制御し、回収
経路はダイオード１１と回収スイッチ１２、充電経路は
ダイオード１３と充電スイッチ１４によって構成されて
いる。ドライバＩＣ３は、３２〜６４出力、耐電圧２０
０Ｖ程度のドライバＩＣであり、このドライバＩＣ３の
各出力端子Ｂ１〜Ｂｎはアドレス電極Ａ１〜Ａｎに接続
されている。アドレス電極Ａ１〜Ａｎ間、そして、アド
レスＡ１〜Ａｎと走査電極Ｓ１〜Ｓｍ間に静電容量が存
在し、ドライバＩＣ３内のハイ側スイッチＡＨ１〜ＡＨ
ｎを介して、その静電容量への電荷の充電および回収を
無効電力回収回路１によって行っている。
号公報に示された従来のプラズマディスプレイの駆動装
置を示す回路図である。無効電力回収回路１の出力２が
相補型ＭＯＳトランジスタで構成されるドライバＩＣ３
の高電圧側電源端子４に接続されている。ドライバＩＣ
３は接合分離あるいは誘電体分離プロセスによって製造
された寄生トランジスタが内部に形成されないタイプの
ものである。電力回収回路１は、高電圧電位と低電圧電
位を制御する高電圧側電源５に接続された主電源ハイ側
スイッチ６、低電圧側電源端子７に接続されたロウ側ス
イッチ８、ハイ側スイッチ６とロウ側スイッチ８間の接
続点に接続されたコイル９、このコイル９の他端に接続
された双方向スイッチ、この双方向スイッチの他端に接
続されたコンデンサ１０によって構成されている。コン
デンサ１０の他端は低電圧側電源７に接続されている。
双方向スイッチは、回収経路と充電経路を制御し、回収
経路はダイオード１１と回収スイッチ１２、充電経路は
ダイオード１３と充電スイッチ１４によって構成されて
いる。ドライバＩＣ３は、３２〜６４出力、耐電圧２０
０Ｖ程度のドライバＩＣであり、このドライバＩＣ３の
各出力端子Ｂ１〜Ｂｎはアドレス電極Ａ１〜Ａｎに接続
されている。アドレス電極Ａ１〜Ａｎ間、そして、アド
レスＡ１〜Ａｎと走査電極Ｓ１〜Ｓｍ間に静電容量が存
在し、ドライバＩＣ３内のハイ側スイッチＡＨ１〜ＡＨ
ｎを介して、その静電容量への電荷の充電および回収を
無効電力回収回路１によって行っている。
【０００３】
【０００４】
【発明が解決しようとする課題】上記のような従来のプ
ラズマディスプレイの駆動装置では、画面の表示状態が
多様であるため、プラズマディスプレイの静電容量に電
荷を無効電力回収回路１によって充放電すると、無効電
力回収用コンデンサ１０の電圧が高電圧電源５と低電圧
側電源端子７間の電圧値まで上昇してしまい、無効電力
回収回路が動作しないので、ドライバＩＣ３の消費電力
を低減することができず、許容電力オーバーによってド
ライバＩＣが発熱するという課題があった。
ラズマディスプレイの駆動装置では、画面の表示状態が
多様であるため、プラズマディスプレイの静電容量に電
荷を無効電力回収回路１によって充放電すると、無効電
力回収用コンデンサ１０の電圧が高電圧電源５と低電圧
側電源端子７間の電圧値まで上昇してしまい、無効電力
回収回路が動作しないので、ドライバＩＣ３の消費電力
を低減することができず、許容電力オーバーによってド
ライバＩＣが発熱するという課題があった。
【０００５】この発明は、上述のような課題を解決する
ためになされたもので、画面の表示状態がどのようであ
っても無効電力回収回路のコンデンサの電圧を高電圧電
源５と低電圧側電源端子７間の電位差の半分程度まで低
下させ、プラズマデイスプレイパネルの静電容量への電
荷を無効電力回収回路によって充放電することにより、
ドライバＩＣでの消費電力を低減することができるプラ
ズマディスパネルの駆動装置を得ることを目的とする。
ためになされたもので、画面の表示状態がどのようであ
っても無効電力回収回路のコンデンサの電圧を高電圧電
源５と低電圧側電源端子７間の電位差の半分程度まで低
下させ、プラズマデイスプレイパネルの静電容量への電
荷を無効電力回収回路によって充放電することにより、
ドライバＩＣでの消費電力を低減することができるプラ
ズマディスパネルの駆動装置を得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係るプラズマ
ディスプレイの駆動装置の第１の構成においては、複数
の走査電極と、該走査電極と直交して配置された複数の
アドレス電極と、前記走査電極とアドレス電極とのそれ
ぞれの交点に配置された表示セルと、前記走査電極また
はアドレス電極のそれぞれを高電圧側電源端子または低
電圧側電源に切替接続する複数のスイッチからなるドラ
イバＩＣと、コイルと双方向性スイッチとコンデンサの
直列回路から成り、前記ドライバＩＣの高電圧側電源端
子と低電圧側電源端子との間に接続された無効電力回収
回路とを備え、前記無効電力回収回路のコンデンサに並
列に抵抗を接続したものである。
ディスプレイの駆動装置の第１の構成においては、複数
の走査電極と、該走査電極と直交して配置された複数の
アドレス電極と、前記走査電極とアドレス電極とのそれ
ぞれの交点に配置された表示セルと、前記走査電極また
はアドレス電極のそれぞれを高電圧側電源端子または低
電圧側電源に切替接続する複数のスイッチからなるドラ
イバＩＣと、コイルと双方向性スイッチとコンデンサの
直列回路から成り、前記ドライバＩＣの高電圧側電源端
子と低電圧側電源端子との間に接続された無効電力回収
回路とを備え、前記無効電力回収回路のコンデンサに並
列に抵抗を接続したものである。
【０００７】また、この発明に係るプラズマディスプレ
イの駆動装置の第２の構成においては、前記抵抗を可変
抵抗とし、画面の表示状態によって抵抗値を制御するも
のである。
イの駆動装置の第２の構成においては、前記抵抗を可変
抵抗とし、画面の表示状態によって抵抗値を制御するも
のである。
【０００８】また、この発明に係るプラズマディスプレ
イの駆動装置の第３の構成においては、前記無効電力回
収回路のコンデンサと並列にダイオードを介して第２の
電源を接続したものである。
イの駆動装置の第３の構成においては、前記無効電力回
収回路のコンデンサと並列にダイオードを介して第２の
電源を接続したものである。
【０００９】さらに、この発明に係るプラズマディスプ
レイの駆動装置の第４の構成においては、前記第２の電
源の電圧値を高電圧側電源ラインと低電圧側電源ライン
間の電位差の１／２としたものである。
レイの駆動装置の第４の構成においては、前記第２の電
源の電圧値を高電圧側電源ラインと低電圧側電源ライン
間の電位差の１／２としたものである。
【００１０】さらにまた、この発明に係るプラズマディ
スプレイの駆動装置の第５の構成においては、前記第２
の電源の電圧値を可変とし、画面の表示状態によって該
電圧値を制御するものである。
スプレイの駆動装置の第５の構成においては、前記第２
の電源の電圧値を可変とし、画面の表示状態によって該
電圧値を制御するものである。
【００１１】
実施の形態１．図１はこの発明の実施の形態１であるプ
ラズマディスプレイの駆動装置を示す回路構成図であ
り、図において、１〜７、１０〜１４、ＡＨ１〜ＡＨ
ｎ、ＡＬ１〜ＡＬｎ、Ｂ１〜Ｂｎ、Ａ１〜Ａｎ、Ｓ１〜
Ｓｍは上記従来装置と同一のもので、それぞれ、無効電
力回収回路１、無効電力回収回路の出力２、ドライバＩ
Ｃ３、このドライバＩＣ３の高電圧側電源端子４、高電
圧側電源５、高電圧電位を制御する主電源ハイ側スイッ
チ６、低電圧側電源端子７、無効電力回収用コンデンサ
１０、双方向スイッチを構成するダイオード１１，１
３、回収スイッチ１２、充電スイッチ１４、ドライバＩ
Ｃのハイ側スイッチＡＨ１〜ＡＨｎ、ロウ側スイッチＡ
Ｌ１〜ＡＬｎ、出力端子Ｂ１〜Ｂｎ、アドレス電極Ａ１
〜Ａｎ、走査電極Ｓ１〜Ｓｍである。電力回収回路１の
構成を説明する。高電圧側電源５と無効電力回収回路の
出力２が主電源ハイ側スイッチ６を介して接続され、主
電源ハイ側スイッチ６と無効電力回収回路の出力２の間
が分岐され、コイル９と双方向スイッチを介してコンデ
ンサ１０に接続されている。コンデンサ１０の他端は低
電圧側電源端子７に接続され、双方向スイッチは、ダイ
オード１１，１３、スイッチ１２，１４で構成されてい
る。コンデンサ１０には並列に抵抗１５が接続されてい
る。
ラズマディスプレイの駆動装置を示す回路構成図であ
り、図において、１〜７、１０〜１４、ＡＨ１〜ＡＨ
ｎ、ＡＬ１〜ＡＬｎ、Ｂ１〜Ｂｎ、Ａ１〜Ａｎ、Ｓ１〜
Ｓｍは上記従来装置と同一のもので、それぞれ、無効電
力回収回路１、無効電力回収回路の出力２、ドライバＩ
Ｃ３、このドライバＩＣ３の高電圧側電源端子４、高電
圧側電源５、高電圧電位を制御する主電源ハイ側スイッ
チ６、低電圧側電源端子７、無効電力回収用コンデンサ
１０、双方向スイッチを構成するダイオード１１，１
３、回収スイッチ１２、充電スイッチ１４、ドライバＩ
Ｃのハイ側スイッチＡＨ１〜ＡＨｎ、ロウ側スイッチＡ
Ｌ１〜ＡＬｎ、出力端子Ｂ１〜Ｂｎ、アドレス電極Ａ１
〜Ａｎ、走査電極Ｓ１〜Ｓｍである。電力回収回路１の
構成を説明する。高電圧側電源５と無効電力回収回路の
出力２が主電源ハイ側スイッチ６を介して接続され、主
電源ハイ側スイッチ６と無効電力回収回路の出力２の間
が分岐され、コイル９と双方向スイッチを介してコンデ
ンサ１０に接続されている。コンデンサ１０の他端は低
電圧側電源端子７に接続され、双方向スイッチは、ダイ
オード１１，１３、スイッチ１２，１４で構成されてい
る。コンデンサ１０には並列に抵抗１５が接続されてい
る。
【００１２】プラズマディスプレイは、アドレス電極Ａ
１〜Ａｎと走査電極Ｓ１〜Ｓｍの間に静電容量を持って
いる。アドレス電極と走査電極間に電圧を発生させ放電
発光させるためには、それらの静電容量への電荷の充電
および放電が必要である。しかし、その電荷を回収しな
いとすると、それらの静電容量への充放電によって流れ
る電流はすべて損失となり、その電力は全消費電力の多
くを占めている。それらの静電容量への回収および充電
は、ドライバＩＣ３内のドライバＩＣハイ側スイッチＡ
Ｈ１〜ＡＨｎを通して無効電力回収回路１によってなさ
れる。そのときのドライバＩＣ３のスイッチＡＨ１〜Ａ
Ｈｎ、ＡＬ１〜ＡＬｎと、主電源ハイ側スイッチ１２
と、充電スイッチ１４のタイミングチャートを図２に示
す。図において、ハイのタイミングがスイッチのオンで
ある。アドレス電極に各走査電極を選択する電圧が発生
する周期であり、且つ、電圧レベルが切り替わる期間に
またがって主電源ハイ側スイッチ６がオフになり、電流
の経路を無効電力回収回路１側に切り替える。続いて、
アドレス電極の電圧レベルが切り替わる前に回収スイッ
チ１２がオンになり、ドライバＩＣ３のハイ側スイッチ
ＡＨ１〜ＡＨｎの寄生ダイオードを通って回収電流がコ
イル９を流れコンデンサ１０を充電する。次に、回収ス
イッチ１２をオフにし、アドレス電極の電圧レベルが切
り替わった後充電スイッチ１４をオンにして、コンデン
サ１０に充電されている電荷を利用し、コイル９を介し
て電極間の静電容量を充電する。そして、充電スイッチ
１４をオフにし、主電源ハイ側スイッチをオンにしてア
ドレス電極、走査電極間に所定の電圧を発生させる。
１〜Ａｎと走査電極Ｓ１〜Ｓｍの間に静電容量を持って
いる。アドレス電極と走査電極間に電圧を発生させ放電
発光させるためには、それらの静電容量への電荷の充電
および放電が必要である。しかし、その電荷を回収しな
いとすると、それらの静電容量への充放電によって流れ
る電流はすべて損失となり、その電力は全消費電力の多
くを占めている。それらの静電容量への回収および充電
は、ドライバＩＣ３内のドライバＩＣハイ側スイッチＡ
Ｈ１〜ＡＨｎを通して無効電力回収回路１によってなさ
れる。そのときのドライバＩＣ３のスイッチＡＨ１〜Ａ
Ｈｎ、ＡＬ１〜ＡＬｎと、主電源ハイ側スイッチ１２
と、充電スイッチ１４のタイミングチャートを図２に示
す。図において、ハイのタイミングがスイッチのオンで
ある。アドレス電極に各走査電極を選択する電圧が発生
する周期であり、且つ、電圧レベルが切り替わる期間に
またがって主電源ハイ側スイッチ６がオフになり、電流
の経路を無効電力回収回路１側に切り替える。続いて、
アドレス電極の電圧レベルが切り替わる前に回収スイッ
チ１２がオンになり、ドライバＩＣ３のハイ側スイッチ
ＡＨ１〜ＡＨｎの寄生ダイオードを通って回収電流がコ
イル９を流れコンデンサ１０を充電する。次に、回収ス
イッチ１２をオフにし、アドレス電極の電圧レベルが切
り替わった後充電スイッチ１４をオンにして、コンデン
サ１０に充電されている電荷を利用し、コイル９を介し
て電極間の静電容量を充電する。そして、充電スイッチ
１４をオフにし、主電源ハイ側スイッチをオンにしてア
ドレス電極、走査電極間に所定の電圧を発生させる。
【００１３】本実施の形態の効果を図３に示す。図３に
は、各表示率の抵抗付無効電力回収回路を用いた場合と
用いない場合の消費電力が相対値によって示されてい
る。消費電力は抵抗での消費を含んだアドレス時に発生
する電力すべてである。非常に大きな電力低減効果があ
ることが分かる。
は、各表示率の抵抗付無効電力回収回路を用いた場合と
用いない場合の消費電力が相対値によって示されてい
る。消費電力は抵抗での消費を含んだアドレス時に発生
する電力すべてである。非常に大きな電力低減効果があ
ることが分かる。
【００１４】実施の形態２．図４に示すように抵抗を可
変抵抗１１５にし、画面の表示状態によって抵抗値を制
御することにより、コンデンサ１０の電圧値を一定値に
近づけることができる。実際、実施の形態１の場合、
（高電圧側電源５と低電圧側電源端子７間の電位差）／
２の±１５％程度の電圧変動が発生しており、この電圧
変動を抵抗値を制御することにより抑え、さらなる低消
費電力化が図れる。抵抗値を制御するため制御回路を付
加しなければならず、その分だけ消費電力が発生してし
まうが、ドライバＩＣでの電力消費は確実に低下するの
で、ＩＣの許容電力オーバーという問題を回避すること
ができる。
変抵抗１１５にし、画面の表示状態によって抵抗値を制
御することにより、コンデンサ１０の電圧値を一定値に
近づけることができる。実際、実施の形態１の場合、
（高電圧側電源５と低電圧側電源端子７間の電位差）／
２の±１５％程度の電圧変動が発生しており、この電圧
変動を抵抗値を制御することにより抑え、さらなる低消
費電力化が図れる。抵抗値を制御するため制御回路を付
加しなければならず、その分だけ消費電力が発生してし
まうが、ドライバＩＣでの電力消費は確実に低下するの
で、ＩＣの許容電力オーバーという問題を回避すること
ができる。
【００１５】実施の形態３．コンデンサ１０と並列に抵
抗１５および電源１６を接続することにより、コンデン
サ１０の電圧が一定電圧値以下にならないようになって
いる。回路構成を図５に示す。電源のプラス側はダイオ
ード１７を介してコンデンサ１０および抵抗１５に接続
されている。前述のように、抵抗１５だけであると、表
示状態によってはコンデンサ１０の電圧値が変動してし
まうので、コンデンサ１０の電圧が常にその値になって
いるため、プラズマディスプレイへの電荷の充電および
回収が効率良く行われ、ドライバＩＣにおける電力がさ
らにまた低下することができる。この場合もまた、電源
ー抵抗間での電力消費がなされるのでトータル電力とし
ては、実施の形態１と比較して改善は難しいが、ドライ
バＩＣ保護の点から効果は大きい。
抗１５および電源１６を接続することにより、コンデン
サ１０の電圧が一定電圧値以下にならないようになって
いる。回路構成を図５に示す。電源のプラス側はダイオ
ード１７を介してコンデンサ１０および抵抗１５に接続
されている。前述のように、抵抗１５だけであると、表
示状態によってはコンデンサ１０の電圧値が変動してし
まうので、コンデンサ１０の電圧が常にその値になって
いるため、プラズマディスプレイへの電荷の充電および
回収が効率良く行われ、ドライバＩＣにおける電力がさ
らにまた低下することができる。この場合もまた、電源
ー抵抗間での電力消費がなされるのでトータル電力とし
ては、実施の形態１と比較して改善は難しいが、ドライ
バＩＣ保護の点から効果は大きい。
【００１６】実施の形態４．前述のように無効電力回収
回路１のコンデンサＩＣの電圧を（高電圧側電源５と低
電圧側電源端子７間の電位差）／２に固定すると、画面
の表示率によっては従来よりも低電力化できない場合が
ある。それはオンドットが多くスイッチングしない場
合、前記の実施の形態の対策を行わない回路は電流の流
れがないため電力消費しないが、対策を行った回路は電
流の流れがあるために電力を消費してしまう。この問題
を対策したのが図６に示す実施の形態４である。電源１
６を可変電圧源１１６に置き換え、表示状態によってそ
の電圧値が設定できるようになっている。抵抗値は前記
実施の形態３の１つの例と同様に、電源がない状態で
（高電圧側電源５と低電圧側電源端子７間の電位差）／
２以下になるように設定されており、それ以上の電圧値
が制御信号を電源１１６に与えることにより設定でき
る。電圧値は表示率により決定され、図７に示すように
電力が最小値を示す電圧が設定される。図７はインダク
タンス成分が存在しないあるいは減衰振動しない系にお
ける、（高電圧側電源５と低電圧側電源端子７間の電位
差）＝Ｖｐとした場合の、コンデンサ１０の電圧値がＶ
ｐ／２、２Ｖｐ／３、５Ｖｐ／６のときの表示率と消費
電力相対値が示されている。電力は電源が抵抗で消費す
る分は含まれていない。可変電源１１６の電圧値を表示
率６０％以下ではＶｐ／２、６０〜７５％では２Ｖｐ／
３、７５〜９８％では５Ｖｐ／６、９８％ではＶｐに設
定している。これにより、ドライバＩＣでの電力損失を
最大限に低下させることができる。
回路１のコンデンサＩＣの電圧を（高電圧側電源５と低
電圧側電源端子７間の電位差）／２に固定すると、画面
の表示率によっては従来よりも低電力化できない場合が
ある。それはオンドットが多くスイッチングしない場
合、前記の実施の形態の対策を行わない回路は電流の流
れがないため電力消費しないが、対策を行った回路は電
流の流れがあるために電力を消費してしまう。この問題
を対策したのが図６に示す実施の形態４である。電源１
６を可変電圧源１１６に置き換え、表示状態によってそ
の電圧値が設定できるようになっている。抵抗値は前記
実施の形態３の１つの例と同様に、電源がない状態で
（高電圧側電源５と低電圧側電源端子７間の電位差）／
２以下になるように設定されており、それ以上の電圧値
が制御信号を電源１１６に与えることにより設定でき
る。電圧値は表示率により決定され、図７に示すように
電力が最小値を示す電圧が設定される。図７はインダク
タンス成分が存在しないあるいは減衰振動しない系にお
ける、（高電圧側電源５と低電圧側電源端子７間の電位
差）＝Ｖｐとした場合の、コンデンサ１０の電圧値がＶ
ｐ／２、２Ｖｐ／３、５Ｖｐ／６のときの表示率と消費
電力相対値が示されている。電力は電源が抵抗で消費す
る分は含まれていない。可変電源１１６の電圧値を表示
率６０％以下ではＶｐ／２、６０〜７５％では２Ｖｐ／
３、７５〜９８％では５Ｖｐ／６、９８％ではＶｐに設
定している。これにより、ドライバＩＣでの電力損失を
最大限に低下させることができる。
【００１７】上記説明では、この発明をプラズマディス
プレイの駆動装置の場合について述べたが、その他の負
荷状態が変化する容量性負荷へパルス電圧を印加する場
合にも適応できることはいうまでもない。
プレイの駆動装置の場合について述べたが、その他の負
荷状態が変化する容量性負荷へパルス電圧を印加する場
合にも適応できることはいうまでもない。
【００１８】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。
れているので、以下に示すような効果を奏する。
【００１９】無効電力回収回路のコンデンサに並列に抵
抗を接続しているため、コンデンサの電圧上昇を防止す
ることができ、コンデンサの電圧値を高電圧側電源ライ
ンと低電圧側電源ライン間の電圧の中間的な値になる。
よって、無効電力回収回路の動作が十分に行われ、ドラ
イバＩＣでの消費電力はもちろんのことトータルのアド
レス電力も低減できる。
抗を接続しているため、コンデンサの電圧上昇を防止す
ることができ、コンデンサの電圧値を高電圧側電源ライ
ンと低電圧側電源ライン間の電圧の中間的な値になる。
よって、無効電力回収回路の動作が十分に行われ、ドラ
イバＩＣでの消費電力はもちろんのことトータルのアド
レス電力も低減できる。
【００２０】また、抵抗を可変抵抗にし、その抵抗値を
画面の表示状態によって制御している構成によれば、コ
ンデンサの電圧値を消費電力が一番低くなるような所望
の値に固定することができ、さらにドライバＩＣでの電
力を低下することができる。
画面の表示状態によって制御している構成によれば、コ
ンデンサの電圧値を消費電力が一番低くなるような所望
の値に固定することができ、さらにドライバＩＣでの電
力を低下することができる。
【００２１】また、無効電力回収回路のコンデンサと並
列に抵抗および電源を接続した構成によれば、コンデン
サの電圧値が電源電圧以下にならなくなり、ドライバＩ
Ｃでの消費電力が電源がない抵抗だけの場合よりもさら
に低下する。
列に抵抗および電源を接続した構成によれば、コンデン
サの電圧値が電源電圧以下にならなくなり、ドライバＩ
Ｃでの消費電力が電源がない抵抗だけの場合よりもさら
に低下する。
【００２２】また、電源の電圧値を高電圧側電源ライン
と低電圧側電源ライン間の１／２とした構成によれば、
無効電力回収回路が十分に動作し、ほとんどの表示状態
においてその電圧値がドライバＩＣの消費電力に関して
最適値となるため、さらに低電力化ができる。
と低電圧側電源ライン間の１／２とした構成によれば、
無効電力回収回路が十分に動作し、ほとんどの表示状態
においてその電圧値がドライバＩＣの消費電力に関して
最適値となるため、さらに低電力化ができる。
【００２３】また、電源を可変電圧にし、画面の表示状
態によって電圧値を制御した構成によれば、画面の表示
率の高い状態で無効電力回収回路が無い場合と比較して
大きな比率となる電力損失を低下させ、ドライバＩＣで
の消費電力が一番低いコンデンサの電圧値を選択するこ
とができ、すべての表示状態において低電力化できる。
態によって電圧値を制御した構成によれば、画面の表示
率の高い状態で無効電力回収回路が無い場合と比較して
大きな比率となる電力損失を低下させ、ドライバＩＣで
の消費電力が一番低いコンデンサの電圧値を選択するこ
とができ、すべての表示状態において低電力化できる。
【図１】 この発明の実施の形態１であるプラズマディ
スプレイの駆動装置を示す回路構成図である。
スプレイの駆動装置を示す回路構成図である。
【図２】 この発明のスイッチのタイミングチャート図
である。
である。
【図３】 実施の形態１の効果を示す画面表示率とトー
タル電力相対値の関係を示す図である。
タル電力相対値の関係を示す図である。
【図４】 この発明の実施の形態２であるプラズマディ
スプレイの駆動装置を示す回路構成図である。
スプレイの駆動装置を示す回路構成図である。
【図５】 この発明の実施の形態３であるプラズマディ
スプレイの駆動装置を示す回路構成図である。
スプレイの駆動装置を示す回路構成図である。
【図６】 この発明の実施の形態４であるプラズマディ
スプレイの駆動装置を示す回路構成図である。
スプレイの駆動装置を示す回路構成図である。
【図７】 実施の形態４の電圧設定値を示す図である。
【図８】 従来のプラズマディスプレイの駆動装置を示
す回路構成図である。
す回路構成図である。
１ 無効電力回収回路、２ 無効電力回収回路の出力、
３ ドライバＩＣ、４高電圧側電源端子、５ 高電圧側
電源、６ 主電源ハイ側スイッチ、７ 低電圧側電源端
子、９ コイル、１０ コンデンサ、１１，１３，１７
ダイオード、１２ 回収スイッチ、１４ 充電スイッ
チ、１５ 抵抗、１６ 電源、１１５可変抵抗、１１６
可変電圧源。
３ ドライバＩＣ、４高電圧側電源端子、５ 高電圧側
電源、６ 主電源ハイ側スイッチ、７ 低電圧側電源端
子、９ コイル、１０ コンデンサ、１１，１３，１７
ダイオード、１２ 回収スイッチ、１４ 充電スイッ
チ、１５ 抵抗、１６ 電源、１１５可変抵抗、１１６
可変電圧源。
Claims (5)
- 【請求項１】 複数の走査電極と、該走査電極と直交し
て配置された複数のアドレス電極と、前記走査電極とア
ドレス電極とのそれぞれの交点に配置された表示セル
と、前記走査電極またはアドレス電極のそれぞれを高電
圧側電源端子または低電圧側電源に切替接続する複数の
スイッチからなるドライバＩＣと、コイルと双方向性ス
イッチとコンデンサの直列回路から成り、前記ドライバ
ＩＣの高電圧側電源端子と低電圧側電源端子との間に接
続された無効電力回収回路とを備え、前記無効電力回収
回路のコンデンサに並列に抵抗を接続したことを特徴と
するプラズマディスプレイの駆動装置。 - 【請求項２】 前記抵抗を可変抵抗とし、画面の表示状
態によって抵抗値を制御したことを特徴とする請求項１
記載のプラズマディスプレイの駆動装置。 - 【請求項３】 前記無効電力回収回路のコンデンサと並
列にダイオードを介して第２の電源を接続したことを特
徴とする請求項１記載のプラズマディスプレイの駆動装
置。 - 【請求項４】 前記第２の電源の電圧値を高電圧側電源
ラインと低電圧側電源ライン間の電位差の１／２とした
ことを特徴とする請求項３記載のプラズマディスプレイ
の駆動装置。 - 【請求項５】 前記第２の電源の電圧値を可変とし、画
面の表示状態によって該電圧値を制御したことを特徴と
する請求項３記載のプラズマディスプレイの駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05179497A JP3460496B2 (ja) | 1997-03-06 | 1997-03-06 | プラズマディスプレイの駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05179497A JP3460496B2 (ja) | 1997-03-06 | 1997-03-06 | プラズマディスプレイの駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10247073A JPH10247073A (ja) | 1998-09-14 |
| JP3460496B2 true JP3460496B2 (ja) | 2003-10-27 |
Family
ID=12896856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05179497A Expired - Fee Related JP3460496B2 (ja) | 1997-03-06 | 1997-03-06 | プラズマディスプレイの駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3460496B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4520551B2 (ja) * | 1999-07-14 | 2010-08-04 | パナソニック株式会社 | 駆動回路および表示装置 |
| JP2002215084A (ja) * | 2001-01-17 | 2002-07-31 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置とその駆動方法 |
| WO2003075252A2 (en) * | 2002-03-06 | 2003-09-12 | Koninklijke Philips Electronics N.V. | Display panel with energy recovery system |
| KR100551051B1 (ko) * | 2003-11-27 | 2006-02-09 | 삼성에스디아이 주식회사 | 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치 |
| US20070115219A1 (en) * | 2005-11-22 | 2007-05-24 | Matsushita Electric Industrial Co., Ltd. | Apparatus for driving plasma display panel and plasma display |
| KR100824846B1 (ko) | 2006-11-27 | 2008-04-23 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
-
1997
- 1997-03-06 JP JP05179497A patent/JP3460496B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10247073A (ja) | 1998-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5963066A (en) | Semiconductor device which drives low-voltage driven switching device, using low-voltage direct current power source, a diode and a capacitor | |
| US6583575B2 (en) | Energy recovery sustain circuit for AC plasma display panel | |
| US8040162B2 (en) | Switch matrix drive circuit for a power element | |
| KR100748279B1 (ko) | 용량성 부하를 구동하기 위한 에너지 회수 회로 | |
| US8274450B2 (en) | Current sensing bi-directional switch and plasma display driver circuit | |
| US5397931A (en) | Voltage multiplier | |
| JP3788926B2 (ja) | 半導体装置及びトランジスタの駆動方法 | |
| JP3460496B2 (ja) | プラズマディスプレイの駆動装置 | |
| JPH0698555A (ja) | ゲート電力供給回路 | |
| KR100339328B1 (ko) | 단락 기능을 가진 전기 이중층 커패시터 | |
| KR100749489B1 (ko) | 플라즈마 표시 장치 및 그 구동 장치 | |
| JP2000181401A (ja) | 容量性負荷の駆動回路及びそれを用いた表示装置 | |
| EP0725481B1 (en) | Charge pump driving circuit for a power transistor | |
| EP1646143A1 (en) | Amplifier designed to generate a rectangular voltage signal with soft switching on a capacitive load | |
| US6680685B2 (en) | Chopper analog-to-digital converter with power saving mode | |
| JP3067719B2 (ja) | 低消費電力出力回路 | |
| US5070426A (en) | Clipper circuit for power transistor circuit and inverter circuit utilizing the same | |
| US6341077B1 (en) | Boosting circuit | |
| JP4380846B2 (ja) | 昇圧装置 | |
| US20020122321A1 (en) | Voltage converter | |
| JPH0438164B2 (ja) | ||
| JP3178314B2 (ja) | 電力変換装置 | |
| JP3306542B2 (ja) | 部分共振型自励式スイッチング電源の低損失化回路 | |
| JP3381560B2 (ja) | 電力変換装置 | |
| JP3511168B2 (ja) | 容量性負荷駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |