JP3455997B2 - Data processing device - Google Patents
Data processing deviceInfo
- Publication number
- JP3455997B2 JP3455997B2 JP29517893A JP29517893A JP3455997B2 JP 3455997 B2 JP3455997 B2 JP 3455997B2 JP 29517893 A JP29517893 A JP 29517893A JP 29517893 A JP29517893 A JP 29517893A JP 3455997 B2 JP3455997 B2 JP 3455997B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- processing
- data
- error code
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Error Detection And Correction (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、デジタルデータを取り
扱う機器である、例えばデジタルオーディオテープレコ
ーダ装置,デジタルビデオテープレコーダ装置,デジタ
ル通信装置等のデータ再生系に用いて好適なデータ処理
装置に関し、特に、誤り訂正の結果に基づいて補間処理
及びミュート処理を行う際に必要なメモリの削減等を図
ったデータ処理装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device for handling digital data, for example, a data processing device suitable for use in a data reproducing system such as a digital audio tape recorder device, a digital video tape recorder device, and a digital communication device. In particular, the present invention relates to a data processing device that reduces the memory required for performing interpolation processing and mute processing based on the result of error correction.
【0002】[0002]
【従来の技術】従来、例えば音声情報をデジタル的に取
り扱う機器においては、アナログの音声情報をA/D変
換器によりデジタル化することにより音声データを形成
するとともに、該音声データにいわゆるインターリーブ
処理を施す。そして、このインターリーブ処理を施した
音声データに、例えば8ビットを1シンボルとした28
シンボルを一纏めとして4シンボルの誤り訂正符号(3
2.28=C1符号)を付加し(計32シンボル)、記
録或いは外部に出力する。2. Description of the Related Art Conventionally, for example, in a device that handles voice information digitally, voice data is formed by digitizing analog voice information by an A / D converter, and so-called interleave processing is performed on the voice data. Give. Then, for example, 8 bits are used as one symbol in the audio data that has been subjected to this interleave processing.
An error correction code of 4 symbols (3
2.28 = C1 code) is added (total 32 symbols) and recorded or output to the outside.
【0003】このような音声データを再生する従来のデ
ータ処理装置は、図2に示すような構成となっており、
この図2において、上記音声データは、入力端子50を
介して誤り訂正回路51に供給される。A conventional data processing device for reproducing such audio data has a structure as shown in FIG.
In FIG. 2, the audio data is supplied to the error correction circuit 51 via the input terminal 50.
【0004】上記誤り訂正回路51は、上記4シンボル
の誤り訂正符号に基づいて28シンボル毎に音声データ
の誤り訂正処理(C1処理)を行う。そして、誤り訂正
後の音声データをデインターリーブ処理回路52に供給
するとともに、C1処理結果を示すC1処理データをC
1処理メモリ57に供給し、誤り訂正できなかった音声
データに対してエラーフラグを立て、これをエラーフラ
グメモリ55に供給する。The error correction circuit 51 performs error correction processing (C1 processing) on the voice data for every 28 symbols based on the error correction code of 4 symbols. Then, the audio data after error correction is supplied to the deinterleave processing circuit 52, and the C1 processed data indicating the C1 processing result is C
The data is supplied to the 1-processing memory 57, an error flag is set for the audio data that cannot be error-corrected, and this is supplied to the error flag memory 55.
【0005】上記C1処理データは、メモリコントロー
ラ58の書き込み制御により、C1処理メモリ57に一
旦記憶される。また、上記エラーフラグは、メモリコン
トローラ56の書き込み制御により、エラーフラグメモ
リ55に一旦記憶される。The C1 processing data is temporarily stored in the C1 processing memory 57 under the write control of the memory controller 58. The error flag is temporarily stored in the error flag memory 55 under the write control of the memory controller 56.
【0006】上記デインターリーブ処理52は、上記誤
り訂正後の音声データにデインターリーブ処理を施し、
これを補間処理回路53に供給する。The deinterleave processing 52 applies deinterleave processing to the voice data after the error correction,
This is supplied to the interpolation processing circuit 53.
【0007】上記メモリコントローラ56は、上記補間
処理回路53に音声データが供給されるタイミングで、
上記エラーフラグメモリ55に記憶されているエラーフ
ラグを読み出し、これを上記補間処理回路53に供給す
る。上記補間処理回路53は、上記エラーフラグが供給
されると、上記誤り訂正できなかった音声データを補間
処理により補い、これをミュート処理回路54に供給す
る。The memory controller 56, at the timing when the audio data is supplied to the interpolation processing circuit 53,
The error flag stored in the error flag memory 55 is read out and supplied to the interpolation processing circuit 53. When the error flag is supplied, the interpolation processing circuit 53 supplements the audio data that could not be error-corrected by interpolation processing and supplies it to the mute processing circuit 54.
【0008】上記メモリコントローラ58は、上記ミュ
ート処理回路54に音声データが供給されるタイミング
で、上記C1処理メモリ57に記憶されているC1処理
データを読み出し、これをミュート処理回路54に供給
する。上記ミュート処理回路54は、上記C1処理デー
タによりその音声データが上記補間処理回路53での補
間処理により補間可能であるか否かを判別する。そし
て、補間可能であると判断した場合はその音声データを
出力端子59を介して外部に出力する。また、補間不可
能であると判断した場合は、その音声データを出力しな
いようにミュートをかける。The memory controller 58 reads the C1 processing data stored in the C1 processing memory 57 at the timing when the audio data is supplied to the mute processing circuit 54, and supplies it to the mute processing circuit 54. The mute processing circuit 54 determines whether the audio data can be interpolated by the interpolation processing in the interpolation processing circuit 53 based on the C1 processed data. When it is determined that the interpolation is possible, the audio data is output to the outside via the output terminal 59. If it is determined that interpolation is impossible, muting is performed so that the audio data is not output.
【0009】これにより、不正確な音声データが出力さ
れてしまうことを防止して、正確な音声データのみを出
力することができる。Thus, it is possible to prevent inaccurate voice data from being output and to output only correct voice data.
【0010】[0010]
【発明が解決しようとする課題】ここで、上記補間処
理,ミュート処理を行うには、音声データが上記補間処
理回路53,ミュート処理回路54に供給されるタイミ
ングでエラーフラグ,C1処理データを上記各回路5
3,54に供給する必要がある。このため、従来のデー
タ処理装置は、上記エラーフラグを記憶するエラーフラ
グメモリ55,このエラーフラグメモリ55の書き込み
及び読み出し制御を行うメモリコントローラ56、及
び、上記C1処理データを記憶するC1処理メモリ5
7,このC1処理メモリ57の書き込み及び読み出し制
御を行うメモリコントローラ58を設ける必要があり、
部品点数が多くなりコスト高となる問題があった。In order to perform the interpolation process and the mute process, the error flag and the C1 process data are set at the timing when the audio data is supplied to the interpolation process circuit 53 and the mute process circuit 54. Each circuit 5
It is necessary to supply to 3,54. Therefore, the conventional data processing apparatus includes an error flag memory 55 that stores the error flag, a memory controller 56 that controls writing and reading of the error flag memory 55, and a C1 processing memory 5 that stores the C1 processing data.
7. It is necessary to provide a memory controller 58 for controlling writing and reading of the C1 processing memory 57,
There was a problem that the number of parts increased and the cost increased.
【0011】この問題は、一度のデータ処理で扱うデー
タ量が多くなるほど、上記誤り訂正処理,デインターリ
ーブ処理,補間処理等に要する時間が多くなるため、エ
ラーフラグメモリ55の記憶容量,C1処理メモリ57
の記憶容量を大きくする必要があり、より顕著となる。The problem is that the larger the amount of data handled in one data processing, the longer the time required for the error correction processing, the deinterleave processing, the interpolation processing and the like. Therefore, the storage capacity of the error flag memory 55 and the C1 processing memory. 57
It is necessary to increase the storage capacity of the device, which becomes more remarkable.
【0012】本発明は、上述の問題点に鑑みてなされた
ものであり、エラーフラグメモリ55,メモリコントロ
ーラ56、及び、C1処理メモリ,メモリコントローラ
58を設けなくとも、合致したタイミングで補間処理、
ミュート処理を行うことができ、部品点数の削減を通じ
てローコスト化を図ることができるようなデータ処理装
置の提供を目的とする。The present invention has been made in view of the above-mentioned problems, and even if the error flag memory 55, the memory controller 56, the C1 processing memory, and the memory controller 58 are not provided, the interpolation processing is performed at the matched timing,
An object of the present invention is to provide a data processing device that can perform mute processing and can reduce costs by reducing the number of parts.
【0013】[0013]
【課題を解決するための手段】本発明に係るデータ処理
装置は、インターリーブ処理が施され誤り訂正符号の付
加されたデジタルデータを、該誤り訂正符号に基づいて
誤り訂正処理して出力するとともに、誤り訂正が行えな
かったデジタルデータに対してエラーフラグを立てて出
力する誤り訂正手段と、上記誤り訂正手段からのエラー
フラグに基づいて誤り訂正が行えなかったデジタルデー
タを検出し、該誤り訂正が行えなかったデジタルデータ
をすべて所定のエラーコードに変換し、このエラーコー
ドを上記誤り訂正処理の施されたデジタルデータととも
に出力するエラーコード変換手段と、上記エラーコード
変換手段からのデジタルデータ及びエラーコードにデイ
ンターリーブ処理を施すデインターリーブ手段と、上記
デインターリーブ処理手段から供給されるデジタルデー
タ及びエラーコードの中から該エラーコードを検出して
エラーコード検出信号を出力するエラーコード検出手段
と、上記エラーコード検出手段からのエラーコード検出
信号に基づいて、上記デインターリーブ処理手段からの
デジタルデータ及びエラーコードのうち、該エラーコー
ドに補間処理を施し正確なデジタルデータを形成して上
記デジタルデータとともに出力する補間手段とを有する
ことを特徴として上述の課題を解決する。A data processing apparatus according to the present invention outputs error-correction-processed digital data based on the error-correction code to digital data to which an interleave process has been applied and an error-correction code is added. Error correction means for setting and outputting an error flag for digital data that could not be corrected, and digital data that has not been error-corrected based on the error flag from the error correction means are detected, and the error correction is performed. Error code converting means for converting all the digital data that could not be converted into a predetermined error code and outputting this error code together with the error-corrected digital data, and the digital data and error code from the error code converting means. Deinterleaving means for performing deinterleaving processing on the Error code detection means for detecting the error code from the digital data and the error code supplied from the processing means and outputting an error code detection signal; and based on the error code detection signal from the error code detection means, Among the digital data and the error code from the deinterleave processing means, the error code is interpolated to form accurate digital data, and the interpolation means is provided for outputting together with the digital data, thereby solving the above-mentioned problems. To do.
【0014】また、本発明に係るデータ処理装置は、上
記エラーコード検出手段からのエラーコード検出信号に
基づいて、所定時間内におけるエラーコードの数をカウ
ントし、このカウント値が所定値以上となったときにミ
ュート信号を出力するミュート信号出力手段と、上記ミ
ュート信号出力手段からのミュート信号に応じて、上記
補間手段からのデジタルデータにミュート処理を施すミ
ュート手段とを有することを特徴として上述の課題を解
決する。Further, the data processing apparatus according to the present invention counts the number of error codes within a predetermined time based on the error code detection signal from the error code detecting means, and the count value becomes a predetermined value or more. And a mute signal output unit for outputting a mute signal in response to the mute signal output unit, and a mute unit for performing a mute process on the digital data from the interpolation unit according to the mute signal from the mute signal output unit. Solve the problem.
【0015】また、本発明に係るデータ処理装置は、上
記誤り訂正手段は、上記デジタルデータに付加されてい
るリードソロモン符号に基づいて誤り訂正を行い、上記
ミュート信号出力手段は、上記エラーコード検出手段か
らのエラーコード検出信号に基づいて、所定時間内にお
けるエラーコードの数をカウントすることにより、上記
誤り訂正手段における誤り訂正処理結果を予測してミュ
ート信号を出力することを特徴として上述の課題を解決
する。Further, in the data processing apparatus according to the present invention, the error correction means performs error correction based on the Reed-Solomon code added to the digital data, and the mute signal output means detects the error code. Based on the error code detection signal from the means, the number of error codes within a predetermined time is counted to predict the error correction processing result in the error correction means and output a mute signal. To solve.
【0016】[0016]
【作用】本発明に係るデータ処理装置は、インターリー
ブ処理が施され、例えばリードソロモン符号等の誤り訂
正符号の付加されたデジタルデータが供給されると、誤
り訂正手段が、上記リードソロモン符号に基づいてデジ
タルデータの誤り訂正処理を行い、この誤り訂正したデ
ジタルデータをエラーコード変換手段に供給するととも
に、誤り訂正が行えなかったデジタルデータに対してエ
ラーフラグを立て、これを上記エラーコード変換手段に
供給する。In the data processing apparatus according to the present invention, when the interleave processing is performed and the digital data to which the error correction code such as the Reed-Solomon code is added is supplied, the error correction means is based on the Reed-Solomon code. Error correction processing of the digital data is performed, and the error-corrected digital data is supplied to the error code conversion means, and an error flag is set for the digital data that has not been error-corrected, and the error data is converted to the error code conversion means. Supply.
【0017】上記エラーコード変換手段は、上記誤り訂
正手段からのエラーフラグに基づいて誤り訂正が行えな
かったデジタルデータを検出し、該誤り訂正が行えなか
ったデジタルデータをすべて所定のエラーコードに変換
し、このエラーコードを上記誤り訂正処理の施されたデ
ジタルデータとともにデインターリーブ手段に供給す
る。The error code conversion means detects digital data that has not been error-corrected based on the error flag from the error correction means, and converts all digital data that has not been error-corrected into a predetermined error code. Then, this error code is supplied to the deinterleaving means together with the digital data that has been subjected to the error correction processing.
【0018】上記デインターリーブ手段は、上記エラー
コード変換手段からのデジタルデータ及びエラーコード
にデインターリーブ処理を施し、これらをエラーコード
検出手段に供給する。The deinterleaving means performs deinterleaving processing on the digital data and the error code from the error code converting means and supplies them to the error code detecting means.
【0019】上記エラーコード検出手段は、上記デイン
ターリーブ処理手段から供給されるデジタルデータ及び
エラーコードの中から該エラーコードを検出してエラー
コード検出信号を形成し、これを補間手段に供給する。The error code detecting means detects the error code from the digital data and the error code supplied from the deinterleave processing means, forms an error code detection signal, and supplies this to the interpolating means.
【0020】上記補間手段は、上記エラーコード検出手
段からのエラーコード検出信号に基づいて、上記デイン
ターリーブ処理手段からのデジタルデータ及びエラーコ
ードのうち、該エラーコードに補間処理を施し正確なデ
ジタルデータを形成して上記デジタルデータとともに出
力する。The interpolation means performs an interpolation process on the error code of the digital data and the error code from the deinterleave processing means based on the error code detection signal from the error code detection means to obtain accurate digital data. Are formed and output together with the digital data.
【0021】上記誤り訂正手段において、誤り訂正を行
うことができなかったデジタルデータは、エラーコード
変換手段によりすべて所定のエラーコードに変換するよ
うにしているため、デインターリーブ手段からのエラー
コードが補間手段に供給されるタイミングで、上記エラ
ーコード検出手段からのエラーコード検出信号を該補間
手段に供給することができる。The error code converting means converts all the digital data that cannot be corrected by the error correcting means into a predetermined error code. Therefore, the error code from the deinterleave means is interpolated. The error code detection signal from the error code detecting means can be supplied to the interpolating means at the timing of being supplied to the means.
【0022】このため、上記誤り訂正手段からのエラー
フラグを一旦メモリに記憶しておき、デジタルデータが
補間手段に供給されるタイミングで、該メモリからエラ
ーフラグを読み出して該補間手段に供給しなくても、上
記誤り訂正を行うことができなかったデジタルデータ
(エラーコード)が補間手段に供給されるタイミングで
補間処理を行うことができる。Therefore, the error flag from the error correction means is temporarily stored in the memory, and the error flag is not read from the memory and supplied to the interpolation means at the timing when the digital data is supplied to the interpolation means. However, the interpolation process can be performed at the timing when the digital data (error code) that could not be subjected to the error correction is supplied to the interpolation means.
【0023】従って、上記エラーフラグを一旦記憶する
メモリ及び該メモリの書き込み,読み出しを制御するメ
モリコントローラを省略することができる。Therefore, the memory that temporarily stores the error flag and the memory controller that controls writing and reading of the memory can be omitted.
【0024】次に、本発明に係るデータ処理装置は、ミ
ュート信号出力手段が、上記エラーコード検出手段から
のエラーコード検出信号に基づいて、所定時間内におけ
るエラーコードの数をカウントし、このカウント値が所
定値以上となったときにミュート信号をミュート手段に
供給する。Next, in the data processing apparatus according to the present invention, the mute signal output means counts the number of error codes within a predetermined time based on the error code detection signal from the error code detection means, and this count is performed. A mute signal is supplied to the mute means when the value exceeds a predetermined value.
【0025】すなわち、上記カウント値が所定値以上と
なるということは、上記誤り訂正手段において誤り訂正
が行えなかったデジタルデータが数多く存在し、上記補
間手段においても正確な補間処理が行えなかったことを
示している。このため、上記エラーコード数をカウント
することにより上記誤り訂正手段における誤り訂正処理
結果を予測する。そして、上記カウント値が所定値以上
となったときにミュート信号を上記ミュート手段に供給
する。That is, when the count value is equal to or greater than the predetermined value, it means that there are many digital data that cannot be error-corrected by the error correction means, and the interpolation means cannot perform accurate interpolation processing. Is shown. Therefore, the error correction processing result in the error correction means is predicted by counting the number of error codes. Then, the mute signal is supplied to the mute means when the count value exceeds a predetermined value.
【0026】上記ミュート手段は、上記ミュート信号が
供給されると、その音声データを出力しないようにミュ
ートをかける。これにより、不正確な音声データが出力
されるのを防止することができる。When the mute signal is supplied, the mute means mutes the audio data so as not to output it. As a result, it is possible to prevent incorrect audio data from being output.
【0027】また、上記ミュート信号出力手段において
エラーコード数が所定値以上カウントされたときに上記
ミュート信号を出力するようにしているため、上記補間
手段により補間処理されたデジタルデータが上記ミュー
ト手段に供給されるタイミングで、上記ミュート信号を
ミュート手段に供給することができる。このため、上記
誤り訂正手段における誤り訂正処理結果を示すデータで
ある誤り訂正処理データをメモリに記憶し、このメモリ
に記憶された誤り訂正処理データに基づいてミュート処
理を行う必要がなく、該誤り訂正処理データを記憶する
ためのメモリ,該メモリの書き込み,読み出しを制御す
るメモリコントローラを省略することができる。Further, since the mute signal is output when the number of error codes is counted by the mute signal output means above a predetermined value, the digital data interpolated by the interpolation means is sent to the mute means. The mute signal can be supplied to the mute means at the supplied timing. Therefore, it is not necessary to store the error correction processing data, which is the data indicating the error correction processing result in the error correction means, in the memory and perform the mute processing based on the error correction processing data stored in the memory. A memory for storing correction processing data and a memory controller for controlling writing and reading of the memory can be omitted.
【0028】[0028]
【実施例】以下、本発明に係るデータ処理装置の好まし
い実施例について図面を参照しながら説明する。本発明
に係るデータ処理装置は、例えば16ビット或いは12
ビットにデジタル化されてインターリーブ処理が施さ
れ、上記16ビット或いは12ビットを1シンボルとし
た28シンボルを一纏めとして4シンボルのいわゆるリ
ードソロモン符号(32.28=C1符号)が付加され
て伝送される音声データの再生処理を行うものである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of a data processing apparatus according to the present invention will be described below with reference to the drawings. The data processing device according to the present invention is, for example, 16 bits or 12 bits.
The bits are digitized and subjected to interleaving processing, and a so-called Reed-Solomon code (32.28 = C1 code) of 4 symbols is added as a group of 28 symbols with 16 bits or 12 bits as one symbol and transmitted. The audio data is reproduced.
【0029】具体的には、図1に示すように上記C1符
号に基づいて音声データの誤り訂正(C1処理)を行
い、誤り訂正の行えなかった音声データに対してエラー
フラグを立てて出力する誤り訂正回路1と、上記誤り訂
正回路1からの誤り訂正を行った音声データはそのまま
出力し、上記誤り訂正の行えなかった音声データを上記
エラーフラグに基づいて検出しコード化(エラーコー
ド)して出力するエラーコード変換器2とを有してい
る。Specifically, as shown in FIG. 1, error correction (C1 processing) of voice data is performed based on the C1 code, and an error flag is set for the voice data which cannot be error-corrected and the voice data is output. The error correction circuit 1 and the voice data that has been subjected to error correction from the error correction circuit 1 are output as they are, and the voice data that cannot be subjected to the error correction is detected and coded (error code) based on the error flag. And an error code converter 2 for outputting.
【0030】また、当該データ処理装置は、上記エラー
コード変換器2からの音声データにデインターリーブ処
理を施すデインターリーブ処理回路3と、上記デインタ
ーリーブ処理回路3からの音声データをそのまま出力す
るとともに、上記エラーコードを検出しエラーコード検
出信号を出力するエラーコード検出回路4と、上記エラ
ーコード検出信号に基づいて上記音声データに補間処理
を施す補間処理回路5とを有している。The data processing apparatus outputs the deinterleave processing circuit 3 for deinterleaving the audio data from the error code converter 2 and the audio data from the deinterleave processing circuit 3 as they are, It has an error code detection circuit 4 for detecting the error code and outputting an error code detection signal, and an interpolation processing circuit 5 for interpolating the audio data based on the error code detection signal.
【0031】また、当該データ処理装置は、上記エラー
コード検出回路4からのエラーコード検出信号からエラ
ーコード数をカウントすることにより、上記誤り訂正回
路1におけるC1処理結果を予測し、このカウンタ値が
所定値以上であった場合にミュート信号を出力するミュ
ートコントロール回路7と、上記ミュートコントロール
回路7からミュート信号が供給されると、音声データを
出力しないようにミュート処理するミュート処理回路6
とを有している。Further, the data processing apparatus predicts the C1 processing result in the error correction circuit 1 by counting the number of error codes from the error code detection signal from the error code detection circuit 4, and this counter value is A mute control circuit 7 that outputs a mute signal when the mute signal is equal to or more than a predetermined value, and a mute processing circuit 6 that performs a mute process so that audio data is not output when the mute signal is supplied from the mute control circuit 7.
And have.
【0032】次に、本実施例に係るデータ処理装置の動
作説明をする。まず、例えば16ビット(7FFF〜8
001:ヘキサ表示)或いは12ビット(7FF〜80
1:ヘキサ表示)にデジタル化されてインターリーブ処
理が施され、C1符号が付加された音声データは、デー
タ入力端子8を介して誤り訂正回路1に供給される。Next, the operation of the data processing apparatus according to this embodiment will be described. First, for example, 16 bits (7FFF-8)
001: Hexadecimal display or 12 bits (7FF to 80)
The audio data, which has been digitized (1: hexadecimal display), subjected to interleave processing, and added with the C1 code, is supplied to the error correction circuit 1 via the data input terminal 8.
【0033】上記誤り訂正回路1は、上記C1符号に基
づいて上記音声データの誤り訂正を行い、この音声デー
タをエラーコード変換器2に供給するとともに、誤り訂
正の行えなかった音声データに対してエラーフラグを立
て、これを上記エラーコード変換器2に供給する。The error correction circuit 1 corrects the error of the voice data based on the C1 code, supplies the voice data to the error code converter 2, and corrects the voice data for which the error correction cannot be performed. An error flag is set and this is supplied to the error code converter 2.
【0034】上記エラーコード変換器2は、上記誤り訂
正処理を行うことができた音声データをそのままデイン
ターリーブ処理回路3に供給するとともに、上記エラー
フラグに基づいて誤り訂正の行えなかった音声データを
検出し、この誤り訂正の行えなかった音声データを、例
えば入力された音声データが16ビットであった場合に
8000(ヘキサ表示)のエラーコードに変換し、ま
た、入力された音声データが12ビットであった場合に
800(ヘキサ表示)のエラーコードに変換し、これを
上記デインターリーブ処理回路3に供給する。The error code converter 2 supplies the audio data that has been able to perform the error correction processing to the deinterleave processing circuit 3 as it is, and the audio data that has not been error-corrected based on the error flag. The detected voice data that cannot be corrected is converted into an error code of 8000 (hexadecimal display) when the input voice data is 16 bits, and the input voice data is 12 bits. If it is, it is converted into an error code of 800 (hexadecimal display), and this is supplied to the deinterleave processing circuit 3.
【0035】上記デインターリーブ処理回路3は、上記
エラーコード変換器2からの音声データにデインターリ
ーブ処理を施し、これをエラーコード検出回路4に供給
する。The deinterleave processing circuit 3 performs deinterleave processing on the audio data from the error code converter 2 and supplies it to the error code detection circuit 4.
【0036】上記エラーコード検出回路4は、上記音声
データをそのまま補間処理回路5に供給するとともに、
上記8000或いは800を検出することにより、上記
音声データ中のエラーコードを検出し、エラーコード検
出信号を上記補間処理回路5及びミュートコントロール
回路7に供給する。The error code detection circuit 4 supplies the voice data as it is to the interpolation processing circuit 5, and
An error code in the audio data is detected by detecting 8000 or 800, and an error code detection signal is supplied to the interpolation processing circuit 5 and the mute control circuit 7.
【0037】上記補間処理回路5は、上記エラーコード
検出信号が供給されるタイミングで、上記音声データに
補間処理を施して、上記誤り訂正回路1で誤り訂正でき
なかった音声データを補い、これをミュート処理回路6
に供給する。The interpolation processing circuit 5 performs interpolation processing on the audio data at the timing when the error code detection signal is supplied, and supplements the audio data that could not be error-corrected by the error correction circuit 1, and Mute processing circuit 6
Supply to.
【0038】本実施例に係るデータ処理装置は、上記誤
り訂正回路1で誤り訂正できなかった音声データをエラ
ーコード化し、上記エラーコード検出回路4でエラーコ
ードを検出してエラーコード検出信号を補間処理回路5
に供給するようにしているため、上記補間処理回路5に
誤り訂正できなかった音声データが供給されるタイミン
グで上記エラーコード信号を該補間処理回路5に供給し
補間処理を行うことができる。従って、上記誤り訂正回
路1から出力されるエラーフラグを記憶するためのエラ
ーフラグメモリ及び該エラーフラグメモリの書き込み,
読み出しを制御するメモリコントローラを省略すること
ができる。In the data processing apparatus according to the present embodiment, the voice data that could not be error-corrected by the error correction circuit 1 is converted into an error code, the error code detection circuit 4 detects the error code, and the error code detection signal is interpolated. Processing circuit 5
Since the error code signal is supplied to the interpolation processing circuit 5, the error code signal can be supplied to the interpolation processing circuit 5 and the interpolation processing can be performed at the timing at which the audio data whose error cannot be corrected is supplied to the interpolation processing circuit 5. Therefore, an error flag memory for storing the error flag output from the error correction circuit 1 and writing of the error flag memory,
The memory controller that controls reading can be omitted.
【0039】一方、上記ミュートコントロール回路7
は、上記エラーコード検出回路4からのエラーコード検
出信号に基づいて、例えばインターリーブ処理単位でエ
ラーコード数をカウントする。そして、このカウント値
が所定値以上となったときにミュート信号をミュート処
理回路6に供給する。On the other hand, the mute control circuit 7
Counts the number of error codes in units of interleave processing, for example, based on the error code detection signal from the error code detection circuit 4. Then, the mute signal is supplied to the mute processing circuit 6 when the count value exceeds a predetermined value.
【0040】すなわち、上記カウント値が所定値以上と
なるということは、上記誤り訂正回路1において誤り訂
正が行えなかった音声データが数多く存在し、上記補間
処理回路5においても正確な補間処理が行えなかったこ
とを示している。このため、上記エラーコード数をカウ
ントすることにより上記C1処理結果を予測しており、
カウント値が所定値以上となったときにミュート信号を
上記ミュート処理回路6に供給する。That is, when the count value is equal to or larger than the predetermined value, it means that there are many audio data which cannot be error-corrected in the error correction circuit 1, and the interpolation processing circuit 5 can also perform accurate interpolation processing. It shows that there was not. Therefore, the C1 processing result is predicted by counting the number of error codes,
A mute signal is supplied to the mute processing circuit 6 when the count value exceeds a predetermined value.
【0041】上記ミュート処理回路6は、上記ミュート
信号が供給されると、その音声データを出力しないよう
にミュートをかける。When the mute signal is supplied, the mute processing circuit 6 mutes the audio data so that it will not be output.
【0042】これにより、不正確な音声データが出力さ
れるのを防止することができる。また、上記ミュートコ
ントロール回路7においてエラーコード数が所定値以上
カウントされたときに上記ミュート信号を出力するよう
にしているため、上記補間処理回路5により補間処理さ
れた音声データが上記ミュート処理回路6に供給される
タイミングで、上記ミュート信号をミュート処理回路6
に供給することができる。このため、上記誤り訂正回路
1におけるC1処理結果を示すC1処理データをC1処
理メモリに記憶し、このC1処理メモリに記憶されたC
1処理データに基づいてミュート処理を行う必要がな
く、該C1処理データを記憶するためのC1処理メモ
リ,該C1処理メモリの書き込み,読み出しを制御する
メモリコントローラを省略することができる。This makes it possible to prevent incorrect audio data from being output. Further, since the mute signal is output when the number of error codes is counted by the mute control circuit 7 at a predetermined value or more, the audio data interpolated by the interpolation processing circuit 5 is output as the mute processing circuit 6. The mute signal is supplied to the mute processing circuit 6
Can be supplied to. Therefore, the C1 processing data indicating the C1 processing result in the error correction circuit 1 is stored in the C1 processing memory, and the C stored in the C1 processing memory is stored.
It is not necessary to perform the mute processing based on one processing data, and the C1 processing memory for storing the C1 processing data and the memory controller for controlling writing and reading of the C1 processing memory can be omitted.
【0043】以上の説明から明らかなように、本実施例
に係るデータ処理装置は、エラーフラグを記憶するため
のエラーフラグメモリ,該エラーフラグメモリの書き込
み,読み出しを制御するメモリコントローラ、及び、C
1処理結果を示すC1処理データを記憶するC1処理メ
モリ,該C1処理メモリの書き込み,読み出しを制御す
るメモリコントローラを省略することができる。このた
め、この部品点数の削減及び構成の簡略化を通じてロー
コスト化を図ることができる。As is clear from the above description, the data processing apparatus according to the present embodiment has an error flag memory for storing an error flag, a memory controller for controlling writing and reading of the error flag memory, and C
It is possible to omit the C1 processing memory that stores the C1 processing data indicating one processing result and the memory controller that controls writing and reading of the C1 processing memory. Therefore, the cost can be reduced by reducing the number of parts and simplifying the configuration.
【0044】なお、上述の実施例の説明では、本発明に
係るデータ処理装置は、音声データを取り扱うこととし
たが、これは、例えば映像データや通信データ等のよう
にデジルタルデータであれば何でもよい。また、リード
ソロモン符号が付加された音声データを取り扱うことと
したが、これは、誤り訂正符号であれば何でもよい。In the above description of the embodiments, the data processing device according to the present invention handles audio data. However, if this is digital data such as video data or communication data, Anything is fine. Further, although the audio data to which the Reed-Solomon code is added is handled, any audio correction code may be used.
【0045】また、16ビットと12ビットの音声デー
タを取り扱うこととしたが、これは、説明の都合上例示
した数値に過ぎない。このため、16ビットのみ或いは
12ビットのみを取り扱うようにしてもよいことは勿論
のこと、8ビット,24ビット,36ビットを取り扱う
等のように、本発明に係る技術的思想を逸脱しない範囲
であれば種々の変更が可能であることは勿論である。Although 16-bit and 12-bit voice data are handled, these are merely numerical values given for convenience of explanation. Therefore, it goes without saying that only 16 bits or only 12 bits may be handled, and 8 bits, 24 bits, 36 bits, etc. may be handled without departing from the technical idea of the present invention. It goes without saying that various modifications can be made if they exist.
【0046】[0046]
【発明の効果】本発明に係るデータ処理装置は、誤り訂
正手段において誤り訂正を行うことができなかったデジ
タルデータをエラーコードに変換し、デインターリーブ
処理後に該エラーコードを検出して補間処理,ミュート
処理を行うようにしているため、誤り訂正手段から出力
されるエラーフラグを一旦記憶するメモリ及び該メモリ
の書き込み,読み出しを制御するメモリコントローラ、
及び、上記誤り訂正手段における誤り訂正処理結果を示
すデータである誤り訂正処理データを記憶するメモリ,
該メモリの書き込み,読み出しを制御するメモリコント
ローラを省略することができる。The data processing apparatus according to the present invention converts digital data that could not be error-corrected by the error correction means into an error code, detects the error code after deinterleave processing, and performs interpolation processing, Since the mute processing is performed, a memory that temporarily stores the error flag output from the error correction unit and a memory controller that controls writing and reading of the memory,
And a memory for storing error correction processing data which is data indicating an error correction processing result in the error correction means,
A memory controller that controls writing and reading of the memory can be omitted.
【0047】従って、これらの部品点数の削減により構
成の簡略化を図ることができ、ローコスト化を図ること
ができる。Therefore, by reducing the number of these components, the structure can be simplified and the cost can be reduced.
【図1】本発明に係るデータ処理装置の実施例のブロッ
ク図である。FIG. 1 is a block diagram of an embodiment of a data processing device according to the present invention.
【図2】従来のデータ処理装置のブロック図である。FIG. 2 is a block diagram of a conventional data processing device.
1・・・・・・・・・・・・・・・・誤り訂正回路
2・・・・・・・・・・・・・・・・エラーコード変換
器
3・・・・・・・・・・・・・・・・デインターリーブ
処理回路
4・・・・・・・・・・・・・・・・エラーコード検出
回路
5・・・・・・・・・・・・・・・・補間処理回路
6・・・・・・・・・・・・・・・・ミュート処理回路
7・・・・・・・・・・・・・・・・ミュートコントロ
ール回路
8・・・・・・・・・・・・・・・・データ入力端子
9・・・・・・・・・・・・・・・・データ出力端子1 ... Error correction circuit 2 ... Error code converter 3 ... ... Deinterleave processing circuit 4 Error code detection circuit 5 Interpolation processing circuit 6 ... Mute processing circuit 7 ... Mute control circuit 8 ...・ ・ ・ ・ ・ ・ ・ ・ ・ ・ Data input terminal 9 ・ ・ ・ ・ ・ Data output terminal
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−296460(JP,A) 実開 昭60−93167(JP,U) (58)調査した分野(Int.Cl.7,DB名) G11B 20/18 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-1-296460 (JP, A) Actual development Sho 60-93167 (JP, U) (58) Fields investigated (Int.Cl. 7 , DB name) G11B 20/18
Claims (3)
号の付加されたデジタルデータを、該誤り訂正符号に基
づいて誤り訂正処理して出力するとともに、誤り訂正が
行えなかったデジタルデータに対してエラーフラグを立
てて出力する誤り訂正手段と、 上記誤り訂正手段からのエラーフラグに基づいて誤り訂
正が行えなかったデジタルデータを検出し、該誤り訂正
が行えなかったデジタルデータをすべて所定のエラーコ
ードに変換し、このエラーコードを上記誤り訂正処理の
施されたデジタルデータとともに出力するエラーコード
変換手段と、 上記エラーコード変換手段からのデジタルデータ及びエ
ラーコードにデインターリーブ処理を施すデインターリ
ーブ手段と、 上記デインターリーブ処理手段から供給されるデジタル
データ及びエラーコードの中から該エラーコードを検出
してエラーコード検出信号を出力するエラーコード検出
手段と、 上記エラーコード検出手段からのエラーコード検出信号
に基づいて、上記デインターリーブ処理手段からのデジ
タルデータ及びエラーコードのうち、該エラーコードに
補間処理を施し正確なデジタルデータを形成して上記デ
ジタルデータとともに出力する補間手段とを有すること
を特徴とするデータ処理装置。1. Digital data to which an interleave process has been applied and to which an error correction code has been added is subjected to error correction processing based on the error correction code and output, and an error flag for digital data that has not been error-corrected. And digital error data which cannot be error-corrected based on the error flag from the error-correction device and convert all the digital data which cannot be error-corrected into a predetermined error code. Error code conversion means for outputting the error code together with the digital data subjected to the error correction processing, deinterleaving means for deinterleaving the digital data and the error code from the error code conversion means, and the de-interleaving means. Digital data and error supplied from the interleave processing means Error code detecting means for detecting the error code from the error code and outputting an error code detecting signal; and digital data and error from the deinterleave processing means based on the error code detecting signal from the error code detecting means. Among the codes, the error code is subjected to interpolation processing to form accurate digital data, and an interpolation means for outputting together with the digital data is output, and a data processing device.
コード検出信号に基づいて、所定時間内におけるエラー
コードの数をカウントし、このカウント値が所定値以上
となったときにミュート信号を出力するミュート信号出
力手段と、上記ミュート信号出力手段からのミュート信
号に応じて、上記補間手段からのデジタルデータにミュ
ート処理を施すミュート手段とを有することを特徴とす
る請求項1記載のデータ処理装置。2. A mute which counts the number of error codes within a predetermined time based on an error code detection signal from the error code detection means and outputs a mute signal when the count value becomes equal to or larger than a predetermined value. 2. The data processing apparatus according to claim 1, further comprising a signal output unit and a mute unit for performing a mute process on the digital data from the interpolation unit according to a mute signal from the mute signal output unit.
タに付加されているリードソロモン符号に基づいて誤り
訂正を行い、上記ミュート信号出力手段は、上記エラー
コード検出手段からのエラーコード検出信号に基づい
て、所定時間内におけるエラーコードの数をカウントす
ることにより、上記誤り訂正手段における誤り訂正処理
結果を予測してミュート信号を出力することを特徴とす
る請求項2記載のデータ処理装置。3. The error correction means performs error correction based on the Reed-Solomon code added to the digital data, and the mute signal output means based on the error code detection signal from the error code detection means. 3. The data processing apparatus according to claim 2, wherein the number of error codes within a predetermined time is counted to predict the error correction processing result in the error correction means and output a mute signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29517893A JP3455997B2 (en) | 1993-11-25 | 1993-11-25 | Data processing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29517893A JP3455997B2 (en) | 1993-11-25 | 1993-11-25 | Data processing device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07153204A JPH07153204A (en) | 1995-06-16 |
JP3455997B2 true JP3455997B2 (en) | 2003-10-14 |
Family
ID=17817237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29517893A Expired - Fee Related JP3455997B2 (en) | 1993-11-25 | 1993-11-25 | Data processing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3455997B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3362146B2 (en) * | 1996-07-03 | 2003-01-07 | 松下電器産業株式会社 | Reproduction device and recording / reproduction device |
-
1993
- 1993-11-25 JP JP29517893A patent/JP3455997B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07153204A (en) | 1995-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4750178A (en) | Error correction method | |
US4646301A (en) | Decoding method and system for doubly-encoded Reed-Solomon codes | |
EP0048151B1 (en) | A pcm signal processor | |
US4577319A (en) | Error flag processor | |
EP0129849A2 (en) | Error correction method and system | |
JP2539353B2 (en) | Method and apparatus for reproducing PCM signal | |
US4972416A (en) | Error detection and correction method | |
JP2000195193A (en) | Error correction decoding device | |
US6598197B1 (en) | Method and apparatus for detecting and concealing data errors in stored digital data | |
JP3455997B2 (en) | Data processing device | |
US4491882A (en) | Disc players | |
US4604747A (en) | Error correcting and controlling system | |
US20020106200A1 (en) | Reproducing apparatus | |
US5781564A (en) | Method and apparatus for detecting and concealing data errors in stored digital data | |
JPS6117060B2 (en) | ||
JP2605269B2 (en) | Error correction method | |
JPS62256270A (en) | Error correction device | |
JP2612029B2 (en) | Error correction control method | |
JP3282425B2 (en) | Digital signal recording device | |
JPH0138800Y2 (en) | ||
KR0160603B1 (en) | Error correction apparatus | |
JP2578740B2 (en) | Error correction method | |
JP3246926B2 (en) | Error correction processor | |
JPH09116442A (en) | Decoding device and method for correcting error of product code | |
JPH0363973A (en) | Error corrector |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030630 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |