JP3451412B2 - 多重伝送システム - Google Patents
多重伝送システムInfo
- Publication number
- JP3451412B2 JP3451412B2 JP31781394A JP31781394A JP3451412B2 JP 3451412 B2 JP3451412 B2 JP 3451412B2 JP 31781394 A JP31781394 A JP 31781394A JP 31781394 A JP31781394 A JP 31781394A JP 3451412 B2 JP3451412 B2 JP 3451412B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- data
- time slot
- unit
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
Description
対応のデータを多重化して伝送する多重伝送システムに
関する。複数の多重伝送装置を二重化伝送路を介してリ
ング状に接続し、各多重伝送装置に単数又は複数の構内
交換機等の端末装置を接続した多重伝送システムに於い
て、障害の切り分けが容易で且つ障害が波及しないよう
に構成することが要望されている。
り、71−1〜71−4は多重伝送装置、72は二重化
された伝送路、73,75は端末装置としての構内交換
機、74は端末装置を示す。例えば、構内交換機73か
らの各種のデータは、多重伝送装置71−1に於いて他
の端末装置74からの各種のデータと共に多重化され、
伝送路72を介して両側に位置する多重伝送装置71−
2,71−4の両方に同時に送出される。又多重伝送装
置71−1は、両側に位置する多重伝送装置71−2,
71−4から伝送路72を介して受信した同一内容の多
重化データの何れか一方の誤りのない方を選択して受信
処理し、多重分離して構内交換機73又は端末装置74
に転送する。
成され、150Mbpsの伝送速度で多重化光信号を伝
送するものであり、又多重伝送装置71−1〜71−4
と構内交換機73,75及び端末装置74との間は2M
bpsの伝送速度で多重伝送が行われる。
ト説明図であり、このフォーマットは、TTC(The
Telecommunication Technology Committee;電気通
信技術委員会)−2Mインタフェースとして標準化され
ており、2Mbpsの伝送速度のフォーマットを示す。
即ち、フレームNo.1〜No.8の8フレームで1マ
ルチフレーム(1ms)を構成し、タイムスロットN
o.0〜No.31の32タイムスロットにより1フレ
ーム(125μs)を構成している。又先頭のタイムス
ロットNo.0は制御タイムスロットであり、中間のタ
イムスロットNo.16は空きタイムスロットである。
又タイムスロットNo.1〜No.15,No.17〜
No.31はユーザ情報用タイムスロットで、チャネル
No.1〜No15,No.16〜No.30に対応す
る。
ロットは、マルチフレーム形式で転送されるもので、8
ビット×8フレームの構成を有し、各フレームNo.1
〜No.8のビットNo.1はフレーム同期用ビットF
(“1”のバイオレーション)、ビットNo.1はマル
チフレーム同期ビット(“0”/“1”)、ビットN
o.2は警報転送ビットAIS3、ビットNo.3〜N
o.8のフレームNo.2〜No.7はチャネルNo,
1〜No.30対応のチャネル制御ビットST1〜ST
30、フレームNo.1,No.8のビットNo,3〜
No.8はリザーブビット(×印で示す)である。
伝送する場合に、シングルフレームをデータ単位として
取り扱う方式が知られている。即ち、多重伝送装置と構
内交換機等の各端末装置との間の2Mbpsの伝送速度
のタイムスロットNo.1〜No.31をデータ単位と
して取り扱い、150Mbpsの伝送速度に多重化し、
伝送路72を介して伝送する構成が知られている。
を1データ単位として取り扱う多重伝送システムに於い
て、例えば、伝送路障害によってフレーム受信断となる
と、構内交換機等の端末装置はマルチフレーム同期断ア
ラームを検出し、警報転送ビットAIS3をセットして
送出すると共にそのチャネルを閉塞する。図8は閉塞時
のインタフェースのフォーマット説明図であり、タイム
スロットNo.1〜No.31のデータは、オール
“1”とし、又タイムスロットNo.0の制御タイムス
ロットに於いては、フレームNo.1〜No.8のビッ
トNo.4〜No.8を“0”又は“1”に固定する。
ルフレームのデータタイムスロットをデータ単位として
多重化する多重伝送システムに於いて、伝送路障害等に
よってフレーム受信断となった時に、警報転送ビットA
IS3をセットして送出し、且つチャネルを閉塞する
と、対向側の構内交換機等の端末装置は、自装置から送
出するフレームについても閉塞を行うことになる。即
ち、相互にデータの送受信を行う構内交換機等の端末装
置がそれぞれ障害であるかのように取り扱われることに
なり、障害発生個所の切り分けが困難である問題があ
る。
送路72によりリング状に接続して、多重伝送装置から
両側の多重伝送装置に対して同一の多重化データを送出
し、受信側の多重伝送装置は、一方の伝送路の障害によ
って他方の伝送路を介した多重化データを受信処理する
多重伝送システムに於いて、一方の伝送路から他方の伝
送路へ切替える時、例えば、光ファイバスイッチ等によ
り光伝送路を切替える構成が採用されているが、切替時
間が数100ms程度必要となり、その切替時間に相当
するフレームが受信できないので、マルチフレーム同期
が外れることになる。それによって、構内交換機等の端
末装置間の呼の切断等の二次的な障害が発生する問題が
ある。本発明は、障害切り分けを容易とし、又障害の波
及を防止することを目的とする。
ムは、図1を参照して説明すると、(1)伝送路3を介
して複数の多重伝送装置をリング状に接続して多重化デ
ータを伝送し、多重伝送装置と端末装置4,28との間
で、データタイムスロットと、フレーム同期用ビットと
マルチフレーム同期ビットと警報転送ビットとデータチ
ャネル対応のチャネル制御ビットとを含む制御タイムス
ロットとからなるフレームによって伝送する多重伝送シ
ステムに於いて、多重伝送装置は、データタイムスロッ
トと制御タイムスロットとを分離し、且つシングルフレ
ームの複数のデータタイムスロットをデータ単位として
速度変換を行うシングルフレーム用エラスティックメモ
リ12と、マルチフレームの制御タイムスロットの速度
変換を行う制御タイムスロット用エラスティックメモリ
13と、この制御タイムスロット用エラスティックメモ
リ13からマルチフレームのタイミングで読出した制御
タイムスロットを、シングルフレーム用エラスティック
メモリ12から読出したデータ単位又はダミーデータに
付加して端末装置28に送出するフレーム組立部26と
を備えている。
イムスロットからなるシングルフレームのデータ単位を
書込むシングルフレーム用エラスティックメモリ12
と、マルチフレーム形式の制御タイムスロットを書込む
制御タイムスロット用エラスティックメモリ13と、制
御タイムスロットに含まれるマルチフレーム同期ビット
を検出してマルチフレーム同期をとるマルチフレーム同
期検出部19と、このマルチフレーム同期検出部19に
よるマルチフレーム同期に従って制御タイムスロットを
制御タイムスロット用エラスティックメモリ13に書込
む受信フレーム書込制御部22と、シングルフレーム用
エラスティックメモリ12からシングルフレームの単位
データを読出し、この読出した単位データに、新たに生
成したマルチフレーム同期ビットを付加し、且つマルチ
フレーム同期ビットによるマルチフレームの順番に従っ
て制御タイムスロット用エラスティックメモリ13から
チャネル制御ビットを読出して付加する為の受信フレー
ム読出制御部23とを備えることができる。
6は、受信フレーム異常検出時にシングルフレーム用エ
ラスティックメモリ12から読出した単位データ及び制
御タイムスロット用エラスティックメモリ13から読出
したチャネル制御ビットを、ダミーデータ生成部25か
らのダミーデータに置き換える構成を備えることができ
る。
の受信フレーム異常を検出して遠端警報転送ビット(F
AIS)を出力するフレーム異常検出部6と、このフレ
ーム異常検出部6からの遠端警報転送ビット(FAI
S)を伝送路3上の伝送路制御タイムスロットに付加し
て送出する伝送路送信インタフェース部8とを備えるこ
とができる。
送路制御タイムスロットに付加された遠端警報転送ビッ
ト(FAIS)を検出する伝送路受信インタフェース部
11と、この伝送路受信インタフェース部11による遠
端警報転送ビットの抽出時、ダミーデータ生成部25か
らのダミーデータを、シングルフレーム用エラスティッ
クメモリ12から読出した単位データ及び制御タイムス
ロット用エラスティックメモリ13から読出したチャネ
ル制御ビットに置き換えるフレーム組立部26とを備え
ることができる。
ロットにテストパターンを挿入して伝送路3へ送出する
為のテストパターン生成部9と、伝送路3を介して受信
したデータタイムスロットのテストパターンを抽出して
伝送路側の正常性を確認するテストパターン検査部21
とを備えることができる。
ムのタイムスロットにテストパターンを挿入して端末装
置側へ送出する為のテストパターン生成部16と、端末
装置側からのシングルフレームのデータタイムスロット
のテストパターンを抽出して端末装置側の正常性を確認
するテストパターン検査部10とを備えることができ
る。
数の伝送装置をリング状に接続して多重化データを伝送
し、多重伝送装置と端末装置4,28との間で、データ
タイムスロットと、フレーム同期用ビットとマルチフレ
ーム同期ビットと警報転送ビットとデータチャネル対応
のチャネル制御ビットとを含む制御タイムスロットとか
らなるフレームによって伝送する多重伝送システムに於
いて、多重伝送装置は、二重化された伝送路3に同一の
多重化データを送出する伝送路送信インタフェース部8
と、二重化された伝送路3を介して受信した同一の多重
化データを選択切替えにより受信処理する伝送路受信イ
ンタフェース部11と、マルチフレーム同期ビットを検
出してマルチフレーム同期をとるマルチフレーム同期検
出部19と、伝送路受信インタフェース部11による受
信経路の切替えによって起動され、マルチフレーム同期
保護時間より長い時間の設定時間を有するタイマ14
と、このタイマ14の起動から設定時間の間にマルチフ
レーム同期検出部によるマルチフレーム同期断アラーム
をマスクするマスク回路20と、タイマ14の起動から
設定時間の間にデータタイムスロットにダミーデータを
挿入する為のダミーデータ生成部15とを備えている。
置の送信部1との間及び受信部2との間は、複数のデー
タタイムスロットと、フレーム同期用ビットとマルチフ
レーム同期ビットと警報転送ビットとチャネル制御ビッ
トとを含む制御タイムスロットとからなるフレームによ
って伝送するものであり、又伝送路3には、このフレー
ムを多重化して伝送する。伝送路受信インタフェース部
11では、多重分離すると共に、データタイムスロット
と制御タイムスロットとを分離し、データタイムスロッ
トはシングルフレーム用エラスティックメモリ12に、
又制御タイムスロットは制御タイムスロット用エラステ
ィックメモリ13にそれぞれ書込み、端末装置側の速度
に従って読出してフレーム組立部26へ加え、障害検出
時には、ダミーデータ生成部25からのダミーデータ
を、シングルフレーム用エラスティックメモリ12から
読出したデータタイムスロット及び制御タイムスロット
用エラスティックメモリ13から読出したチャネル制御
ビットに置き換えてフレーム組立てを行って端末装置へ
送出し、端末装置との間の異常がなければ、多重伝送装
置と端末装置との間の同期状態を維持する。
伝送路受信インタフェース部11によって分離された制
御タイムスロットのマルチフレーム同期ビットを検出し
てマルチフレーム同期をとり、このマルチフレーム同期
信号をマスク回路20とオア回路24とを介してフレー
ム組立部26に加える。又受信フレーム書込制御部22
は、伝送路受信インタフェース部11によって分離され
たデータタイムスロットについてはシングルフレーム用
エラスティックメモリ12に書込み、又制御タイムスロ
ットについては制御タイムスロット用エラスティックメ
モリ13に書込むように制御する。又受信フレーム読出
制御部23は、シングルフレーム用エラスティックメモ
リ12から端末装置28側の伝送速度に従った速度でデ
ータタイムスロットの読出しを行い、又制御タイムスロ
ット用エラスティックメモリ13からはマルチフレーム
同期に従った順番にチャネル制御ビットを読出す制御を
行う。又新たにマルチフレーム同期ビットを形成してフ
レーム組立部26に加える。フレーム組立部26は、正
常時はシングルフレーム用エラスティックメモリ12と
制御タイムスロット用エラスティックメモリ13から読
出したデータタイムスロットに制御タイムスロットを付
加してフレームを組立てる。
レーム組立部26は、受信フレーム読出制御部23から
の新たなマルチフレーム同期ビットを用いてマルチフレ
ームを形成すると共に、シングルフレーム用エラスティ
ックメモリ12から読出した単位データ及び制御タイム
スロット用エラスティックメモリ13から読出したチャ
ネル制御ビットを、ダミーデータ生成部25からのダミ
ーデータに置き換えてフレームを組立てて、端末装置2
8へ送出する。従って、端末装置28は多重伝送装置と
の間の同期状態を維持することができる。
をフレーム異常検出部6に於いて検出した場合、遠端警
報転送ビット(FAIS)を出力し、伝送路3上の伝送
路制御タイムスロットに付加して伝送路送信インタフェ
ース部8から送出し、対向する伝送装置の受信部2へ通
知する。
ェース部11に於いて遠端警報転送ビット(FAIS)
を検出すると、フレーム組立部26は、ダミーデータ生
成部25からのダミーデータを、シングルフレーム用エ
ラスティックメモリ12から読出したデータタイムスロ
ットの単位データに置き換えてフレームを組立てる。そ
れによって、多重伝送装置と端末装置28との間の同期
状態を維持し、且つ端末装置28へ端末装置4の障害又
は端末装置4と多重伝送装置との間の障害による誤った
データが伝送されないように制御することができる。
トパターンを伝送路送信インタフェース部8に加えて所
定のデータタイムスロットに挿入し、且つ多重化して伝
送路3に送出する。この伝送路3を介して伝送路受信イ
ンタフェース部11で受信して多重分離並びにデータタ
イムスロットと制御タイムスロットとの分離を行い、デ
ータタイムスロットに挿入されたテストパターンをテス
トパターン検査部21で抽出し、テストパターンの照合
等によって伝送路3の正常性を確認することができる。
この場合、多重伝送装置は、送信部1と受信部2とを備
えるものであるから、同一の多重伝送装置内で伝送路送
信インタフェース部8と伝送路受信インタフェース部1
1との間で折返回路を形成して、自装置内の正常性の確
認を行うこともできる。
ストパターンを、所定のデータタイムスロットに対して
シングルフレーム用エラスティックメモリ12に書込
み、それを読出してフレーム組立部26に於いてフレー
ムを組立てて端末装置28側へ送出する。又テストパタ
ーン検査部10は、端末装置4側からのデータタイムス
ロットに挿入されたテストパターンを抽出して、テスト
パターンの照合により端末装置側の正常性を確認するこ
とができる。この場合、多重伝送装置は、送信部1と受
信部2とを備えるものであるから、端末送信インタフェ
ース部27と端末受信インタフェース部5との間で折返
回路を形成することにより、自装置内の正常性を確認す
ることができる。
多重化データを送出し、伝送路受信インタフェース部1
1に於いて何れか一方の伝送路からの多重化データを選
択切替えによって受信処理し、その伝送路の障害を検出
すると他方の伝送路に切替えて受信処理するものであ
る。その場合に、一方の伝送路と他方の伝送路とによる
多重化データの伝送遅延差があり、この伝送遅延差が伝
送路3の伝送速度に対して無視できない時間以上である
と、遅延が大きい伝送経路から遅延が小さい伝送経路に
切替えた時に、その遅延時間差に対応して同一の多重化
データを受信することになる。そこで、伝送路受信イン
タフェース部11で受信経路の切替えを行った時にタイ
マ14を起動し、マルチフレーム同期検出部19に於い
てマルチフレーム同期断アラームを出力しても、マスク
回路20によってこのアラームをマスクする。又ダミー
データ生成部15からのダミーデータを、データタイム
スロットの代わりにシングルフレーム用エラスティック
メモリ12に書込む。即ち、受信経路切替えによる誤り
を含むデータタイムスロットをダミーデータに置き換
え、且つ端末装置28との間の同期状態を維持させるこ
とができる。
多重伝送装置の送信部、2は多重伝送装置の受信部、3
は二重化された伝送路、4,28は端末装置、5は端末
受信インタフェース部、6はフレーム異常検出部、7は
速度変換部、8は伝送路送信インタフェース部、9はテ
ストパターン生成部、10はテストパターン検査部、1
1は伝送路受信インタフェース部、12はシングルフレ
ーム用エラスティックメモリ、13は制御タイムスロッ
ト用エラスティックメモリ、14は伝送路切替時に起動
されるタイマ、15はダミーデータ生成部、16はテス
トパターン生成部、17,18はセレクタ、19はマル
チフレーム同期検出部、20はマスク回路、21はテス
トパターン検査部、22は受信フレーム書込制御部、2
3は受信フレーム読出制御部、24はオア回路、25は
ダミーデータ生成部、26はフレーム組立部、27は端
末送信インタフェース部である。
信部2との間を接続した構成として示しているが、従来
例と同様に、他の多重伝送装置を介して二重リング状に
複数の多重伝送装置間を接続し、例えば、150Mbp
sの多重化光信号として伝送する構成を有するものであ
る。又多重伝送装置は、送信部1の構成と受信部2の構
成とを備えているものであり、又送信部1及び受信部2
には、構内交換機等の単一の端末装置4,28を接続し
た構成を示しているが、複数の構内交換機或いは他の端
末装置を接続することができる。又端末装置4と端末受
信インタフェース部5との間及び端末装置28と端末送
信インタフェース部27との間は、例えば、前述のTT
C−2Mインタフェースにより接続されている。
タフェース部5により端末装置4からの受信データを基
に、シングルフレーム同期検出とマルチフレーム同期検
出と警報転送ビットAIS3の検出とを行い、同期外れ
及び警報転送ビットAIS3検出時に遠端警報転送信号
FAISを生成する。速度変換部7は、エラスティック
メモリを含み、端末装置4側のクロック信号に従って受
信データを書込み、伝送路側のクロック信号に従って読
出すことにより速度変換を行う。例えば、2Mbpsか
ら3Mbpsに変換する。
ム異常検出部6で遠端警報転送信号FAISを生成した
場合、その遠端警報転送ビットFAISを取り込んで伝
送路制御タイムスロットを生成し、速度変換部7からの
フレームに付加して多重化し、例えば、150Mbps
の多重化光信号として伝送路3へ送出する。又テストパ
ターン生成部9からのテストパターンを指定されたデー
タタイムスロットに挿入して多重化する。又テストパタ
ーン検査部10は、端末装置側からのデータタイムスロ
ットに挿入されたテストパターンを抽出して照合し、正
常性の確認を行うものである。
11は、伝送路3を介して受信した150Mbpsの多
重化光信号を電気信号に変換して多重分離し、シングル
フレームと伝送路制御タイムスロットとを分離して、遠
端警報転送ビットFAISを抽出すると、その遠端警報
転送ビットFAISをオア回路24を介してフレーム組
立部26に加える。又マルチフレーム同期検出部19
は、マルチフレーム同期ビットを検出してマルチフレー
ム同期をとるものであり、マルチフレームの先頭を示す
信号又はマルチフレーム同期断アラームをマスク回路2
0とオア回路24とを介してフレーム組立部26に加え
る。
リ12と、制御タイムスロット用エラスティックメモリ
13と、受信フレーム書込制御部22と、受信フレーム
読出制御部23とにより、端末装置側へ送出する時の速
度変換部を構成しており、受信フレーム書込制御部22
は、伝送路側のクロック信号に従ってシングルフレーム
中の制御タイムスロットの位置を示すタイミング信号を
生成し、シングルフレーム用エラスティックメモリ12
に書込むシングルフレームのデータタイムスロットの先
頭位置を指示する。又受信フレーム読出制御部23は、
端末装置側のクロック信号に従って、シングルフレーム
用エラスティックメモリ12からのデータタイムスロッ
トの読出タイミング信号と、制御タイムスロット用エラ
スティックメモリ13からの制御タイムスロットの読出
タイムスロット信号と、マルチフレーム同期信号とを生
成する。
クメモリ12と制御タイムスロット用エラスティックメ
モリ13とにより、伝送路側のクロック信号に従ってデ
ータタイムスロットと制御タイムスロットとを書込み、
端末装置側のクロック信号に従って読出すことにより、
例えば、3Mbpsから2Mbpsに速度変換すること
ができる。この場合、制御タイムスロット用エラスティ
ックメモリ13には、制御タイムスロットの部分をマル
チフレームの順番に先頭から書込み、受信フレーム読出
制御部23によって生成されたマルチフレーム同期ビッ
トによる順番に従った制御タイムスロットの読出しを行
うもので、障害発生時等に於いては、データタイムスロ
ットと制御タイムスロットとの位相は保証されないが、
制御タイムスロットはマルチフレーム形式でデータタイ
ムスロットによるデータに比較して低速のチャネル制御
ビットを伝送するものであるから何ら問題はない。
ビットや警報転送ビットAIS3を生成し、受信フレー
ム読出部23からのタイミングに従ってマルチフレーム
同期ビットを付加し、制御タイムスロット用エラスティ
ックメモリ13から読出されたチャネル制御ビットを抽
出し、又シングルフレーム用エラスティックメモリ12
から読出されたデータタイムスロットとを組合せてフレ
ームを組立てる。又マルチフレーム同期断アラーム,遠
端警報転送ビットFAISの検出,多重伝送装置内の障
害検出,伝送路の障害検出によって、フレーム組立部2
6は、データタイムスロットとチャネル制御ビットにつ
いては、ダミーデータ生成部25からのダミーデータに
置き換えて、図8に示すように、例えば、全ビット
“1”固定のデータタイムスロットと、“0”又は
“1”に固定したチャネル制御ビットとを含む制御タイ
ムスロットとからなるフレームを組立てる。
交換機等の端末装置28のインタフェースに合わせた信
号形式でフレーム組立部26に於いて組立てたフレーム
を送出する。又伝送路受信インタフェース部11に於い
て、二重化された伝送路3の一方から他方へ受信経路を
切替えた時にタイマ14を起動する。
−4から多重伝送装置71−1に二重化された伝送路7
2を介して同一の多重化データを送出し、多重伝送装置
71−1に於いて多重伝送装置71−2側からの多重化
データを選択切替えにより受信処理している時に、伝送
路障害等によって多重伝送装置71−4側からの多重化
データを受信処理するように受信経路を切替えると、伝
送遅延時間が大きい一方の受信経路から伝送遅延時間が
小さい他方の受信経路に切替えることになり、既に受信
したフレームを再び受信する状態が発生する。即ち、マ
ルチフレーム構成のフレーム番号が若返った状態とな
り、同一内容のデータタイムスロットを再び受信すると
共に、マルチフレーム同期が外れる状態となる。それに
よって、端末装置28との間の同期状態を維持できなく
なる場合が生じる。
れてからマルチフレーム同期保護時間より長い時間の
間、クロック信号をカウントして、その間セレクタ17
とマスク回路20とを制御する。即ち、起動されたタイ
マ14の設定時間の間、セレクタ17を介してダミーデ
ータ生成部15からのダミーデータをシングルフレーム
用エラスティックメモリ12に書込み、前述のように、
オール“1”のデータタイムスロットとし、又マルチフ
レーム同期検出部19からマルチフレーム同期断アラー
ムが出力されても、マスク回路20によってマスクす
る。
方2段,後方1段の場合は、3マルチフレーム以上の期
間をタイマ14の設定時間とすることができる。又受信
経路の切替えによる瞬断時間よりも1マルチフレーム以
上長く、端末装置の再送間隔より充分に短い時間とする
ことができる。それによって、受信経路切替えによる二
次的に波及するアラーム発生を回避することができる。
グルフレームのデータタイムスロットにテストパターン
を挿入し、テストパターン検査部10,21によりデー
タタイムスロットから抽出したテストパターンを検査す
ることにより、多重伝送装置間の伝送路3又は多重伝送
装置と端末装置との間の正常性を確認することができ
る。
ク図であり、31は伝送路側インタフェース部、32は
シングルフレーム用エラスティックメモリ、33は制御
タイムスロット用エラスティックメモリ、34はタイ
マ、35,36はテストパターン生成検査部、37はオ
ア回路、38はタイミング回路、39は位相同期ループ
発振回路、40は分周回路、41は同期検出部、42は
フレーム組立部、43はタイミング回路、44は折返回
路、45は端末側インタフェース部、46は同期検出
部、47は書込制御部、48は読出制御部、49は二面
構成のエラスティックメモリ、50,51はセレクタ、
52は制御処理部、53は外部レジスタ、54はアラー
ム制御部、55は制御部である。
された伝送路との間のインタフェース部であり、図1の
伝送路送信インタフェース部8と伝送路受信インタフェ
ース部11との機能を含み、伝送路により光信号を伝送
する構成の場合、光電変換部と電光変換部とを含むもの
である。又端末側インタフェース部45は、図1の端末
受信インタフェース部5と端末送信インタフェース部2
7との機能を含むものである。
リ32と制御タイムスロット用エラスティックメモリ3
3とは、図1の同一名称のエラスティックメモリ12,
13と同一機能を有するものであり、シングルフレーム
用エラスティックメモリ32には、伝送路側インタフェ
ース部31に於いて多重分離されたシングルフレームの
データタイムスロットが、オア回路37とセレクタ50
とを介して書込まれ、制御タイムスロット用エラスティ
ックメモリ33には、タイミング回路38からの制御タ
イムスロットを示すタイミング信号によって制御タイム
スロットが書込まれる。又同期検出部41は、図1のマ
ルチフレーム同期検出部19の機能に対応する。又タイ
ミング回路38,43と位相同期ループ発振回路39と
分周回路40とにより、伝送路側のクロック信号から端
末装置側のクロック信号に従った速度変換を行う為のタ
イミング信号を生成するものである。
ーム読出制御部23の機能に対応し、フレーム組立部4
2は、シングルフレーム用エラスティックメモリ32か
ら読出したデータタイムスロットと、制御タイムスロッ
ト用エラスティックメモリ33から読出した制御タイム
スロットと、タイミング回路43からのマルチフレーム
同期ビットとを組合せてフレームを形成し、折返回路4
4を介して端末側インタフェース部45に加えて、構内
交換機等の端末装置へ送出する。
交換機等の端末装置から受信したフレームについて同期
検出部46で同期検出する。この同期検出部46は、図
1のフレーム異常検出部6の機能に対応する。又書込制
御回路47と読出制御回路48とエラスティックメモリ
49とにより、図1の速度変換部7の機能を実現してい
る。この場合のエラスティックメモリ49は、二面構成
で、一方の面にデータタイムスロットと制御タイムスロ
ットとの受信シングルフレームを書込み、他方の面から
伝送路側のタイミングに従ってバースト的に読出し、こ
れを一方の面と他方の面とを交互に切替えて速度変換を
行うものである。
ーデータ生成部15との機能に対応し、伝送路側インタ
フェース部31に於ける受信経路の切替えによって起動
され、設定時間の間、例えば、連続して“1”を出力
し、シングルフレーム用エラスティックメモリ32にオ
ール“1”のデータタイムスロットを書込む。又図示を
省略した経路により、同期検出部41の機能を停止さ
せ、マルチフレーム同期断アラームの出力を設定時間の
間、阻止する。従って、受信経路の切替えによる瞬断や
同一フレームの重複受信等によっても、端末装置との間
の同期状態を維持することができ、アラーム波及を確実
に防止できる。
ISの検出や生成等の制御及びフレーム組立部42に於
ける端末装置側へのフレームの組立ての制御等を行うも
のであり、又遠端警報転送ビットFAIS検出時や自装
置内の障害検出時に、アラーム表示を行うアラーム表示
部等を設けることもできる。
42と書込制御部47との間を折返し、テストパターン
生成検査部35からテストパターンを生成して、所望の
データタイムスロットに挿入し、そのデータタイムスロ
ットからのテストパターンをテストパターン生成検査部
36に於いて抽出し、テストパターンを検査することに
より、速度変換部を含む自装置の正常性を検査すること
ができる。
り、(a)はシングルフレームの要部を示し、フレーム
同期用ビットFと、マルチフレーム同期ビットMFと、
警報転送ビットAIS3と、チャネル制御ビットST
と、データタイムスロットとから構成されている。又
(b)〜(f)はタイミング信号を示し、受信フレーム
からの抽出及びフレーム組立てのタイミング信号とな
る。例えば、(c)に示すタイミング信号によってマル
チフレーム同期ビットMFを抽出してマルチフレーム同
期をとることができる。又(f)に示すタイミング信号
によって、制御タイムスロット用エラスティックメモリ
13,33に制御タイムスロットが書込まれ、図7の下
方に示すようにマルチフレームによるフレーム番号順に
順次書込まれる。この場合の制御タイムスロット用エラ
スティックメモリ13,33の容量は、8×8=64ビ
ットの構成で済むことになる。又(f)に示すタイミン
グ信号の期間以外のフレームの31データタイムスロッ
トを順次シングルフレーム用エラスティックメモリ1
2,32に書込むことになる。
であり、61−1,61−2は多重伝送装置、62は伝
送路、63−1,63−2はテストパターン生成部、6
4−1,64−2はテストパターン検査部、65−1,
65−2は伝送路側インタフェース部、66−1,66
−2は速度変換部、67−1,67−2は端末側インタ
フェース部である。
は、図1のテストパターン生成部9及び図2のテストパ
ターン生成検査部35,36の機能に相当し、又テスト
パターン検査部64−1,64−2は、図1のテストパ
ターン検査部21及び図2のテストパターン生成検査部
35,36の機能に相当する。
置61−1,61−2間に於いて、テストパターン生成
部63−1,63−2からテストパターンを生成し、前
述のように所望のデータタイムスロットに挿入し、伝送
路側インタフェース部65−1,65−2に於いて多重
化して伝送路62に送出し、それぞれ伝送路側インタフ
ェース部65−1,65−2に於いて受信して多重分離
し、テストパターン検査部64−1,64−2に於いて
テストパターンを抽出して検査することにより、多重伝
送装置61−1,61−2間の伝送路62の正常性を、
伝送路側インタフェース部65−1,65−2を含めて
確認することができる。
であり、図4と同一符号は同一部分を示し、68は試験
用ケーブルである。端末側インタフェース部67−1,
67−2に構内交換機等の端末装置を接続する前に於い
て、端末側インタフェース部67−1,67−2間を試
験用ケーブル68により接続し、テストパターン生成部
63−1,63−2から速度変換部66−1,66−2
と端末側インタフェース部67−1,67−2とを介し
て試験用ケーブル68にテストパターンを送出する。
たテストパターンを、端末側インタフェース部67−
1,67−2と速度変換部66−1,66−2とを介し
てテストパターン検査部64−1,64−2に転送し、
そのテストパターンを抽出して検査するものである。こ
の場合の試験によりエラスティックメモリを含む速度変
換部の機能と、端末側インタフェース部の機能との正常
性を確認することができる。
返回路等により、例えば、端末側インタフェース部67
−1,67−2に於いて折返すと、自装置内の速度変換
部を含むテストが可能であり、又伝送路側インタフェー
ス部65−1,65−2に於いて折返すと、自装置内の
伝送路側インタフェース部65−1,65−2の多重化
機能や多重分離機能等を含むテストが可能となる。即
ち、テストパターン生成部やテストパターン検査部の機
能を設けることにより、多重伝送装置61−1,61−
2のみでなく、伝送路62や端末装置側を含めてテスト
することが可能となり、多重伝送システムの信頼性を向
上することができる。
送装置と構内交換機等の端末装置との間のフレームを、
複数のデータタイムスロットに対して1個の制御タイム
スロットを付加した構成とし、制御タイムスロットのチ
ャネル制御ビットはマルチフレーム形式で伝送すると共
に、マルチフレーム同期ビットを付加し、多重伝送装置
は、速度変換用のシングルフレーム用エラスティックメ
モリ12,32と、制御タイムスロット用エラスティッ
クメモリ13,33とを備え、1フレーム分のデータタ
イムスロットについてシングルフレーム用エラスティッ
クメモリ12,32に書込み、マルチフレーム分の制御
タイムスロットについて制御タイムスロット用エラステ
ィックメモリ13,33にマルチフレームの順番に従っ
て書込み、フレーム組立部26,42に於いて、マルチ
フレーム同期ビットを新たに生成して付加した制御タイ
ムスロットを、データタイムスロットに付加してフレー
ムを組立てることにより、伝送路側の障害によっても、
多重伝送装置と端末装置との間の同期状態を維持するこ
とが可能となる。即ち、障害個所の切り分けが容易とな
る利点がある。
り伝送路側の障害を検出した時、誤ったデータが端末装
置側へ送出されないようにダミーデータに置き換えて送
出し、端末装置の誤動作を防止することができる。又受
信経路の切替時の瞬断や重複受信等によるアラームの波
及を、タイマ14,34の機能によってマルチフレーム
同期断アラームをマスクすることにより防止し、且つダ
ミーデータに置き換えることにより、端末装置側の誤動
作を防止することができる。
検査部の機能を設けることにより、多重伝送装置単体及
びシステム立上時の各部のテストは勿論のこと、システ
ム運用時に於いても、空きデータタイムスロットを利用
して各部の正常性をテストすることが可能となり、多重
伝送システムの信頼性を向上することができる。
図である。
ある。
である。
Claims (8)
- 【請求項1】 伝送路を介して複数の多重伝送装置をリ
ング状に接続して多重化データを伝送し、前記多重伝送
装置と端末装置との間で、データタイムスロットと、フ
レーム同期用ビットとマルチフレーム同期用ビットと警
報転送ビットとデータチャネル対応のチャネル制御ビッ
トとを含む制御タイムスロットとからなるフレームによ
って伝送する多重伝送システムに於いて、 前記多重伝送装置は、データタイムスロットと制御タイ
ムスロットとを分離し、且つシングルフレームの複数の
データタイムスロットをデータ単位として速度変換を行
うシングルフレーム用エラスティックメモリと、 マルチフレームの前記制御タイムスロットの速度変換を
行う制御タイムスロット用エラスティックメモリと、 該制御タイムスロット用エラスティックメモリからマル
チフレームのタイミングで読出した前記制御タイムスロ
ットを、前記シングルフレーム用エラスティックメモリ
から読出した前記データ単位又はダミーデータに付加し
て前記端末装置へ送出するフレーム組立部とを備えたこ
とを特徴とする多重伝送システム。 - 【請求項2】 前記多重伝送装置は、複数のデータタイ
ムスロットからなるシングルフレームのデータ単位を書
込む前記シングルフレーム用エラスティックメモリと、 マルチフレーム形式の制御タイムスロットを書込む前記
制御タイムスロット用エラスティックメモリと、 前記制御タイムスロットに含まれるマルチフレーム同期
用ビットを検出してマルチフレーム同期をとるマルチフ
レーム同期検出部と、 該マルチフレーム同期検出部によるマルチフレーム同期
に従って前記制御タイムスロットを前記制御タイムスロ
ット用エラスティックメモリに書込む受信フレーム書込
制御部と、 前記シングルフレーム用エラスティックメモリからシン
グルフレームの単位データを読出し、読出した該単位デ
ータに、新たに生成したマルチフレーム同期ビットを付
加し、且つ該マルチフレーム同期ビットによるマルチフ
レームの順番に従って前記制御タイムスロット用エラス
ティックメモリから前記チャネル制御ビットを読出して
付加する為の受信フレーム読出制御部とを備えているこ
とを特徴とする請求項1記載の多重伝送システム。 - 【請求項3】 前記多重伝送装置の前記フレーム組立部
は、受信フレーム異常検出時に前記シングルフレーム用
エラスティックメモリから読出した前記単位データ及び
前記制御タイムスロット用エラスティックメモリから読
出した前記チャネル制御ビットを、ダミーデータ生成部
からのダミーデータに置き換える構成を備えていること
を特徴とする請求項1又は2記載の多重伝送システム。 - 【請求項4】 前記多重伝送装置は、前記端末装置から
の受信フレーム異常を検出して遠端警報転送ビットを出
力するフレーム異常検出部と、該フレーム異常検出部か
らの前記遠端警報転送ビットを前記伝送路上の伝送路制
御タイムスロットに付加して送出する伝送路送信インタ
フェース部とを備えていることを特徴とする請求項1又
は2項記載の多重伝送システム。 - 【請求項5】 前記多重伝送装置は、前記伝送路上の伝
送路制御タイムスロットに付加された遠端警報転送ビッ
トを検出する伝送路受信インタフェース部と、該伝送路
受信インタフェース部による前記遠端警報転送ビットの
抽出時、前記ダミーデータ生成部からのダミーデータ
を、前記シングルフレーム用エラスティックメモリから
読出した前記単位データ及び前記制御タイムスロット用
エラスティックメモリから読出した前記チャネル制御ビ
ットに置き換えるフレーム組立部とを備えていることを
特徴とする請求項1乃至4項の何れか1項記載の多重伝
送システム。 - 【請求項6】 前記多重伝送装置は、データタイムスロ
ットにテストパターンを挿入して前記伝送路へ送出する
為のテストパターン生成部と、前記伝送路を介して受信
した前記データタイムスロットのテストパターンを抽出
して伝送路側の正常性を確認するテストパターン検査部
とを備えていることを特徴とする請求項1又は2記載の
多重伝送システム。 - 【請求項7】 前記多重伝送装置は、前記シングルフレ
ームのタイムスロットにテストパターンを挿入して前記
端末装置側へ送出する為のテストパターン生成部と、前
記端末装置側からのシングルフレームのデータタイムス
ロットのテストパターンを抽出して前記端末装置側の正
常性を確認するテストパターン検査部とを備えているこ
とを特徴とする請求項1又は2記載の多重伝送システ
ム。 - 【請求項8】前記伝送路を二重化した構成とし、前記多
重伝送装置は、二重化された前記伝送路に同一の多重デ
ータを送出する伝送路送信インタフェース部と、二重化
された前記伝送路を介して受信した同一の多重化データ
を選択切替えにより受信処理する伝送路受信インタフェ
ース部と、前記マルチフレーム同期用ビットを検出して
マルチフレーム同期をとるマルチフレーム同期検出部
と、前記伝送路受信インタフェース部による受信経路の
切替えによって起動され、マルチフレーム同期保護時間
より長い時間の設定時間を有するタイマと、該タイマの
起動から前記設定時間の間に前記マルチフレーム同期検
出部によるマルチフレーム同期断アラームをマスクする
マスク回路と、前記タイマの起動から前記設定時間の間
に前記データタイムスロットにダミーデータを挿入する
為のダミーデータ生成部とを備えたことを特徴とする請
求項1記載の多重伝送システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31781394A JP3451412B2 (ja) | 1994-12-21 | 1994-12-21 | 多重伝送システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31781394A JP3451412B2 (ja) | 1994-12-21 | 1994-12-21 | 多重伝送システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08181709A JPH08181709A (ja) | 1996-07-12 |
JP3451412B2 true JP3451412B2 (ja) | 2003-09-29 |
Family
ID=18092334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31781394A Expired - Fee Related JP3451412B2 (ja) | 1994-12-21 | 1994-12-21 | 多重伝送システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3451412B2 (ja) |
-
1994
- 1994-12-21 JP JP31781394A patent/JP3451412B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08181709A (ja) | 1996-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU624168B2 (en) | Tdm demultiplexer with dedicated maintenance channels to indicate high-speed line faults to low speed circuits | |
US7042836B2 (en) | Transmitting apparatus | |
JPH0795225A (ja) | 双方向リングネットワーク制御方式 | |
JPH1065637A (ja) | 高速同期多重化装置 | |
JP3451412B2 (ja) | 多重伝送システム | |
JP3556323B2 (ja) | 中継装置 | |
JP3331451B2 (ja) | ディジタル信号伝送装置 | |
JP3763889B2 (ja) | デジタル伝送装置 | |
JP3137068B2 (ja) | 光バースト信号中継装置 | |
JP2821338B2 (ja) | 2次アラーム出力制御方法 | |
JP2827735B2 (ja) | クロック切替方式 | |
JP3041868B2 (ja) | 高速回線障害通知方法および高速回線障害通知システム | |
JP2850827B2 (ja) | 伝送路障害自動救済システム | |
JP3320269B2 (ja) | セル転送方法及びセル送信装置及びセル受信装置 | |
KR100195063B1 (ko) | 동기식 광전송장치의 분기결합망에 있어서 링경보방법 | |
JP2000196553A (ja) | Sdh伝送装置のe1バイト転送方式とその端局装置 | |
JP3338193B2 (ja) | ループ式伝送回線の障害検出方法 | |
JPH04220828A (ja) | 障害区間標定方法 | |
JPS5868327A (ja) | 同期障害検出方式 | |
JP2001358655A (ja) | 障害回避機能付きadm光伝送装置並びに光ネットワーク | |
JPH0479628A (ja) | オーバーヘッド信号伝送方法 | |
JP2000049809A (ja) | 系切り替え制御回路 | |
JPH0443465B2 (ja) | ||
JPH0561815B2 (ja) | ||
JPH01212937A (ja) | アドレス重複検出方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030603 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100718 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100718 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |