JP3450731B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP3450731B2 JP3450731B2 JP36460398A JP36460398A JP3450731B2 JP 3450731 B2 JP3450731 B2 JP 3450731B2 JP 36460398 A JP36460398 A JP 36460398A JP 36460398 A JP36460398 A JP 36460398A JP 3450731 B2 JP3450731 B2 JP 3450731B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- manufacturing
- semiconductor
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、高速電子デバイ
ス、量子効果応用デバイス等の半導体デバイスの製造方
法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device such as a high speed electronic device or a quantum effect application device.
【０００２】[0002]
【従来の技術】量子細線、量子箱等を有する量子効果応
用デバイスは、高速電子デバイスとして盛んに研究開発
が進められている。半導体加工技術を用いた、この種の
量子効果応用デバイス、量子細線、量子箱の製造方法に
関しては、チャネルの形成にウェットエッチングを用い
るもの（参考文献：The Proceeding of '91 Electronic
Properties of 2-dimensional System PC-21 (1991) 73
5)、ドライエッチングを用いるもの（参考文献：Physic
al Review Letters Vol. 59 (1987) 732) や、集束イオ
ンビームを用いるもの（参考文献：Physical Review B
Vol. 39 (1987)5535) がある。これらいずれの場合にお
いても、例えばＧａＡｓ/ＡｌＧａＡｓ変調ドープ構
造、２次元電子ガスを形成後に、上記の加工方法によっ
て、任意の幅を有するチャネルを形成することが共通で
あり、工程的にはほぼ確立されている。2. Description of the Related Art Quantum effect application devices having quantum wires, quantum boxes, etc. have been actively researched and developed as high-speed electronic devices. Regarding the manufacturing method of this kind of quantum effect application device, quantum wire, and quantum box using semiconductor processing technology, wet etching is used for forming a channel (reference: The Proceeding of '91 Electronic
Properties of 2-dimensional System PC-21 (1991) 73
5), using dry etching (reference: Physic
al Review Letters Vol. 59 (1987) 732) or using a focused ion beam (reference: Physical Review B
Vol. 39 (1987) 5535). In any of these cases, it is common that, for example, a GaAs / AlGaAs modulation-doped structure, a two-dimensional electron gas is formed, and then a channel having an arbitrary width is formed by the above-described processing method. Has been done.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、かかる
従来の方法で作製される半導体チャネルは、作製の工程
上、ウェットエッチングでは制御性、ドライエッチング
ではダメージの間題があり、集束イオンビーム注入では
多少ダメージはあるが、注入部に広がる空乏化層を利用
してチャネルを限定することができる。しかしながら、
この方法においても、若干の予期しない注入イオンのチ
ャネル内侵入が存在するため、このイオンが散乱中心と
なり、チャネル内を伝導する電子に影響を及ぼし、移動
度低下の原因になると言う問題がある。However, the semiconductor channel manufactured by such a conventional method has some problems in controllability in wet etching and damage in dry etching in the manufacturing process, and it may be a little in focused ion beam implantation. Although damaged, the channel can be limited by utilizing the depletion layer spreading in the implant. However,
Even in this method, there is a slight unexpected intrusion of implanted ions into the channel, so that this ion becomes a scattering center and affects electrons that are conducted in the channel, which causes a problem of reduced mobility.
【０００４】本発明の目的は、上記のチャネル内電子の
移動度低下の問題を解決し、高品質な伝導チャネルを有
する半導体デバイスの製造方法を提供することにある。An object of the present invention is to provide a method for manufacturing a semiconductor device having a high-quality conduction channel by solving the above-mentioned problem of reduced mobility of electrons in the channel.
【０００５】[0005]
【課題を解決するための手段】上記課題を解決するため
に、本発明は、請求項１に記載のように、半導体基板上
に伝導チャネルを形成する半導体デバイスの製造方法に
おいて、該半導体基板上に第１の半導体層を形成し、次
に一旦成長を中断して、該第１の半導体層の選択された
複数の部位にイオンを注入した後、成長を再開し、該第
１の半導体層上に２次元電子ガスを有する層となる第２
の半導体層をエピタキシャル成長で形成することによ
り、該第２の半導体層中の該２次元電子ガスをイオン注
入部上方に形成される空乏化領域を用いて狭窄すること
によって該伝導チャネルを形成することを特徴とする半
導体デバイスの製造方法を構成する。In order to solve the above-mentioned problems, the present invention provides a method for manufacturing a semiconductor device, wherein a conduction channel is formed on a semiconductor substrate, as set forth in claim 1, on the semiconductor substrate. the first semiconductor layer is formed, the next
Growth is suspended once , ions are implanted into a plurality of selected portions of the first semiconductor layer , and then growth is restarted to form a layer having a two-dimensional electron gas on the first semiconductor layer. Second
The semiconductor layer to be formed by epitaxial growth
The two-dimensional electron gas in the second semiconductor layer by ion implantation.
Constriction using the depletion region formed above the entrance
A method of manufacturing a semiconductor device is characterized in that the conduction channel is formed by.
【０００６】すなわち、本発明においては、結晶成長を
少なくとも２回に分けて行い、１回目の結晶成長と２回
目の結晶成長との間で集束イオンビーム注入を行うの
で、２回目の結晶成長によって形成されるチャネル層に
は注入イオンの侵入が無く、イオン注入部上方に形成さ
れる空乏化領域を用いて２次元電子ガスを狭窄して、注
入イオンの侵入の無い、高品質な半導体伝導チャネルを
形成できる。That is, in the present invention, the crystal growth is performed at least twice and the focused ion beam implantation is performed between the first crystal growth and the second crystal growth. The formed channel layer has no invasion of implanted ions, and the depletion region formed above the ion implanted portion is used to confine the two-dimensional electron gas to prevent intrusion of implanted ions and a high-quality semiconductor conduction channel. Can be formed.
【０００７】[0007]
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【０００８】図１は本発明実施の形態における伝導チャ
ネル作製プロセスフローを示し、図２はＧａＡｓ/Ａｌ
ＧａＡｓ変調ドープ構造の２次元電子ガスから、この作
製法によって形成した伝導チャネルを示す。なお、図１
には、各プロセスの右側に、それぞれのプロセスによっ
て形成される半導体層構造の断面図も示し、図２には、
チャネル層と、その上に形成された層とからなる積層構
造（Overgrowth Layers）も示す。FIG. 1 shows a process flow of manufacturing a conduction channel in the embodiment of the present invention, and FIG. 2 shows GaAs / Al.
A conduction channel formed by this fabrication method from a two-dimensional electron gas having a GaAs modulation-doped structure is shown. Note that FIG.
2 also shows a cross-sectional view of the semiconductor layer structure formed by each process on the right side of each process.
A layered structure (Overgrowth Layers) including a channel layer and a layer formed thereon is also shown.
【０００９】図１のプロセスフローによって作製される
伝導チャネルの形成の様子について詳しく説明する。The state of formation of the conduction channel produced by the process flow of FIG. 1 will be described in detail.
【００１０】まず初めに、分子線エピタキシャル成長
（ＭＢＥ）装置において、半絶縁性（Ｓ．Ｉ．）ＧａＡ
ｓ基板２６上にアンドープＧａＡｓ層２５を 800nm の
厚さに成長する（プロセス１１）。この際の真空度はお
よそ 1× 10-10Torr である。First, in a molecular beam epitaxial growth (MBE) apparatus, a semi-insulating (SI) GaA is used.
An undoped GaAs layer 25 is grown to a thickness of 800 nm on the s substrate 26 (process 11). The vacuum degree at this time is about 1 × 10 -10 Torr.
【００１１】次に一旦成長を中断して（Growth Interru
ption）、集束イオンビーム（ＦＩＢ）装置内にサンプ
ルを移動する（Transfer）。この際の真空度はおよそ 2
×10-9Torr である。Next, the growth is suspended (Growth Interru
ption), and transfer (Transfer) the sample into a focused ion beam (FIB) device. The vacuum degree at this time is about 2
× 10 -9 Torr.
【００１２】次にＦＩＢ装置で、Ｂｅ集束イオンビーム
注入（注入エネルギー：69keV、ドーズ：6.5×1013c
m-2）を選択された複数の部位に選択的に行う（プロセ
ス１２）。ここで注入イオンは注入イオン残存領域２７
に留まることになる。この際の真空度はおよそ 7×10
-10 Torr である。Next, with a FIB apparatus, Be focused ion beam implantation (implantation energy: 69 keV, dose: 6.5 × 10 13 c)
m -2 ) is selectively performed on a plurality of selected sites (process 12). Here, the implanted ions are the implanted ion remaining region 27.
Will remain. The vacuum degree at this time is about 7 × 10
-10 Torr.
【００１３】次に再びＭＢＥ装置内にサンプルを移動す
る（Transfer）。この際の真空度はおよそ 2×10-9Torr
である。Next, the sample is transferred again into the MBE device (Transfer). The vacuum degree at this time is about 2 × 10 -9 Torr
Is.
【００１４】そして最後にＭＢＥ装置内で、アンドープ
ＧａＡｓ層２４を厚さ 100nm、アンドープＡｌＧａＡｓ
層２３を厚さ 20nm、ｎ形ＡｌＧａＡｓ層２２を厚さ 80
nm、ｎ形ＧａＡｓ層２１を厚さ 20nm、順次再成長する
（プロセス１３）。この際の真空度はおよそ 1× 10-10
Torr である。この再成長プロセス１３によって、注入
イオン残存領域２７上には空乏化領域２８が形成され、
この空乏化領域２８が変調ドープ構造の２次元電子ガス
を狭窄する結果、移動度低下の少ない、高品質な半導体
伝導チャネル２９の形成が確認された。Finally, in the MBE apparatus, an undoped GaAs layer 24 having a thickness of 100 nm and undoped AlGaAs is formed.
The layer 23 is 20 nm thick and the n-type AlGaAs layer 22 is 80 nm thick.
The n-type GaAs layer 21 having a thickness of 20 nm is successively regrown (process 13). The degree of vacuum at this time is approximately 1 × 10 -10
It's Torr. By this regrowth process 13, a depletion region 28 is formed on the implanted ion remaining region 27,
As a result of the depletion region 28 confining the two-dimensional electron gas of the modulation-doped structure, it was confirmed that a high-quality semiconductor conduction channel 29 with less mobility decrease was formed.
【００１５】上記方法により形成したチャネルはチャネ
ル境界近傍での劣化が極めて少ないため、量子細線、量
子箱の形成には特に有用であり、図３あるいは図４に示
すように、量子細線又は量子箱の２次元面内あるいは３
次元空間内の配列を形成することもできる。Since the channel formed by the above method has very little deterioration in the vicinity of the channel boundary, it is particularly useful for forming quantum wires and quantum boxes. As shown in FIG. 3 or 4, quantum wires or quantum boxes are used. 2D plane or 3
It is also possible to form an array in dimensional space.
【００１６】すなわち、本実施の形態において、集束イ
オンビーム注入位置を変更することにより、図３に示し
たような、伝導チャネルの２次元面内配列を作製するこ
とが可能であり、さらに、プロセス１１において基板２
６に層２１、２２、２３に相当する層を順次成長してか
ら層２４を成長することによって、図４に示したよう
な、伝導チャネルの３次元空間内配列を作製することも
可能である。That is, in the present embodiment, by changing the focused ion beam implantation position, it is possible to fabricate the two-dimensional in-plane array of the conduction channels as shown in FIG. Substrate 2 at 11
It is also possible to fabricate a three-dimensional spatial array of conduction channels as shown in FIG. 4 by sequentially growing layers corresponding to layers 21, 22, and 23 in 6 and then growing layer 24. .
【００１７】さらに、本実施の形態においては、変調ド
ープ構造として、ＧａＡｓ/ＡｌＧａＡｓ系について述
べたが、本発明は、これに限定されることなく、他の量
子井戸からなる同様な構造、例えばＩｎＧａＡｓＰ/Ｉ
ｎＰ系、ＩｎＧａＡｓ/ＩｎＡｌＡｓ系等についても実
施可能である。また、本実施の形態における層厚につい
ても、さらに最適化条件が見つかれば、変更しても構わ
ない。Further, although the GaAs / AlGaAs system is described as the modulation doping structure in the present embodiment, the present invention is not limited to this, and a similar structure including other quantum wells, for example, InGaAsP. / I
It is also possible to use nP type, InGaAs / InAlAs type and the like. Further, the layer thickness in the present embodiment may be changed if further optimization conditions are found.
【００１８】注入イオン種は、Ｂｅ、Ｇａ等のイオン注
入により空乏化領域を形成するものであれば、Ｂｅに限
定されるものではない。また、エネルギー、ドーズは本
実施の形態に限定されず、最適化することができる。The implanted ion species is not limited to Be as long as it forms a depletion region by ion implantation of Be, Ga or the like. Further, the energy and dose are not limited to those in this embodiment and can be optimized.
【００１９】本実施の形態の応用として、本実施の形態
のプロセスフローを複数回繰り返すことによって多層の
チャネル層を有する半導体デバイスを製造することがで
きる。すなわち、シングルヘテロ構造からダブルヘテロ
構造、さらにはマルチヘテロ構造に変更することによっ
て、空間的な高品質チャネルを複数個組み合わせること
も可能である。As an application of this embodiment, a semiconductor device having a multi-layer channel layer can be manufactured by repeating the process flow of this embodiment a plurality of times. That is, it is possible to combine a plurality of spatially high quality channels by changing from a single hetero structure to a double hetero structure, and further to a multi hetero structure.
【００２０】[0020]
【発明の効果】以上述べてきたように、本発明によれ
ば、結晶成長を少なくとも２回に分けて行い、１回目の
結晶成長と２回目の結晶成長との間で集束イオンビーム
注入を行うので、２回目の結晶成長によって形成される
チャネル層には注入イオンの侵入が無く、イオン注入部
上方に形成される空乏化領域を用いてチャネルを狭窄し
て、注入イオンの侵入の無い、高品質な半導体伝導チャ
ネルを形成できる。これによって、従来、結晶成長終了
後に上方からイオンビーム注入する場合におけるサンプ
ルパラメータ劣化要因となる、注入イオンのチャネル内
侵入の間題を解決し、空乏化領域のみによって狭窄され
る高品質な半導体伝導チャネルを提供できる。As described above, according to the present invention, the crystal growth is performed at least twice, and the focused ion beam implantation is performed between the first crystal growth and the second crystal growth. Therefore, there is no intrusion of implanted ions in the channel layer formed by the second crystal growth, and the channel is confined by using the depletion region formed above the ion-implanted portion to prevent intrusion of implanted ions. A quality semiconductor conduction channel can be formed. This has solved the problem of the penetration of implanted ions into the channel, which is a factor that deteriorates the sample parameters when implanting an ion beam from above after the end of crystal growth, and allows high-quality semiconductor conduction confined only by the depletion region. Can provide channels.
【００２１】すなわち、本発明の実施によって、高品質
なチャネルを有する高速電子デバイス、量子効果応用デ
バイス等の半導体デバイスを製造することが可能とな
る。That is, by carrying out the present invention, it is possible to manufacture a semiconductor device such as a high-speed electronic device having a high-quality channel and a quantum effect application device.
【図１】本発明の実施の形態を説明するプロセスフロー
図である。FIG. 1 is a process flow diagram illustrating an embodiment of the present invention.
【図２】本発明の実施によって形成した伝導チャネルの
基本構造を示す断面図である。FIG. 2 is a cross-sectional view showing the basic structure of a conduction channel formed by implementing the present invention.
【図３】本発明の実施によって形成した伝導チャネルの
２次元面内の配列を示す断面図である。FIG. 3 is a cross-sectional view showing a two-dimensional array of conduction channels formed by implementing the present invention.
【図４】本発明の実施によって形成した伝導チャネルの
３次元空間内の配列を示す断面図である。FIG. 4 is a cross-sectional view showing an arrangement in a three-dimensional space of conduction channels formed by implementing the present invention.
１１…ＧａＡｓ基板２６上にアンドープＧａＡｓ層２５
を成長するプロセス、１２…集束イオンビーム注入を行
うプロセス、１３…アンドープＧａＡｓ層２４、アンド
ープＡｌＧａＡｓ層２３、ｎ形ＡｌＧａＡｓ層２２、ｎ
形ＧａＡｓ層２１を順次成長するプロセス、２１…ｎ形
ＧａＡｓ層、２２…ｎ形ＡｌＧａＡｓ層、２３…アンド
ープＡｌＧａＡｓ層、２４…アンドープＧａＡｓ層、２
５…アンドープＧａＡｓ層（ただし、図４においては層
２１、２２、２３の積層構造相当する積層構造）、２６
…ＧａＡｓ基板、２７…注入イオン残存領域、２８…領
域２７上に形成される空乏化領域、２９…空乏化領域２
８によって狭窄された伝導チャネル。11 ... Undoped GaAs layer 25 on GaAs substrate 26
, 12 ... Process of performing focused ion beam implantation, 13 ... Undoped GaAs layer 24, Undoped AlGaAs layer 23, n-type AlGaAs layer 22, n
Process for sequentially growing the n-type GaAs layer 21, 21 ... N-type GaAs layer, 22 ... N-type AlGaAs layer, 23 ... Undoped AlGaAs layer, 24 ... Undoped GaAs layer, 2
5 ... Undoped GaAs layer (however, laminated structure corresponding to laminated structure of layers 21, 22, 23 in FIG. 4), 26
... GaAs substrate, 27 ... Implanted ion remaining region, 28 ... Depleted region formed on region 27, 29 ... Depleted region 2
Conduction channel narrowed by 8.
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/338 H01L 29/778 H01L 29/812 Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 21/338 H01L 29/778 H01L 29/812
Claims (4)
導体デバイスの製造方法において、 該半導体基板上に第１の半導体層を形成し、次に一旦成長を中断して、 該第１の半導体層の選択された複数の部位にイオンを注
入した後、成長を再開し、 該第１の半導体層上に２次元電子ガスを
有する層となる第２の半導体層をエピタキシャル成長で
形成することにより、該第２の半導体層中の該２次元電子ガスをイオン注入部
上方に形成される空乏化領域を用いて狭窄することによ
って 該伝導チャネルを形成することを特徴とする半導体
デバイスの製造方法。1. A method of manufacturing a semiconductor device in which a conduction channel is formed on a semiconductor substrate, wherein a first semiconductor layer is formed on the semiconductor substrate, and then growth is once interrupted to form the first semiconductor layer. after the injected selected to multiple sites ions to resume growth, the second semiconductor layer becomes a layer having a two-dimensional electron gas <br/> epitaxially grown on the first semiconductor layer This allows the two-dimensional electron gas in the second semiconductor layer to be ion-implanted.
By narrowing with the depletion region formed above
A method of manufacturing a semiconductor device, comprising forming the conduction channel.
において、 前記伝導チャネルが量子細線又は量子箱であることを特
徴とする半導体デバイスの製造方法。2. The method for manufacturing a semiconductor device according to claim 1, wherein the conduction channel is a quantum wire or a quantum box.
において、 前記伝導チャネルが２次元面内又は３次元空間内に配列
している量子細線又は量子箱であることを特徴とする半
導体デバイスの製造方法。3. The method of manufacturing a semiconductor device according to claim 1, wherein the conduction channel is a quantum wire or a quantum box arranged in a two-dimensional plane or a three-dimensional space. Production method.
の製造方法を複数回繰り返すことにより、多層の前記伝
導チャネルを形成することを特徴とする半導体デバイス
の製造方法。4. A method of manufacturing a semiconductor device, characterized in that the conductive channel is formed in multiple layers by repeating the method of manufacturing a semiconductor device according to claim 1, 2 or 3 a plurality of times.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36460398A JP3450731B2 (en) | 1998-12-22 | 1998-12-22 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36460398A JP3450731B2 (en) | 1998-12-22 | 1998-12-22 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000188390A JP2000188390A (en) | 2000-07-04 |
| JP3450731B2 true JP3450731B2 (en) | 2003-09-29 |
Family
ID=18482224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36460398A Expired - Fee Related JP3450731B2 (en) | 1998-12-22 | 1998-12-22 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3450731B2 (en) |
-
1998
- 1998-12-22 JP JP36460398A patent/JP3450731B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000188390A (en) | 2000-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2547919B2 (en) | Method for manufacturing compound semiconductor quantum device and product by the method | |
| JPH03278473A (en) | Semiconductor device | |
| JPS6310517A (en) | Manufacture of semiconductor construction | |
| US5532184A (en) | Method of fabricating a semiconductor device using quantum dots or wires | |
| US4785340A (en) | Semiconductor device having doping multilayer structure | |
| JPH07326730A (en) | Semiconductor device, unit electronic device and manufacturing method thereof | |
| JP3450731B2 (en) | Method for manufacturing semiconductor device | |
| JPH0684959A (en) | High electron mobility field effect semiconductor device | |
| JP2762800B2 (en) | Manufacturing method of quantum wire structure | |
| JPH01238176A (en) | Compound semiconductor field-effect transistor and manufacture thereof | |
| JPH0243742A (en) | Manufacture of compound semiconductor device | |
| JPS63232374A (en) | Semiconductor device | |
| JP2803555B2 (en) | Fabrication method of ultra-fine tunnel barrier | |
| CN111092121B (en) | Semiconductor device and method of forming the same | |
| JPH05102198A (en) | Pseudo-one-dimensional field-effect transistor and its manufacture | |
| JPH04369843A (en) | Semiconductor device and manufacture thereof | |
| JPH03159135A (en) | Semiconductor device and its manufacture | |
| JPS63229763A (en) | Semiconductor device | |
| JPH09246185A (en) | Grown crystal substrate and semiconductor device using the substrate and manufacture thereof | |
| JPH05175123A (en) | Manufacture of semiconductor device | |
| JPH04237116A (en) | Manufacture of quantum fine line structure | |
| JPH04144244A (en) | High electron mobility transistor and its manufacture | |
| JPH07118560B2 (en) | Semiconductor structure and manufacturing method thereof | |
| JPH02237110A (en) | Manufacture of quantum thin line | |
| JPS63204660A (en) | Semiconductor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |