JP3449812B2 - 制御用電子装置 - Google Patents
制御用電子装置Info
- Publication number
- JP3449812B2 JP3449812B2 JP33620994A JP33620994A JP3449812B2 JP 3449812 B2 JP3449812 B2 JP 3449812B2 JP 33620994 A JP33620994 A JP 33620994A JP 33620994 A JP33620994 A JP 33620994A JP 3449812 B2 JP3449812 B2 JP 3449812B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- storage means
- address
- patch
- debug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Microcomputers (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、制御プログラムを内蔵
した制御用電子装置に関し、特に、制御プログラムのデ
バッグを容易に行うことができるように構成された制御
用電子装置を提供するものである。
した制御用電子装置に関し、特に、制御プログラムのデ
バッグを容易に行うことができるように構成された制御
用電子装置を提供するものである。
【０００２】
【従来の技術】一般に、制御対象となる機器にマイコン
等の制御用電子装置を搭載して制御を行う場合、この電
子装置の制御プログラムを開発するに際しては、ハード
ウェアを含めたデバッグを行う必要がある。このような
ハードウェアを含めたデバッグを可能にする方法として
は、従来からＩｎ−Ｃｉｒｃｕｉｔ Ｅｍｕｌａｔｏｒ
（以下、ＩＣＥという）或るいはロジックアナライザー
等が使用されているが、通常、ＩＣＥを使用してデバッ
グを行う場合には、電子装置内のＣＰＵを取り除いてＩ
ＣＥと接続可能な評価用チップを作製し、目的の制御対
象である機器にこの評価用チップを搭載した状態でＩＣ
Ｅと接続して、アプリケーションプログラムの一時実行
停止、メモリの参照／設定、或るいは逆アセンブル等の
デバッグのための処理を実行するようにしている。
等の制御用電子装置を搭載して制御を行う場合、この電
子装置の制御プログラムを開発するに際しては、ハード
ウェアを含めたデバッグを行う必要がある。このような
ハードウェアを含めたデバッグを可能にする方法として
は、従来からＩｎ−Ｃｉｒｃｕｉｔ Ｅｍｕｌａｔｏｒ
（以下、ＩＣＥという）或るいはロジックアナライザー
等が使用されているが、通常、ＩＣＥを使用してデバッ
グを行う場合には、電子装置内のＣＰＵを取り除いてＩ
ＣＥと接続可能な評価用チップを作製し、目的の制御対
象である機器にこの評価用チップを搭載した状態でＩＣ
Ｅと接続して、アプリケーションプログラムの一時実行
停止、メモリの参照／設定、或るいは逆アセンブル等の
デバッグのための処理を実行するようにしている。
【０００３】
【発明が解決しようとする課題】上述したように、従
来、ＩＣＥを用いてハードウェアを含めたデバッグを行
うには特別に評価用チップを作製しなければならないと
いう問題があり、既にマイコン等の制御用電子装置が組
み込まれてしまった制御対象機器については、制御用電
子装置を取り外して評価用チップ等に交換しなければＩ
ＣＥを用いたデバッグを行うことができなかった。
来、ＩＣＥを用いてハードウェアを含めたデバッグを行
うには特別に評価用チップを作製しなければならないと
いう問題があり、既にマイコン等の制御用電子装置が組
み込まれてしまった制御対象機器については、制御用電
子装置を取り外して評価用チップ等に交換しなければＩ
ＣＥを用いたデバッグを行うことができなかった。
【０００４】通常、ＩＣＥを使用してメモリの参照／設
定等の操作を行う際にはプログラムのエミュレーション
を一時停止状態にしなければならないが、制御機器によ
ってはエミュレーションを一時停止することによって不
具合を生ずるものもあり、このようなものにおいては容
易にプログラムの実行を一時停止できないため、デバッ
グ処理を進めるうえで不都合なこともあった。
定等の操作を行う際にはプログラムのエミュレーション
を一時停止状態にしなければならないが、制御機器によ
ってはエミュレーションを一時停止することによって不
具合を生ずるものもあり、このようなものにおいては容
易にプログラムの実行を一時停止できないため、デバッ
グ処理を進めるうえで不都合なこともあった。
【０００５】
【課題を解決するための手段】本発明は、中央処理手段
と、アプリケーションプログラム並びにデバッグ処理を
実行するためのデバッグ用プログラムが格納された固定
記憶手段と、オペレーターによって選択された所定アド
レスが格納される第１記憶手段と、第２記憶手段と、前
記中央処理手段の実行アドレスと前記第１記憶手段に格
納された所定アドレスとを比較する比較器と、該比較器
の比較出力が入力される切換回路とを備え、バグ等の存
在により前記固定記憶手段内に格納されたアプリケーシ
ョンプログラムにパッチ修正を行いたい部分があるとき
は、このパッチ修正部分の先頭アドレスを前記第１記憶
手段に格納すると共に、このパッチ修正部分に代わって
実行すべき装置内の所定箇所に記憶されたパッチ修正プ
ログラムを実行するパッチ修正動作を開始させるための
パッチ開始用データを前記第２記憶手段に格納して、前
記実行アドレスが前記修正アドレスに一致すると前記比
較器の一致出力に基づいて前記中央処理手段のアクセス
を前記固定記憶手段から前記第２記憶手段へ切り換えて
前記パッチ修正プログラムを実行する制御用電子装置で
あって、デバッグを行う際には外部のホストコンピュー
タからブレイク要求を受け付けると、前記デバッグ用プ
ログラムを実行させてブレイクアドレスを前記第１記憶
手段へ格納すると共に、前記第２記憶手段にデバッグ処
理を開始させるためのデバッグ開始用データを格納し
て、ブレイク解除フラグをＯＦＦにし、前記切換回路
が、前記実行アドレスが前記ブレイクアドレスに一致し
たことを示す比較器の一致出力に基づいて、前記中央処
理手段のアクセスを前記固定記憶手段から前記第２記憶
手段へ切り換えてアプリケーションプログラムをブレイ
ク状態にしてデバッグ処理を行い、前記ホストコンピュ
ータから再開指令が出されたときに再開プログラムを割
り込みプログラムとして実行させ、前記ブレイク解除フ
ラグの値を反転してアプリケーションプログラムの実行
を再開することを特徴とする。
と、アプリケーションプログラム並びにデバッグ処理を
実行するためのデバッグ用プログラムが格納された固定
記憶手段と、オペレーターによって選択された所定アド
レスが格納される第１記憶手段と、第２記憶手段と、前
記中央処理手段の実行アドレスと前記第１記憶手段に格
納された所定アドレスとを比較する比較器と、該比較器
の比較出力が入力される切換回路とを備え、バグ等の存
在により前記固定記憶手段内に格納されたアプリケーシ
ョンプログラムにパッチ修正を行いたい部分があるとき
は、このパッチ修正部分の先頭アドレスを前記第１記憶
手段に格納すると共に、このパッチ修正部分に代わって
実行すべき装置内の所定箇所に記憶されたパッチ修正プ
ログラムを実行するパッチ修正動作を開始させるための
パッチ開始用データを前記第２記憶手段に格納して、前
記実行アドレスが前記修正アドレスに一致すると前記比
較器の一致出力に基づいて前記中央処理手段のアクセス
を前記固定記憶手段から前記第２記憶手段へ切り換えて
前記パッチ修正プログラムを実行する制御用電子装置で
あって、デバッグを行う際には外部のホストコンピュー
タからブレイク要求を受け付けると、前記デバッグ用プ
ログラムを実行させてブレイクアドレスを前記第１記憶
手段へ格納すると共に、前記第２記憶手段にデバッグ処
理を開始させるためのデバッグ開始用データを格納し
て、ブレイク解除フラグをＯＦＦにし、前記切換回路
が、前記実行アドレスが前記ブレイクアドレスに一致し
たことを示す比較器の一致出力に基づいて、前記中央処
理手段のアクセスを前記固定記憶手段から前記第２記憶
手段へ切り換えてアプリケーションプログラムをブレイ
ク状態にしてデバッグ処理を行い、前記ホストコンピュ
ータから再開指令が出されたときに再開プログラムを割
り込みプログラムとして実行させ、前記ブレイク解除フ
ラグの値を反転してアプリケーションプログラムの実行
を再開することを特徴とする。
【０００６】ここで、前記デバッグ開始用データは、デ
バッグ用プログラムへのジャンプ命令とするのが好適で
ある。
バッグ用プログラムへのジャンプ命令とするのが好適で
ある。
【０００７】
【作用】制御用電子装置に組み込まれたアプリケーショ
ンプログラムをデバッグするための処理が、制御用電子
装置自身によって行われる。デバッグ処理を行うに際し
ての開始アドレスは、オペレーターが随意指定可能であ
る。デバッグ処理動作中においても、制御用電子装置が
割り込み処理を受け付けることが出来る。
ンプログラムをデバッグするための処理が、制御用電子
装置自身によって行われる。デバッグ処理を行うに際し
ての開始アドレスは、オペレーターが随意指定可能であ
る。デバッグ処理動作中においても、制御用電子装置が
割り込み処理を受け付けることが出来る。
【０００８】
【実施例】現在、制御用電子装置としては、様々なマイ
コンが使用されているが、その中で、既に公知であるパ
ッチ修正の可能な１チップマイコンに本発明を適用した
場合の実施例について説明する。
コンが使用されているが、その中で、既に公知であるパ
ッチ修正の可能な１チップマイコンに本発明を適用した
場合の実施例について説明する。
【０００９】かかる１チップマイコンの一構成例を図１
に示す。最初にこのマイコンにおけるパッチ修正につい
て以下に簡単に説明する。なお、このようなマイコンに
おけるパッチ修正動作の詳細は、例えば、特開平６−２
２２９１７号公報に記載されている。
に示す。最初にこのマイコンにおけるパッチ修正につい
て以下に簡単に説明する。なお、このようなマイコンに
おけるパッチ修正動作の詳細は、例えば、特開平６−２
２２９１７号公報に記載されている。
【００１０】図１の構成において、バグ等の存在により
ＲＯＭ５内に格納されたアプリケーションプログラムに
パッチ修正を行いたい部分があるときは、このパッチ修
正部分の先頭アドレスを修正アドレスレジスタ２へ格納
すると共に、このパッチ修正部分に代わって実行すべき
パッチ修正プログラムをＲＡＭ６に格納しておく。ま
た、ＣＰＵ１におけるプログラム実行をアプリケーショ
ンプログラムからパッチ修正プログラムへ切り換える際
に必要となる種々の前処理を行うための前処理プログラ
ムをＲＯＭ５内の特定のエリアに格納しておき、更に、
修正データレジスタ４にはＣＰＵの動作をパッチ修正動
作へ移行させるためのテーブルコール命令を格納してお
く。
ＲＯＭ５内に格納されたアプリケーションプログラムに
パッチ修正を行いたい部分があるときは、このパッチ修
正部分の先頭アドレスを修正アドレスレジスタ２へ格納
すると共に、このパッチ修正部分に代わって実行すべき
パッチ修正プログラムをＲＡＭ６に格納しておく。ま
た、ＣＰＵ１におけるプログラム実行をアプリケーショ
ンプログラムからパッチ修正プログラムへ切り換える際
に必要となる種々の前処理を行うための前処理プログラ
ムをＲＯＭ５内の特定のエリアに格納しておき、更に、
修正データレジスタ４にはＣＰＵの動作をパッチ修正動
作へ移行させるためのテーブルコール命令を格納してお
く。
【００１１】このマイコンによる制御動作において、以
上のレジスタ２、４、及びＲＡＭ６、ＲＯＭ５に格納さ
れたパッチ修正用のデータに基づいてパッチ修正を実行
させる場合は、制御フラグラッチ３に予め値「１」のフ
ラグを格納しておく。
上のレジスタ２、４、及びＲＡＭ６、ＲＯＭ５に格納さ
れたパッチ修正用のデータに基づいてパッチ修正を実行
させる場合は、制御フラグラッチ３に予め値「１」のフ
ラグを格納しておく。
【００１２】以上のように構成されたマイコンにおける
パッチ修正は、次のように行われる。即ち、ＣＰＵ１に
よるアプリケーションプログラムの実行が進行してその
実行アドレスが修正アドレスに一致すると、比較器７の
出力が値「１」となってアンドゲート８の出力信号がア
クティブ（値「１」）となり、この信号が修正データレ
ジスタ４へ供給されると共に、ＲＯＭ５へはその反転さ
れたインアクティブの信号が供給される。これにより、
ＣＰＵ１は、ＲＯＭ５内のアプリケーションプログラム
のコマンドに代え修正データレジスタ内のテーブルコー
ル命令を受け付けることとなる。このテープルコール命
令によって前記の前処理プログラムの先頭アドレスがコ
ールされるため、この前処理プログラムの実行が開始さ
れ、その後、ＲＡＭ６内のパッチ修正プログラムへ移行
してこのプログラムの実行を終了すると、ＲＯＭ５のア
プリケーションプログラムのパッチ修正部分の次のアド
レスへ戻る動作を行う。
パッチ修正は、次のように行われる。即ち、ＣＰＵ１に
よるアプリケーションプログラムの実行が進行してその
実行アドレスが修正アドレスに一致すると、比較器７の
出力が値「１」となってアンドゲート８の出力信号がア
クティブ（値「１」）となり、この信号が修正データレ
ジスタ４へ供給されると共に、ＲＯＭ５へはその反転さ
れたインアクティブの信号が供給される。これにより、
ＣＰＵ１は、ＲＯＭ５内のアプリケーションプログラム
のコマンドに代え修正データレジスタ内のテーブルコー
ル命令を受け付けることとなる。このテープルコール命
令によって前記の前処理プログラムの先頭アドレスがコ
ールされるため、この前処理プログラムの実行が開始さ
れ、その後、ＲＡＭ６内のパッチ修正プログラムへ移行
してこのプログラムの実行を終了すると、ＲＯＭ５のア
プリケーションプログラムのパッチ修正部分の次のアド
レスへ戻る動作を行う。
【００１３】図１に示されるマイコンにおいては、以上
のようにしてパッチ修正が実行されるが、本実施例は、
このマイコンにおいて、デバッグを行うために必要な様
々な動作、例えば、アプリケーションプログラムの実行
を所望のアドレスで中断させたり、この中断したアドレ
スからアプリケーションプログラムの実行を再開させた
り、或るいは、レジスタ及びメモリの参照／設定等を実
行させる等の動作を実行するためのプログラム（以下、
デバッグモニタという）を予めアプリケーションプログ
ラムと共にマイコン内に組み込んでおくことにより、Ｉ
ＣＥを用いることなくデバッグ処理が行えるようにした
ものである。
のようにしてパッチ修正が実行されるが、本実施例は、
このマイコンにおいて、デバッグを行うために必要な様
々な動作、例えば、アプリケーションプログラムの実行
を所望のアドレスで中断させたり、この中断したアドレ
スからアプリケーションプログラムの実行を再開させた
り、或るいは、レジスタ及びメモリの参照／設定等を実
行させる等の動作を実行するためのプログラム（以下、
デバッグモニタという）を予めアプリケーションプログ
ラムと共にマイコン内に組み込んでおくことにより、Ｉ
ＣＥを用いることなくデバッグ処理が行えるようにした
ものである。
【００１４】これらのデバッグモニタを実行させるため
の指令は、外部のホストコンピュータからシリアル若し
くはパラレルの通信路を用いてマイコンへ与えるように
構成する。この通信路は、デバッグモニタ占有、或るい
はアプリケーションプログラムとの分割使用のいずれの
形態にしてもよい。次に、デバッグモニタの例として、
アプリケーションプログラムの実行の中断（ブレイク）
及び再開を行わせるためのプログラムを、図２及び図３
を参照して説明する。
の指令は、外部のホストコンピュータからシリアル若し
くはパラレルの通信路を用いてマイコンへ与えるように
構成する。この通信路は、デバッグモニタ占有、或るい
はアプリケーションプログラムとの分割使用のいずれの
形態にしてもよい。次に、デバッグモニタの例として、
アプリケーションプログラムの実行の中断（ブレイク）
及び再開を行わせるためのプログラムを、図２及び図３
を参照して説明する。
【００１５】図２は、アプリケーションプログラムの実
行を中断するためのプログラムを示し、マイコンは、ホ
スト側からブレイクアドレスデータを含むブレイク要求
を受け付けると、この図の〔１〕に示されるプログラム
の実行を開始し、そのステップＳ２及びステップＳ３に
おいて中断動作の実行に必要なデータを修正アドレスレ
ジスタ及び修正データレジスタ等に格納した後、もとの
アプリケーションプログラムに戻る。そして、アプリケ
ーションプログラムの実行が進行してその実行アドレス
がブレイクアドレスに一致するとブレイク用テーブルコ
ール命令によってコールされるアドレスへジャンプす
る。一方、このコールされたアドレス以降には、この図
の〔２〕に示されるプログラムが書き込まれているの
で、ＣＰＵは、このプログラムのステップＳ４を実行し
て退避処理を行った後、ブレイク解除フラグがＯＮとな
るまでステップＳ５のループを繰り返して中断状態とな
る。
行を中断するためのプログラムを示し、マイコンは、ホ
スト側からブレイクアドレスデータを含むブレイク要求
を受け付けると、この図の〔１〕に示されるプログラム
の実行を開始し、そのステップＳ２及びステップＳ３に
おいて中断動作の実行に必要なデータを修正アドレスレ
ジスタ及び修正データレジスタ等に格納した後、もとの
アプリケーションプログラムに戻る。そして、アプリケ
ーションプログラムの実行が進行してその実行アドレス
がブレイクアドレスに一致するとブレイク用テーブルコ
ール命令によってコールされるアドレスへジャンプす
る。一方、このコールされたアドレス以降には、この図
の〔２〕に示されるプログラムが書き込まれているの
で、ＣＰＵは、このプログラムのステップＳ４を実行し
て退避処理を行った後、ブレイク解除フラグがＯＮとな
るまでステップＳ５のループを繰り返して中断状態とな
る。
【００１６】ここで、ブレイク解除フラグは、ホスト側
から再開指令が出されたときのみＯＮにされ、この再開
指令に基づいて実行されるプログラムは図３に示すとお
りである。即ち、再開指令が出されたときには、このプ
ログラムの実行により制御フラグ及びブレイク解除フラ
グの値を反転した後、図２の〔２〕のステップＳ５へ戻
り、更にステップＳ６でＣＰＵの状態をブレイク直前の
状態に戻してからブレイクアドレスへジャンプし、アプ
リケーションプログラムの実行を再開する。なお、以上
の図２及び図３に示される各プログラムは、いずれもＲ
ＯＭ５内に格納しておくことができる。また、これらの
中断／再開動作では、ＰＳＷ及びレジスタの値の退避・
復帰処理が行われるので、アプリケーションプログラム
の再開に際して中断による影響を受けることもない。
から再開指令が出されたときのみＯＮにされ、この再開
指令に基づいて実行されるプログラムは図３に示すとお
りである。即ち、再開指令が出されたときには、このプ
ログラムの実行により制御フラグ及びブレイク解除フラ
グの値を反転した後、図２の〔２〕のステップＳ５へ戻
り、更にステップＳ６でＣＰＵの状態をブレイク直前の
状態に戻してからブレイクアドレスへジャンプし、アプ
リケーションプログラムの実行を再開する。なお、以上
の図２及び図３に示される各プログラムは、いずれもＲ
ＯＭ５内に格納しておくことができる。また、これらの
中断／再開動作では、ＰＳＷ及びレジスタの値の退避・
復帰処理が行われるので、アプリケーションプログラム
の再開に際して中断による影響を受けることもない。
【００１７】以上に説明したように、ＣＰＵによるプロ
グラム実行をホスト側からの指令に応じてアプリケーシ
ョンプログラム、中断プログラム、及び再開プログラム
の間で相互に切り換えるようにするためには、アプリケ
ーションプログラム、図２の〔１〕及び〔２〕からなる
中断プログラム、及び図３の再開プログラムを、それぞ
れ１つのタスクとして異なる優先度を付与し、ホスト側
からの指令に応じてこれらのタスクを切り換えて実行す
るマルチタスク方式のＯＳ（Ｏｐｅｒａｔｉｏｎ Ｓｙ
ｓｔｅｍ）を採用すれば簡単に実現できる。また、ＯＳ
を使用しなかったマイコンの場合には、例えば、アプリ
ケーションプログラムの中に図２の〔１〕のプログラム
を挿入しておき、中断指令を受け付けたときこの挿入さ
れたプログラムのステップＳ２を実行させることによ
り、アプリケーションプログラム上のブレイクアドレス
で図２の〔２〕のプログラムへ移行させるようにし、か
つ、図３の再開プログラムを割り込みプログラムとして
実行させることにより実現が可能である。
グラム実行をホスト側からの指令に応じてアプリケーシ
ョンプログラム、中断プログラム、及び再開プログラム
の間で相互に切り換えるようにするためには、アプリケ
ーションプログラム、図２の〔１〕及び〔２〕からなる
中断プログラム、及び図３の再開プログラムを、それぞ
れ１つのタスクとして異なる優先度を付与し、ホスト側
からの指令に応じてこれらのタスクを切り換えて実行す
るマルチタスク方式のＯＳ（Ｏｐｅｒａｔｉｏｎ Ｓｙ
ｓｔｅｍ）を採用すれば簡単に実現できる。また、ＯＳ
を使用しなかったマイコンの場合には、例えば、アプリ
ケーションプログラムの中に図２の〔１〕のプログラム
を挿入しておき、中断指令を受け付けたときこの挿入さ
れたプログラムのステップＳ２を実行させることによ
り、アプリケーションプログラム上のブレイクアドレス
で図２の〔２〕のプログラムへ移行させるようにし、か
つ、図３の再開プログラムを割り込みプログラムとして
実行させることにより実現が可能である。
【００１８】なお、図１に示される構成では、２〜４及
び７〜９からなる構成部分をパッチ修正とデバッグ処理
とで共用しているため、パッチ修正に関するプログラム
についてのデバッグ処理を行うことはできないが、上記
の２〜４及び７〜９と同じ構成部分をもう１組マイコン
内に組み込んでおき、それぞれの組をパッチ修正専用及
びデバッグ処理専用として使用すれば、パッチ修正に関
するプログラムについてもデバッグ処理を行うことが可
能である。
び７〜９からなる構成部分をパッチ修正とデバッグ処理
とで共用しているため、パッチ修正に関するプログラム
についてのデバッグ処理を行うことはできないが、上記
の２〜４及び７〜９と同じ構成部分をもう１組マイコン
内に組み込んでおき、それぞれの組をパッチ修正専用及
びデバッグ処理専用として使用すれば、パッチ修正に関
するプログラムについてもデバッグ処理を行うことが可
能である。
【００１９】以上に説明した実施例では、修正データレ
ジスタに格納されたテーブルコール命令を使用して中断
のためのプログラムへジャンプするようにしているが、
これに代え、中断指令を受け付けたときは修正データレ
ジスタに中断動作のためのジャンプ命令を書き込むよう
に構成し、かつ、このジャンプ命令のジャンプ先アドレ
スが、テーブルコール命令用のテーブルが設けられてい
るメモリとは異なる特定のレジスタに格納されているも
のとして定義されたマイコンを使用することもできる。
ジスタに格納されたテーブルコール命令を使用して中断
のためのプログラムへジャンプするようにしているが、
これに代え、中断指令を受け付けたときは修正データレ
ジスタに中断動作のためのジャンプ命令を書き込むよう
に構成し、かつ、このジャンプ命令のジャンプ先アドレ
スが、テーブルコール命令用のテーブルが設けられてい
るメモリとは異なる特定のレジスタに格納されているも
のとして定義されたマイコンを使用することもできる。
【００２０】このようなマイコンの構成を図４に示す。
この図の構成において、レジスタ１２は、中断動作のた
めのジャンプ先のアドレスが格納される可変ジャンプ先
アドレスレジスタであり、ホスト側から中断指令が入力
されると図２の〔１〕のプログラムに代えて図５に示さ
れるプログラムが実行される。そして、このプログラム
のステップＳ２１においてジャンプ先アドレスがレジス
タ１２に書き込まれる。なお、このジャンプ先のアドレ
ス以降には、図２の〔２〕と同じプログラムが格納され
ており、また、再開動作も図３と同じプログラムに従っ
て実行される。
この図の構成において、レジスタ１２は、中断動作のた
めのジャンプ先のアドレスが格納される可変ジャンプ先
アドレスレジスタであり、ホスト側から中断指令が入力
されると図２の〔１〕のプログラムに代えて図５に示さ
れるプログラムが実行される。そして、このプログラム
のステップＳ２１においてジャンプ先アドレスがレジス
タ１２に書き込まれる。なお、このジャンプ先のアドレ
ス以降には、図２の〔２〕と同じプログラムが格納され
ており、また、再開動作も図３と同じプログラムに従っ
て実行される。
【００２１】この外に、マイコンに対してアプリケーシ
ョンプログラムの実行を中断させるためのより簡略化し
た方法としては、中断指令を受け付けたとき、図１にお
ける修正データレジスタ４にブレイクアドレスで無限ル
ープを実行させる命令（このような命令の具体例として
は、例えば、ブレイクアドレスへジャンプさせる命令を
用いることができる）を書き込むようにしてもよい。こ
のような方法を採用した場合の中断動作のプログラム、
及び再開動作のプログラムの例を図６の〔１〕及び
〔２〕に示す。但し、この例では、この図から明らかな
ように、ＰＳＷ及びレジスタの値の退避・復帰処理を行
わないので、ＣＰＵの内部状態は中断動作中保存されな
い。なお、このように、ブレイクアドレスで無限ループ
を実行させる方法を使用し、かつ、パッチ修正用回路と
して共用することも考慮しない場合は、修正データレジ
スタ４をＲＯＭで構成してもよい。
ョンプログラムの実行を中断させるためのより簡略化し
た方法としては、中断指令を受け付けたとき、図１にお
ける修正データレジスタ４にブレイクアドレスで無限ル
ープを実行させる命令（このような命令の具体例として
は、例えば、ブレイクアドレスへジャンプさせる命令を
用いることができる）を書き込むようにしてもよい。こ
のような方法を採用した場合の中断動作のプログラム、
及び再開動作のプログラムの例を図６の〔１〕及び
〔２〕に示す。但し、この例では、この図から明らかな
ように、ＰＳＷ及びレジスタの値の退避・復帰処理を行
わないので、ＣＰＵの内部状態は中断動作中保存されな
い。なお、このように、ブレイクアドレスで無限ループ
を実行させる方法を使用し、かつ、パッチ修正用回路と
して共用することも考慮しない場合は、修正データレジ
スタ４をＲＯＭで構成してもよい。
【００２２】以上、中断／再開のデバッグモニタについ
て述べたが、この外に、メモリの参照／設定、逆アセン
ブル等の動作も、デバッグモニタとしてマイコン内に組
み込んでおくことにより実行することができる。１例と
して、逆アセンブルのためのデバッグモニタの構成を図
７に示す。この図において、マイコンは、逆アセンブル
開始アドレスデータを含む逆アセンブル要求をホスト側
から受け付けるとステップＳ１５〜ステップＳ１７を実
行することによりホスト側で逆アセンブルされたニーモ
ニック言語が表示される。なお、マイコンからは、ニー
モニックへ変換される以前のプログラムコードをホスト
側へ伝送するように構成しておいて、ニーモニックへの
変換動作は、ホスト側で実行するようにしてもよい。ま
た、この逆アセンブル等のデバッグモニタも予めＲＯＭ
５内に格納しておくが、この逆アセンブル動作について
は、その起動に際して特にアプリケーションプログラム
上のブレイクアドレスを指定することは行われない。
て述べたが、この外に、メモリの参照／設定、逆アセン
ブル等の動作も、デバッグモニタとしてマイコン内に組
み込んでおくことにより実行することができる。１例と
して、逆アセンブルのためのデバッグモニタの構成を図
７に示す。この図において、マイコンは、逆アセンブル
開始アドレスデータを含む逆アセンブル要求をホスト側
から受け付けるとステップＳ１５〜ステップＳ１７を実
行することによりホスト側で逆アセンブルされたニーモ
ニック言語が表示される。なお、マイコンからは、ニー
モニックへ変換される以前のプログラムコードをホスト
側へ伝送するように構成しておいて、ニーモニックへの
変換動作は、ホスト側で実行するようにしてもよい。ま
た、この逆アセンブル等のデバッグモニタも予めＲＯＭ
５内に格納しておくが、この逆アセンブル動作について
は、その起動に際して特にアプリケーションプログラム
上のブレイクアドレスを指定することは行われない。
【００２３】図１及び図４に関しては、パッチ修正の可
能なマイコンであることを前提として説明を行ったが、
必ずしもパッチ修正を実行するマイコンである必要は無
く、要するに、これらの図に示される２〜４及び７〜９
等の構成部分を備えたマイコンであればよい。ただし、
比較器７は、このようなハードの構成に限らずソフトウ
ェアに置き換えてもよい。
能なマイコンであることを前提として説明を行ったが、
必ずしもパッチ修正を実行するマイコンである必要は無
く、要するに、これらの図に示される２〜４及び７〜９
等の構成部分を備えたマイコンであればよい。ただし、
比較器７は、このようなハードの構成に限らずソフトウ
ェアに置き換えてもよい。
【００２４】
【発明の効果】本発明は、ＩＣＥを使用することなく、
マイコンを制御機器に搭載した状態のままでハードウェ
アを含めてプログラムのデバッグを行うことができるの
で、デバッグのために特別に評価用チップを作製する必
要がない。マイコン自身が、内部に組み込まれたデバッ
グ用プログラムを実行することによりデバッグ動作を行
うものであるため、ＩＣＥを使用する場合と異なってデ
バッグ処理動作中であってもマイコン本体が動作状態に
あり、デバッグ処理動作中にも種々の割り込み処理を受
け付けることができる。従って、デバッグのための様々
な処理を行っていくうえで操作がし易い。
マイコンを制御機器に搭載した状態のままでハードウェ
アを含めてプログラムのデバッグを行うことができるの
で、デバッグのために特別に評価用チップを作製する必
要がない。マイコン自身が、内部に組み込まれたデバッ
グ用プログラムを実行することによりデバッグ動作を行
うものであるため、ＩＣＥを使用する場合と異なってデ
バッグ処理動作中であってもマイコン本体が動作状態に
あり、デバッグ処理動作中にも種々の割り込み処理を受
け付けることができる。従って、デバッグのための様々
な処理を行っていくうえで操作がし易い。
【図１】本発明の一実施例の構成を示す図である。
【図２】同実施例における中断動作のためのフローを示
す図である。
す図である。
【図３】同実施例における再開動作のためのフローを示
す図である。
す図である。
【図４】本発明の他の実施例の構成を示す図である。
【図５】同他の実施例における中段動作のためのフロー
を示す図である。
を示す図である。
【図６】本発明の更に他の実施例における中段動作及び
再開動作のためのフローを示す図である。
再開動作のためのフローを示す図である。
【図７】本発明の実施例における逆アセンブル動作のた
めのフローを示す図である。
めのフローを示す図である。
１ ＣＰＵ、 ２ 修正アドレスレジスタ、 ３ 制御
フラグラッチ、 ４修正データレジスタ、 ５ ＲＯ
Ｍ、 ６ ＲＡＭ、 ７ 比較器、 １２ ジャンプ先
アドレスレジスタ、
フラグラッチ、 ４修正データレジスタ、 ５ ＲＯ
Ｍ、 ６ ＲＡＭ、 ７ 比較器、 １２ ジャンプ先
アドレスレジスタ、
フロントページの続き
(72)発明者 村山 直樹
東京都品川区北品川６丁目７番35号 ソ
ニー株式会社内
(72)発明者 山本 巌
東京都品川区北品川６丁目７番35号 ソ
ニー株式会社内
(56)参考文献 特開 平６−222917（ＪＰ，Ａ)
特開 平５−298462（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 11/22,11/28
Claims (2)
- 【請求項１】 中央処理手段と、 アプリケーションプログラム並びにデバッグ処理を実行
するためのデバッグ用プログラムが格納された固定記憶
手段と、 オペレーターによって選択された所定アドレスが格納さ
れる第１記憶手段と、 第２記憶手段と、 前記中央処理手段の実行アドレスと前記第１記憶手段に
格納された所定アドレスとを比較する比較器と、 該比較器の比較出力が入力される切換回路とを備え、 バグ等の存在により前記固定記憶手段内に格納されたア
プリケーションプログラムにパッチ修正を行いたい部分
があるときは、このパッチ修正部分の先頭アドレスを前
記第１記憶手段に格納すると共に、このパッチ修正部分
に代わって実行すべき装置内の所定箇所に記憶されたパ
ッチ修正プログラムを実行するパッチ修正動作を開始さ
せるためのパッチ開始用データを前記第２記憶手段に格
納して、前記実行アドレスが前記修正アドレスに一致す
ると前記比較器の一致出力に基づいて前記中央処理手段
のアクセスを前記固定記憶手段から前記第２記憶手段へ
切り換えて前記パッチ修正プログラムを実行する制御用
電子装置であって、 デバッグを行う際には外部のホストコンピュータからブ
レイク要求を受け付けると、前記デバッグ用プログラム
を実行させてブレイクアドレスを前記第１記憶手段へ格
納すると共に、前記第２記憶手段にデバッグ処理を開始
させるためのデバッグ開始用データを格納して、ブレイ
ク解除フラグをＯＦＦにし、前記切換回路が、前記実行
アドレスが前記ブレイクアドレスに一致したことを示す
比較器の一致出力に基づいて、前記中央処理手段のアク
セスを前記固定記憶手段から前記第２記憶手段へ切り換
えてアプリケーションプログラムをブレイク状態にして
デバッグ処理を行い、前記ホストコンピュータから再開
指令が出されたときに再開プログラムを割り込みプログ
ラムとして実行させ、前記ブレイク解除フラグの値を反
転してアプリケーションプログラムの実行を再開するこ
とを特徴とする制御用電子装置。 - 【請求項２】 前記デバッグ開始用データは、デバッグ
用プログラムへのジャンプ命令であることを特徴とする
請求項１記載の制御用電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33620994A JP3449812B2 (ja) | 1994-12-22 | 1994-12-22 | 制御用電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33620994A JP3449812B2 (ja) | 1994-12-22 | 1994-12-22 | 制御用電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08179958A JPH08179958A (ja) | 1996-07-12 |
| JP3449812B2 true JP3449812B2 (ja) | 2003-09-22 |
Family
ID=18296767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33620994A Expired - Fee Related JP3449812B2 (ja) | 1994-12-22 | 1994-12-22 | 制御用電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3449812B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002202900A (ja) | 2000-12-28 | 2002-07-19 | Seiko Epson Corp | デバッグ装置 |
-
1994
- 1994-12-22 JP JP33620994A patent/JP3449812B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08179958A (ja) | 1996-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5574892A (en) | Use of between-instruction breaks to implement complex in-circuit emulation features | |
| US20100153786A1 (en) | Processor, multiprocessor, and debugging method | |
| JP2655615B2 (ja) | 情報処理装置 | |
| WO2009144892A1 (ja) | デバイスエミュレーション支援装置、デバイスエミュレーション支援方法、デバイスエミュレーション支援回路及び情報処理装置 | |
| US5390332A (en) | Method and apparatus for performing a takeover of a microprocessor | |
| JP2522158B2 (ja) | マルチプロセッサシステムのプログラムデバッグ方法 | |
| US8701089B2 (en) | Program execution device and method for controlling the same | |
| JP3449812B2 (ja) | 制御用電子装置 | |
| JPH10326205A (ja) | システムコール発行方法 | |
| JPH0588933A (ja) | デバツグ機能を有する並列処理システム | |
| JPH02135545A (ja) | デバッガの実行制御処理方式 | |
| US7386712B2 (en) | Firmware developer user interface with break command polling | |
| JP3046492B2 (ja) | コンピュータシステム | |
| JPH11316691A (ja) | オペレーティングシステムの実行方法及び、これを用いた情報処理装置 | |
| JPH04363710A (ja) | リジューム制御方式 | |
| JPH11175366A (ja) | 電子回路解析装置、電子回路解析方法、電子回路解析プログラムを記録した媒体および電子回路解析システム | |
| JPS6214240A (ja) | プログラム検査方式 | |
| JPH06222917A (ja) | 電子装置 | |
| JP2000293402A (ja) | マイクロプロセッサおよびデバッグ方法 | |
| JPH08328895A (ja) | コンピュータ装置の中央処理制御装置（ｃｐｕ）のデータバスラインを強制的に切り換えるインサーキットエミュレータ装置 | |
| JPH04264932A (ja) | インサーキットエミュレータ | |
| JPH01142945A (ja) | マイクロプロセッサの制御方式 | |
| JPH0772874B2 (ja) | 割込み受取り装置 | |
| JPH02304634A (ja) | プロセッサシステム | |
| JPH076036A (ja) | 割込み擬似制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010918 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |