JP3439332B2 - 結晶欠陥の測定方法 - Google Patents
結晶欠陥の測定方法Info
- Publication number
- JP3439332B2 JP3439332B2 JP29192597A JP29192597A JP3439332B2 JP 3439332 B2 JP3439332 B2 JP 3439332B2 JP 29192597 A JP29192597 A JP 29192597A JP 29192597 A JP29192597 A JP 29192597A JP 3439332 B2 JP3439332 B2 JP 3439332B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- crystal defect
- crystal
- measuring
- defects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analysing Materials By The Use Of Radiation (AREA)
- Sampling And Sample Adjustment (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【0001】
【発明の属する技術分野】本発明は半導体中に複数の結
晶欠陥層が存在する場合に、所望の結晶欠陥層を正確に
測定することのできる半導体の評価方法に関する。
晶欠陥層が存在する場合に、所望の結晶欠陥層を正確に
測定することのできる半導体の評価方法に関する。
【0002】
【従来の技術】近年、コスト低減及びTAT化の目的で
Bipolar、BiCMOSトランジスターの埋め込
みコレクタ層を従来のエピタキシャル成長から高エネル
ギーイオン注入にて形成することが試みられている。こ
れらの技術に用いられる高エネルギーイオン注入では、
よりデバイスを高速で動作させるためにコレクタ抵抗を
低くする必要があり、従来ウェル形成等で用いられてき
た不純物ドース(<5x1013cm-2)よりも高いドー
スが要求されているが、ドースを高くするとコレクタ耐
圧が低下するためにコレクタ抵抗と耐圧の兼ね合いから
より実際的には、1x1014cm-2程度のドースを用い
ることが望ましいとされている。
Bipolar、BiCMOSトランジスターの埋め込
みコレクタ層を従来のエピタキシャル成長から高エネル
ギーイオン注入にて形成することが試みられている。こ
れらの技術に用いられる高エネルギーイオン注入では、
よりデバイスを高速で動作させるためにコレクタ抵抗を
低くする必要があり、従来ウェル形成等で用いられてき
た不純物ドース(<5x1013cm-2)よりも高いドー
スが要求されているが、ドースを高くするとコレクタ耐
圧が低下するためにコレクタ抵抗と耐圧の兼ね合いから
より実際的には、1x1014cm-2程度のドースを用い
ることが望ましいとされている。
【0003】図9に示すように、素子分離90を行った
p型Si基板93にP(燐)イオンを加速電圧1Me
V、ドース1x1014cm-2の条件でイオン注入を行
い、次にRTA(Rapid Thermal Ann
ealing)法により熱処理を行うことにより形成し
た埋め込み層91と、BF2 を加速電圧30keV、ド
ース3x1015cm-2の条件でイオン注入し、熱処理を
行うことによってp型層92を形成し、バイポーラトラ
ンジスタのベース及びコレクター領域の相当するp/n
ダイオードを作製した場合、前記RTA法による熱処理
の条件によっては、前記埋め込み層91付近から試料表
面方向に欠陥が成長し、前記p/nダイオードのリーク
電流が増大する。
p型Si基板93にP(燐)イオンを加速電圧1Me
V、ドース1x1014cm-2の条件でイオン注入を行
い、次にRTA(Rapid Thermal Ann
ealing)法により熱処理を行うことにより形成し
た埋め込み層91と、BF2 を加速電圧30keV、ド
ース3x1015cm-2の条件でイオン注入し、熱処理を
行うことによってp型層92を形成し、バイポーラトラ
ンジスタのベース及びコレクター領域の相当するp/n
ダイオードを作製した場合、前記RTA法による熱処理
の条件によっては、前記埋め込み層91付近から試料表
面方向に欠陥が成長し、前記p/nダイオードのリーク
電流が増大する。
【0004】前記欠陥の深さ方向密度分布を前記p/n
ダイオードを重クロム酸、フッ化水素酸、水の混合液
(セコ液)等を用いた化学エッチングによって生じたエ
ッチピットを観察することによって行う場合、p型層9
2を形成するために行ったBF 2 イオン注入の影響によ
って、前記p型層92内の深さ30nm付近に高密度の
欠陥が存在するために、シリコン基板表面からセコ液に
より30nmの深さ以上エッチングを行うと、試料表面
に凹凸が生じ、前記埋め込み層91付近から成長した欠
陥密度測定の精度が低下する。
ダイオードを重クロム酸、フッ化水素酸、水の混合液
(セコ液)等を用いた化学エッチングによって生じたエ
ッチピットを観察することによって行う場合、p型層9
2を形成するために行ったBF 2 イオン注入の影響によ
って、前記p型層92内の深さ30nm付近に高密度の
欠陥が存在するために、シリコン基板表面からセコ液に
より30nmの深さ以上エッチングを行うと、試料表面
に凹凸が生じ、前記埋め込み層91付近から成長した欠
陥密度測定の精度が低下する。
【0005】この問題を解決する第1の方法として、予
めp型層をエッチピットの生じない硝酸、フッ化水素
酸、氷酢酸の混合液を用いて除去し、その後セコ液によ
り化学エッチングを用いて前記埋め込み層91付近から
成長した欠陥密度の測定を行う方法がとられてきた。ま
た、第2の方法として、試料を機械研磨、イオンミリン
グ等を用いて薄片化し、透過型電子顕微鏡(TEM)で
観察することにより欠陥密度を測定する方法が行われて
きた。
めp型層をエッチピットの生じない硝酸、フッ化水素
酸、氷酢酸の混合液を用いて除去し、その後セコ液によ
り化学エッチングを用いて前記埋め込み層91付近から
成長した欠陥密度の測定を行う方法がとられてきた。ま
た、第2の方法として、試料を機械研磨、イオンミリン
グ等を用いて薄片化し、透過型電子顕微鏡(TEM)で
観察することにより欠陥密度を測定する方法が行われて
きた。
【0006】さらに、第3の方法としては、公知例特開
平7−130811には、複数の大きさの欠陥が存在す
る試料の欠陥密度の測定を赤外線トモグラフを用い、非
破壊で欠陥の大きさの違いに起因する観察領域の違いの
影響を補正することにより、正確に欠陥密度を測定する
方法が開示されている。
平7−130811には、複数の大きさの欠陥が存在す
る試料の欠陥密度の測定を赤外線トモグラフを用い、非
破壊で欠陥の大きさの違いに起因する観察領域の違いの
影響を補正することにより、正確に欠陥密度を測定する
方法が開示されている。
【0007】
【発明が解決しようとする課題】しかしながら、第1の
方法では、高濃度のp型層を硝酸、フッ化水素酸、氷酢
酸の混合液を用いてエッチング(以下予備エッチングと
する)を行うと、表面が窒化することによって荒れが生
じ、その後のセコ液によるエッチング精度が著しく低下
する。
方法では、高濃度のp型層を硝酸、フッ化水素酸、氷酢
酸の混合液を用いてエッチング(以下予備エッチングと
する)を行うと、表面が窒化することによって荒れが生
じ、その後のセコ液によるエッチング精度が著しく低下
する。
【0008】また、測定を行いたい試料が複数存在する
場合、予備エッチングの試料に対するエッチングレート
が溶液の温度、攪拌の程度によって変動するために同一
時間予備エッチングを行っても予備エッチングされる領
域に変動が生じるという問題がある。また、第2の方法
では、試料を電子線が透過できる厚さまで薄片化する必
要があり、面積が100μm2 以上の広い面積の同じ深
さに存在する欠陥密度を測定することは困難である。
場合、予備エッチングの試料に対するエッチングレート
が溶液の温度、攪拌の程度によって変動するために同一
時間予備エッチングを行っても予備エッチングされる領
域に変動が生じるという問題がある。また、第2の方法
では、試料を電子線が透過できる厚さまで薄片化する必
要があり、面積が100μm2 以上の広い面積の同じ深
さに存在する欠陥密度を測定することは困難である。
【0009】さらに、第3の方法では、赤外レーザービ
ームのビーム径が大きいために、本発明によって評価を
行いたい深さ領域では、非常に短いピッチで前記レーザ
ービームを移動できたとしても、特開平7−13081
1に記載されている重複観察を含む欠陥総数NG と正味
の欠陥数NN がほぼ同じとなってしまい、正確に欠陥密
度を算出することができない。
ームのビーム径が大きいために、本発明によって評価を
行いたい深さ領域では、非常に短いピッチで前記レーザ
ービームを移動できたとしても、特開平7−13081
1に記載されている重複観察を含む欠陥総数NG と正味
の欠陥数NN がほぼ同じとなってしまい、正確に欠陥密
度を算出することができない。
【0010】本発明の目的は、上記した従来技術の欠点
を改良し、試料にダメージを与えずに上層の結晶欠陥層
を除去することができ、その後に結晶欠陥が存在する結
晶欠陥層の状態を容易に且つ正確に検出し、評価する事
の出来る結晶欠陥の測定方法を提供するものである。
を改良し、試料にダメージを与えずに上層の結晶欠陥層
を除去することができ、その後に結晶欠陥が存在する結
晶欠陥層の状態を容易に且つ正確に検出し、評価する事
の出来る結晶欠陥の測定方法を提供するものである。
【0011】
【課題を解決するための手段】本発明は上記した目的を
達成する為、以下に示す様な基本的な技術構成を採用す
るものである。即ち、半導体装置の基板内に複数の層に
亘って結晶欠陥層が存在する場合に、当該結晶欠陥層を
検出し、評価するに際し、上層の結晶欠陥層を、結晶欠
陥による凹凸が生じないように除去する工程と、当該上
層の除去工程の後で、下層の結晶欠陥を測定する工程と
を有する半導体装置に於ける結晶欠陥の測定方法であ
る。
達成する為、以下に示す様な基本的な技術構成を採用す
るものである。即ち、半導体装置の基板内に複数の層に
亘って結晶欠陥層が存在する場合に、当該結晶欠陥層を
検出し、評価するに際し、上層の結晶欠陥層を、結晶欠
陥による凹凸が生じないように除去する工程と、当該上
層の除去工程の後で、下層の結晶欠陥を測定する工程と
を有する半導体装置に於ける結晶欠陥の測定方法であ
る。
【0012】
【本発明の実施の形態】つまり、本発明に係る結晶欠陥
の測定方法に於いては、例えば、半導体中に複数の結晶
欠陥層が存在し、欠陥密度測定を行いたい領域の上層に
異なる結晶欠陥が存在する場合において、ドライエッチ
ングを行うか集束イオンビームを試料表面に走査させる
ことによって前記上層の結晶欠陥層を結晶欠陥による凹
凸が生じないように除去を行った後に、下層の結晶欠陥
密度を測定することを特徴とするものであり、より具体
的には、結晶欠陥密度測定を行いたい領域の上層に異な
る結晶欠陥が存在してもドライエッチングを用いるか集
束させたイオンビーム低加速かつ試料に対して低角度の
条件で照射することによって試料にダメージを与えずに
前記上層の欠陥を除去することができるので、その後に
結晶欠陥が存在するとエッチピットが生じる溶液を用い
て化学エッチングを行い、生じたエッチピットを観察す
ることによって所望の領域の結晶欠陥密度を正確に測定
することができる。
の測定方法に於いては、例えば、半導体中に複数の結晶
欠陥層が存在し、欠陥密度測定を行いたい領域の上層に
異なる結晶欠陥が存在する場合において、ドライエッチ
ングを行うか集束イオンビームを試料表面に走査させる
ことによって前記上層の結晶欠陥層を結晶欠陥による凹
凸が生じないように除去を行った後に、下層の結晶欠陥
密度を測定することを特徴とするものであり、より具体
的には、結晶欠陥密度測定を行いたい領域の上層に異な
る結晶欠陥が存在してもドライエッチングを用いるか集
束させたイオンビーム低加速かつ試料に対して低角度の
条件で照射することによって試料にダメージを与えずに
前記上層の欠陥を除去することができるので、その後に
結晶欠陥が存在するとエッチピットが生じる溶液を用い
て化学エッチングを行い、生じたエッチピットを観察す
ることによって所望の領域の結晶欠陥密度を正確に測定
することができる。
【0013】
【実施例】以下に、本発明に係る結晶欠陥の測定方法の
一具体例の構成を図面を参照しながら詳細に説明する。
本発明の第1の具体例を図面を参照して説明する。図1
は本発明の第1の具体例により深さ方向欠陥密度測定を
実施した試料の断面図であり、図2は本発明の第1の実
施例により深さ方向欠陥密度測定を行う工程を説明した
図であり、図3(A)は、本発明の第1の実施例によっ
て得られたウェハー面内からサンプリングする位置5箇
所を示す図であり、又図3(B)は上記サンプリング位
置のそれぞれの欠陥密度の深さ方向分布を示す図であ
る。
一具体例の構成を図面を参照しながら詳細に説明する。
本発明の第1の具体例を図面を参照して説明する。図1
は本発明の第1の具体例により深さ方向欠陥密度測定を
実施した試料の断面図であり、図2は本発明の第1の実
施例により深さ方向欠陥密度測定を行う工程を説明した
図であり、図3(A)は、本発明の第1の実施例によっ
て得られたウェハー面内からサンプリングする位置5箇
所を示す図であり、又図3(B)は上記サンプリング位
置のそれぞれの欠陥密度の深さ方向分布を示す図であ
る。
【0014】図1に示すように、試料はp型シリコン単
結晶基板1上にフィールド酸化膜2、シリコン酸化膜
3、P(燐)イオンを加速電圧1MeV、ドース1x1
014cm-2の条件でイオン注入した後、RTAにより温
度1050℃、昇温速度100℃/secの昇温速度で
熱処理を行って形成したn型の埋め込み層4、BF2を
加速電圧30keV、ドース3x1015cm-2の条件で
イオン注入した後に熱処理を行って形成した表面積50
0μm2 □のp型層5及びP(燐)を70keV、5x
1015cm-2及び250keV、3x1013cm-2の条
件でイオン注入した後に熱処理を行い形成したn型の埋
め込み層コンタクト層6、層間膜7及びp型層5上及び
n型の埋め込み層コンタクト層6上にそれぞれアルミ電
極8で構成されたp/nダイオードがウェハー面内に5
3箇所形成されている。
結晶基板1上にフィールド酸化膜2、シリコン酸化膜
3、P(燐)イオンを加速電圧1MeV、ドース1x1
014cm-2の条件でイオン注入した後、RTAにより温
度1050℃、昇温速度100℃/secの昇温速度で
熱処理を行って形成したn型の埋め込み層4、BF2を
加速電圧30keV、ドース3x1015cm-2の条件で
イオン注入した後に熱処理を行って形成した表面積50
0μm2 □のp型層5及びP(燐)を70keV、5x
1015cm-2及び250keV、3x1013cm-2の条
件でイオン注入した後に熱処理を行い形成したn型の埋
め込み層コンタクト層6、層間膜7及びp型層5上及び
n型の埋め込み層コンタクト層6上にそれぞれアルミ電
極8で構成されたp/nダイオードがウェハー面内に5
3箇所形成されている。
【0015】図1に示した構造をもつp/nダイオード
の形成されたウェハーを図2に示すようなフローチャー
トに従って所定の処理操作が実行される様に構成されて
いるものであって、先ず、被検査半導体装置を加熱した
リン酸に浸けることによってアルミ電極8を除去し(第
1工程)、次にフィールド酸化膜2、シリコン酸化膜3
及び層間膜7をフッ化水素酸を用いて除去する(第2工
程)。
の形成されたウェハーを図2に示すようなフローチャー
トに従って所定の処理操作が実行される様に構成されて
いるものであって、先ず、被検査半導体装置を加熱した
リン酸に浸けることによってアルミ電極8を除去し(第
1工程)、次にフィールド酸化膜2、シリコン酸化膜3
及び層間膜7をフッ化水素酸を用いて除去する(第2工
程)。
【0016】次に、前記p/nダイオードが形成された
ウェハーをドライエッチング装置に導入し、エッチング
レートが50nm/min.の条件でCF4ガスを用い
て4分間エッチングを行いp型層5を除去する(第3工
程)。次にブランソン洗浄を用いて前記p/nダイオー
ド表面に残留するCを除去し(第4工程)、希フッ化水
素酸溶液を用いて表面の自然酸化膜を除去した(第5工
程)後にセコ液を用いて10秒間エッチングを行い(第
6工程)、n型埋め込み層4の表面に生じたエッチピッ
ト数を測定し(第7工程)、再び、前記した第5の工程
に戻り、同じウェハーを希フッ化水素酸溶液を用いて表
面の自然酸化膜を除去した後にセコ液を用いて10秒間
エッチングを行いウェハー端部及び中心部5箇所のp型
層5直下のn型の埋め込み層4起因の欠陥によって生じ
るエッチピット数を測定する。
ウェハーをドライエッチング装置に導入し、エッチング
レートが50nm/min.の条件でCF4ガスを用い
て4分間エッチングを行いp型層5を除去する(第3工
程)。次にブランソン洗浄を用いて前記p/nダイオー
ド表面に残留するCを除去し(第4工程)、希フッ化水
素酸溶液を用いて表面の自然酸化膜を除去した(第5工
程)後にセコ液を用いて10秒間エッチングを行い(第
6工程)、n型埋め込み層4の表面に生じたエッチピッ
ト数を測定し(第7工程)、再び、前記した第5の工程
に戻り、同じウェハーを希フッ化水素酸溶液を用いて表
面の自然酸化膜を除去した後にセコ液を用いて10秒間
エッチングを行いウェハー端部及び中心部5箇所のp型
層5直下のn型の埋め込み層4起因の欠陥によって生じ
るエッチピット数を測定する。
【0017】さらに前記希フッ化水素酸溶液を用いて表
面の自然酸化膜を除去以下の工程を繰り返すことにより
図3に示すようにウェハー面内5箇所のn型の埋め込み
層4起因の欠陥密度の深さ方向分布を図3に示す様に測
定することができた。次に、本発明の第2の具体例を図
面を参照して説明する。図4は本発明の第2の具体例に
より欠陥密度測定を実施した試料の断面図であり、図5
は図4の試料のアルミ電極28に−5Vの電圧を印加し
てアルミ電極29から出力されるリーク電流をウェハー
内5箇所において測定した結果及びウェハー内の測定位
置を示した図であり、図6は本発明の第2の実施例によ
り欠陥密度測定を行う工程を説明したフローチャートで
あり、図7は二次イオン質量分析(以下SIMS)測定
によって得られた試料中のボロン深さ方向濃度分布であ
り、図8は本発明の第2の実施例によって得られたウェ
ハー面内5箇所の欠陥密度の測定結果及びウェハー内の
測定位置を示した図である。
面の自然酸化膜を除去以下の工程を繰り返すことにより
図3に示すようにウェハー面内5箇所のn型の埋め込み
層4起因の欠陥密度の深さ方向分布を図3に示す様に測
定することができた。次に、本発明の第2の具体例を図
面を参照して説明する。図4は本発明の第2の具体例に
より欠陥密度測定を実施した試料の断面図であり、図5
は図4の試料のアルミ電極28に−5Vの電圧を印加し
てアルミ電極29から出力されるリーク電流をウェハー
内5箇所において測定した結果及びウェハー内の測定位
置を示した図であり、図6は本発明の第2の実施例によ
り欠陥密度測定を行う工程を説明したフローチャートで
あり、図7は二次イオン質量分析(以下SIMS)測定
によって得られた試料中のボロン深さ方向濃度分布であ
り、図8は本発明の第2の実施例によって得られたウェ
ハー面内5箇所の欠陥密度の測定結果及びウェハー内の
測定位置を示した図である。
【0018】図4に示すように、試料はp型シリコン単
結晶基板21上にフィールド酸化膜22、シリコン酸化
膜23、P(燐)イオンを加速電圧1MeV、ドース1
x1014cm-2の条件でイオン注入した後、RTAによ
り温度1100℃、昇温速度200℃/secの昇温速
度で熱処理を行って形成したn型の埋め込み層24、B
F2を加速電圧30keV、ドース3x1015cm-2の
条件でイオン注入した後に熱処理を行って形成した表面
積500μm2 □のp型層25及びP(燐)を70ke
V、5x1015cm-2及び250keV、3x1013c
m-2の条件でイオン注入した後に熱処理を行い形成した
n型の埋め込み層コンタクト層26、層間膜27及びp
型層25上及びn型の埋め込み層コンタクト層26上に
それぞれアルミ電極28、29で構成されたp/nダイ
オードがウェハー面内に53箇所形成されている。
結晶基板21上にフィールド酸化膜22、シリコン酸化
膜23、P(燐)イオンを加速電圧1MeV、ドース1
x1014cm-2の条件でイオン注入した後、RTAによ
り温度1100℃、昇温速度200℃/secの昇温速
度で熱処理を行って形成したn型の埋め込み層24、B
F2を加速電圧30keV、ドース3x1015cm-2の
条件でイオン注入した後に熱処理を行って形成した表面
積500μm2 □のp型層25及びP(燐)を70ke
V、5x1015cm-2及び250keV、3x1013c
m-2の条件でイオン注入した後に熱処理を行い形成した
n型の埋め込み層コンタクト層26、層間膜27及びp
型層25上及びn型の埋め込み層コンタクト層26上に
それぞれアルミ電極28、29で構成されたp/nダイ
オードがウェハー面内に53箇所形成されている。
【0019】図4に示した構造をもつp/nダイオード
のアルミ電極28に−5Vの電圧を印可してアルミ電極
29から出力されるリーク電流を図5(A)に示すよう
にウェハー内5箇所において測定した結果、それぞれ異
なる値を示していることがわかった。前記図4のp/n
ダイオードはC−V測定の結果から、アルミ電極28に
−5Vの電圧を印加したときの空乏層は深さ0.5μm
まで拡がることが分かっているので、n型の埋め込み層
24起因の欠陥と図5で得られたリーク電流の違いの関
連を調べるために図6に示すフローチャートに従って、
先ず半導体装置を加熱したリン酸に浸けることによって
アルミ電極28、29を除去し(第1工程)、次にフィ
ールド酸化膜22、シリコン酸化膜23及び層間膜27
をフッ化水素酸を用いて除去する(第2工程)。
のアルミ電極28に−5Vの電圧を印可してアルミ電極
29から出力されるリーク電流を図5(A)に示すよう
にウェハー内5箇所において測定した結果、それぞれ異
なる値を示していることがわかった。前記図4のp/n
ダイオードはC−V測定の結果から、アルミ電極28に
−5Vの電圧を印加したときの空乏層は深さ0.5μm
まで拡がることが分かっているので、n型の埋め込み層
24起因の欠陥と図5で得られたリーク電流の違いの関
連を調べるために図6に示すフローチャートに従って、
先ず半導体装置を加熱したリン酸に浸けることによって
アルミ電極28、29を除去し(第1工程)、次にフィ
ールド酸化膜22、シリコン酸化膜23及び層間膜27
をフッ化水素酸を用いて除去する(第2工程)。
【0020】次に、前記p/nダイオードが形成された
ウェハー内の図5において実際にリーク電流を測定した
p/nダイオードを切り出し(第3工程)、その内の1
チップをSIMSを用いて前記表面積500μm2 □の
p型層25のボロン及びシリコンの深さ方向二次イオン
強度分布を一次イオンAr+ 、加速電圧4keV、一次
イオンビームのラスター領域を550μm2 □、分析領
域を前記p型層25の中心部100μm2 □で一次イオ
ンの入射角度を試料に対して10度となるようにして測
定した。
ウェハー内の図5において実際にリーク電流を測定した
p/nダイオードを切り出し(第3工程)、その内の1
チップをSIMSを用いて前記表面積500μm2 □の
p型層25のボロン及びシリコンの深さ方向二次イオン
強度分布を一次イオンAr+ 、加速電圧4keV、一次
イオンビームのラスター領域を550μm2 □、分析領
域を前記p型層25の中心部100μm2 □で一次イオ
ンの入射角度を試料に対して10度となるようにして測
定した。
【0021】ボロンの二次イオン強度及びシリコンの二
次イオン強度及び予めシリコン中に既知濃度ボロンが含
まれている試料を前記測定条件を用いて測定することに
よって、予め求めておいたシリコン中のボロンの相対感
度係数から測定中のボロンの二次イオン強度をボロン濃
度に換算し、ボロン濃度が1x1018cm-2となった時
点で測定を停止する。
次イオン強度及び予めシリコン中に既知濃度ボロンが含
まれている試料を前記測定条件を用いて測定することに
よって、予め求めておいたシリコン中のボロンの相対感
度係数から測定中のボロンの二次イオン強度をボロン濃
度に換算し、ボロン濃度が1x1018cm-2となった時
点で測定を停止する。
【0022】次に、触針式の表面荒さ計を用いてSIM
S測定によって生じたクレーターの深さを測定し(第5
工程)、図7に示すようなボロンの深さ方向濃度分布を
得る。次に、他の4チップを同様に同条件でボロンの深
さ方向濃度分布をモニターしながらSIMS測定を行い
(第6工程)、最初に測定を行ったチップと同様にボロ
ン濃度が1x1018cm-2となった時点で測定を停止す
る。この結果、前記p型層25は各チップ共深さ0.2
μmエッチングされた。
S測定によって生じたクレーターの深さを測定し(第5
工程)、図7に示すようなボロンの深さ方向濃度分布を
得る。次に、他の4チップを同様に同条件でボロンの深
さ方向濃度分布をモニターしながらSIMS測定を行い
(第6工程)、最初に測定を行ったチップと同様にボロ
ン濃度が1x1018cm-2となった時点で測定を停止す
る。この結果、前記p型層25は各チップ共深さ0.2
μmエッチングされた。
【0023】次に、希フッ化水素酸溶液を用いて表面の
自然酸化膜を除去した後(第7工程)にセコ液を用いて
20秒間エッチングを行い(第8工程)、p型層25直
下で深さ0.5μmの領域に生じたエッチピット数を測
定する(第9工程)。この結果、図8に示すようにウェ
ハー面内5箇所の欠陥密度を求めることができ、図5の
欠陥と比較することによりリーク電流の高いチップの欠
陥密度はリーク電流の低いチップに比べて欠陥密度が増
大していることがわかった。
自然酸化膜を除去した後(第7工程)にセコ液を用いて
20秒間エッチングを行い(第8工程)、p型層25直
下で深さ0.5μmの領域に生じたエッチピット数を測
定する(第9工程)。この結果、図8に示すようにウェ
ハー面内5箇所の欠陥密度を求めることができ、図5の
欠陥と比較することによりリーク電流の高いチップの欠
陥密度はリーク電流の低いチップに比べて欠陥密度が増
大していることがわかった。
【0024】
【発明の効果】以上説明したように、本発明により、欠
陥密度測定を行いたい領域の上層に異なる結晶欠陥が存
在してもドライエッチングを用いるか集束させたイオン
ビーム低加速かつ試料に対して低角度の条件で照射する
ことによって前記上層の欠陥を除去し、次に結晶欠陥が
存在によりエッチピットが生じる溶液を用いて化学エッ
チングを行い、生じたエッチピットを観察することによ
って前記上層の結晶欠陥の影響を受けずに所望の結晶欠
陥密度の深さ方向分布を正確に測定することができる。
陥密度測定を行いたい領域の上層に異なる結晶欠陥が存
在してもドライエッチングを用いるか集束させたイオン
ビーム低加速かつ試料に対して低角度の条件で照射する
ことによって前記上層の欠陥を除去し、次に結晶欠陥が
存在によりエッチピットが生じる溶液を用いて化学エッ
チングを行い、生じたエッチピットを観察することによ
って前記上層の結晶欠陥の影響を受けずに所望の結晶欠
陥密度の深さ方向分布を正確に測定することができる。
【図1】図1は、本発明の第1の具体例により深さ方向
欠陥密度測定を実施した試料の断面図である。
欠陥密度測定を実施した試料の断面図である。
【図2】図2は、本発明の第1の具体例により深さ方向
欠陥密度測定を行う工程を説明した図である。
欠陥密度測定を行う工程を説明した図である。
【図3】図3(A)は、被検査半導体装置に於て、結晶
欠陥層の欠陥密度を検出するに際してのサンプリング位
置の例を示すずであり、又図3(B)は、本発明の第1
の具体例によって得られたウェハー面内5箇所の欠陥密
度の深さ方向分布を示す図である。
欠陥層の欠陥密度を検出するに際してのサンプリング位
置の例を示すずであり、又図3(B)は、本発明の第1
の具体例によって得られたウェハー面内5箇所の欠陥密
度の深さ方向分布を示す図である。
【図4】図4は、本発明の第2の具体例により欠陥密度
測定を実施した試料の断面図である。
測定を実施した試料の断面図である。
【図5】図5(A)は、被検査半導体装置に於て、結晶
欠陥層の欠陥密度を検出するに際してのサンプリング位
置の例を示す図であり、又図5(B)は、図4の試料の
アルミ電極28に−5Vの電圧を印可してアルミ電極2
9から出力されるリーク電流をウェハー内5箇所におい
て測定した結果及びウェハー内の測定位置を示した図で
ある。
欠陥層の欠陥密度を検出するに際してのサンプリング位
置の例を示す図であり、又図5(B)は、図4の試料の
アルミ電極28に−5Vの電圧を印可してアルミ電極2
9から出力されるリーク電流をウェハー内5箇所におい
て測定した結果及びウェハー内の測定位置を示した図で
ある。
【図6】図6は、本発明の第2の具体例により欠陥密度
測定を行う工程を説明した図である。
測定を行う工程を説明した図である。
【図7】図7は、二次イオン質量分析(以下SIMS)
測定によって得られた試料中のボロン深さ方向濃度分布
である。
測定によって得られた試料中のボロン深さ方向濃度分布
である。
【図8】図8(A)は、被検査半導体装置に於て、結晶
欠陥層の欠陥密度を検出するに際してのサンプリング位
置の例を示す図であり、又図8(B)は、図4の試料の
アルミ電極28に−5Vの電圧を印加してアルミ電極2
9から出力されるリーク電流をウェハー内5箇所におい
て測定した結果及びウェハー内の測定位置を示した図で
ある。本発明の第2の具体例によって得られたウェハー
面内5箇所の欠陥密度の測定結果及びウェハー内の測定
位置を示した図である。
欠陥層の欠陥密度を検出するに際してのサンプリング位
置の例を示す図であり、又図8(B)は、図4の試料の
アルミ電極28に−5Vの電圧を印加してアルミ電極2
9から出力されるリーク電流をウェハー内5箇所におい
て測定した結果及びウェハー内の測定位置を示した図で
ある。本発明の第2の具体例によって得られたウェハー
面内5箇所の欠陥密度の測定結果及びウェハー内の測定
位置を示した図である。
【図9】図9は、従来例により欠陥密度測定を実施した
試料の断面図である。
試料の断面図である。
1,21 p型シリコン単結晶基板
2,22 フィールド酸化膜
3,23 シリコン酸化膜
4,24 n型埋め込み層
5,25 p型層
6,26 n型の埋め込み層コンタクト層
7,27 層間膜
8 アルミ電極
28 アルミ電極(電圧印可側)
29 アルミ電極(電流検出側)
Claims (4)
- 【請求項1】 半導体装置の基板内に複数の層に亘って
結晶欠陥層が存在する場合に、当該結晶欠陥層を検出
し、評価するに際し、上層の結晶欠陥層を、結晶欠陥に
よる凹凸が生じないようにドライエッチングを用いて除
去する工程と、当該上層の除去工程の後で、下層の結晶
欠陥を測定する工程とを有することを特徴とする結晶欠
陥の測定方法。 - 【請求項2】 半導体装置の基板内に複数の層に亘って
結晶欠陥層が存在する場合に、当該結晶欠陥層を検出
し、評価するに際し、上層の結晶欠陥層を、結晶欠陥に
よる凹凸が生じないように、集束イオンビームを走査さ
せて除去する工程と、当該上層の除去工程の後で、下層
の結晶欠陥を測定する工程とを有することを特徴とする
結晶欠陥の測定方法。 - 【請求項3】 前記下層の結晶欠陥を測定する方法が、
化学エッチングにより生じたエッチピットを観察するも
のであることを特徴とする請求項1又は2記載の結晶欠
陥の測定方法。 - 【請求項4】 当該結晶欠陥層が存在する事が予想され
る当該半導体基板に於ける同一箇所に対して、エッチン
グ操作を繰り返して、当該エッチング深さを異ならせた
層に於けるそれぞれの結晶欠陥層を個別に検出し評価す
る事を特徴とする請求項1乃至3の何れか一項に記載の
結晶欠陥の測定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29192597A JP3439332B2 (ja) | 1997-10-24 | 1997-10-24 | 結晶欠陥の測定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29192597A JP3439332B2 (ja) | 1997-10-24 | 1997-10-24 | 結晶欠陥の測定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11126810A JPH11126810A (ja) | 1999-05-11 |
JP3439332B2 true JP3439332B2 (ja) | 2003-08-25 |
Family
ID=17775246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29192597A Expired - Fee Related JP3439332B2 (ja) | 1997-10-24 | 1997-10-24 | 結晶欠陥の測定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3439332B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103236406B (zh) * | 2013-04-15 | 2016-01-20 | 阿特斯(中国)投资有限公司 | 一种检测多晶硅片位错密度的方法 |
CN103926120A (zh) * | 2014-03-20 | 2014-07-16 | 上海华力微电子有限公司 | 一种sem样品制备方法 |
JP6610443B2 (ja) * | 2016-06-07 | 2019-11-27 | 信越半導体株式会社 | 半導体シリコンウェーハの表面欠陥検査方法 |
JP6773070B2 (ja) * | 2017-09-06 | 2020-10-21 | 信越半導体株式会社 | シリコンウェーハの評価方法及びシリコンウェーハの製造方法 |
CN111948235B (zh) * | 2020-08-07 | 2022-09-20 | 广西大学 | 测量半极性面ⅲ族氮化物薄膜缺陷密度的方法及其应用 |
-
1997
- 1997-10-24 JP JP29192597A patent/JP3439332B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11126810A (ja) | 1999-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Lin et al. | Leakage and breakdown in thin oxide capacitors—Correlation with decorated stacking faults | |
JP4483583B2 (ja) | Soiウェーハの検査方法、解析装置、soiウェーハの製造方法 | |
JP3439332B2 (ja) | 結晶欠陥の測定方法 | |
EP0898298B1 (en) | Determination of the thickness of a denuded zone in a silicon wafer | |
US7682844B2 (en) | Silicon substrate processing method for observing defects in semiconductor devices and defect-detecting method | |
JP5720560B2 (ja) | 半導体基板の評価方法 | |
JP3251245B2 (ja) | 半導体基板の評価方法及び半導体装置の製造工程の管理方法 | |
US7943402B2 (en) | Ion implantation process characterization method | |
KR102029708B1 (ko) | 반도체 웨이퍼의 평가 방법 | |
JPH0697252A (ja) | ポリシリコン/シリコン界面酸化物膜の厚さを決定するための方法及び装置。 | |
Ishida et al. | Study of electrical measurement techniques for ultra‐shallow dopant profiling | |
JPH113923A (ja) | 半導体のサブミクロンシリコン表面層の金属汚染物質の検出方法 | |
JP3290352B2 (ja) | 半導体基板の結晶欠陥評価方法 | |
US20020130320A1 (en) | Method for evaluating an integrated electronic device | |
JP2002012496A (ja) | シリコンエピタキシャルウエーハ及びその製造方法 | |
Geraghty et al. | RIE-Induced Damage to Single Crystal Silicon Monitored with Nondestructive Thermal Waves | |
JP7176483B2 (ja) | 半導体基板の評価方法および評価用半導体基板 | |
Smith et al. | Ion implant monitoring with thermal wave technology | |
Eo et al. | Chemical junction delineation of a specific site in Si devices | |
US6541117B1 (en) | Silicon epitaxial wafer and a method for producing it | |
Keskitalo et al. | Characterization of hydrophobic bonded silicon wafers | |
Lee et al. | Gate oxide integrity and minority‐carrier lifetime correlated with Si wafer polish damage | |
JP2001077168A (ja) | 半導体基板の評価方法並びに半導体基板及び半導体装置 | |
JP2001044249A (ja) | Mosデバイスの評価方法 | |
JPH08203969A (ja) | 半導体基板の結晶欠陥測定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |