JP3438409B2 - レーダ装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は例えば、尖頭送信電力
の小さな小型で軽量のレーダ装置において、探知距離の
拡大と距離分解能の向上を行うレーダ装置に関するもの
である。

【０００２】

【従来の技術】図２８は、従来のパルスレーダ装置を示
す図であり、１は特定方向の空間に送信波を放射し、反
射波を受信するアンテナ、２は上記アンテナのビーム指
向方向を制御するビーム制御器、３は送信波を発生する
励振器、４は上記送信波に対してチャープパルス圧縮の
ための直線周波数変調を常に一定の周波数掃引率で行う
パルス圧縮用変調器、６は上記アンテナへ送信信号を供
給し、受信信号を受信器へ供給するサーキュレータ、７
は受信信号を増幅する受信器、８は上記受信器から出力
される信号をディジタルビデオ信号へと変換するＡ／Ｄ
変換器、９は周波数変調タイミングと、Ａ／Ｄ変換サン
プリングタイミングを発生するタイミング発生器、１０
は上記Ａ／Ｄ変換器から出力されるディジタルビデオ信
号に対してチャープパルス圧縮のための相関処理を行う
パルス圧縮器、１１は上記パルス圧縮器から出力される
データから目標の距離検出を行う目標検出器、１２は上
記目標検出器から出力される目標距離情報を表示する表
示器、１３は上記ビーム制御器や、タイミング発生器の
設定を行うレーダ制御器である。

【０００３】パルス圧縮器１０の構成例を図２９に示
す。３０は入力信号に対して高速フーリエ変換を行うＦ
ＦＴ（Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒ
ｍ）演算器、３１はチャープパルス圧縮用の参照関数を
格納する参照関数格納メモリ、３２は上記ＦＦＴ演算器
出力信号と、上記参照関数格納メモリから入力されるデ
ータを乗算する複素乗算器、３３は上記複素乗算器から
出力されるデータに対して高速逆フーリエ変換を行うＩ
ＦＦＴ（Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ
Ｔｒａｎｓｆｏｒｍ）演算器である。入力された目標信
号は、ＦＦＴ演算器３０において周波数領域の信号に変
換され、複素乗算器３２において、参照関数と乗算され
ることにより送信時に行われた周波数変調が元に戻され
る。この信号をＩＦＦＴ演算器３３により再び時間領域
に戻すことによりパルス圧縮処理を行うことができる。

【０００４】従来のパルスレーダ装置は上記のように構
成され、例えば図３０に示すようなパルス幅Ｔの周波数
変調タイミング１４をタイミング発生器９で発生し、励
振器３で発生した送信波に対して、パルス圧縮用変調器
４で図３０に示すように変調間隔τｓ、変調幅ΔＦの直
線周波数変調３４をかけて、周波数変調タイミング１４
をそのまま送信パルスタイミングとして用いてアンテナ
１より放射する。このとき周波数変調幅ΔＦは圧縮後の
パルス幅τと、広がり係数ＷによりＷ／τで決定され
る。また周波数掃引率ΔｆはΔＦ／Ｔとなる。距離Ｒの
位置にある目標で反射され受信した信号は、受信器７で
増幅され、Ａ／Ｄ変換器８でサンプリング間隔Δｔでサ
ンプリングされディジタルビデオ信号１６に変換され
る。送信信号の周波数変調帯域は、−ΔＦ／２〜＋ΔＦ
／２であるので、周波数情報を保存するためにはサンプ
リング定理よりΔＦ以上の周波数でサンプリングする必
要があるため、サンプリング間隔Δｔ≦τ／Ｗでなけれ
ばならない。この信号に対し、パルス圧縮器１０におい
て相関処理を用いたパルス圧縮処理を行う。この結果図
３０に示すようなパルス圧縮結果１７を得ることがで
き、遠距離目標の信号も距離分解能を劣化させずに目標
検出器１２で検出することができる。

【０００５】実際の周波数変調を行った送信パルス波形
の例を図３１に示す。この波形で送信された信号は、目
標で反射され、Ａ／Ｄ変換器８でディジタルビデオ信号
に変換され図３２のような波形が得られる。この信号に
対してパルス圧縮器１０でチャープパルス圧縮処理を行
うことにより、図３３に示す波形となる。この例の場
合、圧縮後パルス幅τは２×τｓとしており、Ａ／Ｄ変
換におけるサンプリング間隔Δｔはτ／Ｗ＝２×τｓ／
Ｗ以下で行う必要がある。Ｗの値は概ね１＜Ｗ＜２であ
るので、Ａ／Ｄ変換におけるサンプリング間隔Δｔをτ
ｓとしている。この例の場合のデータ量は５１２個であ
る。

【０００６】圧縮後のパルス幅が２×τでよい場合で
も、周波数掃引率Δｆと周波数変調幅ΔＦが同一である
場合には、同様のＡ／Ｄ変換サンプリング間隔τｓでデ
ータを取得する必要があり、処理データ数には変化がな
い。また、Δｆを変更するためには、パルス圧縮用変調
器４の特性を変更する必要がある。

【０００７】

【発明が解決しようとする課題】上記のような従来のパ
ルスレーダ装置においては、図３１に示す送信波の変調
周波数帯域を保持するためには、Ａ／Ｄ変換器において
変調時の間隔でサンプリングを行わなければならず、低
い圧縮比で得たい距離分解能が低くてよい場合にも処理
データ数が増加し、処理時間がかかりすぎるという問題
点があった。また、処理データ数を削減するためには、
パルス圧縮用変調器の変調周波数特性を変更しなければ
ならないという問題点があった。さらに、常に同一の周
波数変調特性を使用しているため、目標側に周波数変調
特性を知られる可能性が高いという問題点があった。

【０００８】この発明は、かかる問題を解決するために
なされたものであり、同一の周波数変調特性を持つパル
ス圧縮用変調器を用いて、低い圧縮比で得たい分解能が
低くてよい場合には処理データ数を削減でき、高速に処
理を行えるレーダ装置を得ることを目的とする。さら
に、同一の周波数変調特性であっても使用する周波数帯
域を変更することにより、目標側に周波数変調特性を知
られにくいレーダ装置を得ることを目的とする。

【０００９】

【課題を解決するための手段】この発明の実施例１によ
るレーダ装置は、変調された送信波に対して、時間ゲー
ト回路により中心部分のみを取り出し、さらにＡ／Ｄ変
換器におけるサンプリング周期を遅くすることによりデ
ータ量を削減する。

【００１０】この発明の実施例２によるレーダ装置は、
変調された送信波に対して、時間ゲート回路により送信
波の後半部分のみを取り出し、Ａ／Ｄ変換器から出力さ
れたデータに対してディジタル周波数変調を行うことに
より、データの間引きを可能にし、パルス圧縮器におけ
るデータ量を削減する。

【００１１】この発明の実施例３によるレーダ装置は、
変調された送信波に対して、時間ゲート回路により送信
波の前半部分のみを取り出し、Ａ／Ｄ変換器から出力さ
れたデータに対してディジタル周波数変調を行うことに
より、データの間引きを可能にし、パルス圧縮器におけ
るデータ量を削減する。

【００１２】この発明の実施例４によるレーダ装置は、
変調された送信波全部を使用し、Ａ／Ｄ変換器から出力
されたデータに対してディジタルフィルタ処理を行うこ
とにより、データの間引きを可能にし、パルス圧縮器に
おけるデータ量を削減する。

【００１３】この発明の実施例５によるレーダ装置は、
変調された送信波全部を使用し、受信器から出力された
データに対して低域通過フィルタ処理を行うことによ
り、Ａ／Ｄ変換器におけるサンプリング周期を遅くし、
データ量を削減する。

【００１４】この発明の実施例６によるレーダ装置は、
変調された送信波に対して、時間ゲート回路により送信
波の中心、前半または後半のどの部分を取り出すかをレ
ーダ制御器によって制御し、同時にＡ／Ｄ変換器におけ
るサンプリング周期、ディジタル周波数変調器の挿入・
バイパスと挿入時のディジタル周波数変調器の変調特性
をレーダ制御器から制御することにより、データ量の削
減と、使用周波数帯域の変更を行う。

【００１５】

【作用】この発明の実施例１によれば、時間ゲート回路
を用いて同一周波数変調特性を持つパルス圧縮用変調器
でも、低い圧縮比と低い距離分解能でよい場合にはデー
タ量を削減し、高速にパルス圧縮処理を行い、所望の圧
縮比と距離分解能を得ることができる。

【００１６】この発明の実施例２によれば、時間ゲート
回路とディジタル周波数変調器を用いることにより、送
信波の後半部分を用いて高速にパルス圧縮処理を行うこ
とができる。

【００１７】この発明の実施例３によれば、時間ゲート
回路とディジタル周波数変調器を用いることにより、送
信波の前半部分を用いて高速にパルス圧縮処理を行うこ
とができる。

【００１８】この発明の実施例４によれば、ディジタル
フィルタ演算器を用いることにより、高速にパルス圧縮
処理を行うことができる。

【００１９】この発明の実施例５によれば、低域通過フ
ィルタを用いることにより、高速にパルス圧縮処理を行
うことができる。

【００２０】この発明の実施例６によれば、レーダ制御
器からの制御で、使用周波数変調帯域を変更することに
より、高速にパルス圧縮処理を行い、かつ目標側に周波
数変調特性を知られにくくすることができる。

【００２１】

【実施例】

実施例１．図１はこの発明の実施例１を示す図であり、
１〜４，６〜８および１１〜１３は従来装置と全く同一
のものである。５はパルス圧縮用変調器において変調さ
れた送信波に対して、特定部分のみを取り出す時間ゲー
ト回路、９はパルス圧縮用変調器に従来通りの周波数変
調タイミングを送ると共に、その中心部分のみを取り出
す波形を送信パルスタイミングとして時間ゲート回路に
送り、またＡ／Ｄ変換器に対して従来の２倍の周期のサ
ンプリングタイミングを送るタイミング発生器、１０は
従来の１／２のデータ量でチャープパルス圧縮のための
相関処理を行うパルス圧縮器である。

【００２２】前記のように構成されたレーダ装置におい
ては、パルス圧縮用変調器４では、図２に示すように従
来と同一の周波数変調タイミング１４により従来と同一
の直線周波数変調３４を送信波に対して行うが、時間ゲ
ート回路５において、図２に示すような送信パルスタイ
ミング１５により中心部分のＴ／２幅を取り出し、アン
テナ１より放射する。目標で反射され受信した信号に対
し、Ａ／Ｄ変換器８において従来の２倍の周期である２
×τｓでサンプリングを行い図２に示す受信信号１６を
得る。ここで得られる信号は従来と同一の距離範囲に相
当する信号であるが、データ量は１／２となっている。
この信号に対してパルス圧縮器１０でパルス圧縮処理を
行うことにより、従来の１／２のデータ量でパルス圧縮
処理を行い、図２に示すパルス圧縮結果１７を得ること
ができる。

【００２３】実際の周波数変調を行った波形の例を図３
に示す。この波形から送信パルスタイミングにより中心
部分を取り出した波形を図４に示す。図４の波形で送信
され目標で反射された信号は、Ａ／Ｄ変換器８で従来の
２倍のサンプリング周期でサンプリングされ、図５に示
すディジタルビデオ信号となる。この信号をパルス圧縮
器１０でパルス圧縮処理を行うことにより図６に示す波
形が得られる。この例の場合のデータ量は２５６個であ
り、従来の１／２となっている。

【００２４】この実施例の場合、周波数変調された波形
から送信パルスタイミングで取り出す部分はＴ／２幅で
あるが、Ｔ／ｎ幅とすればサンプリング周期はｎ×τｓ
でよく、圧縮後パルス幅はｎ×１／ΔＦとなるが、デー
タ量は１／ｎとなる。また、圧縮比の劣化を許容すれ
ば、サンプリング周期をさらに遅くしデータ量を削減す
ることも可能である。

【００２５】実施例２．図７はこの発明の実施例２を示
す図であり、１〜４，６〜８および１１〜１３は従来装
置と全く同一のものである。５，１０は実施例１と全く
同一のものである。９はパルス圧縮用変調器に従来通り
の周波数変調タイミングを送ると共に、その後半部分の
みを取り出す送信パルスタイミングを時間ゲート回路に
送り、またＡ／Ｄ変換器に対しては従来通りの周期のサ
ンプリング間隔を送るタイミング発生器、１８はＡ／Ｄ
変換器から出力されるディジタルビデオ信号に対してデ
ィジタル周波数変調を行い、さらに必要分解能にデータ
を間引く処理を行うディジタル周波数変調器である。

【００２６】ディジタル周波数変調器１８の構成を図８
に示す。１９は入力信号を−ΔＦ／４だけ周波数変調す
るための係数を格納する周波数変調係数メモリ、２０は
上記周波数変調メモリのデータと、入力データとの乗算
を行う複素乗算器、２１はデータを時間方向に１個おき
に取り出す間引きフィルタである。

【００２７】前記のように構成されたレーダ装置におい
ては、図９に示すような周波数変調タイミング１４に対
して時間ゲート回路で図９に示すような送信パルスタイ
ミング１５により後半部分を取り出す。図３に示す実際
の周波数変調された波形から後半部分を取り出した波形
を図１０に示す。図１０の波形で送信され目標で反射さ
れた信号は、Ａ／Ｄ変換器８で従来と同じサンプリング
周期でサンプリングされ、図１１に示すディジタルビデ
オ信号となる。この信号をディジタル周波数変調器にお
いて、周波数変調係数メモリ１９のデータと複素乗算器
２０で乗算すると図１２に示す波形となり、間引きフィ
ルタ２１で１個おきにデータを取り出すことにより図１
３に示す波形となる。ここで得られる信号は従来と同一
の距離範囲に相当する信号であるが、データ量は１／２
となっている。この信号をパルス圧縮器１０でパルス圧
縮処理を行うことにより図１４に示す波形が得られる。
この例の場合のデータ量は２５６個であり、従来の１／
２となっている。

【００２８】この実施例の場合、周波数変調された波形
から送信パルスタイミングで取り出す部分はＴ／２幅で
あるが、実施例１と同様にＴ／ｎ幅とすれば、圧縮後パ
ルス幅はｎ×１／ΔＦとなるが、間引きフィルタでデー
タ量を１／ｎとすることができる。また、圧縮比の劣化
を許容すればさらに間引くことによりデータ量を削減す
ることも可能である。

【００２９】実施例３．図１５はこの発明の実施例３を
示す図であり、１〜４，６〜８および１１〜１３は従来
装置と全く同一のものである。５，１０は実施例１と全
く同一のものである。９はパルス圧縮用変調器に従来通
りの周波数変調タイミングを送ると共に、その前半部分
のみを取り出す送信パルスタイミングを時間ゲート回路
に送り、またＡ／Ｄ変換器に対しては従来通りの周期の
サンプリング間隔を送るタイミング発生器、１８はＡ／
Ｄ変換器から出力されるディジタルビデオ信号に対して
実施例２とは異なる特性でディジタル周波数変調を行
い、さらに必要分解能にデータを間引く処理を行うディ
ジタル周波数変調器である。

【００３０】ディジタル周波数変調器の構成は図８と同
一である。２０，２１は実施例２の装置と全く同一のも
のである。１９は入力信号を＋ΔＦ／４だけ周波数変調
するための係数を格納する周波数変調係数メモリであ
る。

【００３１】前記のように構成されたレーダ装置におい
ては、図１６に示すような送信波形１４に対して時間ゲ
ート回路で図１６に示すような送信パルスタイミング１
５により前半部分を取り出す。図３に示す実際の周波数
変調された波形から前半部分を取り出した波形を図１７
に示す。図１７の波形で送信され目標で反射された信号
は、Ａ／Ｄ変換器８で従来と同じサンプリング周期でサ
ンプリングされ、図１８に示すディジタルビデオ信号と
なる。この信号をディジタル周波数変調器において、周
波数変調係数メモリ１９のデータと複素乗算器２０で乗
算すると図１２と同一の波形となり、間引きフィルタ２
１で１個おきにデータを取り出すことにより図１３と同
一の波形となる。ここで得られる信号は従来と同一の距
離範囲に相当する信号であるが、データ量は１／２とな
っている。この信号をパルス圧縮器１０でパルス圧縮処
理を行うことにより図１４と同一の波形が得られる。こ
の例の場合のデータ量は２５６個であり、従来の１／２
となっている。

【００３２】この実施例の場合、周波数変調された波形
から送信パルスタイミングで取り出す部分はＴ／２幅で
あるが、実施例１と同様にＴ／ｎ幅とすれば、圧縮後パ
ルス幅はｎ×１／ΔＦとなるが、間引きフィルタでデー
タ量を１／ｎとすることができる。また、圧縮比の劣化
を許容すればさらに間引くことによりデータ量を削減す
ることも可能である。

【００３３】実施例４．図１９はこの発明の実施例４を
示す図であり、１〜４，６〜９および１１〜１３は従来
装置と全く同一のものである。１０は実施例１と全く同
一のものである。２２はＡ／Ｄ変換器８から出力される
ディジタルビデオ信号に対して、高周波成分を抑圧し、
低周波成分のみを通過させる低域通過フィルタ処理を行
い、さらに必要分解能に間引く処理を行うディジタルフ
ィルタ演算器である。

【００３４】ディジタルフィルタ演算器の構成を図２０
に示す。２１は実施例２の装置と全く同一のものであ
る。２３は高周波成分を抑圧し、低周波成分のみを通過
させる低域通過ディジタルフィルタである。

【００３５】前記のように構成されたレーダ装置におい
ては、図３に示すような波形で送信され、目標で反射さ
れた信号は、Ａ／Ｄ変換器において従来の周期でサンプ
リングすることにより図３２と同一の波形を得る。この
信号に対して低域通過ディジタルフィルタ２３にて処理
を行うと図２１に示す波形となり、間引きフィルタ２１
にて１個おきにデータを取り出すことにより図２２に示
す波形となる。これは従来と同一の距離範囲に相当する
信号であるが、データ量は１／２となっている。この信
号をパルス圧縮器１０でパルス圧縮処理を行うことによ
り図２３の波形が得られる。この例の場合のデータ量は
２５６個であり、従来の１／２となっている。

【００３６】この実施例の場合、低域通過ディジタルフ
ィルタ２３の周波数通過帯域は−ΔＦ／４〜＋ΔＦ／４
を想定しているが、周波数通過帯域を−ΔＦ／８〜＋Δ
Ｆ／８とすることにより間引きフィルタでデータ量をさ
らに１／２に削減できる。同様にして周波数通過帯域を
変更することにより、データ量を削減することが可能で
ある。また、この例の場合の周波数通過帯域でも圧縮比
の劣化を許容すればさらに間引くことによりデータ量を
削減することも可能である。

【００３７】実施例５．図２４はこの発明の実施例５を
示す図であり、１〜４，６〜９および１１〜１３は従来
装置と全く同一のものである。１０は実施例１と全く同
一のものである。２４は受信器から出力される受信信号
に対して、高周波成分を抑圧し、低周波成分のみを通過
させる低域通過フィルタ処理を行う低域通過フィルタ、
９はパルス圧縮用変調器に従来通りの変調パルスを送る
と共に、またＡ／Ｄ変換器に対しては従来の２倍の周期
のサンプリング間隔を送るタイミング発生器である。

【００３８】前記のように構成されたレーダ装置におい
ては、図３に示すような波形で送信され、目標で反射さ
れた信号は、受信器７において増幅され、低域通過フィ
ルタ２４によって高周波成分が抑圧される。この信号に
対してＡ／Ｄ変換器８において従来の２倍の周期でサン
プリングすることにより図２２と同一の波形を得ること
ができる。これは従来と同一の距離範囲に相当する信号
であるが、データ量は１／２となっている。この信号を
パルス圧縮器１０でパルス圧縮処理を行うことにより図
２３と同一の波形が得られる。この例の場合のデータ量
は２５６個であり、従来の１／２となっている。

【００３９】この実施例の場合も、実施例４と同様に低
域通過フィルタ２４の周波数通過帯域は−ΔＦ／４〜＋
ΔＦ／４を想定しているが、周波数通過帯域を−ΔＦ／
８〜＋ΔＦ／８とすることによりＡ／Ｄ変換器８におけ
るサンプリング周期をさらに２倍にすることができ、デ
ータ量をさらに１／２に削減できる。同様にして周波数
通過帯域を変更することにより、データ量を削減するこ
とが可能である。また、この例の場合の周波数通過帯域
でも圧縮比の劣化を許容すればさらにサンプリング周期
を遅くしデータ量を削減することも可能である。

【００４０】実施例６．図２５はこの発明の実施例６を
示す図であり、１〜４，６〜９および１１〜１２は従来
装置と全く同一のものである。５，１０は実施例１と全
く同一のものである。１３は周波数変調タイミング、送
信パルスタイミング、およびＡ／Ｄ変換サンプリングタ
イミングをタイミング発生器９に対して適時変更し、同
時にディジタル周波数変調制御器の制御を行うレーダ制
御器、２５はレーダ制御器の制御によりディジタル周波
数変調器１８の挿入・バイパスを制御し、挿入時には、
周波数変調係数メモリ１９の内容を変更することができ
るディジタル周波数変調制御器である。

【００４１】ディジタル周波数変調制御器２５の構成を
図２６に示す。２０，２１は実施例２の装置と全く同一
のものである。１９は外部からの制御で内容を変更でき
る周波数変調係数メモリ、２６はバイパス経路であり、
入力データに対してディジタル周波数変調器１８を挿入
するか、バイパス経路２６を通すかを外部から制御でき
る。

【００４２】前記のように構成されたレーダ装置におい
ては、タイミング発生器９において図２７に示すように
周波数変調タイミング１４を発生し、レーダ制御器１３
の制御により図２７に示すように送信パルスタイミング
２７，２８，２９のどれを使用するかを切り換える。ま
た、同時にレーダ制御器１３の制御によりＡ／Ｄ変換サ
ンプリング周期も送信パルスタイミングが２７の時は、
従来の２倍、２８，２９の時は、従来通りの周期でタイ
ミング発生器９から発生する。受信した信号に対して
は、送信パルスタイミング２７の時は、レーダ制御器１
３がディジタル周波数制御器２５に対してバイパス経路
２６にデータを通すように制御する。送信パルスタイミ
ング２８の時は、ディジタル周波数変調器１８を挿入す
るように制御し、周波数変調係数メモリの内容を−ΔＦ
／４変調用のデータとする。送信パルスタイミング２８
の時は、ディジタル周波数変調器１８を挿入するように
制御し、周波数変調係数メモリの内容を＋ΔＦ／４変調
用のデータとする。ディジタル周波数変調制御器２５か
ら出力される信号は、従来と同一の距離範囲に相当する
信号であるが、データ量は１／２となっている。この信
号をパルス圧縮器１０でパルス圧縮することにより、送
信パルスタイミングが２７の時には実施例１、２８の時
には実施例２、２９の時には実施例３に示すパルス圧縮
結果が得られる。

【００４３】

【発明の効果】この発明の実施例１によれば、時間ゲー
ト回路を用いて同一周波数変調特性を持つパルス圧縮用
変調器でも、低い圧縮比と低い距離分解能でよい場合に
はデータ量を削減でき、高速にパルス圧縮処理を行うこ
とができる。

【００４４】この発明の実施例２によれば、時間ゲート
回路とディジタル周波数変調器を用いることにより、送
信波の後半部分を用いて高速にパルス圧縮処理を行うこ
とができる。

【００４５】この発明の実施例３によれば、時間ゲート
回路とディジタル周波数変調器を用いることにより、送
信波の前半部分を用いて高速にパルス圧縮処理を行うこ
とができる。

【００４６】この発明の実施例４によれば、ディジタル
フィルタ演算器を用いることにより、高速にパルス圧縮
処理を行うことができる。

【００４７】この発明の実施例５によれば、低域通過フ
ィルタを用いることにより、高速にパルス圧縮処理を行
うことができる。

【００４８】この発明の実施例６によれば、レーダ制御
器からの制御で使用周波数変調帯域を変更することによ
り、高速にパルス圧縮処理を行い、かつ目標側に周波数
変調特性を知られにくくすることができる。

【図面の簡単な説明】

【図１】 この発明によるレーダ装置の実施例１を示す
図である。

【図２】 実施例１の送信パルス波形および圧縮結果を
示す図である。

【図３】 実施例１の周波数変調波形を示す図である。

【図４】 実施例１の送信パルス波形を示す図である。

【図５】 実施例１の受信信号を示す図である。

【図６】 実施例１のパルス圧縮結果を示す図である。

【図７】 この発明によるレーダ装置の実施例２を示す
図である。

【図８】 実施例２のディジタル周波数変調器の構成を
示す図である。

【図９】 実施例２の周波数変調波形および送信パルス
波形を示す図である。

【図１０】 実施例２の送信パルス波形を示す図であ
る。

【図１１】 実施例２の受信波形を示す図である。

【図１２】 実施例２のディジタル周波数変調後の波形
を示す図である。

【図１３】 実施例２の間引き後の波形を示す図であ
る。

【図１４】 実施例２のパルス圧縮結果を示す図であ
る。

【図１５】 この発明によるレーダ装置の実施例３を示
す図である。

【図１６】 実施例３の周波数変調および送信パルス波
形を示す図である。

【図１７】 実施例３の送信パルス波形を示す図であ
る。

【図１８】 実施例３の受信波形を示す図である。

【図１９】 この発明によるレーダ装置の実施例４を示
す図である。

【図２０】 実施例４のディジタルフィルタ演算器の構
成を示す図である。

【図２１】 実施例４のディジタルフィルタ後の波形を
示す図である。

【図２２】 実施例４の間引き後の波形を示す図であ
る。

【図２３】 実施例４のパルス圧縮結果を示す図であ
る。

【図２４】 この発明によるレーダ装置の実施例５を示
す図である。

【図２５】 この発明によるレーダ装置の実施例６を示
す図である。

【図２６】 実施例６のディジタル周波数変調制御器の
構成を示す図である。

【図２７】 実施例６の周波数変調と送信パルス波形を
示す図である。

【図２８】 従来のレーダ装置を示す図である。

【図２９】 従来のパルス圧縮器の構成を示す図であ
る。

【図３０】 従来の周波数変調波形とパルス圧縮結果を
示す図である。

【図３１】 従来の周波数変調波形を示す図である。

【図３２】 従来の受信信号を示す図である。

【図３３】 従来のパルス圧縮結果を示す図である。

【符号の説明】

１ アンテナ、２ ビーム制御器、３ 励振器、４ パ
ルス圧縮用変調器、５時間ゲート回路、６ サーキュレ
ータ、７ 受信器、８ Ａ／Ｄ変換器、９タイミング発
生器、１０ パルス圧縮器、１１ 目標検出器、１２
表示器、１３ レーダ制御器、１４ 周波数変調タイミ
ング、１５ 送信パルスタイミング、１６ 受信信号、
１７ パルス圧縮結果、１８ ディジタル周波数変調
器、１９ 周波数変調係数メモリ、２０ 複素乗算器、
２１ 間引きフィルタ、２２ディジタルフィルタ演算
器、２３ 低域通過ディジタルフィルタ、２４ 低域通
過フィルタ、２５ ディジタル周波数変調制御器、２６
バイパス経路、２７実施例１送信パルスタイミング、
２８ 実施例２送信パルスタイミング、２９実施例３送
信パルスタイミング、３０ ＦＦＴ演算器、３１ 参照
関数格納メモリ、３２ 複素乗算器、３３ ＩＦＦＴ演
算器、３４ 直線周波数変調。

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 特定方向の空間に送信波を放射し、反射
   波を受信するアンテナと、 上記アンテナのビーム指向方向を制御するビーム制御器
   と、 上記送信波を発生する励振器と、 送信波に対してチャープパルス圧縮のための直線周波数
   変調を常に一定の周波数掃引率で行うパルス圧縮用変調
   器と、上記 パルス圧縮用変調器で変調されたパルス幅Ｔの送信
   波から、送信パルスに使用する中心部分の１／２を取り
   出す時間ゲート回路と、 上記アンテナへ送信部から送信信号を供給し、受信信号
   を受信部へ供給するサーキュレータと、 上記時間ゲート回路のための送信パルスタイミング、上
   記パルス圧縮用変調器のための周波数変調タイミング等
   のためのサンプリングタイミング等を発生するタイミン
   グ発生器と、 受信信号を増幅する受信器と、 上記受信器から出力される信号を、パルス幅Ｔの時のサ
   ンプリング周期をτとすると、ディジタルビデオ信号を
   ２×τのサンプリング周期でＡ／Ｄ変換するＡ／Ｄ（Ａ
   ｎａｌｏｇ／Ｄｉｇｉｔａｌ）変換器と、 上記Ａ／Ｄ変換器から出力されるディジタルビデオ信号
   に対して１／２のデータ量でチャープパルス圧縮のため
   の相関処理を行うパルス圧縮器と、 上記パルス圧縮器から出力されるデータから目標の距離
   検出を行う目標検出器と、 上記目標検出器から出力される目標距離情報を表示する
   表示器と、 上記ビーム制御器や、タイミング発生器の設定を行うレ
   ーダ制御器を備えたことを特徴とするレーダ装置。
2. 【請求項２】 上記パルス圧縮用変調器で変調された送
   信波から、上記時間ゲート回路により、変調された送信
   波の後半部分を送信波として使用し、上記Ａ／Ｄ変換器
   から出力されるディジタルビデオ信号に対してディジタ
   ル周波数変調を行い、さらに必要分解能に間引く処理を
   行うディジタル周波数変調器を備えたことを特徴とする
   請求項１記載のレーダ装置。
3. 【請求項３】 上記パルス圧縮用変調器で変調された送
   信波から、上記時間ゲート回路により、変調された送信
   波の前半部分を送信波として使用し、上記Ａ／Ｄ変換器
   から出力されるディジタルビデオ信号に対してディジタ
   ル周波数変調を行い、さらに必要分解能に間引く処理を
   行うディジタル周波数変調器を備えたことを特徴とする
   請求項１記載のレーダ装置。
4. 【請求項４】 上記パルス圧縮用変調器で変調された送
   信波から、上記時間ゲート回路を用いずに、変調された
   送信波の全部を送信波として使用し、上記Ａ／Ｄ変換器
   から出力されるディジタルビデオ信号に対して、高周波
   成分を抑圧し、低周波成分のみを通過させる低域通過フ
   ィルタ処理を行い、さらに必要分解能に間引く処理を行
   うディジタルフィルタ演算器を備えたことを特徴とする
   請求項１記載のレーダ装置。
5. 【請求項５】 上記パルス圧縮用変調器で変調された送
   信波から、上記時間ゲート回路を用いずに、変調された
   送信波の全部を送信波として使用し、上記受信器から出
   力される受信信号に対して、高周波成分を抑圧し、低周
   波成分のみを通過させる低域通過フィルタを備えたこと
   を特徴とする請求項１記載のレーダ装置。
6. 【請求項６】 上記タイミング発生器に対して送信パル
   スタイミング、周波数変調タイミングおよびＡ／Ｄ変換
   サンプリングタイミングを変更させ、同時にディジタル
   周波数変調器の挿入・バイパスと挿入時のディジタル周
   波数変調器の変調特性を制御するレーダ制御器を備えた
   ことを特徴とする請求項１記載のレーダ装置。