JP3438225B2 - Transmitter / receiver circuit - Google Patents

Transmitter / receiver circuit

Info

Publication number
JP3438225B2
JP3438225B2 JP2000285023A JP2000285023A JP3438225B2 JP 3438225 B2 JP3438225 B2 JP 3438225B2 JP 2000285023 A JP2000285023 A JP 2000285023A JP 2000285023 A JP2000285023 A JP 2000285023A JP 3438225 B2 JP3438225 B2 JP 3438225B2
Authority
JP
Japan
Prior art keywords
signal
transmission
circuit
collision
state machine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000285023A
Other languages
Japanese (ja)
Other versions
JP2001144818A (en
Inventor
隆之 丹生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000285023A priority Critical patent/JP3438225B2/en
Publication of JP2001144818A publication Critical patent/JP2001144818A/en
Application granted granted Critical
Publication of JP3438225B2 publication Critical patent/JP3438225B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)
  • Transmitters (AREA)
  • Bus Control (AREA)
  • Transceivers (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、パーソナルコンピ
ュータやその周辺機器、Audio/Visual機器を接続するこ
とが可能なシリアルバスであって、IEEE発行,”IEEE St
andard for a High Performance Serial Bus”,−IEEE
Std. 1394-1995−(「IEEE Std. 1394-1995」とい
う。)により標準化されている高速シリアルバス(「 1
394 シリアルバス」という。)で用いられる送受信回路
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a serial bus which can be connected to a personal computer, its peripheral equipment, and Audio / Visual equipment.
andard for a High Performance Serial Bus ”, − IEEE
Std. 1394-1995-("IEEE Std. 1394-1995") standardized high-speed serial bus ("1
394 serial bus ”. ) Related to the transceiver circuit used.

【0002】[0002]

【従来の技術】パーソナルコンピュータと、プリンタ、
ハードディスク、スキャナー等の周辺機器、ディジタル
カメラなどの映像機器及びオ−ディオ機器(以下、この
ような端末機器を「ノード」という。)間を接続して制
御信号又は主信号を転送するために、1394 シリアルバ
スを使用して構成するネットワークが考えられている。
2. Description of the Related Art A personal computer, a printer,
In order to connect a peripheral device such as a hard disk and a scanner, a video device such as a digital camera and an audio device (hereinafter, such a terminal device is referred to as a "node") to transfer a control signal or a main signal, A network configured using a 1394 serial bus is considered.

【0003】各ノードは大きく4つに分類されるステー
トマシンを持ち、そのステートマシンは接続されている
隣接ノードからの信号により状態を遷移する。4つのス
テートマシンは、ネットワークの初期化を行う3つのプ
ロセス(Bus Resetプロセス、Tree IDプロセス、Self I
Dプロセス)とノード間で通常の通信を行うプロセス(N
ormalプロセス)とから構成される。
Each node has a state machine which is roughly classified into four, and the state machine transits its state by a signal from an adjacent node connected thereto. The four state machines consist of three processes (Bus Reset process, Tree ID process, Self I) that initialize the network.
Process (N process) and node that performs normal communication (N
ormal process) and.

【0004】各プロセスにおいては複数の状態が定義さ
れている。Bus Resetプロセスでは、R0:Reset StartとR
1:Reset Waitの2つの状態が定義されている。また、Tr
eeIDプロセスでは、T0:Tree ID start、T1:Child Hands
hake、T2:Parent Handshake及びT3:Root Contentionの
4つの状態が定義されている。同様にSelf IDプロセス
では、5つの状態(S0:Self ID start、S1:Self ID Gran
t、S2:Self ID Receive、S3:Send Speed Capabilitie
s、S4:Self ID Transmit)が、Normalプロセスでは7つ
の状態(A0:Idle、A1:Request Test、A2:Request Dela
y、A3:Request、A4:Grant、A5:Receive、A6:Transmit)
が定義されている。
A plurality of states are defined in each process. In the Bus Reset process, R0: Reset Start and R
Two states of 1: Reset Wait are defined. Also, Tr
In the eeID process, T0: Tree ID start, T1: Child Hands
Four states are defined: hake, T2: Parent Handshake, and T3: Root Contention. Similarly, the Self ID process has five states (S0: Self ID start, S1: Self ID Gran
t, S2: Self ID Receive, S3: Send Speed Capabilitie
s, S4: Self ID Transmit), but 7 states (A0: Idle, A1: Request Test, A2: Request Dela) in the Normal process.
y, A3: Request, A4: Grant, A5: Receive, A6: Transmit)
Is defined.

【0005】次に、従来技術による2つのノードA、B
間での状態遷移の動作について説明する。
Next, two nodes A and B according to the prior art are used.
The operation of state transition between the two will be described.

【0006】図7は、上述のような状態遷移の様子をNo
rmalプロセスの場合を例として示すものである。初期状
態としてノードBはA0:Idle状態にあり、ノードAが送
信要求を出すためのA3:Request状態から説明する。
FIG. 7 shows the state transition as described above.
The case of the rmal process is shown as an example. As the initial state, the node B is in the A0: Idle state, and the description will be given from the A3: Request state in which the node A issues a transmission request.

【0007】まず、ノードAは、ノードBに対して送信
要求信号requestを送信し、ノードBは、前記request信
号を受信して自ノードの状態をA4:Grantに変え、ノード
Aに対しては送信許可信号grantを返送する。
First, the node A transmits a transmission request signal request to the node B, and the node B receives the request signal and changes the state of its own node to A4: Grant. Send back the transmission permission signal grant.

【0008】次に、ノードAは、前記grant信号を受信
して自ノードの状態をA6:Transmitに変え、ノードBに
対してデータの先頭を示すところのdata_prefix信号を
送信した後、データの送信を開始する。ノードBは、前
記data_prefix信号を受信して自ノードの状態をA5:Rece
iveに変え、データを受信する。
Next, the node A receives the grant signal, changes the state of its own node to A6: Transmit, transmits the data_prefix signal indicating the beginning of the data to the node B, and then transmits the data. To start. The node B receives the data_prefix signal and changes the state of its own node to A5: Rece
Change to ive and receive data.

【0009】そして、ノードAは、データの送信を終え
ると自ノードの状態をA0:Idleに変え、ノードBに対し
てデータの終了を示すdata_endを送信する。また、ノー
ドBは前記data_endを受信してデータの受信を終えると
自ノードの状態をA0:Idleに変える。
When the node A finishes transmitting the data, it changes the state of its own node to A0: Idle and transmits data_end indicating the end of the data to the node B. When the node B receives the data_end and finishes receiving the data, it changes the state of its own node to A0: Idle.

【0010】次に、ノードAが状態A3:Requestから状態
A6:Transmitへ遷移する場合に着目して、ケーブル上の
信号の変化を説明する。
Next, node A changes from state A3: Request to state
A6: The change in the signal on the cable will be explained, focusing on the case of transition to Transmit.

【0011】従来の送受信回路は、IEEE Std. 1394-199
5 pp76に記載されており、例えば、図8のように構成さ
れている。同図において、ノードA、B間のケーブルは
2種類の信号を伝送するため2対の信号線TPA及びTPBで
構成される。パケット伝送において、TPAはストローブ
信号をTPBはデータ信号が伝送される。TPAとTPBとは交
差して隣接ノードへ接続されるため、TPAは隣接ノード
のTPBとして、TPBは隣接ノードのTPAと接続される。
A conventional transmitting / receiving circuit is IEEE Std. 1394-199.
5 pp76, and is configured as shown in FIG. 8, for example. In the figure, the cable between the nodes A and B is composed of two pairs of signal lines TPA and TPB for transmitting two kinds of signals. In packet transmission, TPA transmits a strobe signal and TPB transmits a data signal. Since TPA and TPB intersect and are connected to the adjacent node, TPA is connected as the TPB of the adjacent node and TPB is connected to the TPA of the adjacent node.

【0012】ノードA,Bにおけるrequestやgrantのよ
うな調停用の信号は、3つの電圧レベル(0, Z, 1)、具
体的にはスリーステート信号で表現されアナログ的に処
理される。例えば、request送信信号は(TPA, TPB)=
(Z, 0)、grant送信信号は(TPA, TPB)=(Z, 0)、I
dle送信信号は(TPA, TPB)=(Z, Z)としてそれぞれ
割り当てられて処理される。
Arbitration signals such as requests and grants at the nodes A and B are represented by three voltage levels (0, Z, 1), specifically three-state signals, and processed in an analog manner. For example, the request transmission signal is (TPA, TPB) =
(Z, 0), the grant transmission signal is (TPA, TPB) = (Z, 0), I
The dle transmission signal is assigned and processed as (TPA, TPB) = (Z, Z).

【0013】また、送信側と受信側とではTPAとTPBとを
交差させておりノードAとノードBの信号は衝突するよ
うに接続されているため、送信信号レベルとケーブル上
の電圧レベルとの対応は異なるものとなる。例えば、Id
le状態にあるノードBがノードAからのrequest送信信
号を受信した場合、ノードBが出力するidle送信信号と
ノードAからのTPAとTPBの交差したrequest送信信号が
衝突する結果、ケーブル上の電圧レベルはIdle(Z, Z)
+request(0, Z)=(0, Z)となる。受信側ではこの
ような電圧レベル(0, Z)を比較回路により識別し、re
quest受信として解釈する。
Further, since TPA and TPB are crossed on the transmitting side and the receiving side and the signals of the node A and the node B are connected so as to collide with each other, the transmission signal level and the voltage level on the cable are Correspondence will be different. For example, Id
When node B in the le state receives the request transmission signal from node A, the idle transmission signal output from node B collides with the request transmission signal from node A where TPA and TPB intersect, resulting in the voltage on the cable. Level is Idle (Z, Z)
+ Request (0, Z) = (0, Z). On the receiving side, such a voltage level (0, Z) is identified by a comparison circuit and re
Interpret as receiving a quest.

【0014】同様にノードAでは、状態A3:Requestであ
りrequest送信信号(Z, 0)を出力し、ノードBから送
信されたgrant送信信号(Z, 0)と衝突した電圧レベルr
equest(Z, 0)+grant(0, Z)=(0, 0)を受信する
と、比較回路によりこれを識別してgrant受信として解
釈し、また自ノードの状態をA6:Transmitへ遷移する。
Similarly, the node A outputs the request transmission signal (Z, 0) in the state A3: Request, and the voltage level r colliding with the grant transmission signal (Z, 0) transmitted from the node B.
When equest (Z, 0) + grant (0, Z) = (0, 0) is received, the comparator circuit identifies this and interprets it as grant reception, and transits the state of the own node to A6: Transmit.

【0015】このように従来の送受信回路では、接続さ
れた2つのノードが出力する双方の信号が衝突した結果
を受信し、その電圧レベルを識別して上位のステートマ
シンを遷移させていた。
As described above, in the conventional transmission / reception circuit, the result of collision between the signals output from the two connected nodes is received, the voltage level is identified, and the upper state machine is transited.

【0016】[0016]

【発明が解決しようとする課題】上記のように調停用の
信号を電圧レベルでアナログ的に表現して伝送する構成
を採用する場合、ケーブルによる伝送損失によって信号
の伝送距離は数mに制限される。そこで、信号の長距離
伝送を行うために、ステートマシン内で使用されている
デジタル信号形式をそのまま使用し、調停信号をtビッ
ト幅の0/1信号によりデジタル的に表現し、伝送路では
伝送路符号変換を行った後、シリアル伝送を行うことが
考えられている。
In the case of adopting the structure in which the arbitration signal is represented in the voltage level in an analog manner and transmitted, the transmission distance of the cable limits the transmission distance of the signal to several meters. It Therefore, in order to perform long-distance signal transmission, the digital signal format used in the state machine is used as it is, and the arbitration signal is digitally expressed by a 0/1 signal with a t-bit width, and transmitted on the transmission line. It is considered that serial transmission is performed after performing road code conversion.

【0017】しかしながら、調停信号をデジタル信号
(例えば、t=5とし、Idleを(11111)、requestを(001
00))で表現する場合には、隣接するノードが出力する
双方の信号が衝突して生じた信号は、送信ノード及び受
信ノードのそれぞれにおいて、tビット幅の境界及びク
ロックの不一致等から意味のある信号を得ることはでき
ない。そのため、受信側では受信信号を解釈できず、ス
テートマシンの状態を正しく遷移させることができな
い。
However, the arbitration signal is a digital signal (for example, t = 5, Idle is (11111), and request is (001
00)), the signal generated by the collision of both signals output by the adjacent node has a meaning due to a t-bit width boundary and a clock mismatch at each of the transmitting node and the receiving node. You can't get a signal. Therefore, the receiving side cannot interpret the received signal and cannot correctly transit the state of the state machine.

【0018】(発明の目的)本発明は上記の問題点を解
決するためになされたものであって、調停信号をデジタ
ル表現とした場合においても、従来のステートマシンの
状態を正常に遷移させることができる送受信回路を提供
することを目的とする。
(Object of the Invention) The present invention has been made in order to solve the above-mentioned problems, and allows the state of a conventional state machine to make a normal transition even when the arbitration signal is expressed in digital form. It is an object of the present invention to provide a transmitting / receiving circuit capable of performing the above.

【0019】[0019]

【課題を解決するための手段】上記目的を達成するた
め、本発明の送受信回路はステートマシン(図1の2)
から出力される調停用の送信信号と、隣接ノードからの
信号を受信した受信回路(図1の4)が出力する受信信
号とを用いて、衝突信号をデジタル的に生成する衝突信
号生成回路(図1の1)を有する。
In order to achieve the above object, the transmitting / receiving circuit of the present invention is a state machine (2 in FIG. 1).
A collision signal generation circuit that digitally generates a collision signal using the transmission signal for arbitration output from the receiver and the reception signal output from the reception circuit (4 in FIG. 1) that has received the signal from the adjacent node ( 1) of FIG.

【0020】また、本発明の送受信回路は、受信回路
(図5の4)からの受信信号とステートマシン(図5の
2)からの信号から、隣接ノードが出力している信号を
デジタル的に生成する送信信号生成回路(図5の5)と
送信信号生成回路からの信号とステートマシンからの信
号から衝突信号をデジタル的に生成し、送信回路(図5
の3)へ入力する衝突信号生成回路(図5の1)を有す
る。
The transmitter / receiver circuit of the present invention digitally converts the signal output from the adjacent node from the received signal from the receiver circuit (4 in FIG. 5) and the signal from the state machine (2 in FIG. 5). A collision signal is digitally generated from the transmission signal generation circuit (5 in FIG. 5) to be generated, the signal from the transmission signal generation circuit, and the signal from the state machine, and the transmission circuit (FIG. 5) is generated.
No. 3), the collision signal generation circuit (1 in FIG. 5) is provided.

【0021】(作用)デジタル的に衝突信号を生成する
衝突信号生成回路を用いることにより、従来のステート
マシンを変更することなく信号の伝送路をデジタル化す
る。
(Operation) By using a collision signal generation circuit that digitally generates a collision signal, the signal transmission path is digitized without changing the conventional state machine.

【0022】[0022]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the drawings.

【0023】<実施の形態1>図1は、本発明の第1の
実施の形態の送受信回路を示すブロック図である。本実
施の形態は、衝突信号を信号の受信回路側において生成
してステートマシンに出力するように送受信回路を構成
したものである。図1において、送受信回路は、衝突信
号生成回路1、ステートマシン2、送信回路3及び受信
回路4より構成される。
<First Preferred Embodiment> FIG. 1 is a block diagram showing a transmitting / receiving circuit according to a first preferred embodiment of the present invention. In this embodiment, a transmission / reception circuit is configured so that a collision signal is generated on the signal reception circuit side and is output to a state machine. In FIG. 1, the transmission / reception circuit includes a collision signal generation circuit 1, a state machine 2, a transmission circuit 3 and a reception circuit 4.

【0024】衝突信号生成回路1は、受信回路4からの
nビット幅のデジタル信号とステートマシンからのmビッ
ト幅のデジタル信号とから衝突信号を生成し、rビット
幅のデジタル信号を出力する機能を有する。
The collision signal generation circuit 1 receives the collision signal from the reception circuit 4.
It has a function of generating a collision signal from an n-bit width digital signal and an m-bit width digital signal from the state machine and outputting an r-bit width digital signal.

【0025】ステートマシン2は、衝突信号生成回路1
からのrビット幅のデジタル信号により、内部の状態を
遷移させ、隣接ノードへ伝える信号をmビット幅のデジ
タル信号で出力する機能を有する。
The state machine 2 includes a collision signal generation circuit 1
It has a function of changing the internal state by an r-bit width digital signal from and outputting the signal transmitted to the adjacent node as an m-bit width digital signal.

【0026】送信回路3は、ステートマシン2からのm
ビット幅のデジタル信号を伝送路符号へ変換し、さらに
シリアル信号へ変換した後、シリアル伝送用の伝送媒体
(例えば光ファイバ)へシリアルに出力する機能を有す
る。
The transmission circuit 3 uses the m from the state machine 2.
It has a function of converting a bit-width digital signal into a transmission path code, further converting into a serial signal, and then serially outputting to a transmission medium for serial transmission (for example, an optical fiber).

【0027】受信回路4は、伝送媒体からのシリアル信
号を受信し、伝送路符号の逆変換を行いnビット幅のデ
ジタル信号を出力する機能を有する。
The receiving circuit 4 has a function of receiving a serial signal from a transmission medium, inversely converting the transmission path code, and outputting an n-bit wide digital signal.

【0028】次に、本実施の形態の送受信回路の動作
を、図7に示すノードA、B間の信号のやりとりを例と
し、m=4、n=4、r=4と仮定して説明する。
Next, the operation of the transmission / reception circuit of this embodiment will be described by exemplifying the exchange of signals between the nodes A and B shown in FIG. 7, assuming that m = 4, n = 4, r = 4. To do.

【0029】図2は、m、 n、 rビット幅の本発明の各
デジタル信号と、従来のケーブル上の信号(TPA,TPB)
及び電圧レベル(Z,0,1)との関係を示す図であ
る。以下ではステートマシンから出力されるmビット幅
のデジタル信号を送信コードTx_Arb、受信回路から出力
されるnビット幅のデジタル信号を受信コードRx_Arb、
衝突信号生成回路1から出力されるrビット幅のデジタ
ル信号を衝突コードTx_Colという。なお、Tx_Arb、Rx_A
rb、Tx_Colのカッコ内の数字はビットの番号を表す。
FIG. 2 shows digital signals of the present invention having m, n and r bit widths and signals (TPA, TPB) on a conventional cable.
It is a figure which shows the relationship with the voltage level (Z, 0, 1). Below, the m-bit width digital signal output from the state machine is the transmission code Tx_Arb, and the n-bit width digital signal output from the reception circuit is the reception code Rx_Arb,
The r-bit width digital signal output from the collision signal generation circuit 1 is referred to as a collision code Tx_Col. Note that Tx_Arb, Rx_A
The numbers in parentheses of rb and Tx_Col represent the bit numbers.

【0030】図2において、従来のケーブル上の電圧レ
べルZ、0、1は、何れも2ビットのデジタル信号とし
て表し、それぞれ送信信号及び受信信号では(01),(0
0),(11)、衝突信号では(00),(01),(10)として
表した例を示す。また、従来のケーブル上の信号(TP
A,TPB)は、これらの組合せでなる4ビットのデジタル
信号で表す。
In FIG. 2, the voltage levels Z, 0, 1 on the conventional cable are all represented as 2-bit digital signals, and (01), (0
0), (11), and (00), (01), (10) in the collision signal. Also, signals on conventional cables (TP
A, TPB) is represented by a 4-bit digital signal that is a combination of these.

【0031】また、図3は、衝突信号生成回路1の符号
変換に基づく入出力コードの対応関係を示す図である。
送信コードと受信コードの入力の組合せに応じ衝突コー
ドへの変換機能を従来の電圧レベルの表示とともに表し
ている。衝突信号生成回路1では、図3に従って送信コ
ードの上位2ビット(m/2ビット)と受信コードの下位2
ビット(n/2ビット)から衝突コードの上位2ビット(r/
2ビット)を生成し、また、送信コードの下位2ビット
(m/2ビット)と受信コードの上位2ビット(n/2ビッ
ト)から衝突コードの下位2ビット(r/2ビット)を生成
する。
FIG. 3 is a diagram showing a correspondence relationship between input / output codes based on code conversion of the collision signal generation circuit 1.
The function of converting to a collision code according to the combination of the input of the transmission code and the reception code is shown together with the conventional display of the voltage level. In the collision signal generation circuit 1, according to FIG. 3, the upper 2 bits (m / 2 bits) of the transmission code and the lower 2 bits of the reception code are
Bits (n / 2 bits) to the upper 2 bits of the collision code (r /
2 bits), and the lower 2 bits (r / 2 bits) of the collision code are generated from the lower 2 bits (m / 2 bits) of the transmitted code and the upper 2 bits (n / 2 bits) of the received code. .

【0032】以下、上位m/2, n/2, r/2ビットをTPBに、
下位m/2, n/2, r/2ビットをTPAにそれぞれ対応づけて説
明する。
Below, the upper m / 2, n / 2, and r / 2 bits are set to TPB,
The lower m / 2, n / 2, and r / 2 bits will be described in association with the TPA.

【0033】ノードAのステートマシンは、状態A3:Req
uestにあるとき送信コードとして(00 01)(従来ケー
ブルの電圧レベル(TPA, TPB) =(Z, 0):request送
信に対応する。)を衝突信号生成回路1へ出力する。ま
た、このときノードAが隣接ノードからgrant信号を受
信しているとすると、受信回路4は受信コードとして
(00 01)(従来ケーブルの電圧レベル (TPA, TPB) =
(Z, 0):grant送信に対応する。)を衝突信号生成回
路1へ出力する。
The state machine of node A uses state A3: Req
When it is in uest, (00 01) (voltage level (TPA, TPB) of conventional cable = (Z, 0): corresponding to request transmission) is output to the collision signal generation circuit 1 as a transmission code. Further, at this time, if the node A receives the grant signal from the adjacent node, the reception circuit 4 receives the reception code (00 01) (conventional cable voltage level (TPA, TPB) =
(Z, 0): Corresponds to grant transmission. ) Is output to the collision signal generation circuit 1.

【0034】衝突信号生成回路1では、送信コードの上
位2ビット00と受信コードの下位2ビット01から、衝突コ
ードの上位2ビット01を生成する。また、送信コードの
下位2ビット01と受信コードの上位2ビット00から、衝突
コードの下位2ビット01を生成する。従って、衝突信号
生成回路1からは衝突コード(01 01)(従来ケーブル
の電圧レベル(0, 0):grant受信に対応する。)がス
テートマシン2へ出力される。衝突コード(01 01)を
受信したステートマシンは状態をA6:Transmitへ遷移す
る。
The collision signal generation circuit 1 generates the upper 2 bits 01 of the collision code from the upper 2 bits 00 of the transmission code and the lower 2 bits 01 of the reception code. Further, the lower 2 bits 01 of the collision code are generated from the lower 2 bits 01 of the transmission code and the upper 2 bits 00 of the reception code. Therefore, the collision signal generation circuit 1 outputs the collision code (01 01) (corresponding to the conventional cable voltage level (0, 0): grant reception) to the state machine 2. The state machine that received the collision code (01 01) transits the state to A6: Transmit.

【0035】ノードAに対向する隣接ノードBにおいて
も、図2と同様の送受信回路を有し、両者の送信回路と
受信回路とは相互接続されており、図7に示すような他
の送受信の処理も、各ノードA,Bにおいて図3に従っ
てデジタル信号により同様に行われステートマシンの遷
移動作は従来と同様に実行される。
The adjacent node B facing the node A also has a transmitting / receiving circuit similar to that shown in FIG. 2, and the transmitting circuit and the receiving circuit of both are connected to each other, and other transmitting / receiving circuits as shown in FIG. The processing is similarly performed by the digital signal in each of the nodes A and B according to FIG. 3, and the transition operation of the state machine is executed in the same manner as in the conventional case.

【0036】本実施の形態では、衝突信号生成回路1と
して図3に示すデジタル的な処理を行う構成を採用して
いるが、これはアナログ的に処理するように構成するこ
とが可能である。図4は、このような処理を行う回路の
例を示すものである。
In the present embodiment, the collision signal generating circuit 1 has a configuration for performing digital processing shown in FIG. 3, but it can be configured to perform analog processing. FIG. 4 shows an example of a circuit that performs such processing.

【0037】図4に示す衝突信号生成回路は、ステート
マシン2及び受信回路4から出力された各2ビット(m/2
ビット, r/2ビット)に対する衝突信号の生成回路を示
すものであり、図4に示す回路一対により図1の衝突信
号生成回路1が構成される。
The collision signal generation circuit shown in FIG. 4 has the two bits (m / 2) output from the state machine 2 and the reception circuit 4.
Bit, r / 2 bit), and the collision signal generation circuit 1 of FIG. 1 is constituted by the pair of circuits shown in FIG.

【0038】衝突信号生成回路は、ステートマシン2の
デジタル信号出力の下位2ビットTx_Arb[0]とTx_Arb[1]
の排他的論理和の反転信号を送信ドライバのイネーブル
信号とし、受信回路のデジタル信号出力の下位2ビット
Rx_Arb[2]とRx_Arb[3]の排他的論理和の反転信号を受信
ドライバのイネーブル信号とし、送信及び受信ドライバ
の出力を共通接続し、この共通接続部に比較回路を接続
した構成を有する。送信ドライバへ入力される信号にTx
_Arb[0]を使用し、受信ドライバへ入力される信号にRx_
Arb[2]を使用することで、前記共通接続部で送信ドライ
バ出力と受信ドライバ出力を衝突させ、2つの比較回路
により衝突信号Tx_Col[1]とTx_Col[0]を検出する。な
お、図4により衝突コードの下位2ビットが生成される
が、衝突コードの上位2ビットについては、図4におい
てそれぞれTx_Arb[0], Tx_Arb[1]をTx_Arb[2],Tx_Arb
[3]に、Rx_Arb[2], Rx_Arb[3]をRx_Arb[0], Rx_Arb[1]
にした回路を使用する。
The collision signal generation circuit uses the lower 2 bits Tx_Arb [0] and Tx_Arb [1] of the digital signal output of the state machine 2.
The inversion signal of the exclusive OR of is used as the enable signal of the transmission driver, and the lower 2 bits of the digital signal output of the reception circuit
The inverted signal of the exclusive OR of Rx_Arb [2] and Rx_Arb [3] is used as the enable signal of the reception driver, the outputs of the transmission and reception drivers are commonly connected, and the comparison circuit is connected to this common connection. Tx for the signal input to the transmission driver
Use _Arb [0] and Rx_ for the signal input to the receiving driver
By using Arb [2], the transmission driver output and the reception driver output collide with each other at the common connection portion, and the collision signals Tx_Col [1] and Tx_Col [0] are detected by the two comparison circuits. Although the lower two bits of the collision encoded by Figure 4 is generated, for the upper 2 bits of the collision code, respectively Tx_Arb [0] in FIG. 4, Tx_Arb [1] to T x_Arb [2], Tx_Arb
Rx_Arb [2], Rx_Arb [3] to Rx_Arb [0], Rx_Arb [1] in [3]
Use the circuit specified in.

【0039】<実施の形態2>図5は、本発明の第2の
実施の形態の送受信回路を示すブロック図である。本実
施の形態は、衝突信号を信号の送信回路側で生成して対
向のノードに出力するように送受信回路を構成したもの
である。同図において、送受信回路は、衝突信号生成回
路1、ステートマシン2、送信回路3、受信回路4及び
送信信号生成回路5により構成される。
<Second Embodiment> FIG. 5 is a block diagram showing a transmitting / receiving circuit according to a second embodiment of the present invention. In the present embodiment, the transmission / reception circuit is configured so that a collision signal is generated on the signal transmission circuit side and output to the opposite node. In the figure, the transmission / reception circuit includes a collision signal generation circuit 1, a state machine 2, a transmission circuit 3, a reception circuit 4, and a transmission signal generation circuit 5.

【0040】衝突信号生成回路1は、ステートマシン2
からのmビット幅のデジタル信号と送信信号生成回路5
からのnビット幅のデジタル信号から、rビット幅の衝突
信号を生成する機能を有する。
The collision signal generation circuit 1 includes a state machine 2
M-bit wide digital signal and transmission signal generation circuit 5
It has a function of generating an r-bit width collision signal from an n-bit width digital signal from.

【0041】ステートマシン2は、受信回路4からのr
ビット幅のデジタル信号により、内部の状態を遷移さ
せ、隣接ノードへ伝える信号をmビット幅のデジタル信
号で出力する機能を有する。
The state machine 2 receives the r signal from the receiving circuit 4.
It has a function of changing the internal state by a bit-width digital signal and outputting a signal transmitted to an adjacent node as an m-bit width digital signal.

【0042】送信回路3は、衝突信号生成回路1からの
rビット幅の衝突コードを示すデジタル信号をシリアル
信号へ変換し、シリアル伝送用の伝送媒体(例えば光フ
ァイバ)へシリアルに出力する機能を有する。
The transmitting circuit 3 receives the signal from the collision signal generating circuit 1.
It has a function of converting a digital signal indicating an r-bit width collision code into a serial signal and serially outputting it to a transmission medium for serial transmission (for example, an optical fiber).

【0043】受信回路4は、伝送媒体からのシリアル信
号を受信し、rビット幅の衝突コードを示すデジタル信
号を出力する機能を有する。
The receiving circuit 4 has a function of receiving a serial signal from a transmission medium and outputting a digital signal indicating an r-bit width collision code.

【0044】送信信号生成回路5は、ステートマシン2
からのmビット幅の送信コードを示すデジタル信号と受
信回路4からのrビット幅の衝突コードを示すデジタル
信号から、隣接ノードのステートマシンが出力している
送信コードを表すnビット幅のデジタル信号を出力する
機能を有する。なお、送信信号生成回路5ついては、特
願平08-190743号(11,12ページの表3)記載の変換機能
を利用することができる。
The transmission signal generation circuit 5 includes the state machine 2
From the digital signal indicating the transmission code of m-bit width from and the digital signal indicating the collision code of r-bit width from the receiving circuit 4, the n-bit width digital signal indicating the transmission code output by the state machine of the adjacent node. Has the function of outputting. For the transmission signal generation circuit 5, the conversion function described in Japanese Patent Application No. 08-190743 (Table 3 on pages 11 and 12) can be used.

【0045】次に、図5に示す本実施の形態の送受信回
路の動作を、図7に示すノードA、B間における状態遷
移を伴う信号のやりとりを例とし、m=4、n=4、r=4と仮
定して説明する。
Next, the operation of the transmission / reception circuit of the present embodiment shown in FIG. 5 will be described with an example of signal exchange involving state transition between nodes A and B shown in FIG. 7, where m = 4, n = 4, Explanation will be made assuming r = 4.

【0046】隣接するノードA、Bは何れも図5に示す
ような送受信回路を備える構成を有し、各ノードの送信
回路及び受信回路は相互に接続されている。
Each of the adjacent nodes A and B has a structure including a transmission / reception circuit as shown in FIG. 5, and the transmission circuit and the reception circuit of each node are connected to each other.

【0047】まず、初期状態においてノードBのステー
トマシンがA0: Idleの状態とし、ノードAのステートマ
シンが状態A3:Requestに遷移したとすると、ノードAの
ステートマシン1は送信コードとして(00 01)(従来
ケーブルの電圧レベル(Z, 0):request送信に対応す
る。)を衝突信号生成回路5へ出力する。送信信号生成
回路5では受信回路4からの衝突コード(00 00)(従
来ケーブルの電圧レベル(Z, Z):idle受信に対応す
る。)とステートマシン2からの送信コード(0001)か
ら、ノードBのステートマシンが出力している送信コー
ドがidleであることを認識し、受信コード(01 01)
(ノードBのステートマシンの送信コードに相当す
る。)を衝突信号生成回路1へ出力する。
First, assuming that the state machine of the node B is in the A0: Idle state in the initial state and the state machine of the node A has transited to the state A3: Request, the state machine 1 of the node A has a transmission code (00 01 ) (Voltage level (Z, 0) of conventional cable: corresponding to request transmission) is output to the collision signal generation circuit 5. In the transmission signal generation circuit 5, from the collision code (00 00) from the reception circuit 4 (corresponding to the voltage level (Z, Z) of the conventional cable: idle reception) and the transmission code (0001) from the state machine 2, Recognizes that the transmission code output by state machine B is idle, and the reception code (01 01)
(Corresponding to the transmission code of the state machine of the node B) is output to the collision signal generation circuit 1.

【0048】衝突信号生成回路1は、ステートマシン2
からの送信コードと送信信号生成回路5からの受信コー
ドから図6に従って生成される衝突コード(00 01)を
送信回路へ出力する。衝突コードは伝送路符号化、シリ
アル化されて伝送路へ出力される。ノードBはノードA
からの衝突コードを受信してステートマシンの状態をA
4:Grantへ遷移させる。
The collision signal generation circuit 1 includes a state machine 2
The collision code (00 01) generated according to FIG. 6 from the transmission code from the transmission code and the reception code from the transmission signal generation circuit 5 is output to the transmission circuit. The collision code is transmission line encoded, serialized, and output to the transmission line. Node B is node A
Received a collision code from
4: Transition to Grant.

【0049】次に、ノードBのステートマシンは、送信
コードとして(00 01)(従来ケーブルの電圧レベル
(Z, 0):grant送信に対応する。)を衝突信号生成回
路1に出力する。送信信号生成回路5は受信回路4から
の衝突コード(00 01)とステートマシン2からの送信
コード(00 01)から、ノードAのステートマシン2が
出力している送信コードがrequestであることを認識
し、受信コード(00 01)(ノードAのステートマシン
2の送信コードに相当する。)を衝突信号生成回路1へ
入力する。衝突信号生成回路1は送信コード(00 01)
と受信コード(00 01)から衝突コード(01 01)を送信
回路3へ出力する。衝突コードは伝送路符号化、シリア
ル化されて伝送路へ出力される。ノードAはノードBか
らの衝突コードを受信してステートマシン2の状態をA
6:Transmitへ遷移させる。
Next, the state machine of the node B outputs (00 01) (corresponding to the voltage level (Z, 0) of the conventional cable: grant transmission) as a transmission code to the collision signal generation circuit 1. Based on the collision code (00 01) from the reception circuit 4 and the transmission code (00 01) from the state machine 2, the transmission signal generation circuit 5 confirms that the transmission code output by the state machine 2 of the node A is request. It recognizes and inputs the reception code (00 01) (corresponding to the transmission code of the state machine 2 of the node A) to the collision signal generation circuit 1. Collision signal generation circuit 1 uses transmission code (00 01)
And the collision code (01 01) from the reception code (00 01) is output to the transmission circuit 3. The collision code is transmission line encoded, serialized, and output to the transmission line. Node A receives the collision code from node B and changes the state of state machine 2 to A.
6: Transition to Transmit.

【0050】以下、図7に示すノードA、B間における
状態遷移を伴う信号のやりとりは、図6に従ってデジタ
ル信号により同様に行われる。なお、本実施の形態にお
いても、衝突信号生成回路をドライバを使用してアナロ
グ的に処理する図4に示すような構成とすることが可能
である。
Hereinafter, the exchange of signals accompanied by the state transition between the nodes A and B shown in FIG. 7 is similarly performed by digital signals according to FIG. Also in this embodiment, the collision signal generation circuit can be configured as shown in FIG. 4 in which the driver is used to perform analog processing.

【0051】以上の実施の形態においては、送信コー
ド、受信コード、衝突コードの処理を上位ビットと下位
ビットに分けて行った例で説明したが、各コードの分割
方法は任意に行うことができ、また、各コードを分割す
ることなく一括して変換処理を行うように構成すること
も可能である。また、ステートマシンからの送信信号と
しては、ステートマシン内のデジタル信号を直接出力す
るように構成するか、又は従来例のようなアナログ的な
出力とし、出力端に再度デジタル信号に変換する変換回
路を設けるように構成することも可能であることはいう
までもない。
In the above embodiments, the processing of the transmission code, the reception code, and the collision code is divided into the high-order bit and the low-order bit, but the division method of each code can be performed arbitrarily. Also, it is possible to perform conversion processing collectively without dividing each code. As a transmission signal from the state machine, a conversion circuit for directly outputting a digital signal in the state machine, or an analog output as in the conventional example, and converting it into a digital signal again at the output end It goes without saying that it is also possible to configure so that.

【0052】[0052]

【発明の効果】発明の送受信回路によれば、従来アナロ
グ的に伝送している調停信号をデジタル的に伝送する場
合においても、従来通りのステートマシンを用いること
ができる。また、ノード間の信号の伝送にデジタル信号
を使用することが可能であり、ケーブルの伝送損失によ
るノード間の伝送距離の制限が緩和される。
According to the transmission / reception circuit of the present invention, the conventional state machine can be used even in the case of digitally transmitting the arbitration signal conventionally transmitted in analog. In addition, since it is possible to use a digital signal for transmitting a signal between the nodes, the limitation of the transmission distance between the nodes due to the transmission loss of the cable is relaxed.

【0053】[0053]

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施の形態の送受信回路を示す
ブロック図である。
FIG. 1 is a block diagram showing a transmission / reception circuit according to a first embodiment of the present invention.

【図2】ステートマシンで扱うデジタル信号と従来ケー
ブルでの信号の電圧レベルとの関係を示す図である。
FIG. 2 is a diagram showing a relationship between a digital signal handled by a state machine and a voltage level of a signal on a conventional cable.

【図3】第1の実施の形態の衝突信号生成回路の入出力
コードと従来ケーブルでの信号の電圧レベルの関係を示
す図である。
FIG. 3 is a diagram showing a relationship between an input / output code of the collision signal generation circuit according to the first embodiment and a voltage level of a signal in a conventional cable.

【図4】第1の実施の形態の衝突信号生成回路の変形例
を示す図である。
FIG. 4 is a diagram showing a modified example of the collision signal generation circuit of the first embodiment.

【図5】本発明の第2の実施の形態の送受信回路を示す
ブロック図である。
FIG. 5 is a block diagram showing a transmission / reception circuit according to a second embodiment of the present invention.

【図6】第2の実施の形態の衝突信号生成回路の入出力
コードと従来ケーブルでの信号の電圧レベルの関係を示
す図である。
FIG. 6 is a diagram showing the relationship between the input / output code of the collision signal generation circuit of the second embodiment and the voltage level of the signal in the conventional cable.

【図7】ステートマシンの状態遷移と送受信信号の関係
を示す一例である。
FIG. 7 is an example showing a relationship between a state transition of a state machine and a transmission / reception signal.

【図8】従来の送受信回路を示す図である。FIG. 8 is a diagram showing a conventional transmission / reception circuit.

【符号の説明】[Explanation of symbols]

1 衝突信号生成回路 2 ステートマシン 3 送信回路 4 受信回路 5 送信信号生成回路 1 Collision signal generation circuit 2 state machines 3 transmitter circuit 4 Receiver circuit 5 Transmission signal generation circuit

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04L 25/02 H04L 12/28 H04B 1/04 H04B 1/40 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) H04L 25/02 H04L 12/28 H04B 1/04 H04B 1/40

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 対向する2つの送受信回路からの送信信
号を合成した衝突信号により状態を遷移させ、2進パラ
レル送信信号を出力するステートマシンと、前記ステー
トマシンからの2進パラレル送信信号を入力し伝送路へ
送信信号を出力する送信回路と、伝送路からの受信信号
を受信し2進パラレル受信信号として出力する受信回路
と、前記ステートマシンからの2進パラレル送信信号
と、前記受信回路からの2進パラレル受信信号とを用い
て衝突信号を合成し、前記ステートマシンへ2進パラレ
ル衝突信号を出力する衝突信号合成回路とを備えること
を特徴とする送受信回路。
1. A state transition is performed by a collision signal that is a combination of transmission signals from two opposing transmission / reception circuits, and a binary parametrization is performed.
A state machine for outputting a barrel transmission signal, as a binary type a parallel transmission signal and transmitting circuit for outputting a transmission signal to the transmission line, receives a received signal from the transmission path binary parallel received signal from the state machine A collision signal is synthesized by using a receiving circuit for outputting, a binary parallel transmission signal from the state machine, and a binary parallel reception signal from the receiving circuit, and a binary parallel collision signal is output to the state machine. A transmission / reception circuit comprising a collision signal synthesis circuit.
【請求項2】 対向する2つの送受信回路からの送信信
号を合成した衝突信号により状態を遷移させ、2進パラ
レル送信信号を出力するステートマシンと、前記ステー
トマシンからの2進パラレル送信信号を受けて、伝送路
符号変換、シリアル化を行い伝送路へ送信信号を出力す
る送信回路と、伝送路からの受信信号を受信し、パラレ
ル化、伝送路符号逆変換を行い2進パラレル受信信号を
出力する受信回路と、前記ステートマシンからの2進パ
ラレル送信信号と、前記受信回路からの2進パラレル受
信信号とを用いて衝突信号を合成し、前記ステートマシ
ンへ2進パラレル衝突信号を出力する衝突信号生成回路
とを備えることを特徴とする送受信回路。
2. A state machine that outputs a binary parallel transmission signal by causing a state transition by a collision signal that is a combination of transmission signals from two opposing transmission / reception circuits, and a binary parallel transmission signal from the state machine. Then, a transmission circuit that performs transmission line code conversion and serialization and outputs a transmission signal to the transmission line, and a reception signal from the transmission line is received, and parallelization and transmission line code inverse conversion are performed, and a binary parallel reception signal is output. Collision that synthesizes a collision signal using a receiving circuit that performs the above, a binary parallel transmission signal from the state machine, and a binary parallel reception signal from the receiving circuit, and outputs a binary parallel collision signal to the state machine. A transmission / reception circuit comprising a signal generation circuit.
【請求項3】 前記衝突信号生成回路は、前記ステート
マシンからの2進パラレル送信信号と、前記受信回路か
らの2進パラレル受信信号を、3つ以上の振幅レベルを
持つアナログ信号に変換し、当該2つのアナログ信号を
生成するドライバを同時駆動することにより前記衝突信
号を合成した後、2進パラレル衝突信号へ変換すること
を特徴とする請求項1又は2記載の送受信回路。
3. The collision signal generation circuit converts a binary parallel transmission signal from the state machine and a binary parallel reception signal from the reception circuit into an analog signal having three or more amplitude levels, The transceiver circuit according to claim 1 or 2, wherein the collision signals are combined by simultaneously driving the drivers that generate the two analog signals, and are then converted into a binary parallel collision signal.
【請求項4】 前記アナログ信号としてスリーステート
信号を使用することを特徴とする請求項3記載の送受信
回路。
4. The transmission / reception circuit according to claim 3, wherein a three-state signal is used as the analog signal.
【請求項5】 対向する2つの送受信回路からの送信信
号を合成した衝突信号により状態を遷移させ、2進パラ
レル送信信号を出力するステートマシンと、伝送路へ衝
突信号を出力する送信回路と、伝送路からの衝突信号を
受信し、前記ステートマシンへ2進パラレル衝突信号を
出力する受信回路と、前記受信回路からの2進パラレル
衝突信号と前記ステートマシンからの2進パラレル送信
信号とから、隣接する送受信回路のステートマシンが出
力している2進パラレル送信信号を生成する送信信号生
成回路と、前記ステートマシンからの2進パラレル送信
信号と、前記送信信号生成回路が出力する2進パラレル
送信信号とを用いて2進パラレル衝突信号を合成し、前
記送信回路へ出力する衝突信号生成回路とを備えること
を特徴とする送受信回路。
5. A state machine that outputs a binary parallel transmission signal by causing a state transition by a collision signal obtained by synthesizing transmission signals from two opposing transmission and reception circuits, and a transmission circuit that outputs the collision signal to a transmission path. From a receiving circuit that receives a collision signal from a transmission line and outputs a binary parallel collision signal to the state machine, a binary parallel collision signal from the receiving circuit, and a binary parallel transmission signal from the state machine, A transmission signal generation circuit that generates a binary parallel transmission signal output by a state machine of an adjacent transmission / reception circuit, a binary parallel transmission signal from the state machine, and a binary parallel transmission output by the transmission signal generation circuit. And a collision signal generating circuit for synthesizing a binary parallel collision signal using the signal and outputting the synthesized parallel collision signal to the transmitting circuit. circuit.
【請求項6】 対向する2つの送受信回路からの送信信
号を合成した衝突信号により状態を遷移させ、2進パラ
レル送信信号を出力するステートマシンと、伝送路符号
変換、シリアル化を行い伝送路へ衝突信号を出力する送
信回路と、伝送路からの衝突信号を受信し、パラレル
化、伝送路符号逆変換を行い前記ステートマシンへ2進
パラレル衝突信号を出力する受信回路と、前記受信回路
からの2進パラレル衝突信号と前記ステートマシンから
の2進パラレル送信信号とから、隣接する送受信回路の
ステートマシンが出力している2進パラレル送信信号を
生成する送信信号生成回路と、前記ステートマシンから
の2進パラレル送信信号と、前記送信信号生成回路が出
力する2進パラレル送信信号とを用いて2進パラレル衝
突信号を合成し、前記送信回路へ出力する衝突信号生成
回路とを備えることを特徴とする送受信回路。
6. A state machine that outputs a binary parallel transmission signal by causing a state transition by a collision signal obtained by synthesizing transmission signals from two opposing transmission / reception circuits, and transmission line code conversion and serialization to a transmission line. A transmission circuit that outputs a collision signal, a reception circuit that receives the collision signal from the transmission line, performs parallelization and transmission line code inverse conversion, and outputs a binary parallel collision signal to the state machine, and a reception circuit from the reception circuit. A transmission signal generation circuit that generates a binary parallel transmission signal output from a state machine of an adjacent transmission / reception circuit from a binary parallel collision signal and a binary parallel transmission signal from the state machine; and a transmission signal generation circuit from the state machine. A binary parallel collision signal is synthesized using the binary parallel transmission signal and the binary parallel transmission signal output from the transmission signal generation circuit, And a collision signal generation circuit for outputting to a transmission circuit.
【請求項7】 前記衝突信号生成回路は、前記ステート
マシンからの2進パラレル送信信号と、前記送信信号生
成回路からの2進パラレル送信信号を、3つ以上の振幅
レベルを持つアナログ信号に変換し、当該2つのアナロ
グ信号を生成するドライバを同時に駆動することにより
前記衝突信号を合成した後、2進パラレル衝突信号へ変
換することを特徴とする請求項5又は6記載の送受信回
路。
7. The collision signal generation circuit converts a binary parallel transmission signal from the state machine and a binary parallel transmission signal from the transmission signal generation circuit into an analog signal having three or more amplitude levels. 7. The transceiver circuit according to claim 5, wherein the collision signals are combined by simultaneously driving the drivers that generate the two analog signals, and then converted into a binary parallel collision signal.
【請求項8】 前記アナログ信号としてスリーステート
信号を使用することを特徴とする請求項7記載の送受信
回路。
8. The transmission / reception circuit according to claim 7, wherein a three-state signal is used as the analog signal.
【請求項9】 対向する2つの送受信回路からの送信信
号を合成した衝突信号により状態を遷移させ、送信信号
を出力するステートマシンと、伝送路へ衝突信号を出力
する送信回路と、伝送路からの衝突信号を受信し、前記
ステートマシンへ衝突信号を出力する受信回路と、前記
受信回路からの衝突信号と前記ステートマシンからの送
信信号とから、隣接する送受信回路のステートマシンが
出力している送信信号を生成する送信信号生成回路と、
前記ステートマシンからの送信信号と、前記送信信号生
成回路が出力する送信信号とを用いて擬似的に衝突信号
を合成し、前記送信回路へ出力する衝突信号生成回路と
を備えることを特徴とする送受信回路。
9. A state machine for transitioning states by a collision signal obtained by combining transmission signals from two opposing transmission / reception circuits and outputting the transmission signal, a transmission circuit for outputting the collision signal to a transmission line, and a transmission line. Receiving a collision signal from the receiving circuit and outputting a collision signal to the state machine, and a collision machine from the receiving circuit and a transmission signal from the state machine, a state machine of an adjacent transmitting / receiving circuit outputs. A transmission signal generation circuit for generating a transmission signal,
A collision signal generation circuit that pseudo-combines a collision signal using a transmission signal from the state machine and a transmission signal output from the transmission signal generation circuit and outputs the collision signal to the transmission circuit. Transceiver circuit.
JP2000285023A 2000-09-20 2000-09-20 Transmitter / receiver circuit Expired - Fee Related JP3438225B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000285023A JP3438225B2 (en) 2000-09-20 2000-09-20 Transmitter / receiver circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000285023A JP3438225B2 (en) 2000-09-20 2000-09-20 Transmitter / receiver circuit

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP26919997A Division JP3159145B2 (en) 1997-09-17 1997-09-17 Transmitter / receiver circuit

Publications (2)

Publication Number Publication Date
JP2001144818A JP2001144818A (en) 2001-05-25
JP3438225B2 true JP3438225B2 (en) 2003-08-18

Family

ID=18769156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000285023A Expired - Fee Related JP3438225B2 (en) 2000-09-20 2000-09-20 Transmitter / receiver circuit

Country Status (1)

Country Link
JP (1) JP3438225B2 (en)

Also Published As

Publication number Publication date
JP2001144818A (en) 2001-05-25

Similar Documents

Publication Publication Date Title
JP3159144B2 (en) Transmitter / receiver circuit
JP3352600B2 (en) Display device
US6381293B1 (en) Apparatus and method for serial data communication between plurality of chips in a chip set
KR20160065206A (en) Camera control interface slave device to slave device communication
US6687779B1 (en) Method and apparatus for transmitting control information across a serialized bus interface
US20040221077A1 (en) Dual channel universal serial bus structure
US6385319B1 (en) Encoding circuit and method of detecting block code boundary and establishing synchronization between scrambler and descrambler
JP3159145B2 (en) Transmitter / receiver circuit
JP3080907B2 (en) Modulation / demodulation method and modulation / demodulation device
KR100352568B1 (en) Circuit and method for reliably performing bus reset regardless of cable length
JP3438225B2 (en) Transmitter / receiver circuit
JP3277887B2 (en) Transmission / reception method, transmission / reception circuit and method for controlling transmission / reception circuit
US7359401B2 (en) Transmitter/receiver apparatus
JPH039638A (en) Fast line data transmission system
KR970007249B1 (en) Transformation unit of data bus bandwidth
JPH11284609A (en) Time compression transmission device and time compression transmission method
JP4175048B2 (en) Optical transmission equipment
JP2001285304A (en) Optical radio transmitter, optical radio receiver optical radio transmitting unit and method for the same
JP2771071B2 (en) Transmission method via relay station
JPH04316126A (en) Code converting device
JPH04348642A (en) Parallel transmission method utilizing function for serial transmission
JP3091011B2 (en) Signal line connection device
JPH0744473A (en) Signal transmission reception circuit
JP3314779B2 (en) Transmitter / receiver circuit
JP2949118B1 (en) Encoder data output method for bus communication type encoder device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080613

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090613

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees