JP3436278B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JP3436278B2 JP3436278B2 JP22178594A JP22178594A JP3436278B2 JP 3436278 B2 JP3436278 B2 JP 3436278B2 JP 22178594 A JP22178594 A JP 22178594A JP 22178594 A JP22178594 A JP 22178594A JP 3436278 B2 JP3436278 B2 JP 3436278B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active layer
- diamond
- electrode layer
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005669 field effect Effects 0.000 title claims description 17
- 229910003460 diamond Inorganic materials 0.000 claims description 37
- 239000010432 diamond Substances 0.000 claims description 37
- 239000002019 doping agent Substances 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 22
- 238000006243 chemical reaction Methods 0.000 description 52
- 239000007789 gas Substances 0.000 description 32
- 238000000034 method Methods 0.000 description 17
- 239000012495 reaction gas Substances 0.000 description 17
- 230000000052 comparative effect Effects 0.000 description 15
- 238000005530 etching Methods 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 13
- 239000013078 crystal Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 239000000969 carrier Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 239000012808 vapor phase Substances 0.000 description 8
- 238000001308 synthesis method Methods 0.000 description 7
- 238000009826 distribution Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000002994 raw material Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1602—Diamond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Plasma Technology (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体材料としてダイ
ヤモンドを用いることにより、高温な環境で安定に動作
し、高出力な動作に耐え得る電界効果トランジスタに関
する。
ヤモンドを用いることにより、高温な環境で安定に動作
し、高出力な動作に耐え得る電界効果トランジスタに関
する。
【０００２】
【従来の技術】従来、高温な環境で安定に動作し、か
つ、高出力な動作に耐え得る半導体デバイスを開発する
ために、半導体材料として気相合成したダイヤモンドを
用いることが試行されている。
つ、高出力な動作に耐え得る半導体デバイスを開発する
ために、半導体材料として気相合成したダイヤモンドを
用いることが試行されている。
【０００３】ダイヤモンドにおいては、バンドギャップ
が５．５ｅＶと大きいことから、半導体としてキャリア
の伝導が制御不能になる真性領域が温度１４００℃以下
に存在しない。また、誘電率が５．５と小さいことか
ら、破壊電界が５×１０6 Ｖｃｍ-1と大きい。さらに、
キャリア移動度が大きく、例えば温度３００Ｋにおいて
電子移動度及びホール移動度はそれぞれ２０００ｃｍ2
Ｖ-1ｓ-1、２１００ｃｍ2 Ｖ-1ｓ-1である。そのため、
ダイヤモンドから形成された半導体デバイスには、高温
下で高周波及び高出力の動作を期待することができる。
が５．５ｅＶと大きいことから、半導体としてキャリア
の伝導が制御不能になる真性領域が温度１４００℃以下
に存在しない。また、誘電率が５．５と小さいことか
ら、破壊電界が５×１０6 Ｖｃｍ-1と大きい。さらに、
キャリア移動度が大きく、例えば温度３００Ｋにおいて
電子移動度及びホール移動度はそれぞれ２０００ｃｍ2
Ｖ-1ｓ-1、２１００ｃｍ2 Ｖ-1ｓ-1である。そのため、
ダイヤモンドから形成された半導体デバイスには、高温
下で高周波及び高出力の動作を期待することができる。
【０００４】例えば、良好な整流性、高い耐圧性及び優
れた温度安定性を有するダイオードが、ダイヤモンドを
用いて形成されている。なお、このような先行技術に関
しては、公報「特開平３−２７８４７４号」、公報「特
開平４−２２１７２号」、公報「特開平４−２９３２７
２号」、公報「特開平４−２９３２７３号」及び公報
「特開平４−３０２１７２号」や、文献"Jpn,J.Appl.Ph
ys,vol.29,no.12,pp.L2163-L2164,1990 ”などに詳細に
記載されている。
れた温度安定性を有するダイオードが、ダイヤモンドを
用いて形成されている。なお、このような先行技術に関
しては、公報「特開平３−２７８４７４号」、公報「特
開平４−２２１７２号」、公報「特開平４−２９３２７
２号」、公報「特開平４−２９３２７３号」及び公報
「特開平４−３０２１７２号」や、文献"Jpn,J.Appl.Ph
ys,vol.29,no.12,pp.L2163-L2164,1990 ”などに詳細に
記載されている。
【０００５】また、この技術を応用して動作特性を向上
させたトランジスタが、ダイヤモンドを用いて形成され
ている。なお、このような先行技術に関しては、公報
「特開平４−３５４１３９号」、公報「特開平５−２９
６０８号」、公報「特開平５−２９６０９号」及び公報
「特開平５−２９６１０号」や、文献”Ｐｒｏｃｅｅｄ
ｉｎｇｓ ｏｆ Ｔｈｅ Ｓｅｃｏｎｄ Ｉｎｔｅｒｎ
ａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｎｅｗ
Ｄｉａｍｏｎｄ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈ
ｎｏｌｏｇｙ（Ｗａｓｈｉｎｇｔｏｎ，ＤＣ），Ｍａｔ
ｅｒｉａｌｓ Ｒｅｓｅａｒｃｈ Ｓｏｃｉｅｔｙ（Ｐ
ｉｔｔｓｂｕｒｇｈ，Ｐｅｎｎｓｙｌｖａｎｉａ），ｐ
ｐ．９７５−１０００，１９９０”などに詳細に記載さ
れている。
させたトランジスタが、ダイヤモンドを用いて形成され
ている。なお、このような先行技術に関しては、公報
「特開平４−３５４１３９号」、公報「特開平５−２９
６０８号」、公報「特開平５−２９６０９号」及び公報
「特開平５−２９６１０号」や、文献”Ｐｒｏｃｅｅｄ
ｉｎｇｓ ｏｆ Ｔｈｅ Ｓｅｃｏｎｄ Ｉｎｔｅｒｎ
ａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｎｅｗ
Ｄｉａｍｏｎｄ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈ
ｎｏｌｏｇｙ（Ｗａｓｈｉｎｇｔｏｎ，ＤＣ），Ｍａｔ
ｅｒｉａｌｓ Ｒｅｓｅａｒｃｈ Ｓｏｃｉｅｔｙ（Ｐ
ｉｔｔｓｂｕｒｇｈ，Ｐｅｎｎｓｙｌｖａｎｉａ），ｐ
ｐ．９７５−１０００，１９９０”などに詳細に記載さ
れている。
【０００６】
【発明が解決しようとする課題】ダイヤモンドから形成
された上記従来のトランジスタにおいて、高い利得を得
るためには導電性ダイヤモンド層のドーパント濃度を増
大させる必要がある。しかしながら、このドーパント濃
度を増大させると、ゲートリーク電流の増大によって電
流の制御が困難になるという問題がある。さらに、環境
の温度に対応して、電流値が変動してしまうという問題
もある。
された上記従来のトランジスタにおいて、高い利得を得
るためには導電性ダイヤモンド層のドーパント濃度を増
大させる必要がある。しかしながら、このドーパント濃
度を増大させると、ゲートリーク電流の増大によって電
流の制御が困難になるという問題がある。さらに、環境
の温度に対応して、電流値が変動してしまうという問題
もある。
【０００７】そこで、本発明は、以上の問題点に鑑みて
なされたものであり、高い利得を有するとともに、動作
特性の温度安定性に優れた電界効果トランジスタを提供
することを目的とする。
なされたものであり、高い利得を有するとともに、動作
特性の温度安定性に優れた電界効果トランジスタを提供
することを目的とする。
【０００８】
【課題を解決するための手段】本発明の電界効果トラン
ジスタは、上記の目的を達成するために、基板上に高抵
抗性のダイヤモンドから形成されたバッファ層と、この
バッファ層上に導電性のダイヤモンドから形成された活
性層と、この活性層上に高抵抗性のダイヤモンドから形
成されたキャップ層と、このキャップ層上にショットキ
ー接触して形成されたゲート電極層と、キャップ層上に
オーミック接触して形成されたソース電極層と、キャッ
プ層上にオーミック接触して形成されたドレイン電極層
とを備え、パルスドープ構造の電界効果トランジスタで
あり、活性層のドーパント濃度は範囲１０ 3 ｐｐｍ〜１
０ 5 ｐｐｍに含まれ、活性層の層厚は範囲１ｎｍ〜１μ
ｍに含まれることを特徴とする。
ジスタは、上記の目的を達成するために、基板上に高抵
抗性のダイヤモンドから形成されたバッファ層と、この
バッファ層上に導電性のダイヤモンドから形成された活
性層と、この活性層上に高抵抗性のダイヤモンドから形
成されたキャップ層と、このキャップ層上にショットキ
ー接触して形成されたゲート電極層と、キャップ層上に
オーミック接触して形成されたソース電極層と、キャッ
プ層上にオーミック接触して形成されたドレイン電極層
とを備え、パルスドープ構造の電界効果トランジスタで
あり、活性層のドーパント濃度は範囲１０ 3 ｐｐｍ〜１
０ 5 ｐｐｍに含まれ、活性層の層厚は範囲１ｎｍ〜１μ
ｍに含まれることを特徴とする。
【０００９】なお、活性層のドーパント濃度は、範囲１
０3 ｐｐｍ〜１０5 ｐｐｍに含まれることを特徴として
もよい。
０3 ｐｐｍ〜１０5 ｐｐｍに含まれることを特徴として
もよい。
【００１０】特に、活性層の層厚は、７ｎｍであると好
適である。
適である。
【００１１】さらに、キャップ層の層厚は、範囲１０ｎ
ｍ〜２μｍに含まれることを特徴としてもよい。
ｍ〜２μｍに含まれることを特徴としてもよい。
【００１２】
【作用】本発明の電界効果トランジスタにおいては、活
性層のドーパント濃度はキャリアの伝導を金属的に支配
する程度の値であり、活性層の層厚はドーパントの分布
を二次元的に整列させる程度の値である。すなわち、活
性層はともに高抵抗性のバッファ層及びキャップ層によ
って挟まれていわゆるδドープあるいはパルスドープと
して導電性のドーパントをドープして形成されている。
性層のドーパント濃度はキャリアの伝導を金属的に支配
する程度の値であり、活性層の層厚はドーパントの分布
を二次元的に整列させる程度の値である。すなわち、活
性層はともに高抵抗性のバッファ層及びキャップ層によ
って挟まれていわゆるδドープあるいはパルスドープと
して導電性のドーパントをドープして形成されている。
【００１３】このように、バッファ層、活性層及びキャ
ップ層の積層構造において、導電性のドーパントを局在
化することにより、不純物としての分布のバラツキが低
減する。そのため、この積層構造には、Ｖ型のポテンシ
ャル井戸が活性層の層方向に沿って窪んで発生するの
で、格子振動とキャリアとの相互作用、すなわちフォノ
ンによるキャリアの散乱が低減する。この結果、キャリ
ア移動度は増大するので、活性層の相互コンダクタンス
が向上する。
ップ層の積層構造において、導電性のドーパントを局在
化することにより、不純物としての分布のバラツキが低
減する。そのため、この積層構造には、Ｖ型のポテンシ
ャル井戸が活性層の層方向に沿って窪んで発生するの
で、格子振動とキャリアとの相互作用、すなわちフォノ
ンによるキャリアの散乱が低減する。この結果、キャリ
ア移動度は増大するので、活性層の相互コンダクタンス
が向上する。
【００１４】また、ゲート電極層と活性層との間に高抵
抗性のキャップ層が介在して形成されていることから、
ゲートリーク電流の発生が抑制される。そのため、ゲー
ト電極層と活性層との間の整流比が増大するので、良好
なトランジスタ特性が得られる。
抗性のキャップ層が介在して形成されていることから、
ゲートリーク電流の発生が抑制される。そのため、ゲー
ト電極層と活性層との間の整流比が増大するので、良好
なトランジスタ特性が得られる。
【００１５】さらに、活性層のキャリアは金属的な伝導
に支配される、すなわち、活性層のフェルミレベルは価
電子帯または伝導帯に接近している。そのため、キャリ
ア密度の温度依存性が低減する。一方、バッファ層、活
性層及びキャップ層の積層構造において、バッファ層及
びキャップ層のサイズに基づいて、キャリア密度は活性
層のドーパント濃度に対応する値よりも小さく平均化さ
れる。そのため、活性層のドーパント濃度が比較的大き
くても、キャリア移動度の低減が抑制されている。これ
らの結果、良好なトランジスタが比較的広い温度範囲で
得られる。
に支配される、すなわち、活性層のフェルミレベルは価
電子帯または伝導帯に接近している。そのため、キャリ
ア密度の温度依存性が低減する。一方、バッファ層、活
性層及びキャップ層の積層構造において、バッファ層及
びキャップ層のサイズに基づいて、キャリア密度は活性
層のドーパント濃度に対応する値よりも小さく平均化さ
れる。そのため、活性層のドーパント濃度が比較的大き
くても、キャリア移動度の低減が抑制されている。これ
らの結果、良好なトランジスタが比較的広い温度範囲で
得られる。
【００１６】
【実施例】以下、本発明の電界効果トランジスタに係る
実施例の構成及び作用について、図１ないし図４を参照
して詳細に説明する。なお、図面の説明においては同一
要素には同一符号を付し、重複する説明を省略する。ま
た、図面の寸法比率は、説明のものと必ずしも一致して
いない。
実施例の構成及び作用について、図１ないし図４を参照
して詳細に説明する。なお、図面の説明においては同一
要素には同一符号を付し、重複する説明を省略する。ま
た、図面の寸法比率は、説明のものと必ずしも一致して
いない。
【００１７】図１に示すように、本実施例のＦＥＴ（Fi
eld Effect Transistor ）１０には、基板２０上にバッ
ファ層３０、活性層４０及びキャップ層３１が順次積層
して形成されている。このキャップ層３１上には、その
所定領域にゲート電極層５０が形成され、このゲート電
極層５０を挟んで対向した二つの所定領域にそれぞれソ
ース電極層５１及びドレイン電極層５２が形成されてい
る。
eld Effect Transistor ）１０には、基板２０上にバッ
ファ層３０、活性層４０及びキャップ層３１が順次積層
して形成されている。このキャップ層３１上には、その
所定領域にゲート電極層５０が形成され、このゲート電
極層５０を挟んで対向した二つの所定領域にそれぞれソ
ース電極層５１及びドレイン電極層５２が形成されてい
る。
【００１８】基板２０は、高圧合成したＩｂ型の単結晶
ダイヤモンドから絶縁体として形成されている。なお、
この基板２０のバッファ層３０に接合した表面は、バッ
ファ層３０の良好な結晶成長を考慮すると、格子面(1 0
0）であることが好適である。
ダイヤモンドから絶縁体として形成されている。なお、
この基板２０のバッファ層３０に接合した表面は、バッ
ファ層３０の良好な結晶成長を考慮すると、格子面(1 0
0）であることが好適である。
【００１９】バッファ層３０は、基板２０上に気相合成
した高抵抗ダイヤモンドから形成されている。このバッ
ファ層３０は、層厚約０．１μｍ〜約１０μｍを有して
おり、各種導電型のドーパントを故意にドープされてい
ない。すなわち、バッファ層３０は、いわゆるノンドー
プのダイヤモンド層である。
した高抵抗ダイヤモンドから形成されている。このバッ
ファ層３０は、層厚約０．１μｍ〜約１０μｍを有して
おり、各種導電型のドーパントを故意にドープされてい
ない。すなわち、バッファ層３０は、いわゆるノンドー
プのダイヤモンド層である。
【００２０】活性層４０は、バッファ層３０上に気相合
成したｐ型ダイヤモンドから形成されている。この活性
層４０においては、ドーパント濃度はキャリアの伝導を
金属的に支配する程度の値であり、層厚はドーパントの
分布を二次元的に整列させる程度の値である。すなわ
ち、活性層４０は、層厚約１ｎｍ〜約２μｍを有してお
り、ｐ型ドーパントとしてＢ（ボロン）をドーパント濃
度約１０3 ｐｐｍ〜約１０5 ｐｐｍでドープされてい
る。特に、活性層４０の層厚は、多数キャリアの良好な
閉じ込め効果を考慮すると、約１ｎｍ〜約１μｍである
ことが好適である。すなわち、活性層４０は、いわゆる
ボロンパルスドープのダイヤモンド層である。
成したｐ型ダイヤモンドから形成されている。この活性
層４０においては、ドーパント濃度はキャリアの伝導を
金属的に支配する程度の値であり、層厚はドーパントの
分布を二次元的に整列させる程度の値である。すなわ
ち、活性層４０は、層厚約１ｎｍ〜約２μｍを有してお
り、ｐ型ドーパントとしてＢ（ボロン）をドーパント濃
度約１０3 ｐｐｍ〜約１０5 ｐｐｍでドープされてい
る。特に、活性層４０の層厚は、多数キャリアの良好な
閉じ込め効果を考慮すると、約１ｎｍ〜約１μｍである
ことが好適である。すなわち、活性層４０は、いわゆる
ボロンパルスドープのダイヤモンド層である。
【００２１】なお、活性層４０のドーパント濃度が１０
3 ｐｐｍ未満である場合、相互コンダクタンスｇｍの低
減によって高い利得が得られない。活性層４０のドーパ
ント濃度が１０5 ｐｐｍより大きい場合、結晶性の劣化
によってゲートリーク電流が増加してしまう。活性層４
０の層厚が１ｎｍ未満である場合、島状な結晶成長によ
ってトランジスタ特性が得られない。活性層４０の層厚
が２μｍより大きい場合、ゲート電圧の増加の必要性か
ら、相互コンダクタンスｇｍの低減によって高い利得が
得られない。
3 ｐｐｍ未満である場合、相互コンダクタンスｇｍの低
減によって高い利得が得られない。活性層４０のドーパ
ント濃度が１０5 ｐｐｍより大きい場合、結晶性の劣化
によってゲートリーク電流が増加してしまう。活性層４
０の層厚が１ｎｍ未満である場合、島状な結晶成長によ
ってトランジスタ特性が得られない。活性層４０の層厚
が２μｍより大きい場合、ゲート電圧の増加の必要性か
ら、相互コンダクタンスｇｍの低減によって高い利得が
得られない。
【００２２】キャップ層３１は、活性層４０上に気相合
成した高抵抗ダイヤモンドから形成されている。このキ
ャップ層３１は、層厚約１０ｎｍ〜約２μｍを有してお
り、各種導電型のドーパントを故意にドープされていな
い。すなわち、キャップ層３１は、いわゆるノンドープ
のダイヤモンド層である。
成した高抵抗ダイヤモンドから形成されている。このキ
ャップ層３１は、層厚約１０ｎｍ〜約２μｍを有してお
り、各種導電型のドーパントを故意にドープされていな
い。すなわち、キャップ層３１は、いわゆるノンドープ
のダイヤモンド層である。
【００２３】なお、キャップ層３１の層厚が１０ｎｍ未
満である場合、キャリアのなだれ現象によってゲートリ
ーク電流が増加してしまう。キャップ層３１の層厚が２
μｍより大きい場合、ゲート電圧の増加の必要性から、
相互コンダクタンスｇｍの低減によって高い利得が得ら
れない。
満である場合、キャリアのなだれ現象によってゲートリ
ーク電流が増加してしまう。キャップ層３１の層厚が２
μｍより大きい場合、ゲート電圧の増加の必要性から、
相互コンダクタンスｇｍの低減によって高い利得が得ら
れない。
【００２４】ゲート電極層５０は、キャップ層３０上に
蒸着したＡｌから形成されている。このゲート電極層５
０は、層厚約３０ｎｍ〜約９００ｎｍを有しており、キ
ャップ層３０に対してショットキー接触している。
蒸着したＡｌから形成されている。このゲート電極層５
０は、層厚約３０ｎｍ〜約９００ｎｍを有しており、キ
ャップ層３０に対してショットキー接触している。
【００２５】ソース電極層５１は、キャップ層３０上に
蒸着したＴｉから形成されている。このソース電極層５
１は、層厚約３０ｎｍ〜約９００ｎｍを有しており、キ
ャップ層３０に対してオーミック接触している。
蒸着したＴｉから形成されている。このソース電極層５
１は、層厚約３０ｎｍ〜約９００ｎｍを有しており、キ
ャップ層３０に対してオーミック接触している。
【００２６】ドレイン電極層５２は、キャップ層３０上
に蒸着したＴｉから形成されている。このドレイン電極
層５２は、層厚約３０ｎｍ〜約９００ｎｍを有してお
り、キャップ層３０に対してオーミック接触している。
に蒸着したＴｉから形成されている。このドレイン電極
層５２は、層厚約３０ｎｍ〜約９００ｎｍを有してお
り、キャップ層３０に対してオーミック接触している。
【００２７】次に、本実施例の作用について説明する。
【００２８】このＦＥＴ１０においては、活性層４０の
ドーパント濃度はキャリアの伝導を金属的に支配する程
度の値であり、活性層４０の層厚はドーパントの分布を
二次元的に整列させる程度の値である。すなわち、活性
層４０はともに高抵抗性のバッファ層３０及びキャップ
層３１によって挟まれていわゆるδドープあるいはパル
スドープとしてドーパントをドープして形成されてい
る。
ドーパント濃度はキャリアの伝導を金属的に支配する程
度の値であり、活性層４０の層厚はドーパントの分布を
二次元的に整列させる程度の値である。すなわち、活性
層４０はともに高抵抗性のバッファ層３０及びキャップ
層３１によって挟まれていわゆるδドープあるいはパル
スドープとしてドーパントをドープして形成されてい
る。
【００２９】このように、バッファ層３０、活性層４０
及びキャップ層３１の積層構造において、導電性のドー
パントを局在化することにより、不純物としての分布の
バラツキが低減する。そのため、この積層構造には、Ｖ
型のポテンシャル井戸が活性層の層方向に沿って窪んで
発生するので、格子振動とキャリアとの相互作用、すな
わちフォノンによるキャリアの散乱が低減する。この結
果、キャリア移動度は増大するので、活性層４０の相互
コンダクタンスが向上する。
及びキャップ層３１の積層構造において、導電性のドー
パントを局在化することにより、不純物としての分布の
バラツキが低減する。そのため、この積層構造には、Ｖ
型のポテンシャル井戸が活性層の層方向に沿って窪んで
発生するので、格子振動とキャリアとの相互作用、すな
わちフォノンによるキャリアの散乱が低減する。この結
果、キャリア移動度は増大するので、活性層４０の相互
コンダクタンスが向上する。
【００３０】また、ゲート電極層５０と活性層４０との
間に高抵抗性のキャップ層３１が介在して形成されてい
ることから、ゲートリーク電流の発生が抑制される。そ
のため、ゲート電極層５０と活性層４０との間の整流比
が増大するので、良好なトランジスタ特性が得られる。
間に高抵抗性のキャップ層３１が介在して形成されてい
ることから、ゲートリーク電流の発生が抑制される。そ
のため、ゲート電極層５０と活性層４０との間の整流比
が増大するので、良好なトランジスタ特性が得られる。
【００３１】さらに、活性層４０のキャリアは金属的な
伝導に支配される、すなわち、活性層４０のフェルミレ
ベルは価電子帯または伝導帯に接近している。そのた
め、キャリア密度の温度依存性が低減する。一方、バッ
ファ層３０、活性層４０及びキャップ層３１の積層構造
において、バッファ層３０及びキャップ層３１のサイズ
に基づいて、キャリア密度は活性層４０のドーパント濃
度に対応する値よりも小さく平均化される。そのため、
活性層４０のドーパント濃度が比較的大きくても、キャ
リア移動度の低減が抑制されている。これらの結果、良
好なトランジスタ特性が比較的広い温度範囲で得られ
る。
伝導に支配される、すなわち、活性層４０のフェルミレ
ベルは価電子帯または伝導帯に接近している。そのた
め、キャリア密度の温度依存性が低減する。一方、バッ
ファ層３０、活性層４０及びキャップ層３１の積層構造
において、バッファ層３０及びキャップ層３１のサイズ
に基づいて、キャリア密度は活性層４０のドーパント濃
度に対応する値よりも小さく平均化される。そのため、
活性層４０のドーパント濃度が比較的大きくても、キャ
リア移動度の低減が抑制されている。これらの結果、良
好なトランジスタ特性が比較的広い温度範囲で得られ
る。
【００３２】なお、半導体材料としてＳｉやＧａＡｓな
どを用いて形成されたδドープあるいはパルスドープの
ＦＥＴに関しては、文献"IEEE Trans. Electron Device
s,vol.ED-28,pp.505,1981","IEEE Trans. Electron Dev
ices,vol.ED-33,pp.625,1986","IEDM Tech.Dig.,pp.829
-831,1986", "Appl.Phys.Lett.,vol.57,pp.1316,199
0","IEEE Trans.Electron Devices,vol.39,pp.771-775,
1992"などに詳細に記載されている。また、半導体材料
としてダイヤモンドを用いて形成されてキャリア密度の
温度依存性を有するデバイスに関しては、公報「特開平
４−２８０６２２号」などに詳細に記載されている。
どを用いて形成されたδドープあるいはパルスドープの
ＦＥＴに関しては、文献"IEEE Trans. Electron Device
s,vol.ED-28,pp.505,1981","IEEE Trans. Electron Dev
ices,vol.ED-33,pp.625,1986","IEDM Tech.Dig.,pp.829
-831,1986", "Appl.Phys.Lett.,vol.57,pp.1316,199
0","IEEE Trans.Electron Devices,vol.39,pp.771-775,
1992"などに詳細に記載されている。また、半導体材料
としてダイヤモンドを用いて形成されてキャリア密度の
温度依存性を有するデバイスに関しては、公報「特開平
４−２８０６２２号」などに詳細に記載されている。
【００３３】次に、本実施例の製造方法について説明す
る。
る。
【００３４】図２に示すように、本実施例のＦＥＴ１０
を製造するプラズマＣＶＤ（chemical Vapor Depositio
n ）装置６０には、基板２０上にダイヤモンドを気相合
成する反応容器７０と、この反応容器７０中の反応ガス
に電磁波を印加させる導波管８０と、原料ガスの流量を
制御して反応容器７０の内部に流入させる反応ガス導入
系９０と、反応容器７０の内部を真空排気する排気系１
００とが装備されている。
を製造するプラズマＣＶＤ（chemical Vapor Depositio
n ）装置６０には、基板２０上にダイヤモンドを気相合
成する反応容器７０と、この反応容器７０中の反応ガス
に電磁波を印加させる導波管８０と、原料ガスの流量を
制御して反応容器７０の内部に流入させる反応ガス導入
系９０と、反応容器７０の内部を真空排気する排気系１
００とが装備されている。
【００３５】反応容器７０には、中空円管状の反応室７
１が、上下方向に伸びた状態で設置されている。さら
に、上部蓋７２及び下部蓋７３が、反応室７１の上部開
口及び下部開口をそれぞれ気密に封止して設置されてい
る。
１が、上下方向に伸びた状態で設置されている。さら
に、上部蓋７２及び下部蓋７３が、反応室７１の上部開
口及び下部開口をそれぞれ気密に封止して設置されてい
る。
【００３６】下部蓋７３の底面上には、支持部７５の支
持棒が、反応室７１の管軸方向に沿って伸びて設置され
ている。下部蓋７３の側壁には、排気口７７が、反応室
７１から排気ガスを排気系１００に排出するために貫通
して設置されている。
持棒が、反応室７１の管軸方向に沿って伸びて設置され
ている。下部蓋７３の側壁には、排気口７７が、反応室
７１から排気ガスを排気系１００に排出するために貫通
して設置されている。
【００３７】反応室７１の内部中央には、支持部７５の
支持台が、支持部７５の支持棒の頂端上に設置されてい
る。反応室７１の側壁には、電磁波を透過させる水晶窓
７８が、支持部７５の支持台を取り囲んで設置されてい
る。
支持台が、支持部７５の支持棒の頂端上に設置されてい
る。反応室７１の側壁には、電磁波を透過させる水晶窓
７８が、支持部７５の支持台を取り囲んで設置されてい
る。
【００３８】上部蓋７２の頂面には、可視光を透過させ
る光学窓７４が、支持部７５の支持台に配置した基板２
０に対するダイヤモンドの気相合成過程を観察するため
に設置されている。上部蓋７２の側壁には、供給口７６
が、反応ガス導入系９０から反応ガスを反応室７１に導
入するために貫通して設置されている。
る光学窓７４が、支持部７５の支持台に配置した基板２
０に対するダイヤモンドの気相合成過程を観察するため
に設置されている。上部蓋７２の側壁には、供給口７６
が、反応ガス導入系９０から反応ガスを反応室７１に導
入するために貫通して設置されている。
【００３９】このような反応容器７０には、中空円管状
の導波管８０が、反応室７１の水晶窓７８を包含して水
平方向に伸びた状態で設置されている。この導波管８０
の一端には、所定周波数の電磁波を発生する電波発生装
置（図示しない）が設置されている。導波管８０の他端
には、反射板９１が、反応室７１及び水晶窓７８を透過
した電磁波を反応室７１に反射するために設置されてい
る。
の導波管８０が、反応室７１の水晶窓７８を包含して水
平方向に伸びた状態で設置されている。この導波管８０
の一端には、所定周波数の電磁波を発生する電波発生装
置（図示しない）が設置されている。導波管８０の他端
には、反射板９１が、反応室７１及び水晶窓７８を透過
した電磁波を反応室７１に反射するために設置されてい
る。
【００４０】反応容器７０の供給口７６には、反応ガス
導入系９０から反応ガスを供給する供給管が、気密に接
続されている。この反応ガス導入系９０には、流量制御
器９１Ａ〜９１Ｃが、通常のガスボンベ（図示しない）
から供給された各原料ガスＡ〜Ｃを所定流量にそれぞれ
制御するために設置されている。さらに、供給バルブ９
２Ａ〜９２Ｃが、流量制御器９１Ａ〜９１Ｃから反応容
器７０に対する各原料ガスＡ〜Ｃの供給を開始または停
止するために設置されている。
導入系９０から反応ガスを供給する供給管が、気密に接
続されている。この反応ガス導入系９０には、流量制御
器９１Ａ〜９１Ｃが、通常のガスボンベ（図示しない）
から供給された各原料ガスＡ〜Ｃを所定流量にそれぞれ
制御するために設置されている。さらに、供給バルブ９
２Ａ〜９２Ｃが、流量制御器９１Ａ〜９１Ｃから反応容
器７０に対する各原料ガスＡ〜Ｃの供給を開始または停
止するために設置されている。
【００４１】反応容器７０の排気口７２には、排気ガス
を排気系１００に排出する排出管が、気密に接続されて
いる。この排気系１００には、排気ポンプ１０２が、反
応容器７０から排出された排気ガスを吸入して通常のス
クラバ（図示しない）に排出するために設置されてい
る。さらに、排出バルブ１０１が、反応容器７０から排
気ポンプ１０２に対する排気ガスの排出を開始または停
止するために設置されている。
を排気系１００に排出する排出管が、気密に接続されて
いる。この排気系１００には、排気ポンプ１０２が、反
応容器７０から排出された排気ガスを吸入して通常のス
クラバ（図示しない）に排出するために設置されてい
る。さらに、排出バルブ１０１が、反応容器７０から排
気ポンプ１０２に対する排気ガスの排出を開始または停
止するために設置されている。
【００４２】まず、このようなプラズマＣＶＤ装置６０
において、供給バルブ９２Ａ〜９２Ｃ及び排気バルブ１
０１を閉塞させた状態で、支持部７５の支持台上に基板
２０を設置する。この後に、排出バルブ１０１の開放
と、排気ポンプ１０２の稼働とに基づいて、反応容器７
０の内部を真空排気する。これにより、反応容器７０の
内部を十分な高真空状態にさせた後に、排出バルブ１０
１を閉塞させるとともに、排気ポンプ１０２を停止させ
る。
において、供給バルブ９２Ａ〜９２Ｃ及び排気バルブ１
０１を閉塞させた状態で、支持部７５の支持台上に基板
２０を設置する。この後に、排出バルブ１０１の開放
と、排気ポンプ１０２の稼働とに基づいて、反応容器７
０の内部を真空排気する。これにより、反応容器７０の
内部を十分な高真空状態にさせた後に、排出バルブ１０
１を閉塞させるとともに、排気ポンプ１０２を停止させ
る。
【００４３】続いて、流量制御器９１Ａ，９１Ｂの稼働
と、供給バルブ９２Ａ，９２Ｂの開放とに基づいて、原
料ガスＡ，Ｂをそれぞれ所定流量で混合し、この混合ガ
スを反応ガスとして反応容器７０の内部に導入させる。
このとき、電波発生装置の稼働に基づいて、導波管８０
から反応容器７０に所定周波数の電磁波を印加し、反応
室７１の内部に反応ガスのプラズマ状態を発生させる。
これにより、基板２０上に高抵抗ダイヤモンドからなる
バッファ層３０をエピタキシャル成長させる。
と、供給バルブ９２Ａ，９２Ｂの開放とに基づいて、原
料ガスＡ，Ｂをそれぞれ所定流量で混合し、この混合ガ
スを反応ガスとして反応容器７０の内部に導入させる。
このとき、電波発生装置の稼働に基づいて、導波管８０
から反応容器７０に所定周波数の電磁波を印加し、反応
室７１の内部に反応ガスのプラズマ状態を発生させる。
これにより、基板２０上に高抵抗ダイヤモンドからなる
バッファ層３０をエピタキシャル成長させる。
【００４４】なお、原料ガスＡ，Ｂは、それぞれ流量約
５０ｓｃｃｍ〜約９００ｓｃｃｍのＨ2 、流量約０．１
ｓｃｃｍ〜約１００ｓｃｃｍのＣＨ4 である。反応容器
７０に印加する電磁波は、パワー約５０Ｗ〜約１０ｋＷ
及び周波数約２．４５ＧＨｚのマイクロ波である。基板
２０の温度は約４００℃〜約１５００℃であり、反応容
器７０の内圧は約０．１Ｔｏｒｒ〜約２００Ｔｏｒｒで
あり、成長時間は約５分〜約１０時間である。
５０ｓｃｃｍ〜約９００ｓｃｃｍのＨ2 、流量約０．１
ｓｃｃｍ〜約１００ｓｃｃｍのＣＨ4 である。反応容器
７０に印加する電磁波は、パワー約５０Ｗ〜約１０ｋＷ
及び周波数約２．４５ＧＨｚのマイクロ波である。基板
２０の温度は約４００℃〜約１５００℃であり、反応容
器７０の内圧は約０．１Ｔｏｒｒ〜約２００Ｔｏｒｒで
あり、成長時間は約５分〜約１０時間である。
【００４５】続いて、流量制御器９１Ａ〜９１Ｃの稼働
と、供給バルブ９２Ａ〜９２Ｃの開放とに基づいて、原
料ガスＡ〜Ｃをそれぞれ所定流量で混合し、この混合ガ
スを反応ガスとして反応容器７０の内部に導入させる。
このとき、電波発生装置の稼働に基づいて、導波管８０
から反応容器７０に所定周波数の電磁波を印加し、反応
室７１の内部に反応ガスのプラズマ状態を発生させる。
これにより、バッファ層３０上にｐ型ダイヤモンドから
なる活性層４０をエピタキシャル成長させる。
と、供給バルブ９２Ａ〜９２Ｃの開放とに基づいて、原
料ガスＡ〜Ｃをそれぞれ所定流量で混合し、この混合ガ
スを反応ガスとして反応容器７０の内部に導入させる。
このとき、電波発生装置の稼働に基づいて、導波管８０
から反応容器７０に所定周波数の電磁波を印加し、反応
室７１の内部に反応ガスのプラズマ状態を発生させる。
これにより、バッファ層３０上にｐ型ダイヤモンドから
なる活性層４０をエピタキシャル成長させる。
【００４６】なお、原料ガスＡ〜Ｃは、それぞれ流量約
５０ｓｃｃｍ〜約９００ｓｃｃｍのＨ2 、流量約０．１
ｓｃｃｍ〜約１００ｓｃｃｍのＣＨ4 及び流量約０．１
ｓｃｃｍ〜約２０ｓｃｃｍのＢ2 Ｈ6 である。反応容器
７０に印加する電磁波は、パワー約５０Ｗ〜約１０ｋＷ
及び周波数約２．４５ＧＨｚのマイクロ波である。基板
２０の温度は約４００℃〜約１５００℃であり、反応容
器７０の内圧は約０．１Ｔｏｒｒ〜約２００Ｔｏｒｒで
あり、成長時間は約５秒〜約３０分である。
５０ｓｃｃｍ〜約９００ｓｃｃｍのＨ2 、流量約０．１
ｓｃｃｍ〜約１００ｓｃｃｍのＣＨ4 及び流量約０．１
ｓｃｃｍ〜約２０ｓｃｃｍのＢ2 Ｈ6 である。反応容器
７０に印加する電磁波は、パワー約５０Ｗ〜約１０ｋＷ
及び周波数約２．４５ＧＨｚのマイクロ波である。基板
２０の温度は約４００℃〜約１５００℃であり、反応容
器７０の内圧は約０．１Ｔｏｒｒ〜約２００Ｔｏｒｒで
あり、成長時間は約５秒〜約３０分である。
【００４７】続いて、流量制御器９１Ａ，９１Ｂの稼働
と、供給バルブ９２Ａ，９２Ｂの開放とに基づいて、原
料ガスＡ，Ｂをそれぞれ所定流量で混合し、この混合ガ
スを反応ガスとして反応容器７０の内部に導入させる。
このとき、電波発生装置の稼働に基づいて、導波管８０
から反応容器７０に所定周波数の電磁波を印加し、反応
室７１の内部に反応ガスのプラズマ状態を発生させる。
これにより、活性層４０上に高抵抗ダイヤモンドからな
るキャップ層３１をエピタキシャル成長させる。
と、供給バルブ９２Ａ，９２Ｂの開放とに基づいて、原
料ガスＡ，Ｂをそれぞれ所定流量で混合し、この混合ガ
スを反応ガスとして反応容器７０の内部に導入させる。
このとき、電波発生装置の稼働に基づいて、導波管８０
から反応容器７０に所定周波数の電磁波を印加し、反応
室７１の内部に反応ガスのプラズマ状態を発生させる。
これにより、活性層４０上に高抵抗ダイヤモンドからな
るキャップ層３１をエピタキシャル成長させる。
【００４８】なお、原料ガスＡ，Ｂは、それぞれ流量約
５０ｓｃｃｍ〜約９００ｓｃｃｍのＨ2 、流量約０．１
ｓｃｃｍ〜約１００ｓｃｃｍのＣＨ4 である。反応容器
７０に印加する電磁波は、パワー約５０Ｗ〜約１０ｋＷ
及び周波数約２．４５ＧＨｚのマイクロ波である。基板
２０の温度は約４００℃〜約１５００℃であり、反応容
器７０の内圧は約０．１Ｔｏｒｒ〜約２００Ｔｏｒｒで
あり、成長時間は約５分〜約１０時間である。
５０ｓｃｃｍ〜約９００ｓｃｃｍのＨ2 、流量約０．１
ｓｃｃｍ〜約１００ｓｃｃｍのＣＨ4 である。反応容器
７０に印加する電磁波は、パワー約５０Ｗ〜約１０ｋＷ
及び周波数約２．４５ＧＨｚのマイクロ波である。基板
２０の温度は約４００℃〜約１５００℃であり、反応容
器７０の内圧は約０．１Ｔｏｒｒ〜約２００Ｔｏｒｒで
あり、成長時間は約５分〜約１０時間である。
【００４９】続いて、バッファ層３０、活性層４０及び
キャップ層３１を順次積層した基板２０をプラズマＣＶ
Ｄ装置６０の内部から取り出し、通常のフォトリソグラ
フィ技術に基づいてバッファ層３０上に所定パターンの
エッチングマスク層を形成する。このように加工された
基板２０を通常のＲＩＥ（Reactive Ion etching）装置
（図示しない）の反応容器内に移動させた後に、反応容
器内を真空排気して十分な高真空状態にさせてエッチン
グガスを導入する。このとき、反応容器の１対の電極に
所定周波数の電力を印加し、反応容器内にエッチングガ
スのプラズマ状態を発生させる。これにより、バッファ
層３０、活性層４０及びキャップ層３１を順次積層した
基板２０を所定サイズのチップとして分割する。
キャップ層３１を順次積層した基板２０をプラズマＣＶ
Ｄ装置６０の内部から取り出し、通常のフォトリソグラ
フィ技術に基づいてバッファ層３０上に所定パターンの
エッチングマスク層を形成する。このように加工された
基板２０を通常のＲＩＥ（Reactive Ion etching）装置
（図示しない）の反応容器内に移動させた後に、反応容
器内を真空排気して十分な高真空状態にさせてエッチン
グガスを導入する。このとき、反応容器の１対の電極に
所定周波数の電力を印加し、反応容器内にエッチングガ
スのプラズマ状態を発生させる。これにより、バッファ
層３０、活性層４０及びキャップ層３１を順次積層した
基板２０を所定サイズのチップとして分割する。
【００５０】なお、エッチングガスは、体積比率約０．
１％〜約１０％でＯ2 を含むＡｒガスである。反応容器
の電極に印加する電力は、パワー約５０Ｗ〜約１ｋＷ及
び周波数約１３．５６ＭＨｚの高周波電力である。反応
容器の内圧は約０．００１Ｔｏｒｒ〜約１Ｔｏｒｒであ
り、エッチング時間は約１分〜約２時間である。
１％〜約１０％でＯ2 を含むＡｒガスである。反応容器
の電極に印加する電力は、パワー約５０Ｗ〜約１ｋＷ及
び周波数約１３．５６ＭＨｚの高周波電力である。反応
容器の内圧は約０．００１Ｔｏｒｒ〜約１Ｔｏｒｒであ
り、エッチング時間は約１分〜約２時間である。
【００５１】続いて、このチップをＲＩＥ装置から取り
出し、エッチングマスク層を除去する。このように加工
されたチップを通常の電子ビーム蒸着装置（図示しな
い）の反応容器内に移動させた後に、反応容器内を真空
排気して十分な高真空状態にさせて蒸着物質に電子ビー
ムを照射して加熱する。これにより、バッファ層３０上
に蒸発した蒸着物質を付着させてゲート電極層５０を形
成する。このチップを電子ビーム蒸着装置から取り出し
た後に、通常のフォトリソグラフィ技術に基づいてゲー
ト層５０上に所定パターンのエッチングマスク層を形成
し、通常のウェットエッチング技術に基づいてゲート層
５０を所定パターンに成形する。なお、蒸着物質はＡｌ
であり、エッチング溶液はセミコクリンである。
出し、エッチングマスク層を除去する。このように加工
されたチップを通常の電子ビーム蒸着装置（図示しな
い）の反応容器内に移動させた後に、反応容器内を真空
排気して十分な高真空状態にさせて蒸着物質に電子ビー
ムを照射して加熱する。これにより、バッファ層３０上
に蒸発した蒸着物質を付着させてゲート電極層５０を形
成する。このチップを電子ビーム蒸着装置から取り出し
た後に、通常のフォトリソグラフィ技術に基づいてゲー
ト層５０上に所定パターンのエッチングマスク層を形成
し、通常のウェットエッチング技術に基づいてゲート層
５０を所定パターンに成形する。なお、蒸着物質はＡｌ
であり、エッチング溶液はセミコクリンである。
【００５２】続いて、このチップからエッチングマスク
層を除去し、通常の抵抗加熱蒸着装置（図示しない）の
反応容器内に移動させる。この後に、反応容器内を真空
排気して十分な高真空状態にさせ、ヒータの稼働に基づ
いて蒸着物質を加熱する。これにより、バッファ層３０
上に蒸発した蒸着物質を付着させてソース電極層５１及
びドレイン電極層５２を形成する。このチップを抵抗加
熱蒸着装置から取り出した後に、通常のフォトリソグラ
フィ技術に基づいてソース電極層５１及びドレイン電極
層５２上に所定パターンのエッチングマスク層を形成
し、通常のウェットエッチング技術に基づいて両電極層
を所定パターンに成形する。なお、蒸着物質はＴｉであ
り、エッチング溶液はバッファードフッ酸である。
層を除去し、通常の抵抗加熱蒸着装置（図示しない）の
反応容器内に移動させる。この後に、反応容器内を真空
排気して十分な高真空状態にさせ、ヒータの稼働に基づ
いて蒸着物質を加熱する。これにより、バッファ層３０
上に蒸発した蒸着物質を付着させてソース電極層５１及
びドレイン電極層５２を形成する。このチップを抵抗加
熱蒸着装置から取り出した後に、通常のフォトリソグラ
フィ技術に基づいてソース電極層５１及びドレイン電極
層５２上に所定パターンのエッチングマスク層を形成
し、通常のウェットエッチング技術に基づいて両電極層
を所定パターンに成形する。なお、蒸着物質はＴｉであ
り、エッチング溶液はバッファードフッ酸である。
【００５３】ここで、このチップからエッチングマスク
層を除去すると、本実施例のＦＥＴ１０が完成する。
層を除去すると、本実施例のＦＥＴ１０が完成する。
【００５４】次に、本実施例に対する実験について説明
する。
する。
【００５５】実験例
前述した実施例の製造方法にしたがって、実施例のＦＥ
Ｔを本実験例として試作した。
Ｔを本実験例として試作した。
【００５６】このとき、バッファ層の製造条件とその結
果とは、次に示す通りであった。
果とは、次に示す通りであった。
【００５７】
Ｈ2 ガスの流量 ：２００ｓｃｃｍ，
ＣＨ4 ガスの流量 ：１ｓｃｃｍ，
マイクロ波のパワー ：３００Ｗ，
基板の温度 ：９４０℃，
反応容器の内圧 ：４０Ｔｏｒｒ，
成長時間 ：１時間，
バッファ層の層厚 ：２００ｎｍ，
活性層の製造条件とその結果とは、次に示す通りであっ
た。なお、バッファ層のドーパント濃度は、通常のＳＩ
ＭＳ（Secondary Ion Mass Spectroscopy ）法に基づい
て測定したものであった。
た。なお、バッファ層のドーパント濃度は、通常のＳＩ
ＭＳ（Secondary Ion Mass Spectroscopy ）法に基づい
て測定したものであった。
【００５８】
Ｈ2ガスの流量 ：２００ｓｃｃｍ，
ＣＨ4ガスの流量 ：１ｓｃｃｍ，
Ｂ2Ｈ6ガスの流量 ：１０ｓｃｃｍ，
Ｂ2Ｈ6ガスの濃度 ：１０００ｐｐｍ（Ｈ2希
釈）， マイクロ波のパワー ：３００Ｗ， 基板の温度 ：９４０℃， 反応容器の内圧 ：４０Ｔｏｒｒ， 成長時間 ：２分，活性層 の層厚 ：７ｎｍ，活性層 のドーパント濃度 ：１００００ｐｐｍ， キャップ層の製造条件とその結果とは、次に示す通りで
あった。
釈）， マイクロ波のパワー ：３００Ｗ， 基板の温度 ：９４０℃， 反応容器の内圧 ：４０Ｔｏｒｒ， 成長時間 ：２分，活性層 の層厚 ：７ｎｍ，活性層 のドーパント濃度 ：１００００ｐｐｍ， キャップ層の製造条件とその結果とは、次に示す通りで
あった。
【００５９】
Ｈ2 ガスの流量 ：２００ｓｃｃｍ，
ＣＨ4 ガスの流量 ：１ｓｃｃｍ，
マイクロ波のパワー ：３００Ｗ，
基板の温度 ：９４０℃，
反応容器の内圧 ：４０Ｔｏｒｒ，
成長時間 ：３０分，
キャップ層の層厚 ：１００ｎｍ，
バッファ層、活性層及びキャップ層を順次積層した基板
をチップに分割する際のエッチング条件とその結果と
は、次に示す通りであった。
をチップに分割する際のエッチング条件とその結果と
は、次に示す通りであった。
【００６０】
Ａｒガス中のＯ2 の体積比率：１％，
高周波電力のパワー ：３００Ｗ，
反応容器の内圧 ：０．０２Ｔｏｒｒ，
エッチング時間 ：１時間，
エッチング深さ ：３３０ｎｍ，
ゲート電極層、ソース電極層及びドレイン電極層の製造
結果は、次に示す通りであった。
結果は、次に示す通りであった。
【００６１】
ゲート電極層の層厚 ：１５２．５ｎｍ，
ゲート電極層のゲート長 ：４μｍ，
ゲート電極層のゲート幅 ：３９μｍ，
ソース電極層 ：１００．６ｎｍ，
ドレイン電極層 ：１００．６ｎｍ，
続いて、このようなＦＥＴにおいて、各種の動作特性を
測定した。
測定した。
【００６２】図３に、ゲート電極層とドレイン電極層と
の間の電流−電圧特性を示す。このグラフにおいて、逆
方向バイアス時と順方向バイアス時との各電流−電圧特
性を比較することにより、良好な整流比が得られたこと
がわかる。ここで、逆方向バイアス電圧を増大させる
と、１００Ｖに達するまではゲートリーク電流の急峻な
増加は観測されなかった。したがって、活性層のドーパ
ント濃度が比較的高くても、電流の制御が容易であり、
良好なトランジスタ特性が得られることがわかる。
の間の電流−電圧特性を示す。このグラフにおいて、逆
方向バイアス時と順方向バイアス時との各電流−電圧特
性を比較することにより、良好な整流比が得られたこと
がわかる。ここで、逆方向バイアス電圧を増大させる
と、１００Ｖに達するまではゲートリーク電流の急峻な
増加は観測されなかった。したがって、活性層のドーパ
ント濃度が比較的高くても、電流の制御が容易であり、
良好なトランジスタ特性が得られることがわかる。
【００６３】図４に、ソース電極層とドレイン電極層と
の間の電流−電圧特性を示す。このグラフにおいて、各
ゲート電圧に対するソース・ドレイン電流の飽和化に基
づいて、ピンチ・オフ特性が現れたことがわかる。ここ
で、ゲート電圧を−４Ｖから−２Ｖに変化させると、ソ
ース・ドレイン電流の増加量は９０μＡであり、室温に
おける活性層の相互コンダクタンスｇｍは１１６μＳ／
ｍｍであった。なお、このような室温での相互コンダク
タンスｇｍの値は、現在報告されているダイヤモンドか
らなるトランジスタの中で最大である。また、環境温度
を室温から５００℃に変化させると、活性層の相互コン
ダクタンスｇｍの変動量は１０％以内であった。したが
って、高い利得が得られるとともに、動作特性の温度安
定性に優れていることがわかる。
の間の電流−電圧特性を示す。このグラフにおいて、各
ゲート電圧に対するソース・ドレイン電流の飽和化に基
づいて、ピンチ・オフ特性が現れたことがわかる。ここ
で、ゲート電圧を−４Ｖから−２Ｖに変化させると、ソ
ース・ドレイン電流の増加量は９０μＡであり、室温に
おける活性層の相互コンダクタンスｇｍは１１６μＳ／
ｍｍであった。なお、このような室温での相互コンダク
タンスｇｍの値は、現在報告されているダイヤモンドか
らなるトランジスタの中で最大である。また、環境温度
を室温から５００℃に変化させると、活性層の相互コン
ダクタンスｇｍの変動量は１０％以内であった。したが
って、高い利得が得られるとともに、動作特性の温度安
定性に優れていることがわかる。
【００６４】
【００６５】
【００６６】比較例２
前述した実験例とほぼ同様な製造条件にしたがって、実
験例と部分的に異なって構成されたＦＥＴを本比較例と
して試作した。すなわち、本比較例は、活性層のドーパ
ント濃度を実験例と異なる値２０００００ｐｐｍに設定
した。
験例と部分的に異なって構成されたＦＥＴを本比較例と
して試作した。すなわち、本比較例は、活性層のドーパ
ント濃度を実験例と異なる値２０００００ｐｐｍに設定
した。
【００６７】このようなＦＥＴにおいて、ゲート電極層
とドレイン電極層との間の電流−電圧特性を測定する
と、ゲートリーク電流の急峻な増加が観測されるととも
に、整流比は実験例に対して１０-2以下に低減した。し
たがって、活性層の結晶性が高濃度のドーパントによっ
て劣化していると推定され、良好なトランジスタ特性が
得られないことがわかる。
とドレイン電極層との間の電流−電圧特性を測定する
と、ゲートリーク電流の急峻な増加が観測されるととも
に、整流比は実験例に対して１０-2以下に低減した。し
たがって、活性層の結晶性が高濃度のドーパントによっ
て劣化していると推定され、良好なトランジスタ特性が
得られないことがわかる。
【００６８】比較例３
前述した実験例とほぼ同様な製造条件にしたがって、実
験例と部分的に異なって構成されたＦＥＴを本比較例と
して試作した。すなわち、本比較例は、活性層の層厚を
実験例と異なる値０．８ｎｍに設定するために、活性層
の成長条件の最適化を試みた。
験例と部分的に異なって構成されたＦＥＴを本比較例と
して試作した。すなわち、本比較例は、活性層の層厚を
実験例と異なる値０．８ｎｍに設定するために、活性層
の成長条件の最適化を試みた。
【００６９】このようなＦＥＴにおいて、活性層は層状
ではなく島状に形成されていると推定され、良好なトラ
ンジスタ特性が得られなかった。
ではなく島状に形成されていると推定され、良好なトラ
ンジスタ特性が得られなかった。
【００７０】比較例４
前述した実験例とほぼ同様な製造条件にしたがって、実
験例と部分的に異なって構成されたＦＥＴを本比較例と
して試作した。すなわち、本比較例は、活性層の層厚を
実験例と異なる値２．５μｍに設定した。
験例と部分的に異なって構成されたＦＥＴを本比較例と
して試作した。すなわち、本比較例は、活性層の層厚を
実験例と異なる値２．５μｍに設定した。
【００７１】このようなＦＥＴにおいて、ソース電極層
とドレイン電極層との間の電流−電圧特性を測定する
と、ピンチ・オフ特性の発生を回避するためにはゲート
電圧を増加する必要が生じた。そのため、活性層の相互
コンダクタンスｇｍは１５μＳ／ｍｍに低減した。した
がって、ソース・ドレイン間の直列抵抗が増加している
ので、高い利得が得られないことがわかる。
とドレイン電極層との間の電流−電圧特性を測定する
と、ピンチ・オフ特性の発生を回避するためにはゲート
電圧を増加する必要が生じた。そのため、活性層の相互
コンダクタンスｇｍは１５μＳ／ｍｍに低減した。した
がって、ソース・ドレイン間の直列抵抗が増加している
ので、高い利得が得られないことがわかる。
【００７２】比較例５
前述した実験例とほぼ同様な製造条件にしたがって、実
験例と部分的に異なって構成されたＦＥＴを本比較例と
して試作した。すなわち、本比較例は、キャップ層の層
厚を実験例と異なる値２．５μｍに設定した。
験例と部分的に異なって構成されたＦＥＴを本比較例と
して試作した。すなわち、本比較例は、キャップ層の層
厚を実験例と異なる値２．５μｍに設定した。
【００７３】このようなＦＥＴにおいて、ソース電極層
とドレイン電極層との間の電流−電圧特性を測定する
と、ピンチ・オフ特性の発生を回避するためにはゲート
電圧を増加する必要が生じた。そのため、活性層の相互
コンダクタンスｇｍは２０μＳ／ｍｍに低減した。した
がって、ソース・ドレイン間の直列抵抗が増加している
ので、高い利得られないことがわかる。
とドレイン電極層との間の電流−電圧特性を測定する
と、ピンチ・オフ特性の発生を回避するためにはゲート
電圧を増加する必要が生じた。そのため、活性層の相互
コンダクタンスｇｍは２０μＳ／ｍｍに低減した。した
がって、ソース・ドレイン間の直列抵抗が増加している
ので、高い利得られないことがわかる。
【００７４】比較例６
前述した実験例とほぼ同様な製造条件にしたがって、実
験例と部分的に異なって構成されたＦＥＴを本比較例と
して試作した。すなわち、本比較例は、キャップ層の層
厚を実験例と異なる値５ｎｍに設定した。
験例と部分的に異なって構成されたＦＥＴを本比較例と
して試作した。すなわち、本比較例は、キャップ層の層
厚を実験例と異なる値５ｎｍに設定した。
【００７５】このようなＦＥＴにおいて、ゲート電極層
とドレイン電極層との間の電流−電圧特性を測定する
と、ゲートリーク電流の急峻な増加が観測されるととも
に、整流比は実験例に対して１０-2以下に低減した。し
たがって、強い電界によってキャップ層にキャリアのな
だれ現象が発生していると推定され、良好なトランジス
タ特性が得られないことがわかる。
とドレイン電極層との間の電流−電圧特性を測定する
と、ゲートリーク電流の急峻な増加が観測されるととも
に、整流比は実験例に対して１０-2以下に低減した。し
たがって、強い電界によってキャップ層にキャリアのな
だれ現象が発生していると推定され、良好なトランジス
タ特性が得られないことがわかる。
【００７６】なお、本発明は上記実施例に限られるもの
ではなく、種々の変形を行うことが可能である。
ではなく、種々の変形を行うことが可能である。
【００７７】例えば、上記実施例においては、キャップ
層上にソース電極層及びドレイン電極層をオーミック接
触させて形成している。しかしながら、キャップ層のソ
ース及びドレイン形成領域に対して、イオン注入法に基
づいて高濃度ドープ領域を形成したり、あるいはＣＶＤ
の選択成長法に基づいて高濃度ドープ層を形成したりす
ることにより、ソース・ドレイン間の直列抵抗が低減す
るので、いっそう高い利得が得られる。実際、上記実験
例においてキャップ層のソース及びドレイン形成領域に
対してイオン注入法に基づいて、加速エネルギー１００
ｋｅＶでドーズ量１０16ｃｍ-2のＢをイオン注入する
と、ソース・ドレイン間の直列抵抗が低減し、活性層の
相互コンダクタンスｇｍは３０％増加した。
層上にソース電極層及びドレイン電極層をオーミック接
触させて形成している。しかしながら、キャップ層のソ
ース及びドレイン形成領域に対して、イオン注入法に基
づいて高濃度ドープ領域を形成したり、あるいはＣＶＤ
の選択成長法に基づいて高濃度ドープ層を形成したりす
ることにより、ソース・ドレイン間の直列抵抗が低減す
るので、いっそう高い利得が得られる。実際、上記実験
例においてキャップ層のソース及びドレイン形成領域に
対してイオン注入法に基づいて、加速エネルギー１００
ｋｅＶでドーズ量１０16ｃｍ-2のＢをイオン注入する
と、ソース・ドレイン間の直列抵抗が低減し、活性層の
相互コンダクタンスｇｍは３０％増加した。
【００７８】また、上記実施例においては、ｐ型ドーパ
ントとしてＢをドープしたｐ型ダイヤモンドから活性層
を形成している。しかしながら、ｎ型ドーパントとして
Ｎをドープしたｎ型ダイヤモンドから活性層を形成して
も、ホール及び電子の間のキャリア移動度の差異に基づ
いた動作速度の劣化を除いて、上記実施例と同様な作用
効果が得られる。
ントとしてＢをドープしたｐ型ダイヤモンドから活性層
を形成している。しかしながら、ｎ型ドーパントとして
Ｎをドープしたｎ型ダイヤモンドから活性層を形成して
も、ホール及び電子の間のキャリア移動度の差異に基づ
いた動作速度の劣化を除いて、上記実施例と同様な作用
効果が得られる。
【００７９】また、上記実施例においては、気相合成法
による単結晶のダイヤモンドからバッファ層、活性層及
びキャップ層を形成している。しかしながら、気相合成
法による多結晶、あるいは高圧合成法による単結晶また
は多結晶のダイヤモンドからバッファ層、活性層及びキ
ャップ層を形成しても、上記実施例と同様な作用効果が
得られる。
による単結晶のダイヤモンドからバッファ層、活性層及
びキャップ層を形成している。しかしながら、気相合成
法による多結晶、あるいは高圧合成法による単結晶また
は多結晶のダイヤモンドからバッファ層、活性層及びキ
ャップ層を形成しても、上記実施例と同様な作用効果が
得られる。
【００８０】また、上記実施例においては、気相合成法
としてプラズマＣＶＤ法を用いている。しかしながら、
気相合成法として次に示す各種の方法を用いても、上記
実施例と同様な作用効果が得られる。
としてプラズマＣＶＤ法を用いている。しかしながら、
気相合成法として次に示す各種の方法を用いても、上記
実施例と同様な作用効果が得られる。
【００８１】（１）直流電界または交流電界によって放
電を発生させ、反応ガスを活性化する方法、（２）熱電
子放射材料を加熱し、反応ガスを活性化する方法、
（３）ダイヤモンドを成長させる表面をイオンによって
衝撃する方法、（４）レーザや紫外線などの光を照射
し、反応ガスを励起させる方法、及び（５）反応ガスを
燃焼させる方法。
電を発生させ、反応ガスを活性化する方法、（２）熱電
子放射材料を加熱し、反応ガスを活性化する方法、
（３）ダイヤモンドを成長させる表面をイオンによって
衝撃する方法、（４）レーザや紫外線などの光を照射
し、反応ガスを励起させる方法、及び（５）反応ガスを
燃焼させる方法。
【００８２】さらに、上記実施例においては、高圧合成
法による単結晶のダイヤモンドから基板を形成してい
る。しかしながら、気相合成法による単結晶または多結
晶、あるいは天然の単結晶のダイヤモンドから基板を形
成しても、上記実施例と同様な作用効果が得られる。
法による単結晶のダイヤモンドから基板を形成してい
る。しかしながら、気相合成法による単結晶または多結
晶、あるいは天然の単結晶のダイヤモンドから基板を形
成しても、上記実施例と同様な作用効果が得られる。
【００８３】
【発明の効果】以上詳細に説明したように、本発明の電
界効果トランジスタにおいては、活性層はともに高抵抗
性のバッファ層及びキャップ層によって挟まれていわゆ
るδドープあるいはパルスドープとして導電性のドーパ
ントをドープして形成されている。このように、バッフ
ァ層、活性層及びキャップ層の積層構造において、導電
性のドーパントを局在化することにより、不純物として
の分布のバラツキが低減する。そのため、フォノンによ
るキャリアの散乱が低減するので、キャリア移動度は増
大する。この結果、活性層の相互コンダクタンスが向上
するので、高い利得が得られる。
界効果トランジスタにおいては、活性層はともに高抵抗
性のバッファ層及びキャップ層によって挟まれていわゆ
るδドープあるいはパルスドープとして導電性のドーパ
ントをドープして形成されている。このように、バッフ
ァ層、活性層及びキャップ層の積層構造において、導電
性のドーパントを局在化することにより、不純物として
の分布のバラツキが低減する。そのため、フォノンによ
るキャリアの散乱が低減するので、キャリア移動度は増
大する。この結果、活性層の相互コンダクタンスが向上
するので、高い利得が得られる。
【００８４】また、ゲート電極層と活性層との間に高抵
抗性のキャップ層が介在して形成されていることから、
活性層のドーパント濃度が比較的大きくても、ゲートリ
ーク電流の発生が抑制される。そのため、ゲート電極層
と活性層との間の整流比が増大するので、良好なトラン
ジスタ特性が得られる。
抗性のキャップ層が介在して形成されていることから、
活性層のドーパント濃度が比較的大きくても、ゲートリ
ーク電流の発生が抑制される。そのため、ゲート電極層
と活性層との間の整流比が増大するので、良好なトラン
ジスタ特性が得られる。
【００８５】さらに、活性層のフェルミレベルは価電子
帯または伝導帯に接近しているので、キャリア密度の温
度依存性が低減する。一方、バッファ層及びキャップ層
のサイズに基づいて、キャリア密度は活性層のドーパン
ト濃度に対応する値よりも小さく平均化されることか
ら、活性層のドーパント濃度が比較的大きくても、キャ
リア移動度の低減が抑制されている。
帯または伝導帯に接近しているので、キャリア密度の温
度依存性が低減する。一方、バッファ層及びキャップ層
のサイズに基づいて、キャリア密度は活性層のドーパン
ト濃度に対応する値よりも小さく平均化されることか
ら、活性層のドーパント濃度が比較的大きくても、キャ
リア移動度の低減が抑制されている。
【００８６】したがって、本発明によれば、高い利得を
有するとともに、動作特性の温度安定性に優れた電界効
果トランジスタを提供することができる。
有するとともに、動作特性の温度安定性に優れた電界効
果トランジスタを提供することができる。
【図１】本発明の電界効果トランジスタに係る実施例の
構成を示す断面図である。
構成を示す断面図である。
【図２】図１の電界効果トランジスタを製造する装置の
構成を示す断面図である。
構成を示す断面図である。
【図３】図１の電界効果トランジスタにおけるゲート・
ドレイン間の電流−電圧特性を示すグラフである。
ドレイン間の電流−電圧特性を示すグラフである。
【図４】図１の電界効果トランジスタにおけるソース・
ドレイン間の電流−電圧特性を示すグラフである。
ドレイン間の電流−電圧特性を示すグラフである。
１０…ＦＥＴ、２０…基板、３０…バッファ層、３１…
キャップ層、４０…活性層、５０…ゲート電極層、５１
…ソース電極層、５２…ドレイン層。
キャップ層、４０…活性層、５０…ゲート電極層、５１
…ソース電極層、５２…ドレイン層。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平４−312982（ＪＰ，Ａ)
特開 平４−302150（ＪＰ，Ａ)
特開 平４−22172（ＪＰ，Ａ)
特開 平１−143323（ＪＰ，Ａ)
飯田昌盛，ｐ型ダイヤモンド半導体の
新しい安定製造技術，電子材料，日本,
1989年 ８月，Ｖｏｌ．28，Ｎｏ．８,
ｐ．33−39
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/338
H01L 29/812
Claims (3)
- 【請求項１】 基板上に高抵抗性のダイヤモンドから形
成されたバッファ層と、 このバッファ層上に導電性のダイヤモンドから形成され
た活性層と、 この活性層上に高抵抗性のダイヤモンドから形成された
キャップ層と、 このキャップ層上にショットキー接触して形成されたゲ
ート電極層と、 前記キャップ層上にオーミック接触して形成されたソー
ス電極層と、 前記キャップ層上にオーミック接触して形成されたドレ
イン電極層と、 を備え、パルスドープ構造の電界効果トランジスタであり、 前記活性層のドーパント濃度は範囲１０ 3 ｐｐｍ〜１０ 5
ｐｐｍに含まれ、前記活性層の層厚は範囲１ｎｍ〜１μ
ｍに含まれることを特徴とする電界効果トランジスタ。 - 【請求項２】 前記活性層の層厚は、７ｎｍであること
を特徴とする請求項１記載の電界効果トランジスタ。 - 【請求項３】 前記キャップ層の層厚は、範囲１０ｎｍ
〜２μｍに含まれることを特徴とする請求項１または請
求項２記載の電界効果トランジスタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22178594A JP3436278B2 (ja) | 1994-09-16 | 1994-09-16 | 電界効果トランジスタ |
| CA002158182A CA2158182C (en) | 1994-09-16 | 1995-09-13 | Field effect transistor using diamond |
| US08/528,028 US5903015A (en) | 1994-09-16 | 1995-09-14 | Field effect transistor using diamond |
| EP95114492A EP0702413A3 (en) | 1994-09-16 | 1995-09-14 | MES field effect transistor formed in a diamond layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22178594A JP3436278B2 (ja) | 1994-09-16 | 1994-09-16 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0888236A JPH0888236A (ja) | 1996-04-02 |
| JP3436278B2 true JP3436278B2 (ja) | 2003-08-11 |
Family
ID=16772172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22178594A Expired - Fee Related JP3436278B2 (ja) | 1994-09-16 | 1994-09-16 | 電界効果トランジスタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5903015A (ja) |
| EP (1) | EP0702413A3 (ja) |
| JP (1) | JP3436278B2 (ja) |
| CA (1) | CA2158182C (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003007976A (ja) * | 2001-06-25 | 2003-01-10 | Mitsubishi Electric Corp | 半導体装置及びモジュール装置 |
| US7402835B2 (en) * | 2002-07-18 | 2008-07-22 | Chevron U.S.A. Inc. | Heteroatom-containing diamondoid transistors |
| GB0508889D0 (en) * | 2005-04-29 | 2005-06-08 | Element Six Ltd | Diamond transistor and method of manufacture thereof |
| US8242511B2 (en) * | 2005-06-20 | 2012-08-14 | Nippon Telegraph And Telephone Corporation | Field effect transistor using diamond and process for producing the same |
| JP2007173479A (ja) * | 2005-12-21 | 2007-07-05 | National Institute Of Advanced Industrial & Technology | 高品質合成ダイヤモンド膜、その製造方法及び用途 |
| US7557378B2 (en) * | 2006-11-08 | 2009-07-07 | Raytheon Company | Boron aluminum nitride diamond heterostructure |
| US8853745B2 (en) * | 2009-01-20 | 2014-10-07 | Raytheon Company | Silicon based opto-electric circuits |
| US7994550B2 (en) * | 2009-05-22 | 2011-08-09 | Raytheon Company | Semiconductor structures having both elemental and compound semiconductor devices on a common substrate |
| US8212294B2 (en) * | 2010-01-28 | 2012-07-03 | Raytheon Company | Structure having silicon CMOS transistors with column III-V transistors on a common substrate |
| US8823146B1 (en) * | 2013-02-19 | 2014-09-02 | Raytheon Company | Semiconductor structure having silicon devices, column III-nitride devices, and column III-non-nitride or column II-VI devices |
| CN104659109B (zh) * | 2015-03-20 | 2017-07-14 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2730271B2 (ja) * | 1990-03-07 | 1998-03-25 | 住友電気工業株式会社 | 半導体装置 |
| JP2961812B2 (ja) * | 1990-05-17 | 1999-10-12 | 住友電気工業株式会社 | 半導体装置 |
| WO1992001314A1 (en) * | 1990-07-06 | 1992-01-23 | Advanced Technology Materials, Inc. | N-type semiconducting diamond, and method of making the same |
| JPH07118546B2 (ja) * | 1991-03-22 | 1995-12-18 | 株式会社神戸製鋼所 | ダイヤモンドヘテロ接合型ダイオード |
| JPH04293272A (ja) * | 1991-03-22 | 1992-10-16 | Kobe Steel Ltd | ダイヤモンドｐｉｎ型ダイオード |
| JPH0815160B2 (ja) * | 1991-03-29 | 1996-02-14 | 株式会社神戸製鋼所 | ダイヤモンドショットキーゲート型電界効果トランジスタ |
| JPH04302172A (ja) * | 1991-03-29 | 1992-10-26 | Kobe Steel Ltd | ダイヤモンドショットキーダイオード |
| JP3019468B2 (ja) * | 1991-05-31 | 2000-03-13 | 住友電気工業株式会社 | ダイヤモンドトランジスタ及びその製造方法 |
| JPH0529609A (ja) * | 1991-07-22 | 1993-02-05 | Sumitomo Electric Ind Ltd | ダイヤモンドｆｅｔの製造方法 |
| JPH0529608A (ja) * | 1991-07-22 | 1993-02-05 | Sumitomo Electric Ind Ltd | Ｍｉｓ構造のダイヤモンドｆｅｔの製造方法 |
| JP3123127B2 (ja) * | 1991-07-22 | 2001-01-09 | 住友電気工業株式会社 | 電界効果型トランジスタ |
| US5300188A (en) * | 1992-11-13 | 1994-04-05 | Kobe Development Corp. | Process for making substantially smooth diamond |
| JPH0799318A (ja) * | 1993-09-28 | 1995-04-11 | Kobe Steel Ltd | ダイヤモンド薄膜電界効果トランジスタ及びその製造方法 |
-
1994
- 1994-09-16 JP JP22178594A patent/JP3436278B2/ja not_active Expired - Fee Related
-
1995
- 1995-09-13 CA CA002158182A patent/CA2158182C/en not_active Expired - Fee Related
- 1995-09-14 EP EP95114492A patent/EP0702413A3/en not_active Ceased
- 1995-09-14 US US08/528,028 patent/US5903015A/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 飯田昌盛，ｐ型ダイヤモンド半導体の新しい安定製造技術，電子材料，日本，１９８９年 ８月，Ｖｏｌ．２８，Ｎｏ．８，ｐ．３３−３９ |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2158182C (en) | 2006-03-14 |
| EP0702413A3 (en) | 1996-11-13 |
| JPH0888236A (ja) | 1996-04-02 |
| US5903015A (en) | 1999-05-11 |
| CA2158182A1 (en) | 1996-03-17 |
| EP0702413A2 (en) | 1996-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0588260B1 (en) | Diamond semiconductor device | |
| JP3527496B2 (ja) | 半導体装置 | |
| CN101252088B (zh) | 一种增强型A1GaN/GaN HEMT器件的实现方法 | |
| JPH04312982A (ja) | 半導体多結晶ダイヤモンド電子デバイス及びその製造方法 | |
| JPH07105497B2 (ja) | 半導体デバイス及びその製造方法 | |
| KR20000006005A (ko) | 비소화갈륨계반도체본체위에산화층을구비한아티클,및아티클의제조방법 | |
| Smirnov et al. | Technology for nanoperiodic doping of a metal–oxide–semiconductor field-effect transistor channel using a self-forming wave-ordered structure | |
| JP3436278B2 (ja) | 電界効果トランジスタ | |
| CN111384171B (zh) | 高沟道迁移率垂直型umosfet器件及其制备方法 | |
| CN112038409A (zh) | 双异质结增强型金属氧化物场效应晶体管及制备方法 | |
| CN117334746A (zh) | 一种具有氧化层的源极沟槽集成SBD超结SiC MOS及制备方法 | |
| CN117334747A (zh) | 一种源极沟槽集成SBD的SiC平面MOS及制备方法 | |
| JP3714803B2 (ja) | ダイヤモンド電界効果トランジスタの製造方法 | |
| EP0113983B1 (en) | Fabricating a semiconductor device by means of molecular beam epitaxy | |
| CN116779685A (zh) | 一种具备sj sbd的sj vdmos及制备方法 | |
| JP3269510B2 (ja) | 半導体素子 | |
| CN113394096A (zh) | Hemt器件及其自隔离方法、制作方法 | |
| Oda et al. | High quality a-Si: H films and interfaces prepared by VHF plasma CVD | |
| CN117457749B (zh) | 一种栅极下方具有P型空间层的SiC LMOS及制备方法 | |
| CN117457748B (zh) | 一种栅极下方具有P型空间层的SiC超结MOS及制备方法 | |
| CN113193037B (zh) | Ga2O3基共振隧穿二极管及其制备方法 | |
| CN118039701A (zh) | 一种高导热氧化镓晶体管及其制备方法 | |
| CN115117145A (zh) | 一种低导通电阻的SiC基MOSFET器件及其制备方法 | |
| CN117393601A (zh) | 一种集成SBD的垂直SiC MOSFET及制备方法 | |
| CN117476758A (zh) | 一种基于n+区和n-区提高抗闩锁能力的igbt及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |