JP3431116B2 - AC voltage detection input section abnormality detection circuit - Google Patents
AC voltage detection input section abnormality detection circuitInfo
- Publication number
- JP3431116B2 JP3431116B2 JP17233496A JP17233496A JP3431116B2 JP 3431116 B2 JP3431116 B2 JP 3431116B2 JP 17233496 A JP17233496 A JP 17233496A JP 17233496 A JP17233496 A JP 17233496A JP 3431116 B2 JP3431116 B2 JP 3431116B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- input
- voltage
- input section
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Protection Of Static Devices (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、発変電所向けのデ
ィジタル形制御装置や保護リレー、計測監視システム等
において、電力系統の交流電圧（交流電流を計測するた
めに電圧に変換する場合を含む）を検出するためのＡ／
Ｄ変換器を含む入力部の異常検出回路に関する。特に、
本発明は、信頼性及び常時監視が要求される設備であっ
て、ディジタル制御系などのように高速で故障診断が必
要とされる分野に適用される。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention includes an AC voltage of a power system (including a case of converting an AC voltage into a voltage for measuring an AC current in a digital control device, a protection relay, a measurement and monitoring system, etc. ) For detecting A /
The present invention relates to an abnormality detection circuit for an input section including a D converter. In particular,
INDUSTRIAL APPLICABILITY The present invention is equipment that requires reliability and constant monitoring, and is applied to a field such as a digital control system that requires high-speed failure diagnosis.
【０００２】[0002]
【従来の技術】図５は、ディジタル形保護リレー等に使
用されている従来の異常検出回路を示しており、１１は
交流入力電圧、１８は第３調波発振器、３はアナログロ
ーパスフィルタ、６はＡ／Ｄ変換器、７’はＣＰＵ、１
９は基本波抽出ディジタルフィルタ、２０は第３調波抽
出ディジタルフィルタ、２１は比較器、１０はタイマ、
１５は異常アラームを示す。2. Description of the Related Art FIG. 5 shows a conventional abnormality detection circuit used in a digital protection relay or the like, 11 is an AC input voltage, 18 is a third harmonic oscillator, 3 is an analog low pass filter, and 6 is an analog low pass filter. Is an A / D converter, 7'is a CPU, 1
Reference numeral 9 is a fundamental wave extraction digital filter, 20 is a third harmonic extraction digital filter, 21 is a comparator, 10 is a timer,
Reference numeral 15 indicates an abnormal alarm.
【０００３】この回路では、Ａ／Ｄ変換器６の入力側で
交流入力電圧１１に第３調波を予め加算し、後段のディ
ジタルフィルタ１９により基本波を抽出すると共に、デ
ィジタルフィルタ２０により抽出された第３調波がタイ
マ１０による設定時間以上、途絶えた場合に、入力部を
構成するアナログローパスフィルタ３やマルチプレクサ
（図示せず）、Ａ／Ｄ変換器６等に故障が発生したこと
を検出するものである。In this circuit, the third harmonic is added in advance to the AC input voltage 11 at the input side of the A / D converter 6, and the fundamental wave is extracted by the digital filter 19 in the subsequent stage and extracted by the digital filter 20. When the third harmonic is interrupted for a time longer than the time set by the timer 10, it is detected that a failure has occurred in the analog low-pass filter 3, the multiplexer (not shown), the A / D converter 6 and the like which form the input section. To do.
【０００４】上記従来の技術では、電力系統に存在する
高調波（第３調波を含む）が正規の入力として入ってき
た場合、内部加算している発振器１８からの第３調波と
干渉する結果、この第３調波を見失ってしまうことがあ
る。このため、一般的には、電力系統の高調波が時間的
に変化するのを利用して、第３調波が２４時間（＝タイ
マ１０による設定時間）以上継続してＣＰＵ７’により
検出されない時をもって入力部に異常が発生したものと
みなしていた。In the above-mentioned conventional technique, when a harmonic (including the third harmonic) existing in the power system enters as a regular input, it interferes with the third harmonic from the internally added oscillator 18. As a result, the third harmonic may be lost. Therefore, in general, when the harmonics of the power system change with time, the third harmonic is continuously detected for 24 hours (= the time set by the timer 10) or more and is not detected by the CPU 7 ′. It was considered that an abnormality occurred in the input section.
【０００５】[0005]
【発明が解決しようとする課題】しかるに、これによる
と入力部の異常を高速で検出するという要請に応えるこ
とができず、その解決が望まれていた。そこで本発明
は、フーリエ変換の周波数分析機能を利用して、交流電
圧検出用の入力部に発生した異常を高速で検出するよう
にした異常検出回路を提供しようとするものである。However, according to this, the demand for detecting the abnormality of the input section at a high speed cannot be met, and the solution thereof has been desired. Therefore, the present invention is intended to provide an abnormality detection circuit that uses a frequency analysis function of Fourier transform to detect an abnormality that has occurred in an input section for detecting an AC voltage at high speed.
【０００６】[0006]
【課題を解決するための手段】上記課題を解決するた
め、本発明は、電力系統に本来的に存在しないパルス波
形をＡ／Ｄ変換のサンプリングパルスから生成し、この
パルスを交流入力電圧に加算した信号をＡ／Ｄ変換した
後にフーリエ変換し、その出力に基づいてＡ／Ｄ変換器
を含む入力部の異常を検出するようにしたものである。In order to solve the above problems, the present invention generates a pulse waveform that does not originally exist in a power system from a sampling pulse for A / D conversion, and adds this pulse to an AC input voltage. The signal is subjected to A / D conversion, then Fourier transform, and the abnormality of the input section including the A / D converter is detected based on the output thereof.
【０００７】すなわち、請求項１記載の発明は、交流入
力電圧をＡ／Ｄ変換してＣＰＵに取り込むための交流電
圧検出用入力部において、Ａ／Ｄ変換のサンプリングパ
ルスを交流入力電圧の基本波周期のｎ（ｎは２以上の整
数）倍の周期のパルスに分周する分周手段と、前記パル
スを交流入力電圧に加算する加算手段と、この加算手段
の出力を前記入力部を介して連続的にフーリエ変換する
フーリエ演算手段と、このフーリエ演算手段から出力さ
れる直流項成分の周期と前記パルスの周期との不一致を
検出して前記入力部の異常を検出する手段とを備えたも
のである。That is, according to the first aspect of the invention, in the AC voltage detecting input section for A / D converting the AC input voltage and fetching it into the CPU, the sampling pulse for A / D conversion is converted into the fundamental wave of the AC input voltage. Frequency dividing means for dividing into a pulse having a cycle of n times the cycle (n is an integer of 2 or more), adding means for adding the pulse to an AC input voltage, and an output of the adding means via the input section. A means provided with a Fourier calculation means for continuously performing Fourier transform, and means for detecting an abnormality of the input section by detecting a mismatch between the cycle of the DC term component output from the Fourier calculation means and the cycle of the pulse. Is.
【０００８】 請求項２記載の発明は、交流入力電圧を
Ａ／Ｄ変換してＣＰＵに取り込むための交流電圧検出用
入力部において、Ａ／Ｄ変換のサンプリングパルスを交
流入力電圧の基本波周波数のｎ（ｎは２以上の整数）倍
の周波数のパルスに分周する分周手段と、前記パルスを
交流入力電圧に加算する加算手段と、この加算手段の出
力を前記入力部を介して連続的にフーリエ変換するフー
リエ演算手段と、このフーリエ演算手段から出力される
周波数スペクトルの直流項成分及び高次高調波成分がゼ
ロであることから前記入力部の異常を検出する手段とを
備えたものである。According to a second aspect of the present invention, in the AC voltage detecting input section for A / D converting the AC input voltage and taking it into the CPU, the sampling pulse of the A / D conversion is of the fundamental wave frequency of the AC input voltage. Frequency dividing means for dividing a pulse having a frequency of n (n is an integer of 2 or more) times, adding means for adding the pulse to an AC input voltage, and an output of the adding means continuously through the input section. Fourier calculation means for performing a Fourier transform into a Fourier transform, and the DC term component and higher harmonic components of the frequency spectrum output from this Fourier calculation means
It is obtained by a means for detecting an abnormality of the entering force unit because it is b.
【０００９】[0009]
【発明の実施の形態】以下、図に沿って本発明の実施形
態を説明する。図１は請求項１記載の発明の実施形態を
示しており、図５と同一の構成要素には同一符号を付し
てある。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows an embodiment of the invention described in claim 1, and the same components as those in FIG. 5 are designated by the same reference numerals.
【００１０】図１において、１はサンプリングタイマで
あり、このタイマ１から出力されるＡ／Ｄ変換用のサン
プリングパルスが分周カウンタ２及びサンプル・ホール
ド回路４に加えられている。分周カウンタ２では、上記
サンプリングパルスに基づき、交流基本波（周波数５０
Ｈｚまたは６０Ｈｚ）の周期に対しｎ（ｎは２以上の整
数）倍の周期を持つ低周波数のパルスを生成する。この
パルスは、増幅後に交流入力電圧１１に加算されてい
る。In FIG. 1, reference numeral 1 is a sampling timer, and a sampling pulse for A / D conversion output from the timer 1 is added to a frequency dividing counter 2 and a sample and hold circuit 4. In the frequency division counter 2, the AC fundamental wave (frequency 50
A low-frequency pulse having a cycle of n (n is an integer of 2 or more) times the cycle of Hz or 60 Hz is generated. This pulse is added to the AC input voltage 11 after amplification.
【００１１】アナログローパスフィルタ３に後続するサ
ンプル・ホールド回路４の後段には、マルチプレクサ５
が接続されている。このマルチプレクサ５は、図示され
ていない他チャンネルの交流入力電圧を含む複数の交流
電圧が入力される場合に、これらを順次選択して出力す
るためのものである。マルチプレクサ５の後段にはＡ／
Ｄ変換器６が接続され、その出力信号はＣＰＵ７内のフ
ーリエ演算手段８に加えられている。なお、このフーリ
エ演算手段８には分周カウンタ２からの割込信号１２が
入力されている。A multiplexer 5 is provided after the sample and hold circuit 4 following the analog low pass filter 3.
Are connected. The multiplexer 5 is for sequentially selecting and outputting a plurality of AC voltages including AC input voltages of other channels (not shown). A / is placed after the multiplexer 5.
The D converter 6 is connected, and its output signal is applied to the Fourier calculation means 8 in the CPU 7. An interrupt signal 12 from the frequency dividing counter 2 is input to the Fourier calculating means 8.
【００１２】フーリエ演算手段８は、前記Ａ／Ｄ変換器
６から出力されるディジタル信号を連続的にフーリエ変
換し、基本波成分１３と、フーリエ変換値のゆらぎ量と
しての直流項成分１４に分離して出力する。このうち、
直流項成分１４はゆらぎ量周期判定手段９に入力されて
おり、この判定手段９では、入力される直流項成分１４
が、正常時には分周カウンタ２からの加算パルスの周期
で変化していることを検出している。The Fourier computing means 8 continuously Fourier transforms the digital signal output from the A / D converter 6, and separates it into a fundamental wave component 13 and a DC term component 14 as a fluctuation amount of the Fourier transform value. And output. this house,
The DC term component 14 is inputted to the fluctuation amount period judging means 9, and in this judging means 9, the inputted DC term component 14 is inputted.
However, during normal operation, it is detected that the frequency is changing in the cycle of the added pulse from the frequency dividing counter 2.
【００１３】ゆらぎ量周期判定手段９の出力信号はタイ
マ１０に加えられ、上述した周期の一致が一定時間以上
検出されなかった場合に、アナログローパスフィルタ３
からＡ／Ｄ変換器６に至る入力部の異常アラームを発生
する。The output signal of the fluctuation amount cycle determining means 9 is applied to the timer 10, and when the above-mentioned cycle coincidence is not detected for a certain time or longer, the analog low pass filter 3 is provided.
An abnormal alarm of the input section from the A to D / A converter 6 is generated.
【００１４】図２はこの実施形態の動作を示すタイミン
グチャートであり、交流入力電圧１１の基本波成分の周
期に対し、分周カウンタ２からの加算パルスの周期を２
倍とした例である。前記アナログローパスフィルタ３か
らＡ／Ｄ変換器６に至る入力部が正常である場合、ＣＰ
Ｕ７の入力信号は、図２に示すごとく、加算パルスの周
期に起因して加算パルスの立ち上がり及び立ち下がりご
とに歪んだ波形となる。これにより、フーリエ変換によ
る直流項成分は加算パルスと同一周期のパルスになる。
このとき、タイマ１０からは、一定時間以上にわたり直
流項成分と加算パルスとが同一周期であることが検出さ
れているため、異常アラーム１５は出力されない。FIG. 2 is a timing chart showing the operation of this embodiment, in which the period of the added pulse from the frequency dividing counter 2 is 2 with respect to the period of the fundamental wave component of the AC input voltage 11.
This is an example of doubling. When the input section from the analog low-pass filter 3 to the A / D converter 6 is normal, CP
As shown in FIG. 2, the input signal of U7 has a waveform which is distorted at each rising and falling edges of the addition pulse due to the cycle of the addition pulse. As a result, the DC term component of the Fourier transform becomes a pulse having the same period as the addition pulse.
At this time, since the timer 10 detects that the DC term component and the addition pulse have the same period for a certain time or more, the abnormal alarm 15 is not output.
【００１５】いま、入力部の何れかの回路に故障が発生
した場合には、ＣＰＵ７の入力信号のレベルがゼロにな
り、フーリエ変換による直流項成分もゼロになって変化
しなくなる。このため、直流項成分と加算パルスとの一
定時間以上にわたる周波数の不一致が検出されてタイマ
１０から異常アラーム１５が出力されるようになり、入
力部の異常を検出することができる。Now, when a failure occurs in any of the circuits in the input section, the level of the input signal of the CPU 7 becomes zero, and the DC term component by the Fourier transform also becomes zero and does not change. Therefore, the frequency mismatch between the DC component and the added pulse for a certain time or more is detected, and the timer 10 outputs the abnormality alarm 15, so that the abnormality of the input section can be detected.
【００１６】次に、図３は請求項２に記載した発明の実
施形態を示している。なお、図１と同一の構成要素には
同一番号を付してある。この実施形態では、サンプリン
グパルスが入力される分周カウンタ２により、交流基本
波周波数（５０Ｈｚまたは６０Ｈｚ）に対しｎ（ｎは２
以上の整数）倍の周波数を持つパルスを生成し増幅して
交流入力電圧１１に加算するように構成されている。Next, FIG. 3 shows an embodiment of the invention described in claim 2. The same components as those in FIG. 1 are designated by the same reference numerals. In this embodiment, the frequency dividing counter 2 to which the sampling pulse is input causes n (n is 2) for the AC fundamental frequency (50 Hz or 60 Hz).
It is configured to generate a pulse having a frequency that is a multiple of the above integer), amplify it, and add it to the AC input voltage 11.
【００１７】アナログローパスフィルタ３からＡ／Ｄ変
換器６に至る入力部の構成は図１と同様である。一方、
ＣＰＵ７の内部では、フーリエ演算手段８が、基本波成
分１３以外に複数の高調波成分１６として直流項成分及
び高次高調波成分を出力する。ここで、高次高調波成分
としては、第２調波成分、第６調波成分等であり得る。The structure of the input section from the analog low-pass filter 3 to the A / D converter 6 is the same as in FIG. on the other hand,
Inside the CPU 7, the Fourier calculation means 8 outputs a DC term component and a higher harmonic component as a plurality of harmonic components 16 in addition to the fundamental wave component 13. Here, the higher harmonic component may be the second harmonic component, the sixth harmonic component, or the like.
【００１８】上記高調波成分１６はスペクトル判定手段
１７に入力され、高調波成分１６の周波数スペクトルが
検出される。後段のタイマ１０では、スペクトル判定手
段１７によって所定の周波数スペクトルが一定時間以上
にわたって出力されなくなった場合に、入力部に関する
異常アラーム１５を出力する。The harmonic component 16 is input to the spectrum determining means 17, and the frequency spectrum of the harmonic component 16 is detected. The timer 10 in the subsequent stage outputs an abnormal alarm 15 regarding the input section when the spectrum determining means 17 stops outputting the predetermined frequency spectrum for a certain period of time or longer.
【００１９】図４は、この実施形態の動作を示してい
る。なお、図４は、交流基本波の２倍の周波数を持つパ
ルスを交流入力電圧１１に加算した例である。アナログ
ローパスフィルタ３からＡ／Ｄ変換器６に至る入力部が
正常である場合、ＣＰＵ７の入力信号は、図示するよう
に交流基本波に高調波成分が重畳した波形となる。FIG. 4 shows the operation of this embodiment. Note that FIG. 4 is an example in which a pulse having a frequency twice that of the AC fundamental wave is added to the AC input voltage 11. When the input section from the analog low-pass filter 3 to the A / D converter 6 is normal, the input signal of the CPU 7 has a waveform in which a harmonic component is superimposed on the AC fundamental wave as illustrated.
【００２０】これにより、連続的なフーリエ変換によっ
て得られる高調波成分１６は、直流項成分、第２調波成
分、第６調波成分等を含むものとなり、スペクトル判定
手段１７及びタイマ１０はこれらのスペクトルが検出さ
れている限り、入力部は正常であると判断して異常アラ
ーム１５を出力しない。As a result, the harmonic component 16 obtained by the continuous Fourier transform includes the DC term component, the second harmonic component, the sixth harmonic component, etc. As long as the spectrum is detected, the input section determines that it is normal and does not output the abnormal alarm 15.
【００２１】また、入力部の何れかの回路に故障が発生
したときには、ＣＰＵ７の入力信号がゼロになり、直流
項成分や高次高調波成分のスペクトルもゼロになるの
で、その時間が一定時間以上継続した場合に、タイマ１
０から異常アラーム１５が出力される。When a failure occurs in any of the circuits in the input section, the input signal of the CPU 7 becomes zero and the spectra of the DC term component and the high-order harmonic components also become zero. If the above continues, timer 1
The abnormal alarm 15 is output from 0.
【００２２】つまり本実施形態は、交流入力電圧に基本
波のｎ倍の周波数のパルスを加算した時の連続的なフー
リエ変換による周波数スペクトルの特徴に基づいて入力
部の異常を検出するものである。この場合、周波数スペ
クトルは高速フーリエ変換によりごく短時間で検出可能
であるから、高速な異常検出、リアルタイムの監視が可
能になる。That is, the present embodiment detects an abnormality in the input section based on the characteristics of the frequency spectrum obtained by continuous Fourier transform when a pulse having a frequency n times the fundamental wave is added to the AC input voltage. . In this case, since the frequency spectrum can be detected in a very short time by the fast Fourier transform, high-speed abnormality detection and real-time monitoring are possible.
【００２３】[0023]
【発明の効果】以上のように本発明は、交流入力電圧
に、電力系統に存在しない所定周期または周波数を持つ
パルスを加算して入力部を通過させ、その後、これをフ
ーリエ変換してその結果に基づき入力部の異常を検出す
るものである。これにより、従来のように内部加算の第
３調波を見失う等の不都合がなく、また従来よりも遥か
に高速かつ正確に入力部の異常を検出することができ
る。As described above, according to the present invention, a pulse having a predetermined period or frequency which does not exist in the power system is added to the AC input voltage and the pulse is passed through the input section, and then this is Fourier transformed to obtain the result. Based on the above, the abnormality of the input unit is detected. As a result, there is no inconvenience of losing the third harmonic of the internal addition as in the conventional case, and it is possible to detect an abnormality in the input section much faster and more accurately than in the conventional case.
【図１】請求項１記載の発明の実施形態を示す機能ブロ
ック図である。FIG. 1 is a functional block diagram showing an embodiment of the invention described in claim 1.
【図２】図１の動作を示すタイミングチャートである。FIG. 2 is a timing chart showing the operation of FIG.
【図３】請求項２記載の発明の実施形態を示す機能ブロ
ック図である。FIG. 3 is a functional block diagram showing an embodiment of the invention according to claim 2;
【図４】図３の動作を示すタイミングチャートである。FIG. 4 is a timing chart showing the operation of FIG.
【図５】従来技術を示す機能ブロック図である。FIG. 5 is a functional block diagram showing a conventional technique.
１ サンプリングタイマ ２ 分周カウンタ ３ アナログローパスフィルタ ４ サンプル・ホールド回路 ５ マルチプレクサ ６ Ａ／Ｄ変換器 ７ ＣＰＵ ８ フーリエ演算手段 ９ ゆらぎ量周期判定手段 １０ タイマ １１ 交流入力電圧 １２ 割込信号 １３ 基本波成分 １４ 直流項成分 １５ 異常アラーム １６ 高調波成分 １７ スペクトル判定手段 1 sampling timer 2 division counter 3 analog low-pass filter 4 sample and hold circuit 5 multiplexer 6 A / D converter 7 CPU 8 Fourier calculation means 9 Fluctuation amount cycle determination means 10 timer 11 AC input voltage 12 interrupt signal 13 fundamental wave components 14 DC term component 15 Abnormal alarm 16 harmonic components 17 Spectrum determination means
Claims (2)
取り込むための交流電圧検出用入力部において、 Ａ／Ｄ変換のサンプリングパルスを交流入力電圧の基本
波周期のｎ（ｎは２以上の整数）倍の周期のパルスに分
周する分周手段と、 前記パルスを交流入力電圧に加算する加算手段と、 この加算手段の出力を前記入力部を介して連続的にフー
リエ変換するフーリエ演算手段と、 このフーリエ演算手段から出力される直流項成分の周期
と前記パルスの周期との不一致を検出して前記入力部の
異常を検出する手段と、 を備えたことを特徴とする交流電圧検出用入力部の異常
検出回路。1. An input unit for detecting an AC voltage for A / D converting the AC input voltage and fetching it into a CPU, wherein a sampling pulse for A / D conversion is n (n is 2 or more) of a fundamental wave cycle of the AC input voltage. Frequency division means for dividing the pulse into a pulse having a cycle of (integral number) times, an addition means for adding the pulse to an AC input voltage, and a Fourier operation for continuously Fourier transforming the output of the addition means via the input section. Means for detecting a mismatch between the period of the DC term component output from the Fourier calculation means and the period of the pulse to detect an abnormality in the input section; Abnormality detection circuit for the input section.
り込むための交流電圧検出用入力部において、 Ａ／Ｄ変換のサンプリングパルスを交流入力電圧の基本
波周波数のｎ（ｎは２以上の整数）倍の周波数のパルス
に分周する分周手段と、 前記パルスを交流入力電圧に加算する加算手段と、 この加算手段の出力を前記入力部を介して連続的にフー
リエ変換するフーリエ演算手段と、 このフーリエ演算手段から出力される周波数スペクトル
の直流項成分及び高次高調波成分がゼロであることから
前記入力部の異常を検出する手段と、 を備えたことを特徴とする交流電圧検出用入力部の異常
検出回路。2. An AC voltage detecting input unit for A / D converting an AC input voltage and fetching it into a CPU, wherein an A / D converting sampling pulse is n (n is 2 or more) of a fundamental wave frequency of the AC input voltage. Frequency dividing means for dividing the pulse into a pulse having a frequency of (integral number) times, an adding means for adding the pulse to an AC input voltage, and a Fourier operation for continuously Fourier transforming the output of the adding means via the input section. Means, and the DC term component and high-order harmonic components of the frequency spectrum output from this Fourier calculation means are zero
Abnormality detection circuit of the AC voltage detection input unit, characterized in that it comprises means for detecting an abnormality of the entering force unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17233496A JP3431116B2 (en) | 1996-07-02 | 1996-07-02 | AC voltage detection input section abnormality detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17233496A JP3431116B2 (en) | 1996-07-02 | 1996-07-02 | AC voltage detection input section abnormality detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1019940A JPH1019940A (en) | 1998-01-23 |
| JP3431116B2 true JP3431116B2 (en) | 2003-07-28 |
Family
ID=15939983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17233496A Expired - Lifetime JP3431116B2 (en) | 1996-07-02 | 1996-07-02 | AC voltage detection input section abnormality detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3431116B2 (en) |
-
1996
- 1996-07-02 JP JP17233496A patent/JP3431116B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1019940A (en) | 1998-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104038074B (en) | Method and apparatus for ripple and pile defection | |
| US20090079436A1 (en) | Method and apparatus for generalized ac and dc arc fault detection and protection | |
| US4556842A (en) | Tracking filter for sensing DC content in an AC waveform | |
| AU601626B2 (en) | Digital protective relay | |
| US9075088B2 (en) | Power quality monitoring apparatus and method thereof | |
| JP3220327B2 (en) | Frequency detection method and apparatus, and power system stabilization system | |
| JP3431116B2 (en) | AC voltage detection input section abnormality detection circuit | |
| JP2000209767A (en) | Analog input section monitoring device for digital protective controller | |
| AU607356B2 (en) | Detector of quantity of electricity | |
| JP3625966B2 (en) | Frequency measuring device | |
| KR101814793B1 (en) | Analogue-digital hybrid type apparatus for measuring vibration | |
| JP2741131B2 (en) | Power monitoring recorder | |
| JP4329916B2 (en) | Train detector | |
| SU1411970A2 (en) | Device for determining characteristics of a-d converter | |
| KR0146091B1 (en) | Digital selection ground relay | |
| JP2005102351A (en) | Insulation deterioration diagnostic equipment | |
| KR20050037714A (en) | Method for supervising and diagnosing status of electric power converter and apparatus thereof | |
| JPH05207640A (en) | Digital relay for protection of higher harmonic filter facility | |
| JPH09304452A (en) | Harmonic monitoring equipment | |
| JP3196441B2 (en) | Digital protection relay | |
| JP2921039B2 (en) | Malfunction monitoring device for harmonic suppression device | |
| JP2588414B2 (en) | Power system accident judgment method | |
| JP3995578B2 (en) | Storage battery internal impedance measuring device and storage battery internal impedance measuring method | |
| JPH01197667A (en) | Frequency measuring system | |
| JP2776325B2 (en) | Duty measurement circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030424 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |