JP3430733B2 - Abrasive and polishing method - Google Patents
Abrasive and polishing methodInfo
- Publication number
- JP3430733B2 JP3430733B2 JP25240295A JP25240295A JP3430733B2 JP 3430733 B2 JP3430733 B2 JP 3430733B2 JP 25240295 A JP25240295 A JP 25240295A JP 25240295 A JP25240295 A JP 25240295A JP 3430733 B2 JP3430733 B2 JP 3430733B2
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- insulating film
- cerium oxide
- polishing method
- solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体集積回路や光
学ガラス素子などを構成する絶縁膜もしくは塗布絶縁膜
の表面を研磨する研磨剤と研磨方法とに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a polishing agent and a polishing method for polishing the surface of an insulating film or a coated insulating film constituting a semiconductor integrated circuit, an optical glass element or the like.
【０００２】[0002]
【従来の技術】シリコン等からなる配線基板を用いて半
導体集積回路などを製造するに際しては各種の絶縁膜を
用い、その表面を所定の形状に加工する事が必要とされ
る。研磨は絶縁膜の表面を平坦にもしくは滑らかに加工
する有力な技術として広く用いられている。特に半導体
集積回路の加工においては、化学機械研磨法（Chemical
Mechanical Polishing; 以下、CMPと記す）が表面平坦
化の技術として検討されている。例えばプロシーディン
グス・ブイエルエスアイ・マルチレベルインタコネクシ
ョン・コンファレンス、1991年、20ー26ページに記載さ
れているように、コロイダルシリカと呼ばれる微小なSi
O2粒を水酸化カリウム（KOH）水溶液に分散させた研磨
剤（以下、シリカ研磨剤と記す）を用いてSiO2膜を研磨
平坦化する方法が示されている。液をアルカリ性（ｐＨ
が７よりも大きい領域。ただし、実際の中性領域はｐＨ
が６.５から７.５の範囲で変動するので、実用上はアル
カリ性として安定なのはｐＨが７.５よりも大きい領域
である。また、酸性として安定なのはｐＨが６.５より
も小さい領域である）に保つことにより、化学反応効果
が加わり、研磨速度が加速されることが公知である。2. Description of the Related Art When manufacturing a semiconductor integrated circuit or the like using a wiring substrate made of silicon or the like, it is necessary to use various insulating films and process the surface thereof into a predetermined shape. Polishing is widely used as an effective technique for processing the surface of an insulating film to be flat or smooth. Especially in the processing of semiconductor integrated circuits, chemical mechanical polishing (Chemical
Mechanical Polishing; hereinafter referred to as CMP) is being studied as a surface flattening technique. For example, as described in Proceedings BLS Multi-level Interconnection Conference, 1991, pp. 20-26, minute Si called colloidal silica.
A method of polishing and flattening a SiO 2 film using an abrasive (hereinafter, referred to as silica abrasive) in which O 2 particles are dispersed in an aqueous potassium hydroxide (KOH) solution is disclosed. The liquid is alkaline (pH
Is larger than 7. However, the actual neutral range is pH
Fluctuates in the range of 6.5 to 7.5, so that in practical use, it is alkaline and stable in the region where the pH is higher than 7.5. Further, it is known that the pH is kept stable in the region where the pH is smaller than 6.5) by adding a chemical reaction effect to accelerate the polishing rate.
【０００３】また、レンズや液晶表示素子製造に用いら
れるガラス基板等の薄膜以外の絶縁物、特にSiO2を主成
分とする物質を研磨する場合には、酸化セリウム粒子を
用いた研磨剤（以下、セリア研磨剤と記す）が知られて
いる。セリア研磨剤については機械の研究、第39巻第12
号（1987年）の1296ー1300ページや、エレクトロニクス
用結晶材料の精密加工技術、サイエンスフォーラム社、
1985年東京の251-256ページなどに解説されている。ま
た、実際の研磨は、酸化セリウム粉を水と混ぜて行なっ
ていた。セリア研磨剤については機械の研究、第39巻第
12号（1987年）の1296ー1300ページや、エレクトロニク
ス用結晶材料の精密加工技術、サイエンスフォーラム
社、1985年東京、の251-256ページなどに解説されてい
る。また、セリア研磨剤を用いた従来の研磨法では、酸
化セリウム粉を水と混ぜて研磨剤として使うだけであっ
た。つまり、酸化セリウム研磨剤は酸やアルカリによる
化学的効果を期待するものではなく、いわゆる機械研磨
効果を利用するものとされている。Further, in the case of polishing an insulator other than a thin film such as a glass substrate used for manufacturing a lens or a liquid crystal display element, particularly a substance containing SiO 2 as a main component, a polishing agent using cerium oxide particles (hereinafter , Ceria abrasive) is known. Mechanical Research on Ceria Abrasives, Vol. 39, No. 12
Issue (1987) pages 1296-1300, precision processing technology for crystal materials for electronics, Science Forum,
It is explained on pages 251-256 in Tokyo in 1985. Further, actual polishing was performed by mixing cerium oxide powder with water. About Ceria Abrasives, Mechanical Research, Vol. 39, No.
No. 12 (1987), pages 1296-1300, precision processing technology for crystal materials for electronics, Science Forum, Tokyo, 1985, pages 251-256. Further, in the conventional polishing method using a ceria polishing agent, cerium oxide powder is simply mixed with water and used as a polishing agent. That is, the cerium oxide polishing agent is not expected to have a chemical effect due to an acid or alkali, but is supposed to utilize a so-called mechanical polishing effect.
【０００４】[0004]
【発明が解決しようとする課題】上記セリア研磨剤は光
学ガラス素子等にも適用できるが、例えば半導体集積回
路の製造工程に適用すると、半導体集積回路の特性を劣
化させてしまう。例えばバイポーラトランジスタ上の絶
縁膜をセリア研磨剤を用いて研磨し、半導体製造工程に
必須な熱処理を行なうと、バイポーラトランジスタの電
流増幅率hfeが顕著に低下してしまう。また、ダイオー
ド上の絶縁膜をセリア研磨剤を用いて研磨するとダイオ
ードの整流特性などを劣化させてしまうという問題があ
った。The above-mentioned ceria abrasive can be applied to optical glass elements and the like, but if it is applied to the manufacturing process of a semiconductor integrated circuit, the characteristics of the semiconductor integrated circuit are deteriorated. For example, when the insulating film on the bipolar transistor is polished by using a ceria polishing agent and the heat treatment necessary for the semiconductor manufacturing process is performed, the current amplification factor hfe of the bipolar transistor is significantly reduced. Further, when the insulating film on the diode is polished with a ceria abrasive, there is a problem that the rectifying characteristics of the diode are deteriorated.
【０００５】本発明の目的は、半導体素子等の特性を劣
化させることなく、絶縁膜を研磨できるようにすること
を目的とする。An object of the present invention is to make it possible to polish an insulating film without deteriorating the characteristics of a semiconductor device or the like.
【０００６】[0006]
【課題を解決するための手段】上記目的は、酸化セリウ
ム粉に含まれる、不純物であるNa、Ca、Fe、Crの含有量
が、合計で１０ppm未満のセリア研磨剤を用いることに
より達成される。The above-mentioned object is achieved by using a ceria abrasive having a total content of impurities of Na, Ca, Fe and Cr contained in cerium oxide powder of less than 10 ppm. .
【０００７】従来のセリア研磨剤を用いて研磨すると、
半導体集積回路の特性が劣化してしまうのは、酸化セリ
ウム粒子の純度が低いことに起因する。従来のセリア研
磨剤を分析した結果、Na、Ca、Fe、Cr等の不純物がそれ
ぞれ数ppmから十数ppm、Na、Ca、Fe、Crを合計して50pp
mをも超える不純物が含まれており、その他の金属成分
も多量に含まれてる事がわかった。即ち、これらの不純
物がトランジスタの電流特性に影響を与えるのである。
不純物たるNaは、前記バイポーラトランジスタに拡散し
て、電流増幅率を低下させる。例えばナトリウム（Na）
が僅か2ppm含まれた被膜がバイポーラトランジスタなど
の半導体素子表面と接触しており、その素子が450℃で3
0分程度の熱処理を受けると、Naの拡散のために、バイ
ポーラトランジスタの電流増幅率hfeが顕著に低下して
しまう事が、デンシ トウキョウ、アイ イー イー イー
トーキョー セクション、1981年の70-73ページに記載
されている。本発明の、不純物濃度が10ppm未満とは、
上記のしきい値である2ppm以下よりも大きいが、10ppm
未満であれば、酸化セリウム粒子を水に分散させた場
合、酸化セリウム粒子中の不純物が液中に溶け出すこと
は少なく、分散させた液中の不純物濃度はいずれも1ppm
未満となり、Na拡散等の問題は生じない。また、Caは、
Naに付随して混入する、即ちNaのある所にはCaもあるこ
とが普通で、Na濃度を低減する為にはCaを減らす事が不
可欠である。さらに、FeやCrはダイオ−ドの整流特性等
を劣化させる。例えばショットキバリアダイオードでは
リーク電流が増えてオーミック特性に近づいてしまう。Polishing with a conventional ceria abrasive,
The deterioration of the characteristics of the semiconductor integrated circuit is due to the low purity of the cerium oxide particles. As a result of analysis of conventional ceria abrasive, impurities such as Na, Ca, Fe, Cr, etc. are each several ppm to several tens of ppm, and total of Na, Ca, Fe, Cr is 50 pp.
It was found that the impurities contained more than m and a large amount of other metal components. That is, these impurities affect the current characteristics of the transistor.
The impurity Na diffuses into the bipolar transistor and reduces the current amplification factor. For example sodium (Na)
The film containing only 2ppm is in contact with the surface of semiconductor devices such as bipolar transistors.
When subjected to heat treatment for about 0 minutes, the current amplification factor hfe of the bipolar transistor is significantly reduced due to the diffusion of Na. Density Tokyo, IE Tokyo Section, pp. 70-73 It is described in. The impurity concentration of the present invention is less than 10 ppm,
Larger than the above threshold of 2ppm or less, but 10ppm
If less than, when the cerium oxide particles are dispersed in water, the impurities in the cerium oxide particles rarely dissolve into the liquid, and the concentration of impurities in the dispersed liquid is 1 ppm for all.
It is less than the value, and problems such as Na diffusion do not occur. Also, Ca is
It is common to mix with Na, that is, where there is Na, there is usually Ca, and it is essential to reduce Ca in order to reduce Na concentration. Further, Fe and Cr deteriorate the rectifying characteristics of the diode. For example, in a Schottky barrier diode, the leak current increases and approaches the ohmic characteristics.
【０００８】セリア研磨剤は、通常、前述のコロイダル
シリカとは異なり、不純物の多い鉱石から抽出して高純
度化、微細粒への加工等を行っているため、鉱石を採取
した鉱山や粒加工の方法などによって特性がばらつくの
である。Unlike the above-mentioned colloidal silica, the ceria abrasive is usually extracted from ores containing a large amount of impurities to be highly purified and processed into fine particles. The characteristics vary depending on the method.
【０００９】そこで、酸化セリウム粉中のNa、Ca、Fe、
Crの濃度を10ppm未満に保つことによって、半導体集積
回路の加工などに用いても悪影響の発生を防ぐ事ができ
る。また、研磨を繰り返す過程で研磨装置や容器などに
これらの不純物が蓄積して汚染源となる可能性もあるた
め、汚染物の濃度は、Naについては2ppm以下に抑制する
ことが望ましい。Therefore, Na, Ca, Fe in the cerium oxide powder,
By keeping the Cr concentration below 10 ppm, it is possible to prevent adverse effects even when used for processing semiconductor integrated circuits. Further, since it is possible that these impurities will accumulate in the polishing apparatus, the container, etc. in the process of repeating polishing and become a pollution source, it is desirable to control the concentration of contaminants to 2 ppm or less for Na.
【００１０】不純物濃度が10ppm未満であれば、酸化セ
リウム粒子を水に分散させて研磨液とした場合、酸化セ
リウム粒子中の不純物が液中に溶け出すことは少なく、
分散(溶媒に混ぜて用いること）させた液中の不純物濃
度はいずれも1ppm未満となり、Na拡散等の問題は生じな
い。なお、極度に汚染を嫌う場合には分散液中のNaやC
a、Fe、やCr、それに加えてKの濃度をおのおの0.1ppm以
下とする事が良い。また、分散液中の酸化セリウム粒子
の濃度を５％以上にすると、研磨速度の濃度依存性が少
なくなり、安定な研磨が可能である。If the concentration of impurities is less than 10 ppm, when the cerium oxide particles are dispersed in water to form a polishing liquid, the impurities in the cerium oxide particles rarely dissolve into the liquid,
The concentration of impurities in the dispersed liquid (mixing with the solvent) is less than 1 ppm, and problems such as Na diffusion do not occur. In addition, if you do not like the contamination, Na or C in the dispersion should be used.
It is recommended that the concentration of a, Fe, Cr, and K in addition to each be 0.1 ppm or less. When the concentration of the cerium oxide particles in the dispersion is 5% or more, the concentration dependence of the polishing rate is reduced, and stable polishing is possible.
【００１１】また、従来の不純物が多く含まれているセ
リア研磨剤を用いて研磨すると、半導体集積回路用など
の配線基板の製造では不良の原因となる研磨傷が多発し
た。例えば４インチ径の領域中に５ないし１０本の目視
で検知できる研磨傷が発生した。研磨剤中に含まれる少
数の大きな粒子によるものと思われる。特に、500℃未
満の低温の化学反応によるCVD膜や、有機や無機の塗布
膜等、緻密でなくて脆い膜に対しては、さらに研磨傷が
発生し易い事がわかった。これは、従来の酸化セリウム
粒子の平均粒子サイズが１μmを超えるものであったこ
とによる。そこで、平均粒子サイズを１μm未満にする
と研磨傷の発生が抑制されることがわかった。なお、特
に脆くて柔らかい有機絶縁膜などに対しては平均粒子径
を0.3μm以下に保つとよい。ここで、粒子径は一次粒子
もしくは二次粒子のいずれか大きな方のサイズを表す。
また、平均粒子径は粒子径のサイズ分布の平均値をい
う。有機絶縁膜は一般に誘電率が低いので、この絶縁膜
を研磨して平坦な多層配線技術を形成する事が可能にな
ったため、隣接配線間の容量を数十％低減する事もでき
る。また、研磨傷の発生の度合いは被研磨材料だけでな
く、一般に研磨量とも関係があり、研磨量を多くすると
研磨傷も発生しやすい傾向が見られたが、本発明の研磨
材を用いると、研磨量を多くしても傷は小さく、不良の
原因となるような深刻なものは殆ど認められない。な
お、研磨の際に樹脂研磨パッドを用いることで、研磨傷
の発生を防ぐことができる。Further, when a conventional ceria abrasive containing a large amount of impurities is used for polishing, many polishing scratches which cause defects in the production of wiring boards for semiconductor integrated circuits and the like frequently occur. For example, 5 to 10 visually detectable polishing scratches were generated in a region of 4 inches in diameter. It is likely due to the small number of large particles contained in the abrasive. In particular, it has been found that polishing scratches are more likely to occur on a CVD film formed by a chemical reaction at a low temperature of less than 500 ° C. or an organic or inorganic coating film that is not dense and is brittle. This is because the average particle size of the conventional cerium oxide particles exceeds 1 μm. Therefore, it was found that when the average particle size is less than 1 μm, the occurrence of polishing scratches is suppressed. It should be noted that the average particle diameter should be kept at 0.3 μm or less especially for a brittle and soft organic insulating film. Here, the particle size represents either the primary particle or the secondary particle, whichever is larger.
Further, the average particle size refers to the average value of the size distribution of the particle size. Since the organic insulating film generally has a low dielectric constant, it is possible to polish this insulating film to form a flat multilayer wiring technique, and thus it is possible to reduce the capacitance between adjacent wirings by several tens of percent. Further, the degree of occurrence of polishing scratches is not only related to the material to be polished, but also generally relates to the polishing amount, and it was observed that polishing scratches tend to occur when the polishing amount is increased, but when the polishing material of the present invention is used, Even if the polishing amount is increased, scratches are small, and almost no serious ones that cause defects are recognized. By using a resin polishing pad during polishing, it is possible to prevent polishing scratches.
【００１２】また、セリア研磨剤については酸化セリウ
ム粒子には研磨特性が大幅に異なる２種類のものが存在
する事を見い出した。すなわち、過酸化水素液に粉末を
混ぜた場合に、発泡しながら速やかに濃い黄色に変色す
るもの（酸化セリウムＡ）と、若干発泡するのみで殆ど
変色しないもの（酸化セリウムＢ）とが存在する。両者
の化学組成は殆ど同じであるが、個々の粒子の結晶性に
大きな違いが存在する。Ｘ線回折分析の結果から、前者
は個々の粒子の結晶性が弱くて微結晶の集まりとなって
おり、後者では個々の粒子がほぼ結晶からなっていると
推定される。例えば、結晶方位（111）、（200）、（22
0）などに対する回折ピークの半値幅は酸化セリウムＡ
では0.5以上であるのに対し、酸化セリウムＢでは0.3以
下である。また、上記の結晶方位の結晶子の大きさは酸
化セリウムＡでは30nm以下であるのに対し酸化セリウム
Ｂでは60nm以上と大幅に大きくなっている。Further, regarding the ceria abrasive, it was found that there are two kinds of cerium oxide particles having greatly different polishing characteristics. That is, when a powder is mixed with a hydrogen peroxide solution, there are those that rapidly change color to dark yellow while foaming (cerium oxide A) and those that slightly foam but hardly change color (cerium oxide B). . Although the chemical compositions of both are almost the same, there is a large difference in the crystallinity of individual particles. From the results of X-ray diffraction analysis, it is presumed that in the former case, the crystallinity of individual particles is weak and is a collection of microcrystals, and in the latter case, the individual particles are almost crystalline. For example, crystal orientations (111), (200), (22
The half-value width of the diffraction peak for (0) etc. is cerium oxide A
Is 0.5 or more, whereas that of cerium oxide B is 0.3 or less. The size of the crystallite having the above crystal orientation is 30 nm or less in cerium oxide A, whereas it is 60 nm or more in cerium oxide B, which is significantly large.
【００１３】酸化セリウムＡは有機絶縁膜（本明細書で
は有機絶縁膜とは、有機成分を膜中に１％以上含む珪素
化合物の膜をいう。また、有機絶縁膜の有機成分の割合
は、炭素と水素を合わせた重さの全体の重さに対する割
合を重量％で表したものである。）を選択的に研磨する
場合と、有機絶縁膜とドープドもしくはノンドープド絶
縁膜とをほぼ等しい速度で研磨するに適している。有機
絶縁膜の比誘電率が３．５以下であると、より選択的に
有機絶縁膜を研磨できる。また、有機成分を１０％以上
とすると、吸湿性が低くなる効果がある。なお、例えば
酸化セリウムＡを用いて、ポリイミド膜を研磨すると傷
が入り、良好な研磨面が得られなかった。また、本明細
書ではドープド絶縁膜とは、ボロンやリンもしくは他の
金属不純物の含有量が０．１％よりも多く含む無機絶縁
膜をいう。また、ノンド−プド絶縁膜とは珪素酸化物を
主成分として含み、有機成分を構成要素として含まない
無機絶縁膜であり、かつボロンもしくはリンの含有量が
0.1％以下の珪素化合物膜をいう。この有機絶縁膜やド
ープド絶縁膜が塗布法により形成できる。また、酸化セ
リウムＢは主にドープドおよびノンドープド絶縁膜を高
速に研磨するのに適している。Cerium oxide A is an organic insulating film (in this specification, an organic insulating film is a film of a silicon compound containing 1% or more of an organic component in the film. The ratio of the organic component of the organic insulating film is The ratio of the total weight of carbon and hydrogen with respect to the total weight is expressed in weight%.) When selectively polishing the organic insulating film and the doped or non-doped insulating film at substantially the same speed. Suitable for polishing. When the relative dielectric constant of the organic insulating film is 3.5 or less, the organic insulating film can be polished more selectively. Further, if the organic component is 10% or more, there is an effect that hygroscopicity is lowered. Incidentally, when the polyimide film was polished with, for example, cerium oxide A, scratches were formed and a good polished surface could not be obtained. In addition, in this specification, a doped insulating film refers to an inorganic insulating film in which the content of boron, phosphorus, or other metal impurities is more than 0.1%. The non-doped insulating film is an inorganic insulating film that contains silicon oxide as a main component and does not contain an organic component as a constituent, and has a boron or phosphorus content.
It means a silicon compound film of 0.1% or less. The organic insulating film and the doped insulating film can be formed by a coating method. Cerium oxide B is mainly suitable for polishing doped and non-doped insulating films at high speed.
【００１４】これらの用途に使うために、酸化セリウム
粒子の分散液のｐＨを制御する方法を検討した。従来、
セリア研磨剤はほぼ中性で用いられてきた。ただし、中
性というのは実用上は中性とは水素イオン濃度ｐＨが
６.５ないし７.５程度の範囲を指す。すなわち分散液に
は意図的には酸やアルカリ成分を加えないで用いる事を
指している。この様に幅があるのは、水溶液の水素イオ
ン濃度は溶液を空気中に保存している間に炭酸ガスや酸
素などを吸収して徐々に若干の酸性（ｐＨが６.５〜
７）となったり、アルカリ性のガスを含む雰囲気に放置
すれば、それを吸収して若干の塩基性（ｐＨが７〜７.
５）を示すなど、水素イオン濃度はｐＨが６.５〜７.５
の範囲では雰囲気によって変動し易いためである。For use in these applications, a method for controlling the pH of the dispersion liquid of cerium oxide particles was investigated. Conventionally,
Ceria abrasives have been used at near neutrality. However, "neutral" means, in practical terms, "neutral" when the hydrogen ion concentration pH is in the range of about 6.5 to 7.5. That is, it means that the dispersion liquid is intentionally used without adding an acid or an alkaline component. The reason for this range is that the hydrogen ion concentration of the aqueous solution gradually absorbs carbon dioxide and oxygen while the solution is stored in the air and gradually becomes slightly acidic (pH 6.5 to
7) or if left in an atmosphere containing an alkaline gas, it absorbs it and becomes slightly basic (pH 7 to 7.
5), the hydrogen ion concentration has a pH of 6.5 to 7.5.
This is because the range is likely to change depending on the atmosphere.
【００１５】これに対して、本発明では酸化セリウム粒
子を水に分散させるだけでなく、液中に酸やアルカリを
加えてｐＨを制御した。また必要に応じて酸やアルカリ
の他に、Naを含まない界面活性剤を加えても良い。セリ
ア研磨材をアルカリに保つには、水素イオン濃度として
はｐＨが７.５を安定に超える状態であれば良いが、望
ましくはｐＨが８以上に保ってある事が望ましい。アン
モニアや抱水ヒドラジン、アミンなどのNaやKを含まな
いアルカリ性材料が適している。また、酸性に保つ場合
には腐食性の弱い酸を加えて、ｐＨを６.５以下とする
事が望ましい。蓚酸、スルファミン酸、燐酸、コハク
酸、クエン酸などの、金属を構成要素として含まないも
のが適している。必要に応じて塩酸や硝酸、過酸化水素
などを加えても良い。上記の高純度で平均粒子径が制御
された酸化セリウム粒子Ａ、Ｂを用い、さらに分散液を
酸性もしくはアルカリ性に保つ事によって高速で安定、
かつ選択性をも持つ研磨特性を付与する。On the other hand, in the present invention, not only the cerium oxide particles are dispersed in water, but also the pH is controlled by adding acid or alkali to the liquid. In addition to an acid and an alkali, a surfactant containing no Na may be added if necessary. In order to keep the ceria abrasive in an alkaline state, the hydrogen ion concentration may be in a state in which the pH is stably higher than 7.5, but it is desirable that the pH is kept at 8 or higher. Alkaline materials that do not contain Na or K, such as ammonia, hydrazine hydrate, and amines are suitable. Further, in the case of maintaining the acidity, it is desirable to add a weakly corrosive acid to adjust the pH to 6.5 or less. Oxalic acid, sulfamic acid, phosphoric acid, succinic acid, citric acid and the like, which do not contain a metal as a constituent, are suitable. If necessary, hydrochloric acid, nitric acid, hydrogen peroxide, etc. may be added. By using the above-mentioned cerium oxide particles A and B with high purity and controlled average particle size, and by keeping the dispersion liquid acidic or alkaline, stable at high speed,
It also imparts polishing properties that also have selectivity.
【００１６】酸化セリウムＡを用いたセリア研磨剤のｐ
Ｈを制御してアルカリ性とする事により、図４（ａ）の
様に有機絶縁膜の研磨速度をド−プド、ノンド−プドを
問わず無機絶縁膜のそれよりも大幅に大きくする事を可
能にした。またこの酸化セリウムＡを用いたセリア研磨
剤を酸性領域で用いると、ドープド絶縁膜やノンドープ
ド絶縁膜の研磨速度を有機絶縁膜のそれとほぼ同等とす
る事ができる。他方、図４（ｂ）の様に酸化セリウムＢ
を用いたセリア研磨剤の場合は、弱酸性からアルカリ性
領域にかけて、無機絶縁膜の研磨速度を有機絶縁膜のそ
れよりも大きくすることが出来る。また、ドープド絶縁
膜の研磨速度をノンドープド絶縁膜のそれよりも大きく
する事も可能である。P of the ceria abrasive using cerium oxide A
By controlling H to make it alkaline, the polishing rate of the organic insulating film is made much larger than that of the inorganic insulating film regardless of whether it is doped or undoped as shown in FIG. Made possible. When the ceria abrasive containing cerium oxide A is used in the acidic region, the polishing rate of the doped insulating film and the non-doped insulating film can be made almost equal to that of the organic insulating film. On the other hand, as shown in Fig. 4 (b), cerium oxide B
In the case of the ceria polishing agent using, the polishing rate of the inorganic insulating film can be made higher than that of the organic insulating film in the weakly acidic to alkaline region. Further, the polishing rate of the doped insulating film can be made higher than that of the non-doped insulating film.
【００１７】本発明のセリア研磨剤を用いると、例え
ば、無機絶縁膜が表面に形成された段差を有する配線基
板の上に、有機絶縁膜を形成して、これを本発明のアル
カリ性の酸化セリウムＡを用いて研磨すれば、無機絶縁
膜を殆ど損傷することなく、段差の窪み部分に有機絶縁
膜を残して表面を平坦化する事が高速かつ容易に可能と
なる。無機絶縁膜をいわゆる研磨のストッパ層として用
いることが可能となる。また無機絶縁膜と有機絶縁膜と
の両者の研磨速度を等しくする事もできるので、それら
が共存する配線基板の凹凸を、平坦性を劣化させること
なく研磨する事が可能である。逆に、同様に表面に凹凸
を有するノンドープド絶縁膜上に形成されたドープド絶
縁膜を研磨し、ノンドープド絶縁膜表面が露出した時点
で研磨を終了したい場合は、ｐＨ３以上の酸化セリウム
Ｂを用いたセリア研磨剤を用いることが効率的であるこ
とはいうまでもない。特にｐＨがアルカリ性の場合にそ
の効果が安定である。酸化セリウムＢによるセリア研磨
剤を用いることによって有機絶縁膜を無機絶縁膜の研磨
ストッパ層として用いたり、ノンドープド絶縁膜をドー
プド絶縁膜の研磨ストッパ層として用いることも可能で
ある。また、ドープドもしくはドープド絶縁膜が有機絶
縁膜上に形成された２層絶縁膜を研磨する際、酸化セリ
ウムＢを含みかつｐＨが３以上で１４以下の中性でない
セリア研磨剤を用いるとよい。When the ceria abrasive of the present invention is used, for example, an organic insulating film is formed on a wiring substrate having an inorganic insulating film formed on the surface and having a step, and the organic insulating film is formed on the wiring substrate. When polishing is performed using A, it is possible to quickly and easily planarize the surface while leaving the organic insulating film in the recessed portion of the step without substantially damaging the inorganic insulating film. The inorganic insulating film can be used as a so-called polishing stopper layer. Further, since it is possible to make the polishing rates of both the inorganic insulating film and the organic insulating film equal, it is possible to polish the unevenness of the wiring board where they coexist without deteriorating the flatness. On the contrary, when polishing the doped insulating film formed on the non-doped insulating film which also has irregularities on the surface and want to finish the polishing when the surface of the non-doped insulating film is exposed, cerium oxide B having a pH of 3 or more was used. It goes without saying that it is efficient to use the ceria abrasive. Especially when the pH is alkaline, the effect is stable. By using a ceria abrasive made of cerium oxide B, the organic insulating film can be used as a polishing stopper layer for the inorganic insulating film, or the non-doped insulating film can be used as a polishing stopper layer for the doped insulating film. Further, when polishing the two-layer insulating film in which the doped or doped insulating film is formed on the organic insulating film, it is preferable to use a non-neutral ceria abrasive containing cerium oxide B and having a pH of 3 or more and 14 or less.
【００１８】さらに、従来は研磨後に付着したセリア研
磨剤を除去する有効な洗浄法が知られていなかった。従
来の光学部品の製造などでは柔らかい布やブラシなどに
よって物理的にぬぐい取るか、希釈フッ酸液によって被
研磨層表面をエッチして酸化セリウム粒子を遊離させる
等の方法しか知られていなかった。前者の様な方法では
上記の脆くて緻密でない膜を有する配線基板の表面に傷
を発生させてしまう。後者の方法では被研磨層を構成す
る絶縁層がSiO2を主成分とするためにフッ酸におかされ
やすい場合が多く、適用が限られていた。しかし、セリ
ア研磨剤を用いた研磨の後、配線基板を硫酸、硝酸の原
液もしくは水溶液または混合溶液、炭酸アンモニウムの
水溶液、アンモニアの原液もしくは水溶液または炭酸ア
ンモニウムとアンモニアの混合溶液に浸して酸化セリウ
ム粒子を配線基板表面から除去することで、傷の発生等
を防ぐことができることがわかった。ただし、これらの
液による除去効果はかなり遅く、処理能力の面で問題な
場合も多くあるので、必要に応じて液温を50℃以上に高
めたり、過酸化水素を加えるかもしくはオゾンをバブリ
ングさせた液として用いる。これらの処理液は酸化セリ
ウム粒子そのものと反応してそれを溶かす効果を持つた
めに、粒子の除去効果が配線基板表面の材料によって影
響されることが少ない。また、配線基板表面の材料に損
傷を与えないよう上記処理液のなかから選択して用いる
事ができる。もちろん、単に浸すだけでなく、超音波を
加えたり液を撹拌したりする事はその洗浄効果を高め
る。Further, conventionally, an effective cleaning method for removing the ceria abrasive adhered after polishing has not been known. In the conventional production of optical components, only methods such as physically wiping with a soft cloth or brush or etching the surface of the layer to be polished with a diluted hydrofluoric acid solution to release cerium oxide particles have been known. The former method causes scratches on the surface of the wiring board having the brittle and non-dense film. In the latter method, the insulating layer that constitutes the layer to be polished contains SiO 2 as a main component, and thus is often easily exposed to hydrofluoric acid, and its application was limited. However, after polishing with a ceria abrasive, the wiring substrate is dipped in a stock solution or an aqueous solution or a mixed solution of sulfuric acid or nitric acid, an aqueous solution of ammonium carbonate, a stock solution or an aqueous solution of ammonia, or a mixed solution of ammonium carbonate and ammonia to form cerium oxide particles. It has been found that the scratches can be prevented by removing from the surface of the wiring board. However, the removal effect of these liquids is quite slow, and in many cases there is a problem in terms of processing capacity, so raise the temperature of the liquid to 50 ° C or more, add hydrogen peroxide or bubble ozone as necessary. Used as a solution. Since these treatment liquids have the effect of reacting with the cerium oxide particles themselves and dissolving them, the particle removal effect is less affected by the material on the surface of the wiring board. Further, it can be selected from the above treatment liquids so as not to damage the material on the surface of the wiring board. Of course, not only dipping, but adding ultrasonic waves or stirring the liquid enhances the cleaning effect.
【００１９】[0019]
【発明の実施の形態】
（実施例１）図１(a)(b)を用いて説明する。図１(a)は
シリコンからなる配線基板10表面に厚さ10nmのシリコン
酸化膜からなる第一の無機絶縁膜11と厚さ10nmのシリコ
ン窒化膜12の重ね膜が所定の形状に加工して設置され、
この重ね膜で覆われていない部分の配線基板10が0.5μm
の深さまでエッチングされて、さらにその窪みにCVD法
によるシリコン酸化物からなる厚さ0.7μmの埋め込み層
13が形成されている。次に図１(b)の様に、酸化セリウ
ムＢを用いたアルカリ性セリア研磨剤（ｐＨ１０）によ
って埋め込み層13を研磨した。研磨荷重として0.15kg/c
m2を用いたが、0.1〜0.5kg/cm2の範囲であれば、特に装
置は研磨クロス等を変更することなく研磨が可能であっ
た。研磨荷重が低いと研磨速度は低下するが平坦性は向
上すると言われているためにこの条件を用いた。研磨定
盤も研磨剤も（図示せず）室温に保持した。配線基板10
と研磨定盤との相対移動速度は約30m/min.であった。こ
の研磨条件下で従来のコロイダルシリカ研磨剤を用いた
場合は研磨速度はたかだか10〜20nm/min.程度である
が、本発明のセリア研磨剤を用いた場合は、50〜150nm/
min.の研磨速度が得られた。研磨が進んでシリコン窒化
膜12が露出した時点で、それ以上研磨が殆ど進まなくな
って、研磨を終了させた。この様にして埋め込み層13で
分離された配線基板10の領域にトランジスタなどの素子
を形成した。なおこの実施例では酸化セリウムＢによる
アルカリ性セリア研磨剤を用いたが、酸化セリウムＡに
よる酸性セリア研磨剤を用いても良い。この場合、研磨
速度は若干低下するが、埋め込み層13の膜質に依存せず
に研磨速度が安定であるという利点がある。シリコン窒
化膜12はセリア研磨剤によっては殆ど研磨されないの
で、選択性の高い研磨が行える。研磨終了後には硫酸と
過酸化水素の混合液に配線基板10を浸した。酸化セリウ
ム粒は速やかにエッチされてしまい、配線基板10の表面
は十分に平坦化された。BEST MODE FOR CARRYING OUT THE INVENTION (Embodiment 1) An explanation will be given using FIGS. 1 (a) and 1 (b). FIG. 1 (a) shows a laminated film of a first inorganic insulating film 11 made of a silicon oxide film having a thickness of 10 nm and a silicon nitride film 12 having a thickness of 10 nm formed on a surface of a wiring substrate 10 made of silicon into a predetermined shape. Installed,
The area of the wiring board 10 not covered with this layered film is 0.5 μm
To a depth of 0.7 μm and a 0.7 μm thick buried layer made of silicon oxide by the CVD method
13 are formed. Next, as shown in FIG. 1B, the buried layer 13 was polished with an alkaline ceria abrasive (pH 10) using cerium oxide B. 0.15kg / c as polishing load
Although m2 was used, if it was in the range of 0.1 to 0.5 kg / cm2, it was possible to perform polishing without changing the polishing cloth or the like in the device. This condition was used because it is said that when the polishing load is low, the polishing rate decreases but the flatness improves. Both the polishing platen and the polishing agent (not shown) were kept at room temperature. Wiring board 10
The relative moving speed between the polishing plate and the polishing platen was about 30 m / min. When using a conventional colloidal silica abrasive under this polishing condition, the polishing rate is at most about 10 to 20 nm / min., But when using the ceria abrasive of the present invention, it is 50 to 150 nm / min.
A polishing rate of min. was obtained. When the polishing progressed and the silicon nitride film 12 was exposed, the polishing hardly progressed any more and the polishing was terminated. In this way, elements such as transistors were formed in the area of the wiring substrate 10 separated by the buried layer 13. Although an alkaline ceria abrasive made of cerium oxide B was used in this embodiment, an acidic ceria abrasive made of cerium oxide A may be used. In this case, the polishing rate is slightly lowered, but there is an advantage that the polishing rate is stable regardless of the film quality of the burying layer 13. Since the silicon nitride film 12 is hardly polished by the ceria abrasive, polishing with high selectivity can be performed. After completion of polishing, wiring board 10 was immersed in a mixed solution of sulfuric acid and hydrogen peroxide. The cerium oxide grains were quickly etched, and the surface of the wiring board 10 was sufficiently flattened.
【００２０】（実施例２）図２(a)(b)を用いて説明す
る。まず、図２(a)には厚さ約１μmのアルミニウム合金
（以下、Alと記す）配線21の上に厚さ0.2μmのPECVD法
によるSiO2膜からなる第一の絶縁膜22を形成した配線基
板20を示す。次に、塗布法によって有機絶縁膜23を、厚
さ1.2μmに形成した。ただし、凹凸の存在する基板上で
は塗布膜の厚さは一定でなく、ここでは凹凸のない基板
上に塗布した場合に1.2μmになる条件を用いて、凹凸の
ある基板に塗布したことを意味する。また、特に断らな
い限り、膜厚は塗布後に乾燥されて溶媒がほぼ除去され
た以降の状態での測定値を表す。ここで有機絶縁層23の
材料としてはHSG R7（日立化成工業商品名）を用いた。
塗布後に最高450℃の熱処理を行った。次にポリウレタ
ン樹脂もしくはフッ素樹脂などからなるシートを張り付
けた回転基板上（図示せず）に、酸化セリウムＡを用
い、ｐＨを10に保ったセリア研磨剤（図示せず）を注ぎ
ながら、配線基板20を自転させながら押しつけ、有機塗
布絶縁膜23を研磨した。研磨条件は実施例１とほぼ同等
とした。この時の有機塗布絶縁膜23の研磨速度は、同一
条件で従来のコロイダルシリカ研磨剤を用いた場合の約
5倍であった。なお、PECVD SiO2膜からなる第一の絶縁
膜22はこのセリア研磨剤によっては殆ど研磨されないの
で、研磨の終点判定のマージンは十分に大きい。有機絶
縁層23として用いるには有機成分が5%以上含まれている
材料であれば良い。無機絶縁層22の材料としてはドープ
ド無機絶縁であってもノンドープド無機絶縁であっても
良い。(Embodiment 2) Description will be made with reference to FIGS. 2 (a) and 2 (b). First, in FIG. 2A, a first insulating film 22 made of a SiO 2 film having a thickness of 0.2 μm formed by PECVD is formed on an aluminum alloy (hereinafter referred to as Al) wiring 21 having a thickness of about 1 μm. The wiring board 20 is shown. Next, the organic insulating film 23 was formed to a thickness of 1.2 μm by a coating method. However, the thickness of the coating film is not constant on a substrate with irregularities, so here it means that it was applied to a substrate with irregularities using the condition of 1.2 μm when coated on a substrate without irregularities. To do. Further, unless otherwise specified, the film thickness represents a measured value in a state after the coating is dried and the solvent is almost removed. Here, HSG R7 (trade name of Hitachi Chemical Co., Ltd.) was used as the material of the organic insulating layer 23.
After coating, heat treatment was performed at a maximum of 450 ° C. Next, while pouring a ceria abrasive (not shown) whose pH is kept at 10 using cerium oxide A onto a rotating substrate (not shown) to which a sheet made of polyurethane resin or fluororesin is attached, the wiring board 20 was pressed while rotating, and the organic coating insulating film 23 was polished. The polishing conditions were almost the same as in Example 1. The polishing rate of the organic coating insulating film 23 at this time is about the same as when a conventional colloidal silica polishing agent is used under the same conditions.
It was 5 times. Since the first insulating film 22 made of the PECVD SiO 2 film is hardly polished by this ceria polishing compound, the margin for determining the polishing end point is sufficiently large. A material containing 5% or more of an organic component may be used as the organic insulating layer 23. The material of the inorganic insulating layer 22 may be a doped inorganic insulating material or a non-doped inorganic insulating material.
【００２１】研磨終了後に配線基板を硝酸と過酸化水素
との混合液に0.5分以上浸した。この液によって酸化セ
リウムはエッチされる効果を有し、これによって配線基
板20表面のセリア研磨剤は配線基板20から遊離し、洗浄
が有効に行われた。この後、必要に応じてアンモニア系
のアルカリ溶液による中和処理、もしくは有機溶剤によ
るセリア研磨剤以外の付着物の洗浄処理を施した。次い
で必要に応じて同じくPECVD法によるSiO2膜からなる厚
さ0.4μmの第二の無機絶縁層24を形成した。After the polishing was completed, the wiring board was immersed in a mixed solution of nitric acid and hydrogen peroxide for 0.5 minutes or more. This solution has an effect of etching cerium oxide, whereby the ceria abrasive on the surface of the wiring board 20 is released from the wiring board 20, and cleaning is effectively performed. After that, if necessary, a neutralization treatment with an ammonia-based alkaline solution or a cleaning treatment of deposits other than the ceria abrasive with an organic solvent was performed. Then, if necessary, a second inorganic insulating layer 24 having a thickness of 0.4 μm and made of an SiO 2 film was similarly formed by PECVD.
【００２２】なお、無機絶縁膜22はAl配線21の全面に形
成するのでなく、Al配線21の上面にのみ形成してあって
も良い。有機絶縁膜23の研磨が進み、第一の絶縁層22が
露出するとやはり研磨は停止し、表面平坦化と凹部への
有機絶縁膜23の埋め込みを実現する事ができる。The inorganic insulating film 22 may not be formed on the entire surface of the Al wiring 21, but may be formed only on the upper surface of the Al wiring 21. When the organic insulating film 23 is polished and the first insulating layer 22 is exposed, the polishing is also stopped, and the surface can be planarized and the organic insulating film 23 can be embedded in the recess.
【００２３】（実施例３）図３(a)(b)を用いて説明す
る。図３(a)はいわゆる記憶保持動作を必要とするメモ
リ集積回路（Dynamic Random Access Memory; 以下、DR
AMと記す）の素子断面で、トランジスタの金属電極など
を形成する直前の状態を示す。なお同図左側はメモリ情
報を蓄えるためのいわゆるメモリセル部を、右半分はそ
れを駆動するための周辺回路部のトランジスタ部の概略
を示す。１チップ当たり16Mビット以上にDRAMを高集積
化する為には、積み上げ型容量セル（Stacked Capacite
r Cell）と呼ばれる構造が一般に用いられる。同図にお
いて配線基板30表面の素子分離のための第一の絶縁膜31
とCVD法によるSiO2膜からなる第二の絶縁膜33によって
包まれたトランジスタのゲート32、容量蓄積のための絶
縁膜（図示せず）を介して容量蓄積のための第一と第二
のキャパシタ電極34と35が設けられている。これらの上
を厚さ0.3μmのノンドープド絶縁膜からなる第三の絶縁
膜36が覆っている。この上にリンを４％、ボロンを１０
％含む厚さ1.5μmのドープド絶縁膜からなる第四の絶縁
膜37を形成した。前述のキャパシタ電極の存在の為に、
メモリセル部（図３(a)の左半分）は周辺回路部（図の
右半分）に対して第四の絶縁膜37の表面の高さが平均1.
0μm高くなった。この様な大きな段差が生じるとリソグ
ラフィやドライエッチの工程において加工精度低下を招
く原因となる。そこで、酸化セリウムＢを用いたアルカ
リ性セリア研磨剤を用いて第四の絶縁膜37表面を研磨し
た。研磨条件はこれまでの実施例とほぼ同じとした。リ
ンやボロンを含むSiO2膜の研磨速度はノンドープド絶縁
膜の研磨速度より２倍以上大きいので、メモリセル部の
第四の絶縁膜37の下の第三の絶縁膜36と凸部表面36aが
露出した時点で研磨を停止することは容易であった。た
だしコロイダルシリカを用いた場合もドープド絶縁膜の
研磨速度は大きくなるので、コロイダルシリカと本発明
のセリア研磨剤とでの研磨速度の比率はやはり５倍程度
である。(Embodiment 3) An explanation will be given with reference to FIGS. 3 (a) and 3 (b). FIG. 3 (a) is a memory integrated circuit (Dynamic Random Access Memory;
The element cross section of (AM) is shown immediately before the formation of the metal electrode of the transistor. The left side of the figure shows a so-called memory cell section for storing memory information, and the right half shows an outline of a transistor section of a peripheral circuit section for driving it. In order to highly integrate the DRAM to 16 Mbits or more per chip, a stacked capacitive cell (Stacked Capacite
r Cell) is commonly used. In the figure, the first insulating film 31 for separating elements on the surface of the wiring substrate 30
And a gate 32 of the transistor surrounded by a second insulating film 33 made of a SiO 2 film by the CVD method, and an insulating film (not shown) for storing the capacitor Capacitor electrodes 34 and 35 are provided. A third insulating film 36 made of a non-doped insulating film having a thickness of 0.3 μm covers these. 4% phosphorus and 10 boron on this
%, A fourth insulating film 37 made of a doped insulating film having a thickness of 1.5 μm was formed. Due to the presence of the capacitor electrodes mentioned above,
In the memory cell section (left half of FIG. 3A), the height of the surface of the fourth insulating film 37 is 1.
It became 0 μm higher. When such a large step is generated, it causes a reduction in processing accuracy in the steps of lithography and dry etching. Therefore, the surface of the fourth insulating film 37 was polished using an alkaline ceria polishing agent using cerium oxide B. The polishing conditions were almost the same as those in the previous examples. Since the polishing rate of the SiO 2 film containing phosphorus or boron is more than twice as high as the polishing rate of the non-doped insulating film, the third insulating film 36 and the convex surface 36a under the fourth insulating film 37 in the memory cell section are It was easy to stop polishing when exposed. However, even when colloidal silica is used, the polishing rate of the doped insulating film is high, so the polishing rate ratio between the colloidal silica and the ceria abrasive of the present invention is still about 5 times.
【００２４】研磨終了後に１０％炭酸アンモニウム液を
用いて配線基板30を洗浄し、接続孔形成、トランジスタ
などの金属電極形成（いずれも図示せず）の工程へと進
んだ。After completion of polishing, the wiring substrate 30 was washed with a 10% ammonium carbonate solution, and the process proceeded to the step of forming connection holes and forming metal electrodes such as transistors (neither shown).
【００２５】研磨によってメモリセル部と周辺回路部と
の段差は0.3μm以下となったため、リソグラフィおよび
ドライエッチ工程での加工精度は十分に高く保たれた。Since the step difference between the memory cell portion and the peripheral circuit portion was reduced to 0.3 μm or less by polishing, the processing accuracy in the lithography and dry etching steps was kept sufficiently high.
【００２６】なお、本実施例の図では第四の絶縁膜37は
十分に高い温度の熱処理によって表面が平滑化されてい
る場合を示したが、本実施例では平滑化を行わなくとも
良いことも明らかにした。上記の平滑化は、まずリンと
ボロンを含むドープド絶縁膜を一般に350ないし400℃程
度の基板温度でCVD法を用いて形成し、次に850ないし90
0℃の熱処理を施す事によってリンの安定化と膜表面の
流動化を引き起こす事によって実現される。しかるに、
微細化されたトランジスタ素子や容量絶縁膜（図示せ
ず）の特性を損なわない為には、この熱処理温度を800
℃よりも低い温度に低下させる事が望まれている。しか
るに現在までの所、850℃よりも低い温度ではドープド
絶縁膜29中のリンやボロンは安定化させられても膜表面
の平滑化は困難であり、この流動化を必要とする技術は
限界に近づいたと考えられていた。本発明では、このド
ープド絶縁膜37に450℃以上の熱処理を施せばリンの安
定化が可能であるので、流動化による表面平坦性が行わ
れていなくとも、研磨によってやはり残留段差が0.3μm
以下の平坦化を実現できた。Although the surface of the fourth insulating film 37 is smoothed by the heat treatment at a sufficiently high temperature in the drawings of this embodiment, it is not necessary to smooth the surface in this embodiment. Also revealed. The smoothing is performed by first forming a doped insulating film containing phosphorus and boron using a CVD method at a substrate temperature of about 350 to 400 ° C., and then forming 850 to 90 ° C.
This is achieved by heat treatment at 0 ° C, which stabilizes phosphorus and causes fluidization of the film surface. However,
In order to maintain the characteristics of miniaturized transistor elements and capacitive insulating film (not shown), this heat treatment temperature should be 800
It is desired to lower the temperature to lower than ℃. However, until now, even if phosphorus or boron in the doped insulating film 29 is stabilized at a temperature lower than 850 ° C, it is difficult to smooth the film surface, and the technology requiring this fluidization is limited. Was thought to have approached. In the present invention, since phosphorus can be stabilized by subjecting this doped insulating film 37 to a heat treatment at 450 ° C. or higher, even if the surface flatness due to fluidization is not performed, the residual step difference is 0.3 μm even after polishing.
The following flattening was achieved.
【００２７】研磨終了後に配線基板30を10%の炭酸アン
モニウム水溶液と過酸化水素液とが１：１からなる液に
浸した。これによってセリア研磨剤は溶解するかもしく
は配線基板30から遊離するかして清浄化された。After the polishing was completed, the wiring substrate 30 was dipped in a 10% ammonium carbonate aqueous solution and a hydrogen peroxide solution at a ratio of 1: 1. As a result, the ceria abrasive was dissolved or released from the wiring board 30 and cleaned.
【００２８】[0028]
【発明の効果】本発明によれば、Na拡散等による半導体
素子の電流特性劣化を引き起こすことなく、比較的低温
で形成された脆い無機絶縁膜や有機絶縁膜を研磨する事
が可能となった。According to the present invention, it is possible to polish a brittle inorganic insulating film or organic insulating film formed at a relatively low temperature without causing deterioration of current characteristics of a semiconductor element due to Na diffusion or the like. .
【図１】配線基板の素子分離用埋め込み層表面を平坦化
する方法を説明する図である。FIG. 1 is a diagram illustrating a method of flattening the surface of an element isolation buried layer of a wiring board.
【図２】配線基板表面の有機絶縁膜を平坦化する方法を
説明する図である。FIG. 2 is a diagram illustrating a method of planarizing an organic insulating film on the surface of a wiring board.
【図３】DRAM表面のドープド絶縁膜表面を平坦化する方
法を説明する図である。FIG. 3 is a diagram illustrating a method of planarizing a surface of a doped insulating film on a DRAM surface.
【図４】セリア研磨剤の研磨速度とｐＨとの関係を示す
図である。FIG. 4 is a diagram showing a relationship between a polishing rate of a ceria abrasive and pH.
１０、２０、３０…配線基板、１１、２２、３１…第一
の絶縁膜、１２…シリコン窒化膜、１３…埋め込み層、
２１…Al配線層、２３…有機絶縁膜、２４、３３…第二
の絶縁膜、３２…トランジスタのゲート電極、３４…第
一のキャパシタ電極、３５…第二のキャパシタ電極、３
６…第三の絶縁膜、３７…第四の絶縁膜。10, 20, 30 ... Wiring board, 11, 22, 31 ... First insulating film, 12 ... Silicon nitride film, 13 ... Buried layer,
21 ... Al wiring layer, 23 ... Organic insulating film, 24, 33 ... Second insulating film, 32 ... Transistor gate electrode, 34 ... First capacitor electrode, 35 ... Second capacitor electrode, 3
6 ... Third insulating film, 37 ... Fourth insulating film.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長澤 正幸 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 平５−326469（ＪＰ，Ａ) 特開 平６−216096（ＪＰ，Ａ) 特開 平６−216094（ＪＰ，Ａ) 特開 平７−263537（ＪＰ，Ａ) 特開 平７−223160（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/304 B24B 37/00 C09K 3/14 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Masayuki Nagasawa Masayuki Nagasawa 1-280, Higashi Koikekubo, Kokubunji, Tokyo (56) References JP-A-5-326469 (JP, A) JP-A-6-326469 -216096 (JP, A) JP-A-6-216094 (JP, A) JP-A-7-263537 (JP, A) JP-A-7-223160 (JP, A) (58) Fields investigated (Int.Cl) . 7 , DB name) H01L 21/304 B24B 37/00 C09K 3/14
Claims (10)
料を含むシリコン有機絶縁膜表面を、結晶子の大きさが
３０ｎｍ以下である酸化セリウムの砥粒を含む研磨剤で
化学機械研磨方法により研磨することを特徴とする研磨
方法。1. A surface of a silicon organic insulating film containing 1% by weight or more of an organic material formed on a substrate is chemically mechanically polished with an abrasive containing cerium oxide abrasive grains having a crystallite size of 30 nm or less. A polishing method comprising polishing by a method.
酸化セリウム粉に含まれるナトリウム、カルシウム、
鉄、クロムの含有量が合計１０ｐｐｍ未満であることを
特徴とする研磨方法。2. The polishing method according to claim 1, wherein sodium, calcium contained in the cerium oxide powder,
A polishing method characterized in that the total content of iron and chromium is less than 10 ppm.
化学機械研磨方法により研磨された基体をさらに硫酸、
硝酸、炭酸アンモニウム、アンモニアのいずれかを含む
溶液に浸漬することを特徴とする研磨方法。3. The polishing method according to claim 1, wherein the substrate polished by the chemical mechanical polishing method is further subjected to sulfuric acid,
A polishing method comprising immersing in a solution containing any one of nitric acid, ammonium carbonate and ammonia.
溶液はさらに過酸化水素を含み、前記浸漬での溶液の温
度は５０℃以上であることを特徴とする研磨方法。4. The polishing method according to claim 3, wherein the solution further contains hydrogen peroxide, and the temperature of the solution in the immersion is 50 ° C. or higher.
溶液にオゾンを含むガスをバブリングさせ、前記浸漬で
の溶液の温度は５０℃以上であることを特徴とする研磨
方法。5. The polishing method according to claim 3, wherein a gas containing ozone is bubbled through the solution, and the temperature of the solution in the immersion is 50 ° C. or higher.
溶液は炭酸アンモニウムと過酸化水素の混合物を含むこ
とを特徴とする研磨方法。6. The polishing method according to claim 3, wherein the solution contains a mixture of ammonium carbonate and hydrogen peroxide.
有機材料を含むシリコン有機絶縁膜表面を、結晶子の大
きさが３０ｎｍ以下である酸化セリウムの砥粒を含む研
磨剤で化学機械研磨方法により研磨する工程と、前記化
学機械研磨方法により研磨された半導体基体から硫酸、
硝酸の少なくとも一つと過酸化水素とを混合した溶液を
用いて、前記酸化セリウムを除去する工程を有すること
を特徴とする半導体装置の製造方法。7. A chemical mechanical treatment is applied to a surface of a silicon organic insulating film containing 1% by weight or more of an organic material formed on a semiconductor substrate with an abrasive containing cerium oxide abrasive grains having a crystallite size of 30 nm or less. A step of polishing by a polishing method, and sulfuric acid from the semiconductor substrate polished by the chemical mechanical polishing method,
A method of manufacturing a semiconductor device, comprising a step of removing the cerium oxide using a solution in which at least one of nitric acid and hydrogen peroxide are mixed.
有機材料を含むシリコン有機絶縁膜表面を、結晶子の大
きさが３０ｎｍ以下である酸化セリウムの砥粒を含む研
磨剤で化学機械研磨方法により研磨する工程と、前記化
学機械研磨方法により研磨された半導体基体から炭酸ア
ンモニウム、アンモニアの少なくとも一つと過酸化水素
とを混合した溶液を用いて、前記酸化セリウムを除去す
る工程を有することを特徴とする半導体装置の製造方
法。8. A chemical mechanical treatment is applied to a surface of a silicon organic insulating film containing 1% by weight or more of an organic material formed on a semiconductor substrate with an abrasive containing cerium oxide abrasive grains having a crystallite size of 30 nm or less. And a step of removing the cerium oxide from the semiconductor substrate polished by the chemical mechanical polishing method using a solution in which at least one of ammonium carbonate and ammonia and hydrogen peroxide are mixed. A method for manufacturing a semiconductor device, comprising:
有機材料を含むシリコン有機絶縁膜表面を、結晶子の大
きさが３０ｎｍ以下である酸化セリウムの砥粒を含む研
磨剤で化学機械研磨方法により研磨する工程と、前記化
学機械研磨方法により研磨された半導体基体から硫酸、
硝酸の少なくとも一つを含む溶液に、オゾンを含むガス
をバブリングさせた溶液を用いて、前記酸化セリウムを
除去する工程を有することを特徴とする半導体装置の製
造方法。9. A surface of a silicon organic insulating film containing 1% by weight or more of an organic material formed on a semiconductor substrate is chemically machined with an abrasive containing cerium oxide abrasive grains having a crystallite size of 30 nm or less. A step of polishing by a polishing method, and sulfuric acid from the semiconductor substrate polished by the chemical mechanical polishing method,
A method of manufacturing a semiconductor device, comprising the step of removing the cerium oxide using a solution obtained by bubbling a gas containing ozone into a solution containing at least one of nitric acid.
の有機材料を含むシリコン有機絶縁膜表面を、結晶子の
大きさが３０ｎｍ以下である酸化セリウムの砥粒を含む
研磨剤で化学機械研磨方法により研磨する工程と、前記
化学機械研磨方法により研磨された半導体基体から炭酸
アンモニウム、アンモニアの少なくとも一つを含む溶液
に、オゾンを含むガスをバブリングさせた溶液を用い
て、前記酸化セリウムを除去する工程を有することを特
徴とする半導体装置の製造方法。10. At least 1 wt% formed on a semiconductor substrate.
The surface of the silicon organic insulating film containing the organic material of
Contains abrasive grains of cerium oxide having a size of 30 nm or less
Polishing with a chemical mechanical polishing method with an abrasive, and
Carbon dioxide from a semiconductor substrate polished by a chemical mechanical polishing method
A solution containing at least one of ammonium and ammonia
Bubbling gas containing ozoneUsed solution
And a step of removing the cerium oxide.
Manufacturing method of semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25240295A JP3430733B2 (en) | 1994-09-30 | 1995-09-29 | Abrasive and polishing method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23644594 | 1994-09-30 | ||
| JP6-236445 | 1994-09-30 | ||
| JP25240295A JP3430733B2 (en) | 1994-09-30 | 1995-09-29 | Abrasive and polishing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08153696A JPH08153696A (en) | 1996-06-11 |
| JP3430733B2 true JP3430733B2 (en) | 2003-07-28 |
Family
ID=26532679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25240295A Expired - Fee Related JP3430733B2 (en) | 1994-09-30 | 1995-09-29 | Abrasive and polishing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3430733B2 (en) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2164095A1 (en) | 1996-09-30 | 2010-03-17 | Hitachi Chemical Co., Ltd. | Cerium oxide abrasive and method of polishing substrates |
| JP3462052B2 (en) * | 1996-09-30 | 2003-11-05 | 日立化成工業株式会社 | Cerium oxide abrasive and substrate polishing method |
| US5759917A (en) * | 1996-12-30 | 1998-06-02 | Cabot Corporation | Composition for oxide CMP |
| JPH10309660A (en) | 1997-05-07 | 1998-11-24 | Tokuyama Corp | Finishing abrasive |
| JPH11181403A (en) | 1997-12-18 | 1999-07-06 | Hitachi Chem Co Ltd | Cerium oxide abrasive and grinding of substrate |
| KR100578231B1 (en) * | 2000-06-30 | 2006-05-12 | 주식회사 하이닉스반도체 | Method for manufacturing semiconductor for planarization in damascene gate process |
| JP2003318140A (en) * | 2002-04-26 | 2003-11-07 | Applied Materials Inc | Polishing method and device thereof |
| CN101885959B (en) * | 2003-09-12 | 2012-06-13 | 日立化成工业株式会社 | Cerium grinding agent |
| JP4445820B2 (en) * | 2004-08-30 | 2010-04-07 | 日立化成工業株式会社 | Cerium oxide abrasive and substrate polishing method |
| JP4756996B2 (en) * | 2005-11-02 | 2011-08-24 | 三井金属鉱業株式会社 | Cerium-based abrasive |
| JP2010030041A (en) * | 2009-11-04 | 2010-02-12 | Hitachi Chem Co Ltd | Cerium oxide abrasive and method of polishing substrate |
| CN109312213B (en) * | 2016-06-06 | 2021-11-30 | 富士胶片株式会社 | Polishing liquid and chemical mechanical polishing method |
| TW202406024A (en) * | 2016-06-24 | 2024-02-01 | 美商克若密斯股份有限公司 | Engineered substrate structure |
-
1995
- 1995-09-29 JP JP25240295A patent/JP3430733B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08153696A (en) | 1996-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100358588B1 (en) | Abrasive and Polishing Methods | |
| US10508219B2 (en) | Polishing composition and method utilizing abrasive particles treated with an aminosilane | |
| US6267909B1 (en) | Planarization composition for removing metal films | |
| US5858813A (en) | Chemical mechanical polishing slurry for metal layers and films | |
| KR100653797B1 (en) | Method for manufacturing semiconductor device | |
| Oliver | Chemical-mechanical planarization of semiconductor materials | |
| US6811470B2 (en) | Methods and compositions for chemical mechanical polishing shallow trench isolation substrates | |
| US6203404B1 (en) | Chemical mechanical polishing methods | |
| EP2197972B1 (en) | Polishing composition and method utilizing abrasive particles treated with an aminosilane | |
| JP3430733B2 (en) | Abrasive and polishing method | |
| JP2005518669A (en) | Improved chemical mechanical polishing slurry for polishing copper or silver films | |
| US20080220610A1 (en) | Silicon oxide polishing method utilizing colloidal silica | |
| CN101065457A (en) | Chemical mechanical polishing method and polishing composition | |
| WO2018120809A1 (en) | Chemical-mechanical polishing liquid for flattening barrier layer | |
| US6746314B2 (en) | Nitride CMP slurry having selectivity to nitride | |
| CN104584199B (en) | Composition and method that selectivity for platinum and ruthenium material is polished | |
| US7677956B2 (en) | Compositions and methods for dielectric CMP | |
| CN111944429B (en) | Chemical mechanical polishing composition and method | |
| CN111944428B (en) | Chemical mechanical polishing composition and method for polishing silicon nitride in preference to silicon dioxide while inhibiting damage to silicon dioxide | |
| US20020125460A1 (en) | Compositions for chemical mechanical planarization of tungsten | |
| CN111378382B (en) | Chemical mechanical polishing solution and application thereof | |
| KR100577348B1 (en) | Chemical mechanical polishing slurry for shallow trench isolation | |
| CN111378367A (en) | Chemical mechanical polishing solution | |
| KR20070075075A (en) | Chemical mechanical polishing slurry composition for polishing poly-silicon film | |
| KR20180117609A (en) | Chemical mechanical polishing method of substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |