JP3430452B2 - 欠相検出・判定回路 - Google Patents
欠相検出・判定回路Info
- Publication number
- JP3430452B2 JP3430452B2 JP28023694A JP28023694A JP3430452B2 JP 3430452 B2 JP3430452 B2 JP 3430452B2 JP 28023694 A JP28023694 A JP 28023694A JP 28023694 A JP28023694 A JP 28023694A JP 3430452 B2 JP3430452 B2 JP 3430452B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- counting
- state
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Protection Of Generators And Motors (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は３相ブラシレスモータの
相信号の異常を検出し、異常であると判定するための欠
相検出・判定回路に関する。
相信号の異常を検出し、異常であると判定するための欠
相検出・判定回路に関する。
【０００２】
【従来の技術】図１は３相ブラシレスモータの駆動回路
の概念的ブロックダイヤグラムである。
の概念的ブロックダイヤグラムである。
【０００３】ステーターの巻線には、Ｕ，Ｖ，Ｗの３相
電流が流れ、ステータの中を永久磁石を含むロータが回
転する。３相ブラシレスモータの構造および駆動原理は
公知であるので、この明細書では説明を省略する。
電流が流れ、ステータの中を永久磁石を含むロータが回
転する。３相ブラシレスモータの構造および駆動原理は
公知であるので、この明細書では説明を省略する。
【０００４】ロータの回りには、ロータの回転角を検出
するために、例えば磁気素子からなる３個の角度センサ
ーが円周上に等間隔で設けられている。
するために、例えば磁気素子からなる３個の角度センサ
ーが円周上に等間隔で設けられている。
【０００５】角度センサーからの出力は図３に示すよう
に、３相の矩形波Ａ，Ｂ，Ｃである。この信号は励磁シ
ーケンス回路ＳＥＱに送られる。
に、３相の矩形波Ａ，Ｂ，Ｃである。この信号は励磁シ
ーケンス回路ＳＥＱに送られる。
【０００６】回転パルス発生回路ＲＰＧは、この３相の
矩形波Ａ，Ｂ，Ｃの発生頻度に比例する回転パルスＲＰ
を発生する。
矩形波Ａ，Ｂ，Ｃの発生頻度に比例する回転パルスＲＰ
を発生する。
【０００７】回転パルスＲＰは周波数／電圧変換回路Ｆ
／Ｖにおいて、回転パルスＲＰの発生頻度に比例する電
圧信号に変換される。
／Ｖにおいて、回転パルスＲＰの発生頻度に比例する電
圧信号に変換される。
【０００８】この電圧信号と参照電圧ＲＥＦの差が増幅
回路ＡＭＰで増幅され、電力増幅回路ＰＯＷＥＲに負帰
還信号として送られる。
回路ＡＭＰで増幅され、電力増幅回路ＰＯＷＥＲに負帰
還信号として送られる。
【０００９】電力増幅回路ＰＯＷＥＲは、励磁シーケン
ス回路ＳＥＱからの信号に基づき、各巻線Ｕ，Ｖ，Ｗに
励磁電流を送る。
ス回路ＳＥＱからの信号に基づき、各巻線Ｕ，Ｖ，Ｗに
励磁電流を送る。
【００１０】増幅回路ＡＭＰの参照電圧ＲＥＦは、ブラ
シレスモータの回転速度を指定する信号である。
シレスモータの回転速度を指定する信号である。
【００１１】３相ブラシレスモータは、このようにし
て、所定の回転速度で回転をする。
て、所定の回転速度で回転をする。
【００１２】図２は、回転パルス発生回路ＲＰＧの一例
である。
である。
【００１３】３相の矩形波Ａ，Ｂ，Ｃは、微分回路Ｄ
１，Ｄ２，Ｄ３で微分され、図３の微分信号Ｄ（Ａ），
Ｄ（Ｂ），Ｄ（Ｃ）を作る。
１，Ｄ２，Ｄ３で微分され、図３の微分信号Ｄ（Ａ），
Ｄ（Ｂ），Ｄ（Ｃ）を作る。
【００１４】微分信号Ｄ（Ａ），Ｄ（Ｂ），Ｄ（Ｃ）は
波形整形回路Ｆ１，Ｆ２，Ｆ３で波形整形され、図３の
信号Ｆ（Ａ），Ｆ（Ｂ），Ｆ（Ｃ）となる。
波形整形回路Ｆ１，Ｆ２，Ｆ３で波形整形され、図３の
信号Ｆ（Ａ），Ｆ（Ｂ），Ｆ（Ｃ）となる。
【００１５】各信号Ｆ（Ａ），Ｆ（Ｂ），Ｆ（Ｃ）をＯ
Ｒゲートに通すことにより、３相の矩形波形の発生頻度
に比例する回路パルス信号ＲＰを得ることができる。
Ｒゲートに通すことにより、３相の矩形波形の発生頻度
に比例する回路パルス信号ＲＰを得ることができる。
【００１６】図３および図４のＲＰ（Ｏ）から分かるよ
うに、正常な時には３相の矩形波Ａ，Ｂ，Ｃの１周期に
１２個のパルス信号ＲＰが発生する。
うに、正常な時には３相の矩形波Ａ，Ｂ，Ｃの１周期に
１２個のパルス信号ＲＰが発生する。
【００１７】しかしながら、ロータの回転角を検出する
角度センサーが作動しない場合あるいは角度センサーと
の結線が断線している場合がある。
角度センサーが作動しない場合あるいは角度センサーと
の結線が断線している場合がある。
【００１８】例えば矩形波Ａの角度センサーまたは結線
が故障すると、矩形波Ａは常時Ｈステートまたは常時Ｌ
ステートになる。この結果、矩形波Ａの微分信号Ｄ
（Ａ）はゼロになり、矩形波Ａが常時Ｈステートになっ
たときの回転パルスＲＰ（Ｈ）も、上記Ｌステートにな
ったときの回転パルスＲＰ（Ｌ）も、図４に示すよう
に、１周期に１２個発生すべき回転パルスＲＰが、８個
しか発生しないことになる。
が故障すると、矩形波Ａは常時Ｈステートまたは常時Ｌ
ステートになる。この結果、矩形波Ａの微分信号Ｄ
（Ａ）はゼロになり、矩形波Ａが常時Ｈステートになっ
たときの回転パルスＲＰ（Ｈ）も、上記Ｌステートにな
ったときの回転パルスＲＰ（Ｌ）も、図４に示すよう
に、１周期に１２個発生すべき回転パルスＲＰが、８個
しか発生しないことになる。
【００１９】他の矩形波Ｂ，Ｃの故障についても同様で
あり、２個の角度センサーまたは２本の結線について故
障が発生すると、１周期につき回転パルスＲＰは４個し
か発生しない。
あり、２個の角度センサーまたは２本の結線について故
障が発生すると、１周期につき回転パルスＲＰは４個し
か発生しない。
【００２０】この結果、ロータが高速で回転しているに
もかかわらず、モータ制御回路は低速で回転しているも
のとして巻線電流Ｕ，Ｖ，Ｗを制御することになり、正
常な制御を行うことができない。この結果、異常な回転
むらをもったまま高速回転してしまうことがある。
もかかわらず、モータ制御回路は低速で回転しているも
のとして巻線電流Ｕ，Ｖ，Ｗを制御することになり、正
常な制御を行うことができない。この結果、異常な回転
むらをもったまま高速回転してしまうことがある。
【００２１】
【発明が解決しようとする課題】このような事態を防止
するために、排他的論理和回路を用いて、角度センサ、
または結線の故障を検出することができる。
するために、排他的論理和回路を用いて、角度センサ、
または結線の故障を検出することができる。
【００２２】３入力の排他的論理和回路とは、全ての入
力がＨステートまたはＬステートの時は出力はＬステー
トで、その他の場合は出力がＨステートになるゲート回
路である。
力がＨステートまたはＬステートの時は出力はＬステー
トで、その他の場合は出力がＨステートになるゲート回
路である。
【００２３】図５は排他的論理和回路の一例である。
【００２４】このような排他的論理和回路に、図４の３
相の矩形波Ａ，Ｂ，Ｃが入力されると、排他的論理和回
路の出力ＥＯＲ（Ｏ）は常にＨステートになる。
相の矩形波Ａ，Ｂ，Ｃが入力されると、排他的論理和回
路の出力ＥＯＲ（Ｏ）は常にＨステートになる。
【００２５】他方、例えば角度センサーまたは結線の故
障により、信号Ａが常にＬステートまたはＨステートに
なると、それぞれの場合の排他的論理和回路の出力ＥＯ
Ｒ（Ｌ）とＥＯＲ（Ｈ）はそれぞれ図４に示すようにな
る。また２信号Ａ，Ｂが常にＬステートまたはＨステー
トになると、出力は信号Ｃによって定まり、Ｈステート
またはＬステートになる。なお、この明細書において
は、少なくとも１つの相信号が、常にＨステートまたは
Ｌステートになることを、欠相という。
障により、信号Ａが常にＬステートまたはＨステートに
なると、それぞれの場合の排他的論理和回路の出力ＥＯ
Ｒ（Ｌ）とＥＯＲ（Ｈ）はそれぞれ図４に示すようにな
る。また２信号Ａ，Ｂが常にＬステートまたはＨステー
トになると、出力は信号Ｃによって定まり、Ｈステート
またはＬステートになる。なお、この明細書において
は、少なくとも１つの相信号が、常にＨステートまたは
Ｌステートになることを、欠相という。
【００２６】３相の矩形波Ａ，Ｂ，Ｃを排他的論理和に
送ることにより、角度センサーまたは結線の欠相を検知
することができる。そしてこの欠相信号により、モータ
の駆動回路を制御することにより、適宜、モータを停止
することも可能である。
送ることにより、角度センサーまたは結線の欠相を検知
することができる。そしてこの欠相信号により、モータ
の駆動回路を制御することにより、適宜、モータを停止
することも可能である。
【００２７】しかしながら、３相の矩形波Ａ，Ｂ，Ｃ
は、角度センサーの感度あるいはノイズ等の原因により
一瞬だけ異常となり、すぐに回復することがある。この
ような場合、モーターには慣性があるので短時間の偶発
的なノイズでは回転はほとんど変動せず実用上の問題と
ならないことが多い。
は、角度センサーの感度あるいはノイズ等の原因により
一瞬だけ異常となり、すぐに回復することがある。この
ような場合、モーターには慣性があるので短時間の偶発
的なノイズでは回転はほとんど変動せず実用上の問題と
ならないことが多い。
【００２８】換言すると、排他的論理和回路の出力信号
が欠相であることを示すことから直ちに角度センサーま
たは結線の異常であるとすることは実用的ではない。
が欠相であることを示すことから直ちに角度センサーま
たは結線の異常であるとすることは実用的ではない。
【００２９】異常であるか否かの判断基準は、モーター
駆動回路の設計思想により定められるべできある。
駆動回路の設計思想により定められるべできある。
【００３０】本発明は、排他的論理和回路からの欠相信
号が所定以上の頻度で発生することが所定回数以上続く
ときに、異常であると判定する欠相検出・判定回路を提
案することを課題とする。
号が所定以上の頻度で発生することが所定回数以上続く
ときに、異常であると判定する欠相検出・判定回路を提
案することを課題とする。
【００３１】
【課題を解決するための手段】ローターの回転周期をＴ
とするとき、時刻０から時刻Ｔ／２までの時刻ｔ（０＜
ｔ＜Ｔ／２）までの時刻ではＨステート、時刻Ｔ／２か
ら時刻Ｔまでの時刻ｔ（Ｔ／２＜ｔ＜Ｔ）ではＬステー
トである関数をｆ（ｔ）とすると、正常時には出力がＡ
＝ｆ（ｔ）、Ｂ＝ｆ（ｔ−Ｔ／３）、Ｃ＝ｆ（ｔ−２Ｔ
／３）となるように配置されたローターの３つの回転角
センサーと、その出力Ａ，Ｂ，Ｃの発生頻度に対応する
回転パルスＲＰを発生する回転パルス発生回路を備える
ブラシレスモータの巻線電流制御回路の回転角センサー
の出力Ａ，Ｂ，Ｃの欠相を検出し、異常であるか否かを
判定する欠相検出・判定回路であって、上記出力Ａ，
Ｂ，Ｃを３入力する排他的論理和回路ＥＯＲと、上記排
他的論理和回路ＥＯＲの出力によりクリアされ上記回転
パルスＲＰを計数する第１の計数回路ＣＮＴ１と、上記
第１の計数回路ＣＮＴ１の出力ｘが予め定められた値ｎ
を超えると出力信号を発生する第１の比較回路ＣＭＰ１
と、上記第１の比較回路ＣＭＰ１の出力でクリアされ上
記排他的論理和回路の出力を計数する第２の計数回路Ｃ
ＮＴ２と、第２の計数回路ＣＮＴ２の出力が予め定めら
れた値ｍを越えると出力信号ＡＬＡＲＭを発生する第２
の比較回路ＣＭＰ２を備え、第２の比較回路の出力が発
生したとき異常であると判定することを特徴とする欠相
検出・判定回路によって解決された。
とするとき、時刻０から時刻Ｔ／２までの時刻ｔ（０＜
ｔ＜Ｔ／２）までの時刻ではＨステート、時刻Ｔ／２か
ら時刻Ｔまでの時刻ｔ（Ｔ／２＜ｔ＜Ｔ）ではＬステー
トである関数をｆ（ｔ）とすると、正常時には出力がＡ
＝ｆ（ｔ）、Ｂ＝ｆ（ｔ−Ｔ／３）、Ｃ＝ｆ（ｔ−２Ｔ
／３）となるように配置されたローターの３つの回転角
センサーと、その出力Ａ，Ｂ，Ｃの発生頻度に対応する
回転パルスＲＰを発生する回転パルス発生回路を備える
ブラシレスモータの巻線電流制御回路の回転角センサー
の出力Ａ，Ｂ，Ｃの欠相を検出し、異常であるか否かを
判定する欠相検出・判定回路であって、上記出力Ａ，
Ｂ，Ｃを３入力する排他的論理和回路ＥＯＲと、上記排
他的論理和回路ＥＯＲの出力によりクリアされ上記回転
パルスＲＰを計数する第１の計数回路ＣＮＴ１と、上記
第１の計数回路ＣＮＴ１の出力ｘが予め定められた値ｎ
を超えると出力信号を発生する第１の比較回路ＣＭＰ１
と、上記第１の比較回路ＣＭＰ１の出力でクリアされ上
記排他的論理和回路の出力を計数する第２の計数回路Ｃ
ＮＴ２と、第２の計数回路ＣＮＴ２の出力が予め定めら
れた値ｍを越えると出力信号ＡＬＡＲＭを発生する第２
の比較回路ＣＭＰ２を備え、第２の比較回路の出力が発
生したとき異常であると判定することを特徴とする欠相
検出・判定回路によって解決された。
【００３２】なお第１の計数回路と第１の比較回路はま
とめて、キャリー信号を出力する計数回路として実現で
きる。第２の計数回路と第２の比較回路についても同様
である。
とめて、キャリー信号を出力する計数回路として実現で
きる。第２の計数回路と第２の比較回路についても同様
である。
【００３３】
【作 用】図６は本発明の基本思想を示すブロックダイ
ヤグラムである。出力Ａ，Ｂ，Ｃは図４に示すような波
形を有するので、正常時には排他的論理和回路の出力Ｅ
ＯＲ（０）は常にＨステートで一定となる。
ヤグラムである。出力Ａ，Ｂ，Ｃは図４に示すような波
形を有するので、正常時には排他的論理和回路の出力Ｅ
ＯＲ（０）は常にＨステートで一定となる。
【００３４】このとき図６の第１の計数回路ＣＮＴ１は
クリアされないので、回転パルスＲＰは第１の計数回路
ＣＮＴ１で計数され続ける。
クリアされないので、回転パルスＲＰは第１の計数回路
ＣＮＴ１で計数され続ける。
【００３５】第１の計数回路ＣＮＴ１の出力ｘは直ぐに
第１の比較回路ＣＭＰ１の設定値ｎを越えるので、第１
の比較回路ＣＭＰ１は出力を発生し、それによって第２
の計数回路ＣＮＴ２はクリアされる。
第１の比較回路ＣＭＰ１の設定値ｎを越えるので、第１
の比較回路ＣＭＰ１は出力を発生し、それによって第２
の計数回路ＣＮＴ２はクリアされる。
【００３６】したがって、排他的論理和回路の出力Ｄを
計数する第２の計数回路ＣＮＴ２の出力ｙは第２の比較
回路ＣＭＰ２の設定値ｍを越えないので、第２の比較回
路ＣＭＰ２は出力（ＡＬＡＲＭ）を発生しない。すなわ
ち、異常とは判定されない。
計数する第２の計数回路ＣＮＴ２の出力ｙは第２の比較
回路ＣＭＰ２の設定値ｍを越えないので、第２の比較回
路ＣＭＰ２は出力（ＡＬＡＲＭ）を発生しない。すなわ
ち、異常とは判定されない。
【００３７】出力信号Ａ，Ｂ，Ｃの中の一つの信号、例
えば信号Ａが常にＨステートまたはＬステートになる
と、図４から分かるように、排他的論理和回路ＥＯＲの
出力ＥＯＲ（Ｌ）、ＥＯＲ（Ｈ）がＬステートになる場
合がある。
えば信号Ａが常にＨステートまたはＬステートになる
と、図４から分かるように、排他的論理和回路ＥＯＲの
出力ＥＯＲ（Ｌ）、ＥＯＲ（Ｈ）がＬステートになる場
合がある。
【００３８】このとき排他的論理和回路の出力により第
１の計数回路ＣＮＴ１はクリアされる（ＣＬ）。したが
ってその時点から回転パルスＲＰの計数が第１の計数回
路ＣＮＴ１で行われる。
１の計数回路ＣＮＴ１はクリアされる（ＣＬ）。したが
ってその時点から回転パルスＲＰの計数が第１の計数回
路ＣＮＴ１で行われる。
【００３９】出力信号Ａ，Ｂ，Ｃの中の一つの信号が常
にＨステートまたはＬステートになる状態が頻繁に起こ
らないときは、第１の計数回路ＣＮＴ１は頻繁にクリア
されないので、第１の計数回路の出力ｘが第１の比較回
路の設定値ｎにまで達することができ、第２の計数回路
ＣＮＴ２はクリアされる（ＣＬ）。
にＨステートまたはＬステートになる状態が頻繁に起こ
らないときは、第１の計数回路ＣＮＴ１は頻繁にクリア
されないので、第１の計数回路の出力ｘが第１の比較回
路の設定値ｎにまで達することができ、第２の計数回路
ＣＮＴ２はクリアされる（ＣＬ）。
【００４０】従って、排他的論理和回路ＥＯＲの出力Ｄ
を計数する第２の計数回路の出力は、第２の比較回路Ｃ
ＭＰ２の設定値ｍに達せず、第２の比較回路ＣＭＰ２は
出力（ＡＬＡＲＭ）を発生しない。
を計数する第２の計数回路の出力は、第２の比較回路Ｃ
ＭＰ２の設定値ｍに達せず、第２の比較回路ＣＭＰ２は
出力（ＡＬＡＲＭ）を発生しない。
【００４１】すなわち、出力Ａ，Ｂ，Ｃの中の一つが常
にＨステートまたはＬステートになることが少ない頻度
で起こるときは異常であるとは判定されない。
にＨステートまたはＬステートになることが少ない頻度
で起こるときは異常であるとは判定されない。
【００４２】次に出力Ａ，Ｂ，Ｃの中の一つが常にＨス
テートまたはＬステートになることが頻繁に起こる場合
を考える。
テートまたはＬステートになることが頻繁に起こる場合
を考える。
【００４３】このときは排他的論理和回路ＥＯＲの出力
は頻繁にＬステートになり、第１の計数回路ＣＮＴ１は
頻繁にクリアされる。従って、その出力は第１の比較回
路ＣＭＰ１の設定値ｎに到達しない。これ故、第１の比
較回路ＣＭＰ１は出力を発生せず、第２の計数回路ＣＮ
Ｔ２はクリアされない。従って、第２の計数回路ＣＮＴ
２は、排他的論理和回路ＥＯＲの出力を計数し続ける。
は頻繁にＬステートになり、第１の計数回路ＣＮＴ１は
頻繁にクリアされる。従って、その出力は第１の比較回
路ＣＭＰ１の設定値ｎに到達しない。これ故、第１の比
較回路ＣＭＰ１は出力を発生せず、第２の計数回路ＣＮ
Ｔ２はクリアされない。従って、第２の計数回路ＣＮＴ
２は、排他的論理和回路ＥＯＲの出力を計数し続ける。
【００４４】出力Ａ，Ｂ，Ｃの中の一つが常にＨステー
トまたはＬステートになることが頻繁に起こる期間が充
分に長く継続すれば、第２の計数回路ＣＮＴ２は第２の
比較回路ＣＭＰ２の設定値ｍに到達する。このとき、第
２の比較回路ＣＭＰ２は警報信号としての出力（ＡＬＡ
ＲＭ）を発生する。
トまたはＬステートになることが頻繁に起こる期間が充
分に長く継続すれば、第２の計数回路ＣＮＴ２は第２の
比較回路ＣＭＰ２の設定値ｍに到達する。このとき、第
２の比較回路ＣＭＰ２は警報信号としての出力（ＡＬＡ
ＲＭ）を発生する。
【００４５】このように、本発明に係る欠相検出・判定
回路は、信号Ａ，Ｂ，Ｃの中の１つまたは２つの出力信
号が常にＨステートまたはＬステートになる状態が頻繁
に起こることが、充分に長い期間継続するときに、信号
Ａ，Ｂ，Ｃのセンサーまたは結線に異常があると判定し
て警報信号を発生する。
回路は、信号Ａ，Ｂ，Ｃの中の１つまたは２つの出力信
号が常にＨステートまたはＬステートになる状態が頻繁
に起こることが、充分に長い期間継続するときに、信号
Ａ，Ｂ，Ｃのセンサーまたは結線に異常があると判定し
て警報信号を発生する。
【００４６】第１、第２の比較回路ＣＭＰ１，ＣＭＰ２
の設定値ｎ，ｍとしては、１以上の任意の値を選ぶこと
ができる。その値が小さいときは、異常の検出感度が高
くなるが、異常とする必要がない軽度の異常を異常とし
て検出することがあり、その値が大きいときは、異常の
検出感度が低くなる。その選択は設計思想により定ま
る。
の設定値ｎ，ｍとしては、１以上の任意の値を選ぶこと
ができる。その値が小さいときは、異常の検出感度が高
くなるが、異常とする必要がない軽度の異常を異常とし
て検出することがあり、その値が大きいときは、異常の
検出感度が低くなる。その選択は設計思想により定ま
る。
【００４７】
【実施例】図７は本発明に係る欠相検出・判定回路の実
施例のブロックダイヤグラムである。
施例のブロックダイヤグラムである。
【００４８】この実施例では、図６の第１，第２の計数
回路ＣＮＴ１，ＣＮＴ２と第１，第２の比較回路ＣＭＰ
１，ＣＭＰ２が、それぞれ計数値ｎ，ｍでキャリー信号
（Ｒ）を発生する第１，第２のキャリー付き計数回路と
して実現されている。
回路ＣＮＴ１，ＣＮＴ２と第１，第２の比較回路ＣＭＰ
１，ＣＭＰ２が、それぞれ計数値ｎ，ｍでキャリー信号
（Ｒ）を発生する第１，第２のキャリー付き計数回路と
して実現されている。
【００４９】キャリー信号とは、計数回路の計数値の各
ビットの値いが全てＨステートまたはＬステートになっ
たとき、桁上げ信号または桁下げ信号として出力される
信号である。例えば計数回路が２4 まで計数できるとき
は、２4 計数毎にキャリー信号を発生する。
ビットの値いが全てＨステートまたはＬステートになっ
たとき、桁上げ信号または桁下げ信号として出力される
信号である。例えば計数回路が２4 まで計数できるとき
は、２4 計数毎にキャリー信号を発生する。
【００５０】図７の実施例は、図６の第１，第２の比較
回路ＣＭＰ１，ＣＭＰ２の設定値ｎ，ｍをそれぞれ
２p ，２q （ｐ，ｑは整数；ｐ＞０，ｑ＞０）に選んだ
ときに簡単に実現できる実施例である。例えばｐ＝４，
ｑ＝８は好ましい実施例である。
回路ＣＭＰ１，ＣＭＰ２の設定値ｎ，ｍをそれぞれ
２p ，２q （ｐ，ｑは整数；ｐ＞０，ｑ＞０）に選んだ
ときに簡単に実現できる実施例である。例えばｐ＝４，
ｑ＝８は好ましい実施例である。
【００５１】図７の実施例では、排他的論理和回路ＥＯ
Ｒの出力、第１，第２のキャリー付き計数回路ＣＮＴ
（ｎ），ＣＮＴ（ｍ）の入力と出力、それらのクリア信
号ＣＬ、ＯＮ−ＯＦＦ信号ＯＦＦの極性を調整するため
に、排他的論理和回路ＥＯＲの後段に第１のシフトレジ
スタＬ１が置かれている。第１のシフトレジスタＬ１の
Ｑ出力で第２のキャリー付き計数回路ＣＮＴ（ｍ）がク
リアされ、Ｑの反転出力とＯＮ−ＯＦＦ信号のＡＮＤゲ
ートＧ１の出力で第１のキャリー付き計数回路ＣＮＴ
（ｎ）がクリアされる。第１のシフトレジスタＬ１に
は、リセット信号ＲＥＳＥＴと、クロック信号ＣＬＯＣ
Ｋが送られる。
Ｒの出力、第１，第２のキャリー付き計数回路ＣＮＴ
（ｎ），ＣＮＴ（ｍ）の入力と出力、それらのクリア信
号ＣＬ、ＯＮ−ＯＦＦ信号ＯＦＦの極性を調整するため
に、排他的論理和回路ＥＯＲの後段に第１のシフトレジ
スタＬ１が置かれている。第１のシフトレジスタＬ１の
Ｑ出力で第２のキャリー付き計数回路ＣＮＴ（ｍ）がク
リアされ、Ｑの反転出力とＯＮ−ＯＦＦ信号のＡＮＤゲ
ートＧ１の出力で第１のキャリー付き計数回路ＣＮＴ
（ｎ）がクリアされる。第１のシフトレジスタＬ１に
は、リセット信号ＲＥＳＥＴと、クロック信号ＣＬＯＣ
Ｋが送られる。
【００５２】この回路の機能は図６のものと同じである
ので説明を省略する。なお、シフトレジスタＬ１、ゲー
トＧ1 ，Ｇ2 等の機能は、このブロック図を見れば、当
業者であれば自明であるので、これについても説明を省
略する。
ので説明を省略する。なお、シフトレジスタＬ１、ゲー
トＧ1 ，Ｇ2 等の機能は、このブロック図を見れば、当
業者であれば自明であるので、これについても説明を省
略する。
【００５３】図７が標準ＬＳロジックによる構成である
のに対し、図８はカスタムゲートアレイを用いた本発明
の実施例のブロックダイヤグラムである。両者は基本的
設計は同じであるので、相違点のみを以下に説明する。
のに対し、図８はカスタムゲートアレイを用いた本発明
の実施例のブロックダイヤグラムである。両者は基本的
設計は同じであるので、相違点のみを以下に説明する。
【００５４】図７の構成では、第１と第２のキャリー付
き計数回路ＣＮＴ（ｎ），ＣＮＴ（ｍ）に論理の競合
（ハザード）が起こることがある。すなわち、論理ステ
ートがＨステートからＬステートまたはその逆に遷移す
る過渡的期間に予想できない論理が成立し、誤動作する
ことがある。図８の構成では、これを防止するために第
１と第２のキャリー付き計数回路ＣＮＴ（ｎ），ＣＮＴ
（ｍ）の出力端子の後段にシフトレジスタＬ２，Ｌ３が
配置されている。
き計数回路ＣＮＴ（ｎ），ＣＮＴ（ｍ）に論理の競合
（ハザード）が起こることがある。すなわち、論理ステ
ートがＨステートからＬステートまたはその逆に遷移す
る過渡的期間に予想できない論理が成立し、誤動作する
ことがある。図８の構成では、これを防止するために第
１と第２のキャリー付き計数回路ＣＮＴ（ｎ），ＣＮＴ
（ｍ）の出力端子の後段にシフトレジスタＬ２，Ｌ３が
配置されている。
【００５５】第１と第２のキャリー付き計数回路ＣＮＴ
（ｎ），ＣＮＴ（ｍ）の出力が反転しても、直ちにはシ
フトレジスタＬ２，Ｌ３の出力は変化しないので、論理
の競合を避けることができる。
（ｎ），ＣＮＴ（ｍ）の出力が反転しても、直ちにはシ
フトレジスタＬ２，Ｌ３の出力は変化しないので、論理
の競合を避けることができる。
【００５６】図８の実施例では、図示しない過負荷検出
回路の出力信号ＯＬと、第２のキャリー付き計数回路Ｃ
ＮＴ（ｍ）の出力を２入力とするＮＡＮＤゲートＧ４の
出力を、シフトレジスタＬ４，Ｌ５，Ｌ６で、構成した
ラッチ回路ＬＡＴＣＨで保持し、その出力を警報信号
（ＡＬＡＲＭ）としている。
回路の出力信号ＯＬと、第２のキャリー付き計数回路Ｃ
ＮＴ（ｍ）の出力を２入力とするＮＡＮＤゲートＧ４の
出力を、シフトレジスタＬ４，Ｌ５，Ｌ６で、構成した
ラッチ回路ＬＡＴＣＨで保持し、その出力を警報信号
（ＡＬＡＲＭ）としている。
【００５７】
（１）欠相検出判定を容易に構成できる。
（２）欠相検出・判定回路のノイズが少ない。
（３）事故発生を確実に回避できる。
（４）モーターと、欠相検出・判定回路が接続されてい
ないときは、異常であると判定されない。
ないときは、異常であると判定されない。
【図１】３相ブラシレスモータの駆動回路の概念的ブロ
ックダイヤグラム。
ックダイヤグラム。
【図２】回転パルス発生回路ＲＰＧの一例
【図３】図２の回転パルス発生回路ＲＰＧの主要点の正
常時におけるパルス波形
常時におけるパルス波形
【図４】回転パルス発生回路ＲＰＧと排他的論理和回路
ＥＯＲの出力の正常時と異常時の波形
ＥＯＲの出力の正常時と異常時の波形
【図５】排他的論理和回路の一例
【図６】本発明の基本的思想を示すブロックダイヤグラ
ム。
ム。
【図７】本発明の好ましい実施例のブロックダイヤグラ
ム。
ム。
【図８】本発明の好ましい実施例のブロックダイヤグラ
ム
ム
ＡＬＡＲＭ 警報信号
ＸＯＲ 排他的論理和回路
ＣＮＴ１，ＣＮＴ２ 第１と第２の計数回路
ＣＮＴ（ｎ），ＣＮＴ（ｍ） 第１と第２のキャリー付
き計数回路 Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６ シフトレジスタ Ｇ１，Ｇ２，Ｇ３，Ｇ４ ゲート回路 ＩＮ 入力端子 Ａ，Ｂ，Ｃ ロータの角度位置を示す角度センサーの出
力信号 Ｄ 排他的論理和回路の出力 ｘ 第１の計数回路の出力 ｙ 第２の計数回路の出力 ｎ 第１の比較回路の設定値 ｍ 第２の比較回路の設定値 ＲＰ 回転パルス ＣＬ クリア信号 ＣＬＯＣＫ クロック信号 ＣＬＫ クロック信号 ＲＥＳＥＴ リセット信号 ＯＦＦ ＯＮ−ＯＦＦ信号 ＯＬ 過負荷検出回路の出力 ＬＡＴＣＨ ラッチ回路
き計数回路 Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６ シフトレジスタ Ｇ１，Ｇ２，Ｇ３，Ｇ４ ゲート回路 ＩＮ 入力端子 Ａ，Ｂ，Ｃ ロータの角度位置を示す角度センサーの出
力信号 Ｄ 排他的論理和回路の出力 ｘ 第１の計数回路の出力 ｙ 第２の計数回路の出力 ｎ 第１の比較回路の設定値 ｍ 第２の比較回路の設定値 ＲＰ 回転パルス ＣＬ クリア信号 ＣＬＯＣＫ クロック信号 ＣＬＫ クロック信号 ＲＥＳＥＴ リセット信号 ＯＦＦ ＯＮ−ＯＦＦ信号 ＯＬ 過負荷検出回路の出力 ＬＡＴＣＨ ラッチ回路
Claims (2)
- 【請求項１】 ローターの回転周期をＴとするとき、時
刻０から時刻Ｔ／２までの時刻ｔ（０＜ｔ＜Ｔ／２）ま
での時刻ではＨステート、時刻Ｔ／２から時刻Ｔまでの
時刻ｔ（Ｔ／２＜ｔ＜Ｔ）ではＬステートである関数を
ｆ（ｔ）とすると、正常時には出力がＡ＝ｆ（ｔ）、Ｂ
＝ｆ（ｔ−Ｔ／３）、Ｃ＝ｆ（ｔ−２Ｔ／３）となるよ
うに配置されたローターの３つの回転角センサーと、そ
の出力Ａ，Ｂ，Ｃの発生頻度に対応する回転パルスＲＰ
を発生する回転パルス発生回路を備えるブラシレスモー
タの巻線電流制御回路の回転角センサーの出力Ａ，Ｂ，
Ｃの欠相を検出し、異常であるか否かを判定する欠相検
出・判定回路であって、上記出力Ａ，Ｂ，Ｃを３入力す
る排他的論理和回路ＥＯＲと、上記排他的論理和回路Ｅ
ＯＲの出力によりクリアされ上記回転パルスＲＰを計数
する第１の計数回路ＣＮＴ１と、上記第１の計数回路Ｃ
ＮＴ１の出力ｘが予め定められた値ｎを超えると出力信
号を発生する第１の比較回路ＣＭＰ１と、上記第１の比
較回路ＣＭＰ１の出力でクリアされ上記排他的論理和回
路の出力を計数する第２の計数回路ＣＮＴ２と、第２の
計数回路ＣＮＴ２の出力が予め定められた値ｍを越える
と出力信号ＡＬＡＲＭを発生する第２の比較回路ＣＭＰ
２を備え、第２の比較回路の出力が発生したとき異常で
あると判定することを特徴とする欠相検出・判定回路。 - 【請求項２】 上記第１の計数回路と上記第１の比較回
路が第１のキャリー付き計数回路として実現され、上記
第２の計数回路と上記第２の比較回路が第２のキャリー
付き計数回路として実現されていることを特徴とする請
求項１記載の欠相検出・判定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28023694A JP3430452B2 (ja) | 1994-11-15 | 1994-11-15 | 欠相検出・判定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28023694A JP3430452B2 (ja) | 1994-11-15 | 1994-11-15 | 欠相検出・判定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08149877A JPH08149877A (ja) | 1996-06-07 |
| JP3430452B2 true JP3430452B2 (ja) | 2003-07-28 |
Family
ID=17622203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28023694A Expired - Fee Related JP3430452B2 (ja) | 1994-11-15 | 1994-11-15 | 欠相検出・判定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3430452B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101227336B1 (ko) * | 2009-05-08 | 2013-01-28 | 미쓰비시덴키 가부시키가이샤 | 모터 제어 장치 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2541809B2 (ja) * | 1987-02-02 | 1996-10-09 | 本田技研工業株式会社 | エンコ−ダ欠相検出装置 |
| JPH0378489A (ja) * | 1989-08-18 | 1991-04-03 | Japan Servo Co Ltd | ブラシレスモータの異常回転検出装置 |
| JPH05111285A (ja) * | 1991-10-15 | 1993-04-30 | Matsushita Electric Ind Co Ltd | ３相ブラシレスモータのコミユテーシヨン信号のエラー検出装置およびエラー検出方法 |
-
1994
- 1994-11-15 JP JP28023694A patent/JP3430452B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08149877A (ja) | 1996-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0313046B1 (en) | Motor control apparatus | |
| EP0316077B1 (en) | Brushless motors | |
| US4136308A (en) | Stepping motor control | |
| JP3325997B2 (ja) | モータ制御装置及び制御方法 | |
| US7122985B2 (en) | Sensorless brushless motor | |
| US7518332B2 (en) | Brushless synchronous motor and driving control apparatus therefor | |
| US4476421A (en) | Stepper motor exciting circuit | |
| USRE31229E (en) | Stepping motor control | |
| JP5358367B2 (ja) | エンコーダーシステム | |
| JP3430452B2 (ja) | 欠相検出・判定回路 | |
| US5434492A (en) | System for controlling a one role synchronous motor in accordance with a measured back EMF | |
| JPH0799796A (ja) | ステッピングモータの駆動装置 | |
| JP4245208B2 (ja) | ブラシレスモータ | |
| JPH0688704A (ja) | 磁気ロータリエンコーダ | |
| US6600279B2 (en) | Circuit for the sensorless commutation of a DC motor | |
| KR100283513B1 (ko) | 에프지 발생회로 및 그를 갖는 비엘디시 모터 및 비엘디시 모터구동회로 | |
| JPH09166610A (ja) | モータの回転異常検出装置 | |
| JPH0557837B2 (ja) | ||
| KR0177991B1 (ko) | 센서없는 브러쉬리스 직류 모터의 전류시기 결정회로 | |
| KR930000150Y1 (ko) | 브러시레스 직류모터의 구동회로 | |
| JPS60226792A (ja) | 無整流子直流電動機の位置検出回路 | |
| JP4224738B2 (ja) | ブラシレスモータの制御装置 | |
| JP2903736B2 (ja) | パルスジェネレータの断線検出回路 | |
| JPS62141992A (ja) | ブラシレスモ−タの駆動装置 | |
| JPH0219716B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |