JP3430452B2 - Open phase detection / judgment circuit - Google Patents
Open phase detection / judgment circuitInfo
- Publication number
- JP3430452B2 JP3430452B2 JP28023694A JP28023694A JP3430452B2 JP 3430452 B2 JP3430452 B2 JP 3430452B2 JP 28023694 A JP28023694 A JP 28023694A JP 28023694 A JP28023694 A JP 28023694A JP 3430452 B2 JP3430452 B2 JP 3430452B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- counting
- state
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Protection Of Generators And Motors (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【発明の詳細な説明】Detailed Description of the Invention
【０００１】[0001]
【産業上の利用分野】本発明は３相ブラシレスモータの
相信号の異常を検出し、異常であると判定するための欠
相検出・判定回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase loss detection / determination circuit for detecting an abnormality in a phase signal of a three-phase brushless motor and determining the abnormality.
【０００２】[0002]
【従来の技術】図１は３相ブラシレスモータの駆動回路
の概念的ブロックダイヤグラムである。2. Description of the Related Art FIG. 1 is a conceptual block diagram of a drive circuit for a three-phase brushless motor.
【０００３】ステーターの巻線には、Ｕ，Ｖ，Ｗの３相
電流が流れ、ステータの中を永久磁石を含むロータが回
転する。３相ブラシレスモータの構造および駆動原理は
公知であるので、この明細書では説明を省略する。Three-phase currents of U, V, and W flow through the windings of the stator, and the rotor including permanent magnets rotates in the stator. Since the structure and driving principle of the three-phase brushless motor are known, the description thereof is omitted in this specification.
【０００４】ロータの回りには、ロータの回転角を検出
するために、例えば磁気素子からなる３個の角度センサ
ーが円周上に等間隔で設けられている。[0004] around the rotor, in order to detect the rotation angle of the rotor, for example, three angle sensors from the magnetic element ing is provided at equal intervals on the circumference.
【０００５】角度センサーからの出力は図３に示すよう
に、３相の矩形波Ａ，Ｂ，Ｃである。この信号は励磁シ
ーケンス回路ＳＥＱに送られる。The output from the angle sensor is a three-phase rectangular wave A, B, C as shown in FIG. This signal is sent to the excitation sequence circuit SEQ.
【０００６】回転パルス発生回路ＲＰＧは、この３相の
矩形波Ａ，Ｂ，Ｃの発生頻度に比例する回転パルスＲＰ
を発生する。The rotation pulse generation circuit RPG has a rotation pulse RP proportional to the frequency of generation of the three-phase rectangular waves A, B, and C.
To occur.
【０００７】回転パルスＲＰは周波数／電圧変換回路Ｆ
／Ｖにおいて、回転パルスＲＰの発生頻度に比例する電
圧信号に変換される。The rotation pulse RP is a frequency / voltage conversion circuit F.
/ V, it is converted into a voltage signal proportional to the frequency of generation of the rotation pulse RP.
【０００８】この電圧信号と参照電圧ＲＥＦの差が増幅
回路ＡＭＰで増幅され、電力増幅回路ＰＯＷＥＲに負帰
還信号として送られる。The difference between this voltage signal and the reference voltage REF is amplified by the amplifier circuit AMP and sent to the power amplifier circuit POWER as a negative feedback signal.
【０００９】電力増幅回路ＰＯＷＥＲは、励磁シーケン
ス回路ＳＥＱからの信号に基づき、各巻線Ｕ，Ｖ，Ｗに
励磁電流を送る。The power amplifier circuit POWER sends an exciting current to each of the windings U, V and W based on the signal from the exciting sequence circuit SEQ.
【００１０】増幅回路ＡＭＰの参照電圧ＲＥＦは、ブラ
シレスモータの回転速度を指定する信号である。The reference voltage REF of the amplifier circuit AMP is a signal that specifies the rotation speed of the brushless motor.
【００１１】３相ブラシレスモータは、このようにし
て、所定の回転速度で回転をする。The three-phase brushless motor thus rotates at a predetermined rotation speed.
【００１２】図２は、回転パルス発生回路ＲＰＧの一例
である。FIG. 2 shows an example of the rotation pulse generating circuit RPG.
【００１３】３相の矩形波Ａ，Ｂ，Ｃは、微分回路Ｄ
１，Ｄ２，Ｄ３で微分され、図３の微分信号Ｄ（Ａ），
Ｄ（Ｂ），Ｄ（Ｃ）を作る。The three-phase rectangular waves A, B and C are differentiated by the differentiating circuit D.
1, D2, D3 and differentiated signal D (A) of FIG.
Make D (B) and D (C).
【００１４】微分信号Ｄ（Ａ），Ｄ（Ｂ），Ｄ（Ｃ）は
波形整形回路Ｆ１，Ｆ２，Ｆ３で波形整形され、図３の
信号Ｆ（Ａ），Ｆ（Ｂ），Ｆ（Ｃ）となる。The differential signals D (A), D (B), D (C) are waveform shaped by the waveform shaping circuits F1, F2, F3, and the signals F (A), F (B), F (C) of FIG. ).
【００１５】各信号Ｆ（Ａ），Ｆ（Ｂ），Ｆ（Ｃ）をＯ
Ｒゲートに通すことにより、３相の矩形波形の発生頻度
に比例する回路パルス信号ＲＰを得ることができる。Each signal F (A), F (B), F (C) is set to O.
By passing through the R gate, it is possible to obtain the circuit pulse signal RP proportional to the frequency of occurrence of the three-phase rectangular waveform.
【００１６】図３および図４のＲＰ（Ｏ）から分かるよ
うに、正常な時には３相の矩形波Ａ，Ｂ，Ｃの１周期に
１２個のパルス信号ＲＰが発生する。As can be seen from RP (O) in FIGS. 3 and 4, twelve pulse signals RP are generated in one cycle of the three-phase rectangular waves A, B, and C during normal operation.
【００１７】しかしながら、ロータの回転角を検出する
角度センサーが作動しない場合あるいは角度センサーと
の結線が断線している場合がある。However, the angle sensor for detecting the rotation angle of the rotor may not operate or the connection with the angle sensor may be broken.
【００１８】例えば矩形波Ａの角度センサーまたは結線
が故障すると、矩形波Ａは常時Ｈステートまたは常時Ｌ
ステートになる。この結果、矩形波Ａの微分信号Ｄ
（Ａ）はゼロになり、矩形波Ａが常時Ｈステートになっ
たときの回転パルスＲＰ（Ｈ）も、上記Ｌステートにな
ったときの回転パルスＲＰ（Ｌ）も、図４に示すよう
に、１周期に１２個発生すべき回転パルスＲＰが、８個
しか発生しないことになる。For example, if the angle sensor or the connection of the rectangular wave A fails, the rectangular wave A is always in the H state or always in the L state.
Become a state. As a result, the differential signal D of the rectangular wave A
(A) becomes zero, and the rotation pulse RP (H) when the rectangular wave A is always in the H state and the rotation pulse RP (L) when it is in the L state are as shown in FIG. Only eight rotation pulses RP, which should be generated in twelve in one cycle, are generated.
【００１９】他の矩形波Ｂ，Ｃの故障についても同様で
あり、２個の角度センサーまたは２本の結線について故
障が発生すると、１周期につき回転パルスＲＰは４個し
か発生しない。The same applies to the failure of the other rectangular waves B and C, and when failure occurs in two angle sensors or two connections, only four rotation pulses RP are generated in one cycle.
【００２０】この結果、ロータが高速で回転しているに
もかかわらず、モータ制御回路は低速で回転しているも
のとして巻線電流Ｕ，Ｖ，Ｗを制御することになり、正
常な制御を行うことができない。この結果、異常な回転
むらをもったまま高速回転してしまうことがある。As a result, although the rotor is rotating at high speed, the motor control circuit controls the winding currents U, V, W assuming that the rotor is rotating at low speed, and normal control is performed. I can't do it. As a result, high-speed rotation may occur with abnormal rotation unevenness.
【００２１】[0021]
【発明が解決しようとする課題】このような事態を防止
するために、排他的論理和回路を用いて、角度センサ、
または結線の故障を検出することができる。In order to prevent such a situation, an exclusive OR circuit is used to detect an angle sensor,
Alternatively, it is possible to detect a fault in the wiring.
【００２２】３入力の排他的論理和回路とは、全ての入
力がＨステートまたはＬステートの時は出力はＬステー
トで、その他の場合は出力がＨステートになるゲート回
路である。The 3-input exclusive OR circuit is a gate circuit in which the output is in the L state when all the inputs are in the H state or the L state, and the output is in the H state in other cases.
【００２３】図５は排他的論理和回路の一例である。FIG. 5 shows an example of the exclusive OR circuit.
【００２４】このような排他的論理和回路に、図４の３
相の矩形波Ａ，Ｂ，Ｃが入力されると、排他的論理和回
路の出力ＥＯＲ（Ｏ）は常にＨステートになる。In such an exclusive OR circuit, as shown in FIG.
When the phase rectangular waves A, B, and C are input, the output EOR (O) of the exclusive OR circuit is always in the H state.
【００２５】他方、例えば角度センサーまたは結線の故
障により、信号Ａが常にＬステートまたはＨステートに
なると、それぞれの場合の排他的論理和回路の出力ＥＯ
Ｒ（Ｌ）とＥＯＲ（Ｈ）はそれぞれ図４に示すようにな
る。また２信号Ａ，Ｂが常にＬステートまたはＨステー
トになると、出力は信号Ｃによって定まり、Ｈステート
またはＬステートになる。なお、この明細書において
は、少なくとも１つの相信号が、常にＨステートまたは
Ｌステートになることを、欠相という。On the other hand, if the signal A is always in the L state or the H state due to a failure of the angle sensor or the wiring, the output EO of the exclusive OR circuit in each case.
R (L) and EOR (H) are as shown in FIG. 4, respectively. When the two signals A and B are always in the L state or the H state, the output is determined by the signal C and is in the H state or the L state. In this specification, a state in which at least one phase signal is always in the H state or the L state is called an open phase.
【００２６】３相の矩形波Ａ，Ｂ，Ｃを排他的論理和に
送ることにより、角度センサーまたは結線の欠相を検知
することができる。そしてこの欠相信号により、モータ
の駆動回路を制御することにより、適宜、モータを停止
することも可能である。By sending the three-phase rectangular waves A, B, and C to the exclusive OR, it is possible to detect the open phase of the angle sensor or the connection. Then, by controlling the drive circuit of the motor by this phase-out signal, the motor can be stopped appropriately.
【００２７】しかしながら、３相の矩形波Ａ，Ｂ，Ｃ
は、角度センサーの感度あるいはノイズ等の原因により
一瞬だけ異常となり、すぐに回復することがある。この
ような場合、モーターには慣性があるので短時間の偶発
的なノイズでは回転はほとんど変動せず実用上の問題と
ならないことが多い。However, three-phase rectangular waves A, B, C
May become abnormal for a moment due to the sensitivity of the angle sensor, noise, etc., and may recover immediately. In such a case, since the motor has inertia, the rotation hardly fluctuates due to an accidental noise for a short time, which is not a practical problem in many cases.
【００２８】換言すると、排他的論理和回路の出力信号
が欠相であることを示すことから直ちに角度センサーま
たは結線の異常であるとすることは実用的ではない。In other words, it is not practical to immediately determine that the angle sensor or the connection is abnormal because the output signal of the exclusive OR circuit indicates that the phase is open.
【００２９】異常であるか否かの判断基準は、モーター
駆動回路の設計思想により定められるべできある。The criterion for determining whether or not there is an abnormality can be determined by the design concept of the motor drive circuit.
【００３０】本発明は、排他的論理和回路からの欠相信
号が所定以上の頻度で発生することが所定回数以上続く
ときに、異常であると判定する欠相検出・判定回路を提
案することを課題とする。The present invention proposes a phase loss detection / determination circuit for determining an abnormality when an open phase signal from an exclusive OR circuit is generated at a frequency of a predetermined frequency or more for a predetermined number of times or more. Is an issue.
【００３１】[0031]
【課題を解決するための手段】ローターの回転周期をＴ
とするとき、時刻０から時刻Ｔ／２までの時刻ｔ（０＜
ｔ＜Ｔ／２）までの時刻ではＨステート、時刻Ｔ／２か
ら時刻Ｔまでの時刻ｔ（Ｔ／２＜ｔ＜Ｔ）ではＬステー
トである関数をｆ（ｔ）とすると、正常時には出力がＡ
＝ｆ（ｔ）、Ｂ＝ｆ（ｔ−Ｔ／３）、Ｃ＝ｆ（ｔ−２Ｔ
／３）となるように配置されたローターの３つの回転角
センサーと、その出力Ａ，Ｂ，Ｃの発生頻度に対応する
回転パルスＲＰを発生する回転パルス発生回路を備える
ブラシレスモータの巻線電流制御回路の回転角センサー
の出力Ａ，Ｂ，Ｃの欠相を検出し、異常であるか否かを
判定する欠相検出・判定回路であって、上記出力Ａ，
Ｂ，Ｃを３入力する排他的論理和回路ＥＯＲと、上記排
他的論理和回路ＥＯＲの出力によりクリアされ上記回転
パルスＲＰを計数する第１の計数回路ＣＮＴ１と、上記
第１の計数回路ＣＮＴ１の出力ｘが予め定められた値ｎ
を超えると出力信号を発生する第１の比較回路ＣＭＰ１
と、上記第１の比較回路ＣＭＰ１の出力でクリアされ上
記排他的論理和回路の出力を計数する第２の計数回路Ｃ
ＮＴ２と、第２の計数回路ＣＮＴ２の出力が予め定めら
れた値ｍを越えると出力信号ＡＬＡＲＭを発生する第２
の比較回路ＣＭＰ２を備え、第２の比較回路の出力が発
生したとき異常であると判定することを特徴とする欠相
検出・判定回路によって解決された。[Means for Solving the Problems] The rotation cycle of the rotor is T
Then, from time 0 to time T / 2, time t (0 <
Let f (t) be a function that is in the H state at times up to t <T / 2) and is in the L state at times t (T / 2 <t <T) from time T / 2 to time T, and outputs at normal times. Is A
= F (t), B = f (t-T / 3), C = f (t-2T)
Winding current of a brushless motor provided with three rotation angle sensors of a rotor arranged so as to be / 3) and a rotation pulse generation circuit for generating a rotation pulse RP corresponding to the frequency of occurrence of outputs A, B, and C of the rotation angle sensors. A phase loss detection / determination circuit that detects the phase loss of the outputs A, B, C of the rotation angle sensor of the control circuit and determines whether or not there is an abnormality.
The exclusive OR circuit EOR for inputting B and C to three, the first counting circuit CNT1 for counting the rotation pulse RP which is cleared by the output of the exclusive OR circuit EOR, and the first counting circuit CNT1. Output x is a predetermined value n
A first comparator circuit CMP1 for generating an output signal when exceeding
And a second counting circuit C that is cleared by the output of the first comparison circuit CMP1 and counts the output of the exclusive OR circuit.
The second output circuit ALARM is generated when the outputs of NT2 and the second counting circuit CNT2 exceed a predetermined value m.
This is solved by the open-phase detection / determination circuit, which is characterized by including the comparison circuit CMP2 of 1) and determining that the output is the abnormality when the output of the second comparison circuit occurs.
【００３２】なお第１の計数回路と第１の比較回路はま
とめて、キャリー信号を出力する計数回路として実現で
きる。第２の計数回路と第２の比較回路についても同様
である。The first counting circuit and the first comparing circuit can be collectively implemented as a counting circuit that outputs a carry signal. The same applies to the second counting circuit and the second comparing circuit.
【００３３】[0033]
【作 用】図６は本発明の基本思想を示すブロックダイ
ヤグラムである。出力Ａ，Ｂ，Ｃは図４に示すような波
形を有するので、正常時には排他的論理和回路の出力Ｅ
ＯＲ（０）は常にＨステートで一定となる。[Operation] FIG. 6 is a block diagram showing the basic idea of the present invention. Since the outputs A, B, and C have the waveforms shown in FIG. 4, the output E of the exclusive OR circuit is normal under normal conditions.
OR (0) is always constant in the H state.
【００３４】このとき図６の第１の計数回路ＣＮＴ１は
クリアされないので、回転パルスＲＰは第１の計数回路
ＣＮＴ１で計数され続ける。At this time, since the first counting circuit CNT1 of FIG. 6 is not cleared, the rotation pulse RP continues to be counted by the first counting circuit CNT1.
【００３５】第１の計数回路ＣＮＴ１の出力ｘは直ぐに
第１の比較回路ＣＭＰ１の設定値ｎを越えるので、第１
の比較回路ＣＭＰ１は出力を発生し、それによって第２
の計数回路ＣＮＴ２はクリアされる。The output x of the first counting circuit CNT1 immediately exceeds the set value n of the first comparing circuit CMP1.
Comparator circuit CMP1 produces an output, which causes a second output
The counting circuit CNT2 of is cleared.
【００３６】したがって、排他的論理和回路の出力Ｄを
計数する第２の計数回路ＣＮＴ２の出力ｙは第２の比較
回路ＣＭＰ２の設定値ｍを越えないので、第２の比較回
路ＣＭＰ２は出力（ＡＬＡＲＭ）を発生しない。すなわ
ち、異常とは判定されない。Therefore, the output y of the second counting circuit CNT2 that counts the output D of the exclusive OR circuit does not exceed the set value m of the second comparing circuit CMP2, so that the second comparing circuit CMP2 outputs ( ALARM) does not occur. That is, it is not determined to be abnormal.
【００３７】出力信号Ａ，Ｂ，Ｃの中の一つの信号、例
えば信号Ａが常にＨステートまたはＬステートになる
と、図４から分かるように、排他的論理和回路ＥＯＲの
出力ＥＯＲ（Ｌ）、ＥＯＲ（Ｈ）がＬステートになる場
合がある。When one of the output signals A, B and C, for example, the signal A is always in the H state or the L state, as can be seen from FIG. 4, the output EOR (L) of the exclusive OR circuit EOR, EOR (H) may be in the L state.
【００３８】このとき排他的論理和回路の出力により第
１の計数回路ＣＮＴ１はクリアされる（ＣＬ）。したが
ってその時点から回転パルスＲＰの計数が第１の計数回
路ＣＮＴ１で行われる。At this time, the output of the exclusive OR circuit clears the first counting circuit CNT1 (CL). Therefore, from that time point, the counting of the rotation pulse RP is performed by the first counting circuit CNT1.
【００３９】出力信号Ａ，Ｂ，Ｃの中の一つの信号が常
にＨステートまたはＬステートになる状態が頻繁に起こ
らないときは、第１の計数回路ＣＮＴ１は頻繁にクリア
されないので、第１の計数回路の出力ｘが第１の比較回
路の設定値ｎにまで達することができ、第２の計数回路
ＣＮＴ２はクリアされる（ＣＬ）。When one of the output signals A, B, and C does not frequently become the H state or the L state frequently, the first counting circuit CNT1 is not frequently cleared, so the first counting circuit CNT1 is not cleared. The output x of the counting circuit can reach the set value n of the first comparison circuit , and the second counting circuit CNT2 is cleared (CL).
【００４０】従って、排他的論理和回路ＥＯＲの出力Ｄ
を計数する第２の計数回路の出力は、第２の比較回路Ｃ
ＭＰ２の設定値ｍに達せず、第２の比較回路ＣＭＰ２は
出力（ＡＬＡＲＭ）を発生しない。Therefore, the output D of the exclusive OR circuit EOR
The output of the second counting circuit for counting
The set value m of MP2 is not reached, and the second comparison circuit CMP2 does not generate an output (ALARM).
【００４１】すなわち、出力Ａ，Ｂ，Ｃの中の一つが常
にＨステートまたはＬステートになることが少ない頻度
で起こるときは異常であるとは判定されない。That is, when one of the outputs A, B, and C always goes into the H state or the L state at a low frequency, it is not determined to be abnormal.
【００４２】次に出力Ａ，Ｂ，Ｃの中の一つが常にＨス
テートまたはＬステートになることが頻繁に起こる場合
を考える。Next, consider the case where one of the outputs A, B, and C frequently becomes H state or L state frequently.
【００４３】このときは排他的論理和回路ＥＯＲの出力
は頻繁にＬステートになり、第１の計数回路ＣＮＴ１は
頻繁にクリアされる。従って、その出力は第１の比較回
路ＣＭＰ１の設定値ｎに到達しない。これ故、第１の比
較回路ＣＭＰ１は出力を発生せず、第２の計数回路ＣＮ
Ｔ２はクリアされない。従って、第２の計数回路ＣＮＴ
２は、排他的論理和回路ＥＯＲの出力を計数し続ける。At this time, the output of the exclusive OR circuit EOR is frequently in the L state, and the first counting circuit CNT1 is frequently cleared. Therefore, its output does not reach the set value n of the first comparison circuit CMP1. Therefore, the first comparison circuit CMP1 does not generate an output, and the second counting circuit CN
T2 is not cleared. Therefore, the second counting circuit CNT
2 keeps counting the output of the exclusive OR circuit EOR.
【００４４】出力Ａ，Ｂ，Ｃの中の一つが常にＨステー
トまたはＬステートになることが頻繁に起こる期間が充
分に長く継続すれば、第２の計数回路ＣＮＴ２は第２の
比較回路ＣＭＰ２の設定値ｍに到達する。このとき、第
２の比較回路ＣＭＰ２は警報信号としての出力（ＡＬＡ
ＲＭ）を発生する。If the period in which one of the outputs A, B, and C frequently goes into the H state or the L state frequently continues for a sufficiently long time, the second counting circuit CNT2 is connected to the second comparing circuit CMP2. The set value m is reached. At this time, the second comparison circuit CMP2 outputs the alarm signal (ALA
RM) is generated.
【００４５】このように、本発明に係る欠相検出・判定
回路は、信号Ａ，Ｂ，Ｃの中の１つまたは２つの出力信
号が常にＨステートまたはＬステートになる状態が頻繁
に起こることが、充分に長い期間継続するときに、信号
Ａ，Ｂ，Ｃのセンサーまたは結線に異常があると判定し
て警報信号を発生する。As described above, in the open-phase detection / judgment circuit according to the present invention, one or two output signals of the signals A, B and C are always in the H state or the L state frequently. However, when it continues for a sufficiently long period, it is determined that there is an abnormality in the sensor or connection of the signals A, B, C, and an alarm signal is generated.
【００４６】第１、第２の比較回路ＣＭＰ１，ＣＭＰ２
の設定値ｎ，ｍとしては、１以上の任意の値を選ぶこと
ができる。その値が小さいときは、異常の検出感度が高
くなるが、異常とする必要がない軽度の異常を異常とし
て検出することがあり、その値が大きいときは、異常の
検出感度が低くなる。その選択は設計思想により定ま
る。First and second comparison circuits CMP1 and CMP2
As the set values n and m of, any value of 1 or more can be selected. When the value is small, the abnormality detection sensitivity is high, but a slight abnormality that does not need to be abnormal may be detected as an abnormality, and when the value is large, the abnormality detection sensitivity is low. The choice depends on the design concept.
【００４７】[0047]
【実施例】図７は本発明に係る欠相検出・判定回路の実
施例のブロックダイヤグラムである。FIG. 7 is a block diagram of an embodiment of the open-phase detection / determination circuit according to the present invention.
【００４８】この実施例では、図６の第１，第２の計数
回路ＣＮＴ１，ＣＮＴ２と第１，第２の比較回路ＣＭＰ
１，ＣＭＰ２が、それぞれ計数値ｎ，ｍでキャリー信号
（Ｒ）を発生する第１，第２のキャリー付き計数回路と
して実現されている。In this embodiment, the first and second counting circuits CNT1 and CNT2 and the first and second comparison circuits CMP shown in FIG. 6 are used.
1 and CMP2 are realized as first and second counting circuits with carry which generate carry signals (R) with count values n and m, respectively.
【００４９】キャリー信号とは、計数回路の計数値の各
ビットの値いが全てＨステートまたはＬステートになっ
たとき、桁上げ信号または桁下げ信号として出力される
信号である。例えば計数回路が２4 まで計数できるとき
は、２4 計数毎にキャリー信号を発生する。The carry signal is a signal that is output as a carry signal or carry signal when all the bits of the count value of the counting circuit are in the H state or the L state. For example, when the counting circuit can count up to 2 4 , a carry signal is generated every 2 4 counting.
【００５０】図７の実施例は、図６の第１，第２の比較
回路ＣＭＰ１，ＣＭＰ２の設定値ｎ，ｍをそれぞれ
２p ，２q （ｐ，ｑは整数；ｐ＞０，ｑ＞０）に選んだ
ときに簡単に実現できる実施例である。例えばｐ＝４，
ｑ＝８は好ましい実施例である。In the embodiment shown in FIG. 7, the set values n and m of the first and second comparison circuits CMP1 and CMP2 shown in FIG. 6 are set to 2 p and 2 q (p and q are integers; p> 0 and q>, respectively). This is an embodiment that can be easily realized when selected to 0). For example p = 4
q = 8 is the preferred embodiment.
【００５１】図７の実施例では、排他的論理和回路ＥＯ
Ｒの出力、第１，第２のキャリー付き計数回路ＣＮＴ
（ｎ），ＣＮＴ（ｍ）の入力と出力、それらのクリア信
号ＣＬ、ＯＮ−ＯＦＦ信号ＯＦＦの極性を調整するため
に、排他的論理和回路ＥＯＲの後段に第１のシフトレジ
スタＬ１が置かれている。第１のシフトレジスタＬ１の
Ｑ出力で第２のキャリー付き計数回路ＣＮＴ（ｍ）がク
リアされ、Ｑの反転出力とＯＮ−ＯＦＦ信号のＡＮＤゲ
ートＧ１の出力で第１のキャリー付き計数回路ＣＮＴ
（ｎ）がクリアされる。第１のシフトレジスタＬ１に
は、リセット信号ＲＥＳＥＴと、クロック信号ＣＬＯＣ
Ｋが送られる。In the embodiment shown in FIG. 7, the exclusive OR circuit EO is used.
R output, first and second carry counting circuit CNT
In order to adjust the input and output of (n) and CNT (m), their clear signals CL, and the polarities of their ON-OFF signals OFF, a first shift register L1 is placed at the subsequent stage of the exclusive OR circuit EOR. ing. The second counting circuit with carry CNT (m) is cleared by the Q output of the first shift register L1, and the first counting circuit CNT with carry is generated by the inverted output of Q and the output of the AND gate G1 of the ON-OFF signal.
(N) is cleared. The first shift register L1 has a reset signal RESET and a clock signal CLOC.
K is sent.
【００５２】この回路の機能は図６のものと同じである
ので説明を省略する。なお、シフトレジスタＬ１、ゲー
トＧ1 ，Ｇ2 等の機能は、このブロック図を見れば、当
業者であれば自明であるので、これについても説明を省
略する。Since the function of this circuit is the same as that of FIG. 6, its explanation is omitted. The functions of the shift register L1, the gates G 1 and G 2 and the like are obvious to those skilled in the art when looking at this block diagram, so description thereof will be omitted.
【００５３】図７が標準ＬＳロジックによる構成である
のに対し、図８はカスタムゲートアレイを用いた本発明
の実施例のブロックダイヤグラムである。両者は基本的
設計は同じであるので、相違点のみを以下に説明する。FIG. 7 is a block diagram of an embodiment of the present invention using a custom gate array, while FIG. 7 is a configuration using standard LS logic. Since both have the same basic design, only the differences will be described below.
【００５４】図７の構成では、第１と第２のキャリー付
き計数回路ＣＮＴ（ｎ），ＣＮＴ（ｍ）に論理の競合
（ハザード）が起こることがある。すなわち、論理ステ
ートがＨステートからＬステートまたはその逆に遷移す
る過渡的期間に予想できない論理が成立し、誤動作する
ことがある。図８の構成では、これを防止するために第
１と第２のキャリー付き計数回路ＣＮＴ（ｎ），ＣＮＴ
（ｍ）の出力端子の後段にシフトレジスタＬ２，Ｌ３が
配置されている。In the configuration of FIG. 7, logic competition (hazard) may occur between the first and second counting circuits CNT (n) and CNT (m) with carry. That is, unpredictable logic may be established during a transitional period when the logic state transits from the H state to the L state or vice versa, and malfunction may occur. In the configuration of FIG. 8, in order to prevent this, the first and second counting circuits CNT (n) and CNT with carry CNT are provided.
The shift registers L2 and L3 are arranged after the output terminal of (m).
【００５５】第１と第２のキャリー付き計数回路ＣＮＴ
（ｎ），ＣＮＴ（ｍ）の出力が反転しても、直ちにはシ
フトレジスタＬ２，Ｌ３の出力は変化しないので、論理
の競合を避けることができる。First and second counting circuit CNT with carry
Even if the outputs of (n) and CNT (m) are inverted, the outputs of the shift registers L2 and L3 do not change immediately, so that a logic conflict can be avoided.
【００５６】図８の実施例では、図示しない過負荷検出
回路の出力信号ＯＬと、第２のキャリー付き計数回路Ｃ
ＮＴ（ｍ）の出力を２入力とするＮＡＮＤゲートＧ４の
出力を、シフトレジスタＬ４，Ｌ５，Ｌ６で、構成した
ラッチ回路ＬＡＴＣＨで保持し、その出力を警報信号
（ＡＬＡＲＭ）としている。In the embodiment of FIG. 8, the output signal OL of the overload detection circuit (not shown) and the second counting circuit C with a carry are provided.
The output of the NAND gate G4 which receives the output of NT (m) as two inputs is held by the latch circuit LATCH constituted by the shift registers L4, L5 and L6, and the output is used as the alarm signal (ALARM).
【００５７】[0057]
（１）欠相検出判定を容易に構成できる。
（２）欠相検出・判定回路のノイズが少ない。
（３）事故発生を確実に回避できる。
（４）モーターと、欠相検出・判定回路が接続されてい
ないときは、異常であると判定されない。(1) The open phase detection determination can be easily configured. (2) There is little noise in the open phase detection / judgment circuit. (3) Accidents can be reliably avoided. (4) When the motor and the open-phase detection / judgment circuit are not connected, it is not judged as abnormal.
【図１】３相ブラシレスモータの駆動回路の概念的ブロ
ックダイヤグラム。FIG. 1 is a conceptual block diagram of a drive circuit for a three-phase brushless motor.
【図２】回転パルス発生回路ＲＰＧの一例FIG. 2 shows an example of a rotation pulse generation circuit RPG
【図３】図２の回転パルス発生回路ＲＰＧの主要点の正
常時におけるパルス波形FIG. 3 is a pulse waveform of a main point of the rotation pulse generation circuit RPG of FIG.
【図４】回転パルス発生回路ＲＰＧと排他的論理和回路
ＥＯＲの出力の正常時と異常時の波形FIG. 4 shows waveforms of outputs of a rotation pulse generation circuit RPG and an exclusive OR circuit EOR at normal time and at abnormal time.
【図５】排他的論理和回路の一例FIG. 5: Example of exclusive OR circuit
【図６】本発明の基本的思想を示すブロックダイヤグラ
ム。FIG. 6 is a block diagram showing the basic idea of the present invention.
【図７】本発明の好ましい実施例のブロックダイヤグラ
ム。 FIG. 7 is a block diagram of a preferred embodiment of the present invention.
Mu.
【図８】本発明の好ましい実施例のブロックダイヤグラ
ムFIG. 8 is a block diagram of a preferred embodiment of the present invention.
ＡＬＡＲＭ 警報信号
ＸＯＲ 排他的論理和回路
ＣＮＴ１，ＣＮＴ２ 第１と第２の計数回路
ＣＮＴ（ｎ），ＣＮＴ（ｍ） 第１と第２のキャリー付
き計数回路
Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６ シフトレジスタ
Ｇ１，Ｇ２，Ｇ３，Ｇ４ ゲート回路
ＩＮ 入力端子
Ａ，Ｂ，Ｃ ロータの角度位置を示す角度センサーの出
力信号
Ｄ 排他的論理和回路の出力
ｘ 第１の計数回路の出力
ｙ 第２の計数回路の出力
ｎ 第１の比較回路の設定値
ｍ 第２の比較回路の設定値
ＲＰ 回転パルス
ＣＬ クリア信号
ＣＬＯＣＫ クロック信号
ＣＬＫ クロック信号
ＲＥＳＥＴ リセット信号
ＯＦＦ ＯＮ−ＯＦＦ信号
ＯＬ 過負荷検出回路の出力
ＬＡＴＣＨ ラッチ回路ALARM Alarm signal XOR Exclusive OR circuit CNT1, CNT2 First and second counting circuits CNT (n), CNT (m) First and second counting circuits with carry L1, L2, L3, L4, L5, L6 Shift register G1, G2, G3, G4 Gate circuit IN input terminals A, B, C Output signal of angle sensor indicating rotor angular position D Output of exclusive OR circuit x Output of first counting circuit y Second Output of counting circuit n Setting value of first comparison circuit m Setting value of second comparison circuit RP Rotation pulse CL Clear signal CLOCK Clock signal CLK Clock signal RESET Reset signal OFF ON-OFF signal OL Output of overload detection circuit LATCH Latch circuit
Claims (2)
刻０から時刻Ｔ／２までの時刻ｔ（０＜ｔ＜Ｔ／２）ま
での時刻ではＨステート、時刻Ｔ／２から時刻Ｔまでの
時刻ｔ（Ｔ／２＜ｔ＜Ｔ）ではＬステートである関数を
ｆ（ｔ）とすると、正常時には出力がＡ＝ｆ（ｔ）、Ｂ
＝ｆ（ｔ−Ｔ／３）、Ｃ＝ｆ（ｔ−２Ｔ／３）となるよ
うに配置されたローターの３つの回転角センサーと、そ
の出力Ａ，Ｂ，Ｃの発生頻度に対応する回転パルスＲＰ
を発生する回転パルス発生回路を備えるブラシレスモー
タの巻線電流制御回路の回転角センサーの出力Ａ，Ｂ，
Ｃの欠相を検出し、異常であるか否かを判定する欠相検
出・判定回路であって、上記出力Ａ，Ｂ，Ｃを３入力す
る排他的論理和回路ＥＯＲと、上記排他的論理和回路Ｅ
ＯＲの出力によりクリアされ上記回転パルスＲＰを計数
する第１の計数回路ＣＮＴ１と、上記第１の計数回路Ｃ
ＮＴ１の出力ｘが予め定められた値ｎを超えると出力信
号を発生する第１の比較回路ＣＭＰ１と、上記第１の比
較回路ＣＭＰ１の出力でクリアされ上記排他的論理和回
路の出力を計数する第２の計数回路ＣＮＴ２と、第２の
計数回路ＣＮＴ２の出力が予め定められた値ｍを越える
と出力信号ＡＬＡＲＭを発生する第２の比較回路ＣＭＰ
２を備え、第２の比較回路の出力が発生したとき異常で
あると判定することを特徴とする欠相検出・判定回路。1. When the rotation cycle of the rotor is T, at time t from time 0 to time T / 2 (0 <t <T / 2), it is in the H state, and from time T / 2 to time T. At time t (T / 2 <t <T), when the function in the L state is f (t), the output is A = f (t), B during normal operation.
= F (t-T / 3), C = f (t-2T / 3), three rotation angle sensors of the rotor, and rotations corresponding to the frequencies of the outputs A, B, and C. Pulse RP
Of a rotation angle sensor of a winding current control circuit of a brushless motor having a rotation pulse generation circuit for generating
A phase loss detection / determination circuit that detects a phase loss of C and determines whether or not there is an abnormality. The circuit includes an exclusive OR circuit EOR that inputs the outputs A, B, and C to three, and the exclusive logic. Sum circuit E
A first counting circuit CNT1 that is cleared by the output of the OR and counts the rotation pulse RP;
A first comparator circuit CMP1 that generates an output signal when the output x of NT1 exceeds a predetermined value n and the output of the exclusive OR circuit that is cleared by the output of the first comparator circuit CMP1 are counted. A second counting circuit CNT2 and a second comparing circuit CMP which generates an output signal ALARM when the output of the second counting circuit CNT2 exceeds a predetermined value m.
An open-phase detection / determination circuit comprising: 2 and determining that there is an abnormality when the output of the second comparison circuit occurs.
路が第１のキャリー付き計数回路として実現され、上記
第２の計数回路と上記第２の比較回路が第２のキャリー
付き計数回路として実現されていることを特徴とする請
求項１記載の欠相検出・判定回路。2. The first counting circuit and the first comparing circuit are realized as a first counting circuit with carry, and the second counting circuit and the second comparing circuit are second counting with carry. The open-phase detection / determination circuit according to claim 1, which is realized as a circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28023694A JP3430452B2 (en) | 1994-11-15 | 1994-11-15 | Open phase detection / judgment circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28023694A JP3430452B2 (en) | 1994-11-15 | 1994-11-15 | Open phase detection / judgment circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08149877A JPH08149877A (en) | 1996-06-07 |
| JP3430452B2 true JP3430452B2 (en) | 2003-07-28 |
Family
ID=17622203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28023694A Expired - Fee Related JP3430452B2 (en) | 1994-11-15 | 1994-11-15 | Open phase detection / judgment circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3430452B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112009004758T5 (en) | 2009-05-08 | 2012-12-20 | Mitsubishi Electric Corporation | Motor-control device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2541809B2 (en) * | 1987-02-02 | 1996-10-09 | 本田技研工業株式会社 | Encoder open phase detector |
| JPH0378489A (en) * | 1989-08-18 | 1991-04-03 | Japan Servo Co Ltd | Detector for abnormal rotation for brushless motor |
| JPH05111285A (en) * | 1991-10-15 | 1993-04-30 | Matsushita Electric Ind Co Ltd | Error detector and detecting method for commutation signal of three-phase brushless motor |
-
1994
- 1994-11-15 JP JP28023694A patent/JP3430452B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08149877A (en) | 1996-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0313046B1 (en) | Motor control apparatus | |
| EP0316077B1 (en) | Brushless motors | |
| US4136308A (en) | Stepping motor control | |
| JP3325997B2 (en) | Motor control device and control method | |
| US7122985B2 (en) | Sensorless brushless motor | |
| US7518332B2 (en) | Brushless synchronous motor and driving control apparatus therefor | |
| US4476421A (en) | Stepper motor exciting circuit | |
| USRE31229E (en) | Stepping motor control | |
| JP5358367B2 (en) | Encoder system | |
| JP3430452B2 (en) | Open phase detection / judgment circuit | |
| US5434492A (en) | System for controlling a one role synchronous motor in accordance with a measured back EMF | |
| JPH0799796A (en) | Driving device for stepping motor | |
| JP4245208B2 (en) | Brushless motor | |
| JPH0720392B2 (en) | Brushless motor drive circuit | |
| JPH0688704A (en) | Magnetic rotary encoder | |
| US6600279B2 (en) | Circuit for the sensorless commutation of a DC motor | |
| KR100283513B1 (en) | FG generation circuit, Bieldi motor and Bieldi motor driving circuit having same | |
| JPH09166610A (en) | Detection apparatus for rotation abnormality of motor | |
| JPH0557837B2 (en) | ||
| KR0177991B1 (en) | A commutating triggering circuit of sensorless bldc motor | |
| KR930000150Y1 (en) | Brushless dc motor control circuit | |
| KR100926902B1 (en) | Encoder error detection device | |
| JPS60226792A (en) | Position detector of commutatorless dc motor | |
| JP4224738B2 (en) | Brushless motor control device | |
| JP2903736B2 (en) | Disconnection detection circuit of pulse generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |