JP3422928B2 - チャージポンプ式駆動回路 - Google Patents
チャージポンプ式駆動回路Info
- Publication number
- JP3422928B2 JP3422928B2 JP13680298A JP13680298A JP3422928B2 JP 3422928 B2 JP3422928 B2 JP 3422928B2 JP 13680298 A JP13680298 A JP 13680298A JP 13680298 A JP13680298 A JP 13680298A JP 3422928 B2 JP3422928 B2 JP 3422928B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- output
- charge pump
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、チャージポンプ式
駆動回路に関するものであり、特に、負荷の上側にスイ
ッチング素子を有する、いわゆるハイサイドスイッチの
駆動部分に用いられる、チャージポンプ式駆動回路に関
するものである。
駆動回路に関するものであり、特に、負荷の上側にスイ
ッチング素子を有する、いわゆるハイサイドスイッチの
駆動部分に用いられる、チャージポンプ式駆動回路に関
するものである。
【０００２】
【従来の技術】図５は従来のチャージポンプ式駆動回路
を示す図である。図６（ａ）は図５に示すチャージポン
プ式駆動回路の各所の電圧波形を示す図であり、図６
（ｂ）は入力制御信号Ａの波形を示す図であり、図６
（ｃ）は入力パルス信号Ｂの波形を示す図である。
を示す図である。図６（ａ）は図５に示すチャージポン
プ式駆動回路の各所の電圧波形を示す図であり、図６
（ｂ）は入力制御信号Ａの波形を示す図であり、図６
（ｃ）は入力パルス信号Ｂの波形を示す図である。
【０００３】図５からわかるように、このチャージポン
プ式駆動回路は、チャージポンプ回路ＣＰＣ’とスイッ
チ回路ＳＷ’とを備えて構成されている。チャージポン
プ回路ＣＰＣ’は、直列的に接続されたダイオードＤ１
〜Ｄ４と、同様に直列的に接続されたインバータＸ１２
〜Ｘ３と、これらダイオードＤ１〜Ｄ４とインバータＸ
１〜Ｘ３との間に並列的に接続されたコンデンサＣ１〜
Ｃ３と、を備えて構成されている。また、スイッチ回路
ＳＷ’は、チャージポンプ回路ＣＰＣ’の前段側でカレ
ントミラー回路を構成するバイポーラトランジスタＱ
１、Ｑ２と、バイポーラトランジスタＱ１に直列的に接
続された抵抗Ｒ１及びＭＯＳトランジスタＭ１と、チャ
ージポンプ回路の後段側に接続されたＭＯＳトランジス
タＭ２とを、備えて構成されている。
プ式駆動回路は、チャージポンプ回路ＣＰＣ’とスイッ
チ回路ＳＷ’とを備えて構成されている。チャージポン
プ回路ＣＰＣ’は、直列的に接続されたダイオードＤ１
〜Ｄ４と、同様に直列的に接続されたインバータＸ１２
〜Ｘ３と、これらダイオードＤ１〜Ｄ４とインバータＸ
１〜Ｘ３との間に並列的に接続されたコンデンサＣ１〜
Ｃ３と、を備えて構成されている。また、スイッチ回路
ＳＷ’は、チャージポンプ回路ＣＰＣ’の前段側でカレ
ントミラー回路を構成するバイポーラトランジスタＱ
１、Ｑ２と、バイポーラトランジスタＱ１に直列的に接
続された抵抗Ｒ１及びＭＯＳトランジスタＭ１と、チャ
ージポンプ回路の後段側に接続されたＭＯＳトランジス
タＭ２とを、備えて構成されている。
【０００４】ＭＯＳトランジスタＭ１の制御端子には図
６（ｂ）に示す入力制御信号Ａが加えられ、インバータ
Ｘ１には図６（ｃ）に示す入力パルス信号Ｂが加えられ
る。この入力制御信号Ａがローレベルからハイレベルに
なると、ＭＯＳトランジスタＭ１がオン状態となり、バ
イポーラトランジスタＱ１、Ｑ２がオン状態となる。こ
のため、チャージポンプ用のコンデンサＣ１に充電が始
められる。このコンデンサＣ１は、インバータＸ１の出
力がローレベルの時に、バイポーラトランジスタＱ２と
ダイオードＤ１とを介してパワー電源ＶＤＨから充電さ
れ、約ＶＤＨ−ＶＦの電荷が蓄えられる。
６（ｂ）に示す入力制御信号Ａが加えられ、インバータ
Ｘ１には図６（ｃ）に示す入力パルス信号Ｂが加えられ
る。この入力制御信号Ａがローレベルからハイレベルに
なると、ＭＯＳトランジスタＭ１がオン状態となり、バ
イポーラトランジスタＱ１、Ｑ２がオン状態となる。こ
のため、チャージポンプ用のコンデンサＣ１に充電が始
められる。このコンデンサＣ１は、インバータＸ１の出
力がローレベルの時に、バイポーラトランジスタＱ２と
ダイオードＤ１とを介してパワー電源ＶＤＨから充電さ
れ、約ＶＤＨ−ＶＦの電荷が蓄えられる。
【０００５】次に、インバータＸ１の出力がローレベル
からハイレベルに変わった時に、コンデンサＣ１に蓄え
られた電荷のうち、ＶＤＬ−ＶＦがコンデンサＣ２に移
動する。このため、コンデンサＣ２には、約ＶＤＨ＋Ｖ
ＤＬ−ＶＦの電荷が蓄えられる。同様なことを繰り返す
ことにより、コンデンサＣ３には、約ＶＤＨ＋２ＶＤＬ
−２ＶＦの電荷が蓄えられる。このような動作は入力パ
ルス信号Ｂと同期して連続的になされている。このた
め、インバータＸ３の出力をノードｍ１とし、ダイオー
ドＤ３とダイオードＤ４との間をノードｍ２とすると、
これらノードｍ１、ｍ２の電圧波形は、図６（ａ）に示
すようになる。この図６（ａ）からわかるように、この
チャージポンプ回路ＣＰＣ’により、パワー電源ＶＤＨ
よりも高い電圧が生成される。
からハイレベルに変わった時に、コンデンサＣ１に蓄え
られた電荷のうち、ＶＤＬ−ＶＦがコンデンサＣ２に移
動する。このため、コンデンサＣ２には、約ＶＤＨ＋Ｖ
ＤＬ−ＶＦの電荷が蓄えられる。同様なことを繰り返す
ことにより、コンデンサＣ３には、約ＶＤＨ＋２ＶＤＬ
−２ＶＦの電荷が蓄えられる。このような動作は入力パ
ルス信号Ｂと同期して連続的になされている。このた
め、インバータＸ３の出力をノードｍ１とし、ダイオー
ドＤ３とダイオードＤ４との間をノードｍ２とすると、
これらノードｍ１、ｍ２の電圧波形は、図６（ａ）に示
すようになる。この図６（ａ）からわかるように、この
チャージポンプ回路ＣＰＣ’により、パワー電源ＶＤＨ
よりも高い電圧が生成される。
【０００６】
【発明が解決しようとする課題】上述したところからわ
かるように、従来のチャージポンプ式駆動回路は、グラ
ンド電位に対して電荷を蓄積し、ハイサイドスイッチの
駆動電源を確保するようにしている。しかし、パワー電
源ＶＤＨや出力段に使用するスイッチング素子であるＭ
ＯＳトランジスタＭＯＵＴ（ＭＯＳＦＥＴ、ＩＧＢＴ等
を含む電圧駆動型素子）の耐圧以上の電圧が、チャージ
ポンプ回路を含む駆動回路に印加されてしまうため、コ
ンデンサＣ１〜Ｃ３の素子耐圧は、パワー電源ＶＤＨ又
は出力段素子耐圧以上のものを使用しなければならない
という問題が生じる。
かるように、従来のチャージポンプ式駆動回路は、グラ
ンド電位に対して電荷を蓄積し、ハイサイドスイッチの
駆動電源を確保するようにしている。しかし、パワー電
源ＶＤＨや出力段に使用するスイッチング素子であるＭ
ＯＳトランジスタＭＯＵＴ（ＭＯＳＦＥＴ、ＩＧＢＴ等
を含む電圧駆動型素子）の耐圧以上の電圧が、チャージ
ポンプ回路を含む駆動回路に印加されてしまうため、コ
ンデンサＣ１〜Ｃ３の素子耐圧は、パワー電源ＶＤＨ又
は出力段素子耐圧以上のものを使用しなければならない
という問題が生じる。
【０００７】すなわち、コンデンサＣ１〜Ｃ３には、パ
ワー電源ＶＤＨより高い電圧が印加されていることか
ら、チャージポンプ用のコンデンサＣ１〜Ｃ３には、ス
イッチ用の素子であるバイポーラトランジスタＱ１、Ｑ
２等よりも高い耐圧が必要とされる。一般にＩＣプロセ
スにおいては、コンデンサは酸化膜等の絶縁体を使用し
て形成されており、コンデンサの耐圧は、酸化膜厚で決
定されるものである。したがって、このコンデンサに耐
圧を求めるには、この酸化膜を厚くする必要があるが、
酸化膜を厚くすると単位面積当たりの容量が減少し、チ
ップサイズが大きくなるという不利益がある。また、部
品を使用してコンデンサを構成する場合にも、耐圧が高
いコンデンサを選択しなければならないという問題が生
じる。
ワー電源ＶＤＨより高い電圧が印加されていることか
ら、チャージポンプ用のコンデンサＣ１〜Ｃ３には、ス
イッチ用の素子であるバイポーラトランジスタＱ１、Ｑ
２等よりも高い耐圧が必要とされる。一般にＩＣプロセ
スにおいては、コンデンサは酸化膜等の絶縁体を使用し
て形成されており、コンデンサの耐圧は、酸化膜厚で決
定されるものである。したがって、このコンデンサに耐
圧を求めるには、この酸化膜を厚くする必要があるが、
酸化膜を厚くすると単位面積当たりの容量が減少し、チ
ップサイズが大きくなるという不利益がある。また、部
品を使用してコンデンサを構成する場合にも、耐圧が高
いコンデンサを選択しなければならないという問題が生
じる。
【０００８】そこで本発明は、前記課題に鑑みてなされ
たものであり、チャージポンプを構成するコンデンサに
パワー電源より高い電圧が印加されないようにした、チ
ャージポンプ式駆動回路を提供することを目的とする。
すなわち、チャージポンプを構成するコンデンサの耐圧
をパワー電源に依存しないようにしたチャージポンプ式
駆動回路を提供することを目的とする。
たものであり、チャージポンプを構成するコンデンサに
パワー電源より高い電圧が印加されないようにした、チ
ャージポンプ式駆動回路を提供することを目的とする。
すなわち、チャージポンプを構成するコンデンサの耐圧
をパワー電源に依存しないようにしたチャージポンプ式
駆動回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係るチャージポンプ式駆動回路は、第１の
電源電圧と、この第１の電源電圧より高い第２の電源電
圧とを発生する、パワー電源と、前記パワー電源の第２
の電源電圧に直列的に接続された複数のダイオードと、
直列的に接続された複数のインバータであって、最初の
段のインバータに入力パルス信号が入力されるととも
に、それぞれのインバータのパルス出力が、前記第２の
電源電圧と、この第２の電源電圧から一定電圧降下させ
た第３の電源電圧との間で、振幅する、複数のインバー
タと、前記複数のダイオードの間における各ノードと、
前記複数のインバータの間における各ノードとを、それ
ぞれ並列的に接続する複数のコンデンサと、を備え、前
記複数のダイオードにおける最後の段のダイオードの出
力は、出力用トランジスタの制御端子へ接続されるとと
もに、前記最後の段のダイオードの出力と、前記出力用
トランジスタの制御端子との間に、前記出力用トランジ
スタがオフ状態の場合にのみ、前記最後の段のダイオー
ドと前記出力用トランジスタとを切り離すための、後段
側スイッチ回路を設けた、ことを特徴とする。
め、本発明に係るチャージポンプ式駆動回路は、第１の
電源電圧と、この第１の電源電圧より高い第２の電源電
圧とを発生する、パワー電源と、前記パワー電源の第２
の電源電圧に直列的に接続された複数のダイオードと、
直列的に接続された複数のインバータであって、最初の
段のインバータに入力パルス信号が入力されるととも
に、それぞれのインバータのパルス出力が、前記第２の
電源電圧と、この第２の電源電圧から一定電圧降下させ
た第３の電源電圧との間で、振幅する、複数のインバー
タと、前記複数のダイオードの間における各ノードと、
前記複数のインバータの間における各ノードとを、それ
ぞれ並列的に接続する複数のコンデンサと、を備え、前
記複数のダイオードにおける最後の段のダイオードの出
力は、出力用トランジスタの制御端子へ接続されるとと
もに、前記最後の段のダイオードの出力と、前記出力用
トランジスタの制御端子との間に、前記出力用トランジ
スタがオフ状態の場合にのみ、前記最後の段のダイオー
ドと前記出力用トランジスタとを切り離すための、後段
側スイッチ回路を設けた、ことを特徴とする。
【００１０】
【発明の実施の形態】〔第１実施形態〕本発明の第１実
施形態は、チャージポンプ式駆動回路において、チャー
ジポンプ回路を電源基準の負電源にて駆動させることに
より、チャージポンプ回路に使用するコンデンサの両端
にかかる電圧を小さくしたものである。さらに、チャー
ジポンプ回路と出力用トランジスタとの間にスイッチ回
路を挿入することにより、チャージポンプ回路と出力用
トランジスタとを分離して、この出力用トランジスタが
オン状態、オフ状態に関わらずコンデンサの両端にかか
る電圧をパワー電源に依存しないようにしたものであ
る。以下、図面に基づいて、より詳しく説明する。
施形態は、チャージポンプ式駆動回路において、チャー
ジポンプ回路を電源基準の負電源にて駆動させることに
より、チャージポンプ回路に使用するコンデンサの両端
にかかる電圧を小さくしたものである。さらに、チャー
ジポンプ回路と出力用トランジスタとの間にスイッチ回
路を挿入することにより、チャージポンプ回路と出力用
トランジスタとを分離して、この出力用トランジスタが
オン状態、オフ状態に関わらずコンデンサの両端にかか
る電圧をパワー電源に依存しないようにしたものであ
る。以下、図面に基づいて、より詳しく説明する。
【００１１】図１は、本発明の第１実施形態に係るチャ
ージポンプ式駆動回路を示す図である。図２（ａ）は、
この図１に示すチャージポンプ式駆動回路の各所におけ
る電圧波形を示す図であり、図２（ｂ）は入力制御信号
Ａの波形を示す図であり、図２（ｃ）は入力パルス信号
Ｂの波形を示す図である。
ージポンプ式駆動回路を示す図である。図２（ａ）は、
この図１に示すチャージポンプ式駆動回路の各所におけ
る電圧波形を示す図であり、図２（ｂ）は入力制御信号
Ａの波形を示す図であり、図２（ｃ）は入力パルス信号
Ｂの波形を示す図である。
【００１２】図１左側からわかるように、グランド端子
ＧＮＤとノードｎ１との間には、パワー電源ＶＤＨが接
続されている。図１右側からわかるように、このノード
ｎ１とグランドＧＮＤとの間には、出力素子であるｎ型
のＭＯＳトランジスタＭＯＵＴと抵抗ＲＬとが、直列的
に接続されている。この出力用のＭＯＳトランジスタＭ
ＯＵＴとノードｎ１との間には、ノードｎ２が設けられ
ている。このノードｎ２とＭＯＳトランジスタＭＯＵＴ
の制御端子の間には、制限抵抗Ｒ２とダイオードＤ１〜
Ｄ４とｎ型のＭＯＳトランジスタＭ３とが直列的に接続
されており、これらの間がそれぞれノードｎ３〜ｎ７を
形成している。ＭＯＳトランジスタＭ３の制御端子とノ
ードｎ６との間には抵抗Ｒ３が接続されている。グラン
ドＧＮＤと抵抗ＲＬとの間にはノードｎ８が形成されて
おり、このノードｎ８とノードｎ７の間には、ｎｐｎ型
のバイポーラトランジスタＱ３とｎ型のＭＯＳトランジ
スタＭ２とが、直列的に接続されている。バイポーラト
ランジスタＱ３の制御端子はその出力端子に接続されて
おり、いわゆるダイオード接続を構成している。バイポ
ーラトランジスタＱ３とＭＯＳトランジスタＭ２との間
のノードｎ９と、ＭＯＳトランジスタＭ３と抵抗Ｒ３と
の間のノードｎ１０とは、互いに共通に接続されてい
る。ＭＯＳトランジスタＭ２の制御端子には、インバー
タＸ４を介して入力制御信号Ａが入力されている。上述
した、ＭＯＳトランジスタＭ２、Ｍ３と、インバータＸ
４と、抵抗Ｒ３と、バイポーラトランジスタＱ３とで、
本実施形態におけるスイッチ回路ＳＷ１を構成してい
る。
ＧＮＤとノードｎ１との間には、パワー電源ＶＤＨが接
続されている。図１右側からわかるように、このノード
ｎ１とグランドＧＮＤとの間には、出力素子であるｎ型
のＭＯＳトランジスタＭＯＵＴと抵抗ＲＬとが、直列的
に接続されている。この出力用のＭＯＳトランジスタＭ
ＯＵＴとノードｎ１との間には、ノードｎ２が設けられ
ている。このノードｎ２とＭＯＳトランジスタＭＯＵＴ
の制御端子の間には、制限抵抗Ｒ２とダイオードＤ１〜
Ｄ４とｎ型のＭＯＳトランジスタＭ３とが直列的に接続
されており、これらの間がそれぞれノードｎ３〜ｎ７を
形成している。ＭＯＳトランジスタＭ３の制御端子とノ
ードｎ６との間には抵抗Ｒ３が接続されている。グラン
ドＧＮＤと抵抗ＲＬとの間にはノードｎ８が形成されて
おり、このノードｎ８とノードｎ７の間には、ｎｐｎ型
のバイポーラトランジスタＱ３とｎ型のＭＯＳトランジ
スタＭ２とが、直列的に接続されている。バイポーラト
ランジスタＱ３の制御端子はその出力端子に接続されて
おり、いわゆるダイオード接続を構成している。バイポ
ーラトランジスタＱ３とＭＯＳトランジスタＭ２との間
のノードｎ９と、ＭＯＳトランジスタＭ３と抵抗Ｒ３と
の間のノードｎ１０とは、互いに共通に接続されてい
る。ＭＯＳトランジスタＭ２の制御端子には、インバー
タＸ４を介して入力制御信号Ａが入力されている。上述
した、ＭＯＳトランジスタＭ２、Ｍ３と、インバータＸ
４と、抵抗Ｒ３と、バイポーラトランジスタＱ３とで、
本実施形態におけるスイッチ回路ＳＷ１を構成してい
る。
【００１３】ノードｎ１の図中下側には、ノードｎ１１
によりループを閉じて形成された、閉ループＬＰが設け
られている。このノードｎ１１の図中下側における閉ル
ープＬＰ中には、負電源ＶＤＬが設けられている。この
負電源ＶＤＬはパワー電源ＶＤＨの電圧を基準とする負
電源である。閉ループＬＰにより、インバータＸ１、Ｘ
２、Ｘ３から構成されるロジック回路に、電圧ＶＤＨと
電圧ＶＤＨ−ＶＤＬとが供給される。ロジック回路の入
力側に位置する最初の段のインバータＸ１には、入力パ
ルス信号Ｂが入力される。インバータＸ１、Ｘ２、Ｘ３
のそれぞれの間には、ノードｎ１２、ｎ１３が形成され
ている。また、インバータＸ３の出力は、ノード１４に
接続されている。ノードｎ１２とノードｎ３との間に
は、コンデンサＣ１が接続されている。ノードｎ１３と
ノードｎ４との間には、コンデンサＣ２が接続されてい
る。インバータＸ３の出力（ノードｎ１４）とノードｎ
５との間には、コンデンサＣ３が接続されている。すな
わち、ダイオードＤ１〜Ｄ４と、インバータＸ１〜Ｘ３
との、それぞれの間に、コンデンサＣ１〜Ｃ３が並列的
に接続されている。これらダイオードＤ１〜Ｄ４と、イ
ンバータＸ１〜Ｘ３と、コンデンサＣ１〜Ｃ３とで、本
実施形態におけるチャージポンプ回路ＣＰＣが構成され
ている。
によりループを閉じて形成された、閉ループＬＰが設け
られている。このノードｎ１１の図中下側における閉ル
ープＬＰ中には、負電源ＶＤＬが設けられている。この
負電源ＶＤＬはパワー電源ＶＤＨの電圧を基準とする負
電源である。閉ループＬＰにより、インバータＸ１、Ｘ
２、Ｘ３から構成されるロジック回路に、電圧ＶＤＨと
電圧ＶＤＨ−ＶＤＬとが供給される。ロジック回路の入
力側に位置する最初の段のインバータＸ１には、入力パ
ルス信号Ｂが入力される。インバータＸ１、Ｘ２、Ｘ３
のそれぞれの間には、ノードｎ１２、ｎ１３が形成され
ている。また、インバータＸ３の出力は、ノード１４に
接続されている。ノードｎ１２とノードｎ３との間に
は、コンデンサＣ１が接続されている。ノードｎ１３と
ノードｎ４との間には、コンデンサＣ２が接続されてい
る。インバータＸ３の出力（ノードｎ１４）とノードｎ
５との間には、コンデンサＣ３が接続されている。すな
わち、ダイオードＤ１〜Ｄ４と、インバータＸ１〜Ｘ３
との、それぞれの間に、コンデンサＣ１〜Ｃ３が並列的
に接続されている。これらダイオードＤ１〜Ｄ４と、イ
ンバータＸ１〜Ｘ３と、コンデンサＣ１〜Ｃ３とで、本
実施形態におけるチャージポンプ回路ＣＰＣが構成され
ている。
【００１４】次にこのチャージポンプ式駆動回路の動作
を説明する。
を説明する。
【００１５】図１からわかるように、インバータＸ１に
は、図２（ｃ）に示す入力パルス信号Ｂが入力される。
この入力パルス信号Ｂは、電圧ＶＤＨ（ハイレベル）と
電圧ＶＤＨ−ＶＤＬ（ローレベル）との間を振幅動作す
る。図２（ａ）からわかるように、インバータＸ１〜Ｘ
３の出力も、ＶＤＨとＶＤＨ−ＶＤＬの間を振幅動作す
る。この振幅動作は、インバータＸ１〜Ｘ３が直列的に
接続されていることから、これらインバータＸ１〜Ｘ３
の隣接する出力において、互いに交互に反転している関
係にある。
は、図２（ｃ）に示す入力パルス信号Ｂが入力される。
この入力パルス信号Ｂは、電圧ＶＤＨ（ハイレベル）と
電圧ＶＤＨ−ＶＤＬ（ローレベル）との間を振幅動作す
る。図２（ａ）からわかるように、インバータＸ１〜Ｘ
３の出力も、ＶＤＨとＶＤＨ−ＶＤＬの間を振幅動作す
る。この振幅動作は、インバータＸ１〜Ｘ３が直列的に
接続されていることから、これらインバータＸ１〜Ｘ３
の隣接する出力において、互いに交互に反転している関
係にある。
【００１６】コンデンサＣ１に着目すると、インバータ
Ｘ１の出力がＶＤＨ−ＶＤＬの時、つまり、インバータ
Ｘ１の出力がローレベルの時に、制限抵抗Ｒ２とダイオ
ードＤ１を経由して、ＶＤＬ−ＶＦの電荷が蓄えられ
る。インバータＸ１の出力がＶＤＨに変化した時、つま
り、インバータＸ１の出力がハイレベルに変化した時
に、このコンデンサＣ１に蓄えられた電荷は、コンデン
サＣ２へ充電される。次に、インバータＸ２の出力がＶ
ＤＨ−ＶＤＬに変化した時、つまり、インバータＸ２の
出力がローレベルに変化した時には、このコンデンサＣ
２には、コンデンサＣ１から移動した電荷と合わせて２
ＶＤＬ−２ＶＦの電荷が蓄えられる。これと同様に、イ
ンバータＸ２の出力がＶＤＨに変化した時、つまり、イ
ンバータＸ２の出力がハイレベルに変化した時に、この
コンデンサＣ２に蓄えられた電荷は、コンデンサＣ３へ
充電される。次に、インバータＸ３の出力がＶＤＨ−Ｖ
ＤＬに変化した時、つまり、インバータＸ３の出力がロ
ーレベルに変化した時には、このコンデンサＣ３には、
コンデンサＣ２から移動した電荷と合わせて３ＶＤＬ−
３ＶＦの電荷が蓄えられる。以上のような動作は連続的
になされており、ノードｎ３、ｎ４、ｎ５、ｎ１２、ｎ
１４における電圧は、図２（ａ）に示すように変化す
る。
Ｘ１の出力がＶＤＨ−ＶＤＬの時、つまり、インバータ
Ｘ１の出力がローレベルの時に、制限抵抗Ｒ２とダイオ
ードＤ１を経由して、ＶＤＬ−ＶＦの電荷が蓄えられ
る。インバータＸ１の出力がＶＤＨに変化した時、つま
り、インバータＸ１の出力がハイレベルに変化した時
に、このコンデンサＣ１に蓄えられた電荷は、コンデン
サＣ２へ充電される。次に、インバータＸ２の出力がＶ
ＤＨ−ＶＤＬに変化した時、つまり、インバータＸ２の
出力がローレベルに変化した時には、このコンデンサＣ
２には、コンデンサＣ１から移動した電荷と合わせて２
ＶＤＬ−２ＶＦの電荷が蓄えられる。これと同様に、イ
ンバータＸ２の出力がＶＤＨに変化した時、つまり、イ
ンバータＸ２の出力がハイレベルに変化した時に、この
コンデンサＣ２に蓄えられた電荷は、コンデンサＣ３へ
充電される。次に、インバータＸ３の出力がＶＤＨ−Ｖ
ＤＬに変化した時、つまり、インバータＸ３の出力がロ
ーレベルに変化した時には、このコンデンサＣ３には、
コンデンサＣ２から移動した電荷と合わせて３ＶＤＬ−
３ＶＦの電荷が蓄えられる。以上のような動作は連続的
になされており、ノードｎ３、ｎ４、ｎ５、ｎ１２、ｎ
１４における電圧は、図２（ａ）に示すように変化す
る。
【００１７】このようなチャージポンプ回路ＣＰＣが駆
動するか否かは、入力制御信号Ａによりコントロールさ
れている。すなわち、図２（ｂ）に示すように、入力制
御信号Ａがハイレベルになることにより、このチャージ
ポンプ式駆動回路が動作する。図１からわかるように、
入力制御信号Ａは、インバータＸ４を介して、ＭＯＳト
ランジスタＭ２の制御端子に入力される。つまり、入力
制御信号Ａがローレベルからハイレベルに変化すること
により、ＭＯＳトランジスタＭ２がオン状態からオフ状
態となる。このＭＯＳトランジスタＭ２がオフ状態とな
ると、ダイオードＤ４から抵抗Ｒ３によりダイオード接
続をしているＭＯＳトランジスタＭ３がオン状態とな
り、この結果、ダイオードＤ４の出力がＭＯＳトランジ
スタＭＯＵＴの制御端子に入力される。このときのノー
ドｎ７の電圧は図２（ａ）に示すように、パワー電源Ｖ
ＤＨの電圧よりも高い電圧になっている。つまり、ＶＤ
Ｈ＋３（ＶＤＬ−ＶＦ）からダイオードＤ４の順抵抗Ｖ
ＦとＭＯＳトランジスタＭ３のオン抵抗分だけ、降下し
た電圧になっている。この電圧によりＭＯＳトランジス
タＭＯＵＴはオン状態となり、抵抗ＲＬから出力電圧Ｖ
ｏｕｔが出力される。図２（ｂ）からわかるように、入
力制御信号Ａがハイレベルからローレベルになると、Ｍ
ＯＳトランジスタＭ２がオフ状態からオン状態となり、
ダイオード接続されているバイポーラトランジスタＱ３
もオン状態となる。このため、ノードｎ７はグランドレ
ベルになる。このため、ＭＯＳトランジスタＭＯＵＴは
オフ状態となる。またこれと同時に、ノードｎ１０もグ
ランドレベルになるので、ＭＯＳトランジスタＭ３もオ
フ状態となる。すなわち、入力制御信号がローレベルに
なると、ＭＯＳトランジスタＭＯＵＴ、Ｍ３の制御端子
から電圧が引き抜かれて、チャージポンプ回路の出力で
あるダイオードＤ４と、ＭＯＳトランジスタＭＯＵＴが
切り離される。このため、ノードｎ７の電圧がグランド
レベルであるにもかかわらず、ノードｎ６の電圧が約Ｖ
ＤＨ−４ＶＦに維持される。この場合における、ノード
ｎ５の電圧はＶＤＨ−３ＶＦであり、ノードｎ４の電圧
はＶＤＨ−２ＶＦであり、ノードｎ３の電圧はＶＤＨ−
ＶＦである。
動するか否かは、入力制御信号Ａによりコントロールさ
れている。すなわち、図２（ｂ）に示すように、入力制
御信号Ａがハイレベルになることにより、このチャージ
ポンプ式駆動回路が動作する。図１からわかるように、
入力制御信号Ａは、インバータＸ４を介して、ＭＯＳト
ランジスタＭ２の制御端子に入力される。つまり、入力
制御信号Ａがローレベルからハイレベルに変化すること
により、ＭＯＳトランジスタＭ２がオン状態からオフ状
態となる。このＭＯＳトランジスタＭ２がオフ状態とな
ると、ダイオードＤ４から抵抗Ｒ３によりダイオード接
続をしているＭＯＳトランジスタＭ３がオン状態とな
り、この結果、ダイオードＤ４の出力がＭＯＳトランジ
スタＭＯＵＴの制御端子に入力される。このときのノー
ドｎ７の電圧は図２（ａ）に示すように、パワー電源Ｖ
ＤＨの電圧よりも高い電圧になっている。つまり、ＶＤ
Ｈ＋３（ＶＤＬ−ＶＦ）からダイオードＤ４の順抵抗Ｖ
ＦとＭＯＳトランジスタＭ３のオン抵抗分だけ、降下し
た電圧になっている。この電圧によりＭＯＳトランジス
タＭＯＵＴはオン状態となり、抵抗ＲＬから出力電圧Ｖ
ｏｕｔが出力される。図２（ｂ）からわかるように、入
力制御信号Ａがハイレベルからローレベルになると、Ｍ
ＯＳトランジスタＭ２がオフ状態からオン状態となり、
ダイオード接続されているバイポーラトランジスタＱ３
もオン状態となる。このため、ノードｎ７はグランドレ
ベルになる。このため、ＭＯＳトランジスタＭＯＵＴは
オフ状態となる。またこれと同時に、ノードｎ１０もグ
ランドレベルになるので、ＭＯＳトランジスタＭ３もオ
フ状態となる。すなわち、入力制御信号がローレベルに
なると、ＭＯＳトランジスタＭＯＵＴ、Ｍ３の制御端子
から電圧が引き抜かれて、チャージポンプ回路の出力で
あるダイオードＤ４と、ＭＯＳトランジスタＭＯＵＴが
切り離される。このため、ノードｎ７の電圧がグランド
レベルであるにもかかわらず、ノードｎ６の電圧が約Ｖ
ＤＨ−４ＶＦに維持される。この場合における、ノード
ｎ５の電圧はＶＤＨ−３ＶＦであり、ノードｎ４の電圧
はＶＤＨ−２ＶＦであり、ノードｎ３の電圧はＶＤＨ−
ＶＦである。
【００１８】以上のように本実施形態に係るチャージポ
ンプ式駆動回路によれば、チャージポンプ回路をパワー
電源ＶＤＨの電圧を基準として、その負側電圧ＶＤＨ−
ＶＤＬで駆動させることにしたので、チャージポンプ回
路ＣＰＣに使用するコンデンサＣ１〜Ｃ３の両端にかか
る電圧を小さくすることができる。すなわち、図２から
わかるように、インバータＸ１〜Ｘ２の出力パルスを電
圧ＶＤＨから電圧ＶＤＨ−ＶＤＬの幅で振幅させること
としたので、コンデンサＣ１〜Ｃ３にかかる電圧を従来
と比べて小さくすることができる。しかも、これらコン
デンサＣ１〜Ｃ３にかかる電圧は、それぞれ、ＶＤＬ−
ＶＦ、２ＶＤＬ−２ＶＦ、３ＶＤＬ−３ＶＦで表現され
るので、コンデンサＣ１〜Ｃ３に蓄えられる電圧を、パ
ワー電源ＶＤＨに依存しないようにすることができる。
ンプ式駆動回路によれば、チャージポンプ回路をパワー
電源ＶＤＨの電圧を基準として、その負側電圧ＶＤＨ−
ＶＤＬで駆動させることにしたので、チャージポンプ回
路ＣＰＣに使用するコンデンサＣ１〜Ｃ３の両端にかか
る電圧を小さくすることができる。すなわち、図２から
わかるように、インバータＸ１〜Ｘ２の出力パルスを電
圧ＶＤＨから電圧ＶＤＨ−ＶＤＬの幅で振幅させること
としたので、コンデンサＣ１〜Ｃ３にかかる電圧を従来
と比べて小さくすることができる。しかも、これらコン
デンサＣ１〜Ｃ３にかかる電圧は、それぞれ、ＶＤＬ−
ＶＦ、２ＶＤＬ−２ＶＦ、３ＶＤＬ−３ＶＦで表現され
るので、コンデンサＣ１〜Ｃ３に蓄えられる電圧を、パ
ワー電源ＶＤＨに依存しないようにすることができる。
【００１９】さらに、図１からわかるように、ＭＯＳト
ランジスタＭＯＵＴをオフ状態にする際には、このＭＯ
ＳトランジスタＭＯＵＴの制御端子と、チャージポンプ
回路の出力であるダイオードＤ４とを切り離すこととし
たので、ノードｎ６をグランドレベルまで落とさないで
すみ、このため、コンデンサＣ３等にＶＤＨに依存した
高い電圧が印加されるのを防止することができる。すな
わち、ノードｎ１４がＶＤＨになり、ノードｎ５がグラ
ンドレベルになって、コンデンサＣ３等に高い電圧が印
加されてしまうのを防止することができる。
ランジスタＭＯＵＴをオフ状態にする際には、このＭＯ
ＳトランジスタＭＯＵＴの制御端子と、チャージポンプ
回路の出力であるダイオードＤ４とを切り離すこととし
たので、ノードｎ６をグランドレベルまで落とさないで
すみ、このため、コンデンサＣ３等にＶＤＨに依存した
高い電圧が印加されるのを防止することができる。すな
わち、ノードｎ１４がＶＤＨになり、ノードｎ５がグラ
ンドレベルになって、コンデンサＣ３等に高い電圧が印
加されてしまうのを防止することができる。
【００２０】〔第２実施形態〕本発明の第２実施形態
は、前述した第１実施形態のチャージポンプ式駆動回路
において、そのチャージポンプ回路の前段にもスイッチ
回路を設けることにより、チャージポンプ式駆動回路が
オフ状態の場合に流れる定常電流を削減し、消費電力の
低減を図ったものである。以下、図面に基づいて、より
詳しく説明する。図３は、本発明の第２実施形態に係る
チャージポンプ式駆動回路を示す図である。図４（ａ）
は、この図１に示すチャージポンプ式駆動回路の各所に
おける電圧波形を示す図であり、図４（ｂ）は入力制御
信号Ａの波形を示す図であり、図４（ｃ）は入力パルス
信号Ｂの波形を示す図である。
は、前述した第１実施形態のチャージポンプ式駆動回路
において、そのチャージポンプ回路の前段にもスイッチ
回路を設けることにより、チャージポンプ式駆動回路が
オフ状態の場合に流れる定常電流を削減し、消費電力の
低減を図ったものである。以下、図面に基づいて、より
詳しく説明する。図３は、本発明の第２実施形態に係る
チャージポンプ式駆動回路を示す図である。図４（ａ）
は、この図１に示すチャージポンプ式駆動回路の各所に
おける電圧波形を示す図であり、図４（ｂ）は入力制御
信号Ａの波形を示す図であり、図４（ｃ）は入力パルス
信号Ｂの波形を示す図である。
【００２１】図３からわかるように、第２実施形態に係
るチャージポンプ式駆動回路は、第１実施形態と同様に
チャージポンプ回路ＣＰＣの後段にスイッチ回路ＳＷ１
を設けるとともに、チャージポンプ回路ＣＰＣの前段に
もスイッチ回路ＳＷ２を追加して設けることにより、構
成されている。
るチャージポンプ式駆動回路は、第１実施形態と同様に
チャージポンプ回路ＣＰＣの後段にスイッチ回路ＳＷ１
を設けるとともに、チャージポンプ回路ＣＰＣの前段に
もスイッチ回路ＳＷ２を追加して設けることにより、構
成されている。
【００２２】前段側のスイッチ回路ＳＷ２は、パワー電
源ＶＤＨとグランドとの間に直列的に接続された、バイ
ポーラトランジスタＱ１と、抵抗Ｒ１と、ＭＯＳトラン
ジスタＭ１とを備えて、構成されている。バイポーラト
ランジスタＱ１には、制御端子を共通接続する形で、バ
イポーラトランジスタＱ２が接続されている。つまり、
バイポーラトランジスタＱ１、Ｑ２はカレントミラー回
路を構成している。バイポーラトランジスタＱ２の出力
端子は、チャージポンプ回路のダイオードＤ１へ接続さ
れている。ＭＯＳトランジスタＭ１の制御端子には入力
制御信号Ａが入力されている。また、この入力制御信号
Ａは、後段側のスイッチ回路ＳＷ１のインバータＸ４に
も入力されている。これらの点を除いては、第２実施形
態に係るチャージポンプ式駆動回路の構成は、第１実施
形態のものと同様である。
源ＶＤＨとグランドとの間に直列的に接続された、バイ
ポーラトランジスタＱ１と、抵抗Ｒ１と、ＭＯＳトラン
ジスタＭ１とを備えて、構成されている。バイポーラト
ランジスタＱ１には、制御端子を共通接続する形で、バ
イポーラトランジスタＱ２が接続されている。つまり、
バイポーラトランジスタＱ１、Ｑ２はカレントミラー回
路を構成している。バイポーラトランジスタＱ２の出力
端子は、チャージポンプ回路のダイオードＤ１へ接続さ
れている。ＭＯＳトランジスタＭ１の制御端子には入力
制御信号Ａが入力されている。また、この入力制御信号
Ａは、後段側のスイッチ回路ＳＷ１のインバータＸ４に
も入力されている。これらの点を除いては、第２実施形
態に係るチャージポンプ式駆動回路の構成は、第１実施
形態のものと同様である。
【００２３】次に、この第２実施形態に係るチャージポ
ンプ式駆動回路の動作を説明するが、図４からわかるよ
うに、この第２実施形態に係るチャージポンプ式駆動回
路の動作は、第１実施形態に係るチャージポンプ式駆動
回路の動作と、同様のものである。
ンプ式駆動回路の動作を説明するが、図４からわかるよ
うに、この第２実施形態に係るチャージポンプ式駆動回
路の動作は、第１実施形態に係るチャージポンプ式駆動
回路の動作と、同様のものである。
【００２４】以上のように、本実施形態に係るチャージ
ポンプ式駆動回路によれば、チャージポンプ回路の前段
側にもスイッチ回路ＳＷ２を設けたので、このチャージ
ポンプ式駆動回路のオフ状態に定常電流が流れるのを防
止でき、消費電力の抑制を図ることができる。より詳し
く説明すると、図１からわかるように、第１実施形態に
おいては、チャージポンプ式駆動回路がオフ状態の場
合、ＭＯＳトランジスタＭ２がオン状態となる。このた
め、チャージポンプ回路ＣＰＣの出力であるダイオード
Ｄ４から抵抗Ｒ３、ＭＯＳトランジスタＭ２を経由し
て、グランドへ定常電流が流れてしまう。これに対し
て、図３からわかるように、第２実施形態においても、
チャージポンプ式駆動回路がオフ状態の場合、ＭＯＳト
ランジスタＭ２がオン状態となる。さらに、ＭＯＳトラ
ンジスタＭ１がオフ状態となることから、カレントミラ
ーを構成するバイポーラトランジスタＱ２もオフ状態と
なる。つまり、チャージポンプ回路ＣＰＣの前段のスイ
ッチ回路ＳＷ２がオフ状態となる。このため、チャージ
ポンプ回路ＣＰＣへのパワー電源ＶＤＨからの電圧供給
が切り離され、ダイオードＤ４から抵抗Ｒ３、ＭＯＳト
ランジスタＭ２を経由して、グランドへ定常電流が流れ
てしまうのを防止することができる。したがって、この
チャージポンプ式駆動回路がオフ状態の場合における消
費電力を低減することができる。
ポンプ式駆動回路によれば、チャージポンプ回路の前段
側にもスイッチ回路ＳＷ２を設けたので、このチャージ
ポンプ式駆動回路のオフ状態に定常電流が流れるのを防
止でき、消費電力の抑制を図ることができる。より詳し
く説明すると、図１からわかるように、第１実施形態に
おいては、チャージポンプ式駆動回路がオフ状態の場
合、ＭＯＳトランジスタＭ２がオン状態となる。このた
め、チャージポンプ回路ＣＰＣの出力であるダイオード
Ｄ４から抵抗Ｒ３、ＭＯＳトランジスタＭ２を経由し
て、グランドへ定常電流が流れてしまう。これに対し
て、図３からわかるように、第２実施形態においても、
チャージポンプ式駆動回路がオフ状態の場合、ＭＯＳト
ランジスタＭ２がオン状態となる。さらに、ＭＯＳトラ
ンジスタＭ１がオフ状態となることから、カレントミラ
ーを構成するバイポーラトランジスタＱ２もオフ状態と
なる。つまり、チャージポンプ回路ＣＰＣの前段のスイ
ッチ回路ＳＷ２がオフ状態となる。このため、チャージ
ポンプ回路ＣＰＣへのパワー電源ＶＤＨからの電圧供給
が切り離され、ダイオードＤ４から抵抗Ｒ３、ＭＯＳト
ランジスタＭ２を経由して、グランドへ定常電流が流れ
てしまうのを防止することができる。したがって、この
チャージポンプ式駆動回路がオフ状態の場合における消
費電力を低減することができる。
【００２５】なお、本発明は上記実施形態に限定されず
種々の変形が可能である。例えば、図１及び図３からわ
かるように、保護機能により、ＭＯＳトランジスタＭＯ
ＵＴの制御端子の電圧をリニアに絞っていくこともでき
る。この場合、ＭＯＳトランジスタＭＯＵＴの制御端子
の電圧を絞っていくと、ＭＯＳトランジスタＭ３の制御
端子の電圧も同時に絞って行くことができる。つまり、
ノードｎ９における電圧をオペアンプ等を用いてリニア
にコントロールする場合にも、本発明を適用することが
できる。
種々の変形が可能である。例えば、図１及び図３からわ
かるように、保護機能により、ＭＯＳトランジスタＭＯ
ＵＴの制御端子の電圧をリニアに絞っていくこともでき
る。この場合、ＭＯＳトランジスタＭＯＵＴの制御端子
の電圧を絞っていくと、ＭＯＳトランジスタＭ３の制御
端子の電圧も同時に絞って行くことができる。つまり、
ノードｎ９における電圧をオペアンプ等を用いてリニア
にコントロールする場合にも、本発明を適用することが
できる。
【００２６】また、図２及び図４からわかるように、上
述した実施形態においては、入力パルス信号Ｂを入力制
御信号Ａのハイレベル／ローレベルの状態にかかわら
ず、連続的に供給するようにしたが、この入力パルス信
号Ｂを入力制御信号Ａの状態と連動されることもでき
る。すなわち、入力制御信号Ａがこのチャージポンプ式
駆動回路をオン状態とするための期間だけ、つまりハイ
状態の期間だけ、入力パルス信号Ｂを供給するにように
することもできる。このようにすれば、不必要な入力パ
ルス信号Ｂの分だけ、消費電力を低減できる。
述した実施形態においては、入力パルス信号Ｂを入力制
御信号Ａのハイレベル／ローレベルの状態にかかわら
ず、連続的に供給するようにしたが、この入力パルス信
号Ｂを入力制御信号Ａの状態と連動されることもでき
る。すなわち、入力制御信号Ａがこのチャージポンプ式
駆動回路をオン状態とするための期間だけ、つまりハイ
状態の期間だけ、入力パルス信号Ｂを供給するにように
することもできる。このようにすれば、不必要な入力パ
ルス信号Ｂの分だけ、消費電力を低減できる。
【００２７】
【発明の効果】以上説明したように、本発明によれば、
チャージポンプ回路をパワー電源を基準とする負電源に
て駆動させることとしたので、チャージポンプ回路に使
用するコンデンサの両端にかかる電圧を小さくすること
ができるとともに、コンデンサの耐圧をパワー電源に依
存しないようにすることができる。
チャージポンプ回路をパワー電源を基準とする負電源に
て駆動させることとしたので、チャージポンプ回路に使
用するコンデンサの両端にかかる電圧を小さくすること
ができるとともに、コンデンサの耐圧をパワー電源に依
存しないようにすることができる。
【図１】本発明の第１実施形態に係るチャージポンプ式
駆動回路の回路構成の一例を示す図である。
駆動回路の回路構成の一例を示す図である。
【図２】（ａ）は図１に示すチャージポンプ式駆動回路
の各所における電圧波形を示す図であり、（ｂ）は入力
制御信号を示す図であり、（ｃ）は入力パルス信号を示
す図である。
の各所における電圧波形を示す図であり、（ｂ）は入力
制御信号を示す図であり、（ｃ）は入力パルス信号を示
す図である。
【図３】本発明の第２実施形態に係るチャージポンプ式
駆動回路の回路構成の一例を示す図である。
駆動回路の回路構成の一例を示す図である。
【図４】（ａ）は図３に示すチャージポンプ式駆動回路
の各所における電圧波形を示す図であり、（ｂ）は入力
制御信号を示す図であり、（ｃ）は入力パルス信号を示
す図である。
の各所における電圧波形を示す図であり、（ｂ）は入力
制御信号を示す図であり、（ｃ）は入力パルス信号を示
す図である。
【図５】従来のチャージポンプ式駆動回路の回路構成の
一例を示す図である。
一例を示す図である。
【図６】（ａ）は図５に示すチャージポンプ式駆動回路
の各所における電圧波形を示す図であり、（ｂ）は入力
制御信号を示す図であり、（ｃ）は入力パルス信号を示
す図である。
の各所における電圧波形を示す図であり、（ｂ）は入力
制御信号を示す図であり、（ｃ）は入力パルス信号を示
す図である。
ＳＷ１ 後段側のスイッチ回路
ＳＷ２ 前段側のスイッチ回路
ＣＰＣ チャージポンプ回路
Ｘ１〜Ｘ４ インバータ
Ｄ１〜Ｄ４ ダイオード
Ｍ１〜Ｍ３ ＭＯＳトランジスタ
ＭＯＵＴ 出力用のＭＯＳトランジスタ
Ｑ１〜Ｑ３ バイポーラトランジスタ
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平４−172963（ＪＰ，Ａ)
特開 平２−164268（ＪＰ，Ａ)
特開 平８−306870（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/822
H01L 27/04
H02M 3/07
Claims (4)
- 【請求項１】第１の電源電圧と、この第１の電源電圧よ
り高い第２の電源電圧とを発生する、パワー電源と、 前記パワー電源の第２の電源電圧に直列的に接続された
複数のダイオードと、 直列的に接続された複数のインバータであって、最初の
段のインバータに入力パルス信号が入力されるととも
に、それぞれのインバータのパルス出力が、前記第２の
電源電圧と、この第２の電源電圧から一定電圧降下させ
た第３の電源電圧との間で、振幅する、複数のインバー
タと、 前記複数のダイオードの間における各ノードと、前記複
数のインバータの間における各ノードとを、それぞれ並
列的に接続する複数のコンデンサと、 を備え、 前記複数のダイオードにおける最後の段のダイオードの
出力は、出力用トランジスタの制御端子へ接続されると
ともに、 前記最後の段のダイオードの出力と、前記出力用トラン
ジスタの制御端子との間に、前記出力用トランジスタが
オフ状態の場合にのみ、前記最後の段のダイオードと前
記出力用トランジスタとを切り離すための、後段側スイ
ッチ回路を設けた、 ことを特徴とするチャージポンプ式駆動回路。 - 【請求項２】前記後段側スイッチ回路は、 前記最後の段のダイオードに接続された入力端子と、前
記出力用トランジスタの制御端子に接続された出力端子
と、第１抵抗を介して前記最後の段のダイオードに接続
された制御端子とを有する、第１トランジスタと、 前記第１トランジスタの制御端子に接続された入力端子
と、前記パワー電源の第１の電源電圧に接続された出力
端子と、前記出力用トランジスタのオン状態とオフ状態
とを切り換えるための入力制御信号が入力される制御端
子とを有する、第２トランジスタと、 前記出力用トランジスタの制御端子に接続された入力端
子及び制御端子と、前記第２トランジスタの前記入力端
子に接続された出力端子とを有する、第３トランジスタ
と、 を備えたことを特徴とする請求項１に記載のチャージポ
ンプ式駆動回路。 - 【請求項３】前記複数のダイオードにおける最初の段の
ダイオードの入力と、前記パワー電源の第２の電源電圧
との間に、前記出力用トランジスタがオフ状態の場合に
は、前記最初の段のダイオードと前記パワー電源の第２
の電源電圧とを切り離すための、前段側スイッチ回路を
設けた、 ことを特徴とする請求項１又は請求項２に記載のチャー
ジポンプ式駆動回路。 - 【請求項４】前記前段側スイッチ回路は、 前記パワー電源の第２の電源電圧に接続された入力端子
を有する、第４トランジスタと、 一端側が前記第４トランジスタの出力端子及び制御端子
に接続された、第２抵抗と、 前記第２抵抗の他端側に接続された入力端子と、前記パ
ワー電源の第１の電源電圧に接続された出力端子と、前
記出力用トランジスタのオン状態とオフ状態とを切り換
えるための入力制御信号が入力される制御端子とを有す
る、第５トランジスタと、 前記パワー電源の第２の電源電圧に接続された入力端子
と、前記第４トランジスタの前記制御端子に接続された
制御端子と、前記複数のダイオードの最初の段のダイオ
ードに接続された出力端子とを有する、第６トランジス
タと、 を有することを特徴とする請求項３に記載のチャージポ
ンプ式駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13680298A JP3422928B2 (ja) | 1998-05-19 | 1998-05-19 | チャージポンプ式駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13680298A JP3422928B2 (ja) | 1998-05-19 | 1998-05-19 | チャージポンプ式駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330376A JPH11330376A (ja) | 1999-11-30 |
| JP3422928B2 true JP3422928B2 (ja) | 2003-07-07 |
Family
ID=15183868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13680298A Expired - Fee Related JP3422928B2 (ja) | 1998-05-19 | 1998-05-19 | チャージポンプ式駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3422928B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002153045A (ja) * | 2000-11-10 | 2002-05-24 | Denso Corp | チャージポンプ回路及びチャージポンプ回路を用いた負荷駆動回路 |
| US7079131B2 (en) | 2001-05-09 | 2006-07-18 | Clare Micronix Integrated Systems, Inc. | Apparatus for periodic element voltage sensing to control precharge |
| US7079130B2 (en) | 2001-05-09 | 2006-07-18 | Clare Micronix Integrated Systems, Inc. | Method for periodic element voltage sensing to control precharge |
| WO2003034385A2 (en) | 2001-10-19 | 2003-04-24 | Clare Micronix Integrated Systems, Inc. | System and method for illumination timing compensation in response to row resistance |
| JP2004222394A (ja) * | 2003-01-14 | 2004-08-05 | Denso Corp | 昇圧回路 |
| JP3831758B2 (ja) * | 2003-02-17 | 2006-10-11 | スパンション インク | 多段構成で小面積の昇圧回路 |
| DE10346325A1 (de) | 2003-10-06 | 2005-05-04 | Siemens Ag | Schaltvorrichtung zum bidirektionalen Ladungsausgleich zwischen Energiespeichern |
| JP6859668B2 (ja) * | 2016-11-11 | 2021-04-14 | 富士電機株式会社 | 負荷駆動回路 |
-
1998
- 1998-05-19 JP JP13680298A patent/JP3422928B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11330376A (ja) | 1999-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2639325B2 (ja) | 定電圧発生回路 | |
| US6297687B1 (en) | Drive control circuit of charged pump circuit | |
| JP3556648B2 (ja) | Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御回路 | |
| JP3593261B2 (ja) | ヒステリシスコンパレータ回路、及び波形発生回路 | |
| EP0292148A2 (en) | Charge pump circuitry having low saturation voltage and current-limited switch | |
| JPH0856139A (ja) | クロック生成装置 | |
| JP4265894B2 (ja) | Ｄｃ／ｄｃコンバータの制御回路及びｄｃ／ｄｃコンバータ | |
| JP2815293B2 (ja) | 高効率ｎチャネルチャージポンプ | |
| EP0856935B1 (en) | Charge pump circuit | |
| JP3422928B2 (ja) | チャージポンプ式駆動回路 | |
| JPH09219976A (ja) | 電力変換装置の駆動方法 | |
| JPH06343260A (ja) | チャージポンプ回路 | |
| US6838928B2 (en) | Boosting circuit configured with plurality of boosting circuit units in series | |
| US4283690A (en) | Low power CMOS oscillator | |
| JP3006320B2 (ja) | 高効率ドライバ−を有する電圧変換回路 | |
| JP3314473B2 (ja) | パワーｍｏｓｆｅｔの制御装置 | |
| US7218538B2 (en) | Power source device | |
| JP3379556B2 (ja) | スイッチング素子を有する回路装置 | |
| JP2003319640A (ja) | チャージポンプ回路 | |
| JP4055707B2 (ja) | 駆動回路 | |
| JPH11220877A (ja) | スイッチング電源装置 | |
| JP4746205B2 (ja) | 昇圧回路及びこれを内蔵する半導体装置 | |
| JP2009044870A (ja) | チャージポンプ回路 | |
| US20020097028A1 (en) | Capacitive high voltage generator | |
| JPH0974742A (ja) | スイッチング電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030404 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |