JP3422676B2 - LCD substrate - Google Patents
LCD substrateInfo
- Publication number
- JP3422676B2 JP3422676B2 JP1621098A JP1621098A JP3422676B2 JP 3422676 B2 JP3422676 B2 JP 3422676B2 JP 1621098 A JP1621098 A JP 1621098A JP 1621098 A JP1621098 A JP 1621098A JP 3422676 B2 JP3422676 B2 JP 3422676B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- interlayer insulating
- contact hole
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、パーソナルコンピ
ュータ等の表示手段などに用いられる液晶表示装置を構
成すべく利用される液晶表示装置用基板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device substrate which is used to form a liquid crystal display device used for display means of a personal computer or the like.
【０００２】[0002]
【従来の技術】これまで、パーソナルコンピュータ等の
ＯＡ（Offlce Automation）機器のポータブル化が年々
進歩し、その表示媒体にも様々な要望が出されてきてい
る。このような表示媒体としては、液晶、エレクトロル
ミネッセンス、プラズマ、エレクトロクロミック等が使
用されており、特に、液晶を用いた液晶表示装置（Liqu
id Crystal Display;LCD）は、低消費電力で表示が可能
であり、携帯性にも優れていることから、最も実用化が
進んでいる。2. Description of the Related Art Up to now, portable OA (Offlce Automation) devices such as personal computers have been improved year by year, and various demands have been made on their display media. As such a display medium, liquid crystal, electroluminescence, plasma, electrochromic, etc. are used. In particular, a liquid crystal display device (Liqu
id Crystal Display (LCD) is the most practical application because it can display with low power consumption and has excellent portability.
【０００３】この液晶表示装置への要望としては、
（１）より明るい表示
（２）更なる低消費電力
が常に求められている。そして、上記要望に対する解答
の一つとしてそれぞれ、
（１）層間絶縁膜を用いて高開口率化を図ったＬＣＤ
（以下、ＰＯＰ：Pixel OnPassibationと称する）
（２）液晶層と隣接した反射電極を有する反射型ＬＣＤ
が考えられる。As demands for this liquid crystal display device, (1) brighter display (2) further lower power consumption is always required. And, as one of the answers to the above-mentioned demands, (1) an LCD having a high aperture ratio using an interlayer insulating film
(Hereinafter, referred to as POP: Pixel On Passibation.) (2) A reflective LCD having a reflective electrode adjacent to the liquid crystal layer is conceivable.
【０００４】ＰＯＰ構造を用いることの効果は、図７に
図示する通りである。つまり、従来の液晶表示装置に用
いる基板は、図７（ａ１）（断面図）および（ｂ１）
（平面図）に示すように、基板上にスイッチング素子と
して設けた薄膜トランジスタ（ＴＦＴ）１０のドレイン
電極と電気的に接続して画素電極１１を設けた構造とな
っている。これに対して、ＰＯＰ構造の液晶表示装置に
用いる基板は、図７（ａ２）（断面図）および（ｂ２）
（平面図）に示すように、ＴＦＴ１０を有するガラス基
板上に層間絶縁膜３１を設け、層間絶縁膜３１の上に形
成した上部画素電極３２を、層間絶縁膜３１に形成した
コンタクトホール３４を介してＴＦＴ１０のドレイン電
極と電気的に接続した下部画素電極３３と電気的に接続
した構成となっている。よって、図７（ａ１）と（ａ
２）に示すように、ＰＯＰ構造の液晶表示装置は従来の
液晶表示装置より高い開口率が得られる。The effect of using the POP structure is as shown in FIG. That is, the substrates used in the conventional liquid crystal display device are shown in FIGS.
As shown in (plan view), the pixel electrode 11 is provided so as to be electrically connected to the drain electrode of the thin film transistor (TFT) 10 provided as a switching element on the substrate. On the other hand, the substrates used for the liquid crystal display device having the POP structure are shown in FIGS.
As shown in (plan view), the interlayer insulating film 31 is provided on the glass substrate having the TFT 10, and the upper pixel electrode 32 formed on the interlayer insulating film 31 is inserted through the contact hole 34 formed in the interlayer insulating film 31. In this configuration, the lower pixel electrode 33 electrically connected to the drain electrode of the TFT 10 is electrically connected. Therefore, FIG. 7 (a1) and (a1
As shown in 2), the liquid crystal display device having the POP structure has a higher aperture ratio than the conventional liquid crystal display device.
【０００５】更に、ＰＯＰ構造の反射型液晶表示装置で
は、図７（ｂ３）に示すように、ゲートバス配線やソー
スバス配線の上にまで、画素電極として機能する反射画
素電極３２ａを形成できるため、より効果が高い。Further, in the reflection type liquid crystal display device having the POP structure, as shown in FIG. 7B3, the reflective pixel electrode 32a functioning as a pixel electrode can be formed even on the gate bus line and the source bus line. , More effective.
【０００６】ここで、従来の液晶表示装置に用いる基板
の代表例として、ＴＦＴを用いた場合の基板構成は図８
に示すとおりである。図８（ａ）および（ｂ）に示すよ
うに、複数のゲートバス配線３及び複数のソースバス配
線４が交差して形成され、その交点にスイッチング素子
としてＴＦＴ１０が形成されている。このＴＦＴ１０
は、ゲートバス配線３から分岐したゲート電極８と、ソ
ースバス配線４から分岐したソース電極９、画素電極１
１に電気的に接続するためのドレイン電極１４とからな
る。Here, as a typical example of the substrate used in the conventional liquid crystal display device, the substrate structure using a TFT is shown in FIG.
As shown in. As shown in FIGS. 8A and 8B, a plurality of gate bus lines 3 and a plurality of source bus lines 4 are formed so as to intersect with each other, and TFTs 10 are formed as switching elements at the intersections. This TFT10
Are the gate electrode 8 branched from the gate bus line 3, the source electrode 9 branched from the source bus line 4, and the pixel electrode 1.
1 and a drain electrode 14 for electrically connecting to 1.
【０００７】次に、端子から表示領域までの配線構成に
ついて説明する。Next, the wiring structure from the terminals to the display area will be described.
【０００８】図８（ａ）に示すように、対向ガラス基板
設置領域１２から外側に存在するゲート側、ソース側端
子１、２から表示領域（対向ガラス基板設置領域１２と
ほぼ同一領域）までは、液晶表示装置として構成された
際に外部に露出した状態となる。そのため、ゲート側引
出配線５、ソース側引出配線６等の金属配線がむき出し
の状態となり、酸化、断線、腐食等が発生するという問
題がある。また、駆動用のドライバ等と接続するための
ゲート側端子１およびソース側端子２は、酸化に対する
耐性などからＩＴＯが一般に用いられるが、このＩＴＯ
単体では抵抗が高いため、ＩＴＯは引出配線５、６又は
バス配線３、４に用いることは不向きである。As shown in FIG. 8A, from the counter glass substrate installation region 12 to the outside of the gate side and the source side terminals 1 and 2 to the display region (the same region as the counter glass substrate installation region 12). When it is configured as a liquid crystal display device, it is exposed to the outside. Therefore, there is a problem that metal wirings such as the gate-side leading wiring 5 and the source-side leading wiring 6 are exposed, and oxidation, disconnection, and corrosion occur. In addition, ITO is generally used for the gate side terminal 1 and the source side terminal 2 for connecting to a driver for driving, etc., because of its resistance to oxidation, etc.
Since ITO has a high resistance by itself, it is not suitable to use ITO for the lead wirings 5 and 6 or the bus wirings 3 and 4.
【０００９】以上のことから、一般に、この端子から表
示領域までの配線上には、ＴＦＴ製造工程中で形成され
る層間絶縁膜（例えばゲート絶縁膜）が残され、引出配
線５、６を保護している（以降、このゲート絶縁膜を、
ＰＯＰ構造の層間絶縁膜と区別するために第２の層間絶
縁膜と称し、ＰＯＰ構造の絶縁膜を第１の層間絶縁膜と
称する）。From the above, in general, an interlayer insulating film (for example, a gate insulating film) formed in the TFT manufacturing process is left on the wiring from this terminal to the display region to protect the lead wirings 5 and 6. (Hereafter, this gate insulating film is
In order to distinguish it from the POP structure interlayer insulating film, it is referred to as a second interlayer insulating film, and the POP structure insulating film is referred to as a first interlayer insulating film).
【００１０】また、ＴＦＴが逆スタガ型ＴＦＴであっ
て、引出配線６などの金属配線を保護すべくゲート絶縁
膜を第２の層間絶縁膜として用いた場合、第２の層間絶
縁膜より後の工程で形成されるソースバス配線４と、こ
れに接続するソース側引出配線６とのコンタクト領域７
については、図８（ｃ）に示すように、前記ゲート絶縁
膜にコンタクトホール１５を形成し、このコンタクトホ
ール１５を介し、ソースバス配線４がゲート絶縁膜下の
引出配線６に接続される。When the TFT is an inverted stagger type TFT and the gate insulating film is used as the second interlayer insulating film to protect the metal wiring such as the lead wiring 6, it is provided after the second interlayer insulating film. Contact region 7 between the source bus line 4 formed in the process and the source side lead line 6 connected to the source bus line 4.
8C, a contact hole 15 is formed in the gate insulating film, and the source bus line 4 is connected to the lead line 6 under the gate insulating film through the contact hole 15.
【００１１】このソースバス配線とソース側引出配線と
のコンタクト領域と、ソース側引出配線と端子とのコン
タクト領域とを詳細に示した図が図９（ｂ）であり、図
９（ａ）はゲート側引出配線と端子とのコンタクト領域
を示した図である。尚、これ以後において、図９（ｂ）
に示すように、第２の層間絶縁膜１３に形成されたコン
タクトホールを介して互いに接続する電極のうち、第２
の層間絶縁膜１３の上側に形成されたものを第１の配
線、第２の層間絶縁膜１３の下側に形成されたものを第
２の配線と称する。FIG. 9B is a diagram showing in detail the contact region between the source bus line and the source side lead line and the contact region between the source side lead line and the terminal, and FIG. FIG. 6 is a diagram showing a contact region between a gate-side lead wire and a terminal. In addition, after this, FIG.
As shown in FIG. 2, of the electrodes connected to each other through the contact holes formed in the second interlayer insulating film 13, the second electrode
What is formed on the upper side of the interlayer insulating film 13 is called a first wiring, and what is formed on the lower side of the second interlayer insulating film 13 is called a second wiring.
【００１２】図９（ａ）に示すゲート側においては、ゲ
ート側引出配線（５）としての第２の配線１７は第２の
層間絶縁膜１３により保護されており、第２の層間絶縁
膜１３の上にドライバ等を接続すべく形成した前記端子
（１）としての端子電極１８が、第２の層間絶縁膜１３
に形成したコンタクトホールを有するコンタクト領域４
３で第２の配線１７と電気的に接続される。On the gate side shown in FIG. 9A, the second wiring 17 as the gate-side leading wiring (5) is protected by the second interlayer insulating film 13, and the second interlayer insulating film 13 is provided. The terminal electrode 18 as the terminal (1) formed to connect a driver or the like on the second interlayer insulating film 13
Contact region 4 having a contact hole formed in
3 electrically connects to the second wiring 17.
【００１３】図９（ｂ）に示すソース側においては、上
記と同様にコンタクト領域４３を有する端子接続部分
（１８が端子２である）を形成するのに加え、コンタク
ト領域１５を別に設けることで、ソースバス配線（４）
としての第１の配線１９と、前記ソース側引出配線
（６）としての第２の配線１７とを接続する。但し、コ
ンタクト領域１５に設けたコンタクトホール１５ａはテ
ーパ形状が急峻であるため、図９（ｃ）に示すように、
第１の配線１９だけでは段差部で段切れ部３８が発生し
易くなる。そこで、この問題を解決するため、図９
（ｄ）に示すように、コンタクト領域１５には冗長ＩＴ
Ｏ膜１６等で２重配線化することが多い。On the source side shown in FIG. 9B, in addition to forming the terminal connecting portion having the contact region 43 (18 is the terminal 2) as described above, the contact region 15 is separately provided. , Source bus wiring (4)
Is connected to the second wiring 17 serving as the source-side leading wiring (6). However, since the contact hole 15a provided in the contact region 15 has a steep taper shape, as shown in FIG.
With only the first wiring 19, the step break 38 is likely to occur at the step. Therefore, in order to solve this problem, FIG.
As shown in (d), the contact area 15 has redundant IT.
In many cases, the O film 16 or the like forms a double wiring.
【００１４】[0014]
【発明が解決しようとする課題】前述したＰＯＰ構造の
液晶表示装置及びＰＯＰ構造の反射型液晶表示装置の場
合、光の有効利用の手段としては共に、第１の層間絶縁
膜を用いることで、バス配線により囲まれる表示可能領
域（反射型液晶表示装置にいたってはバス配線上まで）
を最大限に利用可能としているが、設備投資および製造
コストの面を考慮すると、従来より行ってきた従来プロ
セスを用いて基板を製造することが最も好ましい。In the case of the liquid crystal display device having the POP structure and the reflection type liquid crystal display device having the POP structure, the first interlayer insulating film is used as a means for effectively utilizing light. Displayable area surrounded by the bus wiring (up to the bus wiring for reflective LCDs)
However, considering the capital investment and the manufacturing cost, it is most preferable to manufacture the substrate using the conventional process which has been conventionally performed.
【００１５】図１０は、従来プロセスを、上述の第２の
層間絶縁膜１３（ゲート絶縁膜２２としても機能する）
を介して、第１の配線１９と第２の配線１７と端子電極
１８とを接続した領域に適用した場合における、画素電
極形成時の各工程を順に示す図である。FIG. 10 shows a conventional process in which the above-described second interlayer insulating film 13 (also functions as the gate insulating film 22).
FIG. 9 is a diagram sequentially showing each step in forming a pixel electrode when applied to a region where the first wiring 19, the second wiring 17, and the terminal electrode 18 are connected via the above.
【００１６】まず、図１０（ａ）に示すように、コンタ
クト領域１５の冗長としての冗長ＩＴＯ膜１６、端子電
極１８およびゲート絶縁膜２２（第２の層間絶縁膜１
３）などを有するガラス基板２０上に、第１の層間絶縁
膜３１を成膜する。First, as shown in FIG. 10A, a redundant ITO film 16 as a redundancy of the contact region 15, a terminal electrode 18, and a gate insulating film 22 (second interlayer insulating film 1).
The first interlayer insulating film 31 is formed on the glass substrate 20 having 3) or the like.
【００１７】次に、図１０（ｂ）に示すように、第１の
層間絶縁膜３１を所定の形状に加工する。このとき、端
子電極１８の部分では、第１の層間絶縁膜３１は不要で
ある。Next, as shown in FIG. 10B, the first interlayer insulating film 31 is processed into a predetermined shape. At this time, the first interlayer insulating film 31 is not necessary in the portion of the terminal electrode 18.
【００１８】次に、図１０（ｃ）に示すように、上部画
素電極３２を成膜する。Next, as shown in FIG. 10C, the upper pixel electrode 32 is formed.
【００１９】次に、図１０（ｄ）に示すように、上部画
素電極３２を所定の形状に加工するためのフォトレジス
ト３５を形成する。このとき、フォトレジスト３５は端
子電極１８の部分では必要である。この状態でエッチン
グ処理を行うことで、フォトレジスト３５の形状に反映
した端子電極１８を形成することが可能となり、エッチ
ング終了後、フォトレジスト３５を剥離することによ
り、図１０（ｅ）に示す形態となる。Next, as shown in FIG. 10D, a photoresist 35 for processing the upper pixel electrode 32 into a predetermined shape is formed. At this time, the photoresist 35 is necessary in the portion of the terminal electrode 18. By performing the etching process in this state, it is possible to form the terminal electrode 18 that reflects the shape of the photoresist 35, and after the etching is completed, the photoresist 35 is peeled off to form the pattern shown in FIG. Becomes
【００２０】上記工程の図１０（ｅ）において、上部画
素電極３２を所定の形状にパターン化する際に、コンタ
クト領域１５の冗長としての冗長ＩＴＯ膜１６が消失し
てしまう。具体的には、ＰＯＰ構造の液晶表示装置の場
合は、上部画素電極がＩＴＯからなるときには、同一材
料であるため上部画素電極のエッチング時に消失し、反
射型液晶表示装置の場合には、反射画素電極がＡｌによ
り形成されるため、冗長ＩＴＯ膜１６との間で電蝕が発
生して冗長ＩＴＯ膜１６が消失してしまう。In FIG. 10E of the above process, when the upper pixel electrode 32 is patterned into a predetermined shape, the redundant ITO film 16 as the redundancy of the contact region 15 disappears. Specifically, in the case of a liquid crystal display device having a POP structure, when the upper pixel electrode is made of ITO, it is lost when etching the upper pixel electrode because it is made of the same material, and in the case of a reflective liquid crystal display device, it is a reflective pixel. Since the electrodes are formed of Al, electrolytic corrosion occurs between the electrodes and the redundant ITO film 16, and the redundant ITO film 16 disappears.
【００２１】本発明は、このような従来技術の課題を解
決すべくなされたものであり、従来プロセスと同様にし
て作製しても支障なく、ＰＯＰ構造の液晶表示装置やＰ
ＯＰ構造の反射型液晶表示装置に適用することができる
液晶表示装置用基板を提供することを目的とする。The present invention has been made in order to solve the problems of the prior art as described above, and there is no problem even if it is manufactured in the same manner as in the conventional process, and a liquid crystal display device having a POP structure or a P-structure is used.
An object is to provide a substrate for a liquid crystal display device that can be applied to a reflective liquid crystal display device having an OP structure.
【００２２】[0022]
【課題を解決するための手段】本発明の請求項１の液晶
表示装置用基板は、液晶層を挟持する一対の基板の一方
の液晶表示装置用基板において、第１の層間絶縁膜の上
に、ＩＴＯから成る画素電極が形成され、該画素電極
は、該第１の層間絶縁膜に設けられた第１のコンタクト
ホールを介して、該第１の層間絶縁膜の下側に形成され
たＴＦＴ（薄膜トランジスタ）のドレイン電極に接続さ
れ、該ＴＦＴのソース電極およびゲート電極は、ソース
バス配線である第１の配線およびゲートバス配線にそれ
ぞれ接続され、該第１の配線は、ゲート絶縁膜である第
２の層間絶縁膜に設けられた第２のコンタクトホールを
介してソース側引き出し配線である第２の信号配線と接
続され、該第２のコンタクトホールを覆うように、該第
２のコンタクトホール近傍の該第１の配線上にＩＴＯか
ら成る冗長配線が形成されており、該第２のコンタクト
ホールが、該第１の層間絶縁膜の下側に位置するように
形成され、そのことにより上記目的が達成される。According to a first aspect of the present invention, there is provided a substrate for a liquid crystal display device, which is one of a pair of substrates for sandwiching a liquid crystal layer and is provided on the first interlayer insulating film. , A pixel electrode made of ITO is formed, and the pixel electrode is formed below the first interlayer insulating film through a first contact hole provided in the first interlayer insulating film.
Connected to the drain electrode of the TFT (thin film transistor), the source electrode and the gate electrode of the TFT is it <br/> respectively connected to the first wiring and the gate bus line is the source bus line, the first The wiring is connected to the second signal wiring , which is the source side lead wiring, through the second contact hole provided in the second interlayer insulating film, which is the gate insulating film, and covers the second contact hole. A redundant wiring made of ITO is formed on the first wiring in the vicinity of the second contact hole, and the second contact hole is located below the first interlayer insulating film. The above-mentioned object is achieved thereby.
【００２３】本発明の請求項２の液晶表示装置用基板
は、液晶層を挟持する一対の基板の一方の液晶表示装置
用基板において、第１の層間絶縁膜の上に、Ａｌから成
る画素電極が形成され、該画素電極は、該第１の層間絶
縁膜に設けられた第１のコンタクトホールを介して、該
第１の層間絶縁膜の下側に形成されたＴＦＴ（薄膜トラ
ンジスタ）のドレイン電極に接続され、該ＴＦＴのソー
ス電極およびゲート電極は、ソースバス配線である第１
の配線およびゲートバス配線にそれぞれ接続され、該第
１の配線は、ゲート絶縁膜である第２の層間絶縁膜に設
けられた第２のコンタクトホールを介してソース側引き
出し配線である第２の信号配線と接続され、該第２のコ
ンタクトホールを覆うように、該第２のコンタクトホー
ル近傍の該第１の配線上にＩＴＯから成る冗長配線が形
成されており、該第２のコンタクトホールが、該第１の
層間絶縁膜の下側に位置するように形成され、そのこと
により上記目的が達成される。According to a second aspect of the present invention, there is provided a substrate for a liquid crystal display device, which is one of a pair of substrates for sandwiching a liquid crystal layer, wherein the pixel electrode made of Al is formed on the first interlayer insulating film. And the pixel electrode is a drain electrode of a TFT (thin film transistor) formed under the first interlayer insulating film through a first contact hole provided in the first interlayer insulating film. is connected to the first source electrode and the gate electrode of the TFT is the source bus line
And the gate bus wiring, and the first wiring is connected to the source side through a second contact hole provided in a second interlayer insulating film which is a gate insulating film.
A redundant wiring made of ITO is formed on the first wiring in the vicinity of the second contact hole so as to be connected to the second signal wiring which is the output wiring and to cover the second contact hole. The second contact hole is formed so as to be located under the first interlayer insulating film, whereby the above object is achieved.
【００２４】[0024]
【００２５】[0025]
【００２６】本発明の請求項３の液晶表示装置用基板
は、前記第１の層間絶縁膜が感光性樹脂により形成され
ていることを特徴とする。The substrate for a liquid crystal display device according to a third aspect of the present invention is characterized in that the first interlayer insulating film is formed of a photosensitive resin.
【００２７】本発明の請求項４の液晶表示装置用基板
は、前記第２のコンタクトホールを覆う前記第１の配線
及び前記冗長配線の上に存在する前記第１の層間絶縁膜
が、該第２のコンタクトホール周縁に生じる段差の寸法
に対し、膜厚寸法を十分に厚くして形成されていること
を特徴とする。According to a fourth aspect of the present invention, in the substrate for a liquid crystal display device, the first interlayer insulating film existing on the first wiring and the redundant wiring covering the second contact hole is the first interlayer insulating film. It is characterized in that the film thickness is made sufficiently thicker than the size of the step formed at the peripheral edge of the second contact hole.
【００２８】[0028]
【００２９】以下、本発明の作用について説明する。The operation of the present invention will be described below.
【００３０】請求項１によれば、高開口率化を図るため
に用いる第１の層間絶縁膜の形成領域を表示領域以外に
も設けてあり、第１の配線と第２の信号配線とを接続す
るために、第２の層間絶縁膜に形成した第２のコンタク
トホール部分が前記第１の層間絶縁膜で覆われる。よっ
て、画素電極をパターン化する際において、第２のコン
タクトホール部分が第１の層間絶縁膜で保護される。ま
た、第２のコンタクトホール部分に画素電極にて覆って
形成された冗長配線と画素電極とが、画素電極を所定の
形状にパターン化する際のエッチングにて除去される材
料からなるため、画素電極に従来用いてきた材料をその
まま用いることができ、新たな設備投資や材料開発など
を省略することができる。さらに、前記画素電極と前記
冗長配線とをＩＴＯにより形成しても、画素電極である
ＩＴＯのエッチング時に冗長手段が同時にエッチングさ
れない。さらに、画素電極と第１の配線とがスイッチン
グ素子を介し電気的に接続されているので、かかる構成
の液晶表示装置用基板を用いて液晶表示装置を組み立て
た場合、液晶層にかかる電圧のｏｎ／ｏｆｆ比を大きく
とることができ、高精細化が容易となる。According to the first aspect, the formation region of the first interlayer insulating film used for increasing the aperture ratio is provided in a region other than the display region, and the first wiring and the second signal wiring are provided. For connection, the second contact hole portion formed in the second interlayer insulating film is covered with the first interlayer insulating film. Therefore, when the pixel electrode is patterned, the second contact hole portion is protected by the first interlayer insulating film. In addition, since the redundant wiring and the pixel electrode formed by covering the second contact hole portion with the pixel electrode are made of a material that is removed by etching when the pixel electrode is patterned into a predetermined shape, The materials conventionally used for the electrodes can be used as they are, and new capital investment and material development can be omitted. Further, even if the pixel electrode and the redundant wiring are formed of ITO, the redundant means is not simultaneously etched when the ITO which is the pixel electrode is etched. Furthermore, since the pixel electrode and the first wiring are electrically connected via the switching element, when a liquid crystal display device is assembled using the substrate for a liquid crystal display device having such a configuration, the voltage applied to the liquid crystal layer is turned on. A large / off ratio can be obtained, and high definition can be easily achieved.
【００３１】請求項２によれば、高開口率化を図るため
に用いる第１の層間絶縁膜の形成領域を表示領域以外に
も設けてあり、第１の配線と第２の信号配線とを接続す
るために、第２の層間絶縁膜に形成した第２のコンタク
トホール部分が前記第１の層間絶縁膜で覆われる。よっ
て、画素電極をパターン化する際において、第２のコン
タクトホール部分が第１の層間絶縁膜で保護される。ま
た、第２のコンタクトホール部分に画素電極にて覆って
形成された冗長配線と画素電極とが、画素電極を所定の
形状にパターン化する際のエッチングにて除去される材
料からなるため、画素電極に従来用いてきた材料をその
まま用いることができ、新たな設備投資や材料開発など
を省略することができる。さらに、前記画素電極がＡｌ
により形成された反射画素電極であり、前記冗長配線が
ＩＴＯにより形成されていても、反射画素電極であるＡ
ｌのフォトリソグラフィの現像時に冗長配線が現像液に
晒されず、電蝕の発生を防止できる。さらに、画素電極
と第１の配線とがスイッチング素子を介し電気的に接続
されているので、かかる構成の液晶表示装置用基板を用
いて液晶表示装置を組み立てた場合、液晶層にかかる電
圧のｏｎ／ｏｆｆ比を大きくとることができ、高精細化
が容易となる。According to the second aspect, the formation region of the first interlayer insulating film used for increasing the aperture ratio is provided other than the display region, and the first wiring and the second signal wiring are provided. For connection, the second contact hole portion formed in the second interlayer insulating film is covered with the first interlayer insulating film. Therefore, when the pixel electrode is patterned, the second contact hole portion is protected by the first interlayer insulating film. In addition, since the redundant wiring and the pixel electrode formed by covering the second contact hole portion with the pixel electrode are made of a material that is removed by etching when the pixel electrode is patterned into a predetermined shape, The materials conventionally used for the electrodes can be used as they are, and new capital investment and material development can be omitted. Further, if the pixel electrode is Al
A is a reflective pixel electrode formed even when the redundant wiring is formed of ITO.
The redundant wiring is not exposed to the developing solution during the development of the photolithography of 1 and the occurrence of electrolytic corrosion can be prevented. Furthermore, since the pixel electrode and the first wiring are electrically connected via the switching element, when a liquid crystal display device is assembled using the substrate for a liquid crystal display device having such a configuration, the voltage applied to the liquid crystal layer is turned on. A large / off ratio can be obtained, and high definition can be easily achieved.
【００３２】[0032]
【００３３】[0033]
【００３４】請求項３によれば、第１の層間絶縁膜を感
光性樹脂により形成することで、フォトリソグラフィ工
程のみで、つまりエッチングプロセス無しで、所望の形
状に加工することができる。According to the third aspect , by forming the first interlayer insulating film with the photosensitive resin, it is possible to process it into a desired shape only by the photolithography step, that is, without the etching process.
【００３５】請求項４によれば、前記第２のコンタクト
ホールを覆う前記第１の配線及び前記冗長配線の上に存
在する前記第１の層間絶縁膜が、該第２のコンタクトホ
ール周縁に生じる段差の寸法に対し、膜厚寸法を十分に
厚くして形成されているので、以下に図ｌｌにて説明す
る段切れ部や腐食部の発生を防止できる。According to the fourth aspect , the first interlayer insulating film existing on the first wiring and the redundant wiring covering the second contact hole is formed on the periphery of the second contact hole. Since the film thickness is made sufficiently thicker than the step size, it is possible to prevent the occurrence of step breaks and corroded parts described below with reference to FIG.
【００３６】図１１（ａ）に示すように、第１の層間絶
縁膜３１に十分な厚さがなければ、コンタクト領域１５
の段差で段切れ部３６が発生し、冗長ＩＴＯ膜１６を保
護できない箇所が発生する。または、段切れ部３６より
も軽微なカバレッジの悪いピンホールが発生する場合
も、同様に冗長ＩＴＯ膜１６を保護できない箇所が発生
する。その後、フォトリソグラフィ工程を行うと、図１
１（ｂ）に示すように、エッチャントや現像液が浸入し
て、冗長ＩＴＯ膜１６が侵食されて腐食部３７が発生す
る。本請求項６では、その現象を解消することができ
る。As shown in FIG. 11A, if the first interlayer insulating film 31 does not have a sufficient thickness, the contact region 15
The step breakage 36 is generated at the step, and a portion where the redundant ITO film 16 cannot be protected occurs. Alternatively, when a pinhole that is slightly smaller than the stepped portion 36 and has poor coverage is generated, a portion where the redundant ITO film 16 cannot be protected similarly occurs. After that, when a photolithography process is performed, FIG.
As shown in FIG. 1B, the etchant and the developing solution infiltrate, the redundant ITO film 16 is eroded, and the corrosion portion 37 is generated. In the sixth aspect, that phenomenon can be eliminated.
【００３７】[0037]
【００３８】[0038]
【発明の実施の形態】以下に、本発明の実施の形態を図
面に従い説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【００３９】（実施形態１）本実施形態１はＰＯＰ構造
の液晶表示装置の場合である。(First Embodiment) The first embodiment is a case of a liquid crystal display device having a POP structure.
【００４０】以下、図面を用いて本実施形態の液晶表示
装置について詳細に説明する。尚、本実施形態ではＴＦ
Ｔ基板を用いている。The liquid crystal display device of this embodiment will be described in detail below with reference to the drawings. In this embodiment, TF
A T substrate is used.
【００４１】図１（ａ）〜（ｅ）はＴＦＴ基板の製造工
程のフローを示しており、図１中の（１）〜（３）はＴ
ＦＴ基板の各部分を示している。（１）はＴＦＴ素子部
分を、（２）はゲート側引出配線部分を、（３）はソー
ス側引出配線部分を示す。尚、ＴＦＴ素子部分について
は従来と同様であるため詳細な説明は省く。FIGS. 1A to 1E show the flow of the manufacturing process of the TFT substrate, and (1) to (3) in FIG.
Each part of the FT substrate is shown. (1) shows a TFT element portion, (2) shows a gate side lead wiring portion, and (3) shows a source side lead wiring portion. Since the TFT element portion is the same as the conventional one, detailed description will be omitted.
【００４２】まず、図１（ａ）の（１）に示すように、
ＴＦＴのゲート電極２１及びゲートバス配線（図示せ
ず）をＴａにより形成し、また、図１（ａ）の（２）、
（３）に示すように、ゲート側引出配線５およびソース
側引出配線６を形成する。First, as shown in (1) of FIG.
The gate electrode 21 and the gate bus wiring (not shown) of the TFT are formed of Ta, and (2) of FIG.
As shown in (3), the gate-side extraction wiring 5 and the source-side extraction wiring 6 are formed.
【００４３】続いて、図１（ｂ）の（１）、（２）、
（３）に示すように、第２の層間絶縁膜１３としてＳｉ
Ｎｘをデポする。その一部が、ゲート絶縁膜２２として
機能する。Subsequently, (1), (2) of FIG.
As shown in (3), Si is used as the second interlayer insulating film 13.
Depot Nx. Part of it functions as the gate insulating film 22.
【００４４】次に、図１（ｃ）の（２）に示すように、
このゲート絶縁膜２２をゲート側端子の部分ではドライ
バを接続するコンタクト領域４３をドライエッチングに
よりエッチングし、図１（ｃ）の（３）に示すように、
ソース側端子の部分ではドライバを接続するコンタクト
領域４３と、後にソースバス配線４と接続するコンタク
ト領域１５をドライエッチングによりエッチングする。
その後に形成した、図１（ｃ）の（１）に示すｉ層２
３、エッチストッパ２４、ｎ+層２５はＴＦＴ素子部分
のみ残し、図１（ｃ）の（２）、（３）に示す引出配線
５、６の部分には形成しない。Next, as shown in (2) of FIG. 1 (c),
In this gate insulating film 22, a contact region 43 for connecting a driver is etched by dry etching at the gate side terminal portion, and as shown in (3) of FIG. 1C,
At the source side terminal portion, the contact region 43 for connecting the driver and the contact region 15 for later connecting to the source bus line 4 are etched by dry etching.
The i layer 2 formed after that, which is shown in (1) of FIG.
3, the etch stopper 24 and the n + layer 25 are left only in the TFT element portion and not formed in the lead wirings 5 and 6 shown in (2) and (3) of FIG. 1C.
【００４５】次いで、図１（ｄ）の（１）、（３）に示
すように、ドレイン電極２８、ソース電極２６、ソース
バス配線４用の金属としてＴｉを成膜し、フォトリソグ
ラフィ工程を用いて所定の形状に加工する。このとき、
図１（ｄ）の（３）に示すソース側引出配線の部分では
コンタクト領域１５のコンタクトホールを覆うように加
工し、ソースバス配線４と引出配線６とをコンタクト領
域１５を介し接続する。また、図１（ｄ）の（２）に示
すゲート側引出配線部分のＴｉは取り除く。Next, as shown in (1) and (3) of FIG. 1D, Ti is deposited as a metal for the drain electrode 28, the source electrode 26, and the source bus wiring 4, and a photolithography process is used. And process it into a predetermined shape. At this time,
The source side lead wiring shown in (3) of FIG. 1D is processed so as to cover the contact hole of the contact region 15, and the source bus wiring 4 and the lead wiring 6 are connected via the contact region 15. Further, Ti in the gate side lead wiring portion shown in (2) of FIG. 1D is removed.
【００４６】次いで、図１（ｅ）の（１）、（２）、
（３）に示すように、画素領域の下部画素電極３３、冗
長配線としてのソース電極２７とドレイン電極２９およ
び端子部分のドライバ接続用の端子電極１８として、Ｉ
ＴＯ膜を形成し、ＴＦＴ基板が完成する。Then, (1), (2) of FIG.
As shown in (3), as the lower pixel electrode 33 in the pixel region, the source electrode 27 and the drain electrode 29 as redundant wiring, and the terminal electrode 18 for driver connection of the terminal portion, I
A TO film is formed and a TFT substrate is completed.
【００４７】このとき、コンタクト領域１５にも冗長Ｉ
ＴＯ膜１６としてＩＴＯ膜を形成する。その理由を図９
を用いて説明する。At this time, the redundant I is also formed in the contact region 15.
An ITO film is formed as the TO film 16. Figure 9 shows the reason
Will be explained.
【００４８】図９（ｂ）に示すように、Ｔａにより形成
された第２の配線１７上の第２の層間絶縁膜１３である
ゲート絶縁膜に形成されたコンタクトホール１５ａは、
ドライエッチングによりエッチングされるため、テーパ
が非常に急峻となり急激な段差の変化が生じる。更に、
第２の層間絶縁膜１３の膜厚が３０００オングストロー
ム〜５０００オングストロームであるに対し、第１の配
線１９となるＴｉの膜厚が１０００オングストローム〜
３０００オングストロームであるため、図９（ｃ）に示
すようにコンタクトホール１５ａのエッジ部分でＴｉ膜
の段切れ部３８が発生し易い。この段切れ部３８に対す
る冗長として、図９（ｄ）に示すように冗長ＩＴＯ膜１
６を形成するのである。As shown in FIG. 9B, the contact hole 15a formed in the gate insulating film which is the second interlayer insulating film 13 on the second wiring 17 formed of Ta is
Since the etching is performed by dry etching, the taper becomes very steep and a sharp step change occurs. Furthermore,
The film thickness of the second interlayer insulating film 13 is 3000 angstroms to 5000 angstroms, whereas the film thickness of Ti to be the first wiring 19 is 1000 angstroms.
Since the thickness is 3000 angstrom, a step break 38 of the Ti film is likely to occur at the edge portion of the contact hole 15a as shown in FIG. 9C. As a redundancy for this step break portion 38, as shown in FIG.
6 is formed.
【００４９】この様な構成のＴＦＴ基板を用いて、その
上にＰＯＰ構造を形成する工程を、図２を用いて説明す
る。尚、図２の（ａ）〜（ｅ）は各工程を示し、（１）
は画素電極部分であり、（２）は従来技術の課題の箇所
で説明した従来例（図１０）と同一の工程図であり、
（３）は本実施形態の場合のソース側引出配線部分の工
程図である。A process of forming a POP structure on a TFT substrate having such a structure will be described with reference to FIG. 2 (a) to 2 (e) show each step, and (1)
Is a pixel electrode portion, (2) is the same process diagram as the conventional example (FIG. 10) described in the section of the problem of the conventional technique,
FIG. 3C is a process drawing of the source-side lead wiring portion in the case of the present embodiment.
【００５０】図１の工程により作製されたＴＦＴ基板上
に、図２（ａ）に示すように、第１の層間絶縁膜３１と
して感光性樹脂を塗布し、図２（ｂ）に示すように、フ
ォトリソグラフィ工程により所定の形状に加工する。As shown in FIG. 2 (a), a photosensitive resin is applied as the first interlayer insulating film 31 on the TFT substrate manufactured by the process of FIG. 1, and as shown in FIG. 2 (b). Then, it is processed into a predetermined shape by a photolithography process.
【００５１】その後の工程において、図２の（２）に示
すように、コンタクト領域１５を感光性樹脂３１で覆わ
ない場合と、図２の（３）に示すようにコンタクト領域
１５を感光性樹脂３１で覆う場合との両者を、図２の
（１）における画素電極の作製工程に従い追っていく
と、図２の（２）ではＩＴＯからなる上部画素電極３２
をパターニングする際に冗長ＩＴＯ膜１６も同時にエッ
チングされてしまう。但し、この場合、図２（ｃ）の
（２）および（３）に示すように、ＩＴＯからなる上部
画素電極３２の成膜時にマスクデポを行い、ＩＴＯから
なる端子電極１８上にはＩＴＯをデポしない。また、図
２（ｄ）の（２）、（３）に示すように、エッチング時
もフォトレジスト３５をＩＴＯからなる端子電極１８上
にも形成し、端子電極１８をエッチャントから保護して
いる。In the subsequent steps, as shown in FIG. 2B, the contact region 15 is not covered with the photosensitive resin 31, and as shown in FIG. 2C, the contact region 15 is not covered with the photosensitive resin 31. When both the case of covering with 31 and the case of covering with 31 are followed in accordance with the manufacturing process of the pixel electrode in FIG. 2A, the upper pixel electrode 32 made of ITO in FIG.
The redundant ITO film 16 is also etched at the same time when patterning is performed. However, in this case, as shown in (2) and (3) of FIG. 2C, mask deposition is performed at the time of forming the upper pixel electrode 32 made of ITO, and ITO is deposited on the terminal electrode 18 made of ITO. do not do. Further, as shown in (2) and (3) of FIG. 2D, the photoresist 35 is also formed on the terminal electrode 18 made of ITO during the etching to protect the terminal electrode 18 from the etchant.
【００５２】このため、従来例である図２の（２）では
前述したようにコンタクト領域１５での断線による不良
が多発し、製造歩留まりが大幅に低下する。これに対
し、本実施形態である、コンタクト領域１５を感光性樹
脂３１で覆った図２の（３）では、コンタクト領域１５
に形成した冗長ＩＴＯ膜１６が、第１の層間絶縁膜３１
により覆われているためにエチャントに晒されず、冗長
膜（または冗長配線）用としての機能を発揮することが
でき、製造歩留まりの大幅な向上が図れる。For this reason, in the conventional example (2) of FIG. 2, as described above, defects frequently occur due to disconnection in the contact region 15, and the manufacturing yield is greatly reduced. On the other hand, in the present embodiment (3) of FIG. 2 in which the contact region 15 is covered with the photosensitive resin 31, the contact region 15 is
The redundant ITO film 16 formed on the first interlayer insulating film 31.
Since it is covered with, it is not exposed to the etchant, and can function as a redundant film (or redundant wiring), and the manufacturing yield can be greatly improved.
【００５３】但し、先に述べたように、第１の層間絶縁
膜３１の膜厚が不十分であると、図１１（ａ）に示すよ
うに層間絶縁膜３１にもエッチャントが浸入するピンホ
ール（カバレッジの悪い部分）や段切れ部３６、図１１
（ｂ）に示す腐食部３７が発生してしまう。このため、
第１の層間絶縁膜３１は、コンタクト領域１５の段差に
比べ十分な膜厚が必要となる。However, as described above, if the film thickness of the first interlayer insulating film 31 is insufficient, a pinhole in which the etchant penetrates into the interlayer insulating film 31 as shown in FIG. 11A. (Part with poor coverage) and step break 36, FIG.
The corroded portion 37 shown in (b) is generated. For this reason,
The first interlayer insulating film 31 needs to have a sufficient film thickness as compared with the step of the contact region 15.
【００５４】尚、一般にマスクデポ法を採用する場合に
は、成膜領域と非成膜領域との間に数ｍｍ〜数ｃｍ程度
の離隔マージンが必要となる。そのため、例えば冗長Ｉ
ＴＯ膜１６上もデポマスクによる成膜されない部分にす
る場合、実際の表示領域からコンタクト領域１５まで十
分な距離が必要となる。このことは液晶表示装置の「額
縁」と呼ばれる非表示領域を増加させることにつなが
り、製造上好ましくない。In general, when the mask deposition method is adopted, a separation margin of several mm to several cm is required between the film formation region and the non-film formation region. Therefore, for example, redundant I
In the case where the TO film 16 is not formed by the deposition mask, a sufficient distance from the actual display area to the contact area 15 is required. This leads to an increase in a non-display area called a "frame" of the liquid crystal display device, which is not preferable in manufacturing.
【００５５】本実施形態では、ＴＦＴ素子として逆スタ
ガ型を用いたが、スタガ型でも良く、さらにはＴＦＴに
限らず、単純マトリクス、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓ
ｕｌａｔｏｒ−Ｍｅｔａｌ）等でも上記実施形態と同様
の基板構成とする場合、つまり引出配線とバス配線とを
第２の層間絶縁膜１３のコンタクトホールを介して接続
（冗長ＩＴＯ膜１６有り）し、更に第１の層間絶縁膜３
１の上に、ＩＴＯからなる画素電極３２を形成する場合
にも有効である。In the present embodiment, the inverse stagger type TFT is used as the TFT element, but the stagger type may be used, and the TFT element is not limited to the TFT, and a simple matrix or MIM (Metal-Ins) is used.
In the case of using a substrate structure similar to that of the above-mentioned embodiment, that is, an interconnector-metal) or the like, that is, connecting the lead wiring and the bus wiring through the contact hole of the second interlayer insulating film 13 (the redundant ITO film 16 is present), First interlayer insulating film 3
It is also effective when the pixel electrode 32 made of ITO is formed on the first electrode 1.
【００５６】また、ＴＦＴ、第１の層間絶縁膜を構成す
る材料についても、同様の効果および現象が発生するな
らば、本実施形態には限定されない。Further, the materials forming the TFT and the first interlayer insulating film are not limited to those of the present embodiment as long as the same effects and phenomena occur.
【００５７】更に、本実施形態ではＩＴＯからなる画素
電極３２等の形成時にマスクデポ法を採用したのは、Ｉ
ＴＯからなる端子電極１８が保護される方法であるから
であり、同様な効果が得られるのであれば、マスクデポ
法に限定しない。例えば、画素電極３２用のＩＴＯ膜を
全面に成膜し、この時成膜したＩＴＯ膜で端子電極１８
を形成しても構わない。Further, in the present embodiment, the mask deposition method is adopted when the pixel electrode 32 and the like made of ITO is used.
This is because the method is a method of protecting the terminal electrode 18 made of TO, and the method is not limited to the mask deposition method as long as the same effect can be obtained. For example, an ITO film for the pixel electrode 32 is formed on the entire surface, and the ITO film formed at this time is used to form the terminal electrode 18.
May be formed.
【００５８】（実施形態２）本実施形態２は反射型液晶
表示装置の場合である。(Second Embodiment) The second embodiment is a case of a reflection type liquid crystal display device.
【００５９】以下、図面を用いて本実施形態の液晶表示
装置について詳細に説明する。尚、本実施形態ではＴＦ
Ｔ基板を用いている。The liquid crystal display device of this embodiment will be described in detail below with reference to the drawings. In this embodiment, TF
A T substrate is used.
【００６０】使用するＴＦＴ基板は、上記実施形態１と
同様の工程を経て作製されたものを使用する。但し、Ｔ
ＦＴ１０部分については、図３に示すように、Ｔｉによ
りソース電極２６、ドレイン電極２８および下部画素電
極３３を形成し、ＩＴＯによりソース電極２７およびド
レイン電極２９を形成する。The TFT substrate used is one manufactured through the same steps as in the first embodiment. However, T
As for the FT10 portion, as shown in FIG. 3, the source electrode 26, the drain electrode 28 and the lower pixel electrode 33 are formed of Ti, and the source electrode 27 and the drain electrode 29 are formed of ITO.
【００６１】この様なＴＦＴ基板の上に、後述する図５
（ａ）に示す第１の層間絶縁膜３１として感光性樹脂を
塗布し、フォトリソグラフィ工程により所定の形状に加
工する。On such a TFT substrate, as shown in FIG.
A photosensitive resin is applied as the first interlayer insulating film 31 shown in (a) and processed into a predetermined shape by a photolithography process.
【００６２】尚、感光性樹脂の形状については、反射画
素電極自身に光拡散性を持たせるため凹凸形状を作製す
る方法も考えられるが、図の煩雑化を避けるため本実施
形態ではフラットな表面形状の第１の層間絶縁膜につい
て説明する。凹凸形状を有した第１の層間絶縁膜の製造
方法については、図４Ａ、図４Ｂに示すマスクＡ、Ｂを
用い、図４Ｃに示す工程順に製造を行う。なお、図４
Ａ、図４Ｂ中の４１は遮光部分、４２は透光部分であ
る。また、図４Ｃは、第２の層間絶縁膜１３および第２
の配線１７は省略して示している。Regarding the shape of the photosensitive resin, a method of forming an uneven shape in order to make the reflective pixel electrode itself have a light diffusing property can be considered, but in order to avoid complication of the drawing, a flat surface is used in this embodiment. The shaped first interlayer insulating film will be described. Regarding the method of manufacturing the first interlayer insulating film having the uneven shape, the masks A and B shown in FIGS. 4A and 4B are used, and the manufacturing is performed in the order of steps shown in FIG. 4C. Note that FIG.
In FIG. 4A, 41 is a light-shielding portion and 42 is a light-transmitting portion. Further, FIG. 4C shows the second interlayer insulating film 13 and the second interlayer insulating film 13.
The wiring 17 of is omitted.
【００６３】図４Ｃの（１）に示すガラス基板の上に、
図４Ｃの（２）に示すように感光性樹脂を塗布する。次
に、図４Ｃの（３）に示すようにマスクＡを用いて感光
性樹脂に露光を行い、図４Ｃの（４）に示すように現像
を行う。次に、図４Ｃの（５）に示すように焼成を行っ
て、感光性樹脂の角を丸くするように形状を変化させ、
続いて図４Ｃの（６）に示すように、感光性樹脂の上に
平滑化用に樹脂を塗布する。次に、図４Ｃの（７）に示
すように、マスクＢを用いてコンタクトホールの形成部
分に露光を行い、図４Ｃの（８）に示すように現像およ
び焼成を行う。最後に、図４Ｃの（９）に示すように、
その上に反射画素電極を成膜する。これにより、反射画
素電極自身に光拡散性を持たせるため凹凸形状を作製す
ることができる。On the glass substrate shown in (1) of FIG. 4C,
A photosensitive resin is applied as shown in (2) of FIG. 4C. Next, the photosensitive resin is exposed using the mask A as shown in (3) of FIG. 4C, and development is performed as shown in (4) of FIG. 4C. Next, firing is performed as shown in FIG. 4C (5) to change the shape of the photosensitive resin so that the corners are rounded,
Subsequently, as shown in (6) of FIG. 4C, a resin is applied onto the photosensitive resin for smoothing. Next, as shown in (7) of FIG. 4C, the portion where the contact hole is formed is exposed using the mask B, and development and baking are performed as shown in (8) of FIG. 4C. Finally, as shown in (9) of FIG. 4C,
A reflective pixel electrode is formed thereon. As a result, since the reflective pixel electrode itself has a light diffusing property, an uneven shape can be formed.
【００６４】図５の（ａ）〜（ｅ）は反射画素電極の形
成工程を示し、（１）はＴＦＴ部分に関し、（２）は比
較例としての、上記第２の配線である引出配線と第１の
配線であるソースバス配線とのコンタクト領域１５を感
光性樹脂３１で覆わない場合であり、（３）は本実施形
態としての、上記第２の配線である引出配線と第１の配
線であるソースバス配線とのコンタクト領域１５を感光
性樹脂３１で覆う場合である。5A to 5E show a process of forming the reflective pixel electrode, (1) relates to the TFT portion, and (2) is a comparative example and the lead-out wiring which is the second wiring. This is a case where the contact region 15 with the source bus line which is the first line is not covered with the photosensitive resin 31, and (3) shows the lead line and the first line which are the second lines according to the present embodiment. This is a case where the contact region 15 with the source bus line is covered with the photosensitive resin 31.
【００６５】図５（ａ）、（ｂ）に示す第１の層間絶縁
膜３１の形成工程は前記実施形態１と同様であり、図５
（ｃ）の（２）、（３）に示す反射画素電極３２の成膜
工程も端子部分に成膜されないようマスクデポ法を用い
る。The steps of forming the first interlayer insulating film 31 shown in FIGS. 5A and 5B are the same as those in the first embodiment, and the steps shown in FIG.
Also in the film forming process of the reflective pixel electrode 32 shown in (2) and (3) of (c), the mask deposition method is used so that the film is not formed on the terminal portion.
【００６６】図５（ｃ）の（２）において、反射画素電
極３２であるＡｌ膜と冗長ＩＴＯ膜１６とが接触してい
る。この場合、図５（ｄ）の（２）に示すように、反射
画素電極３２であるＡｌ膜をパターニングするためのフ
ォトレジスト３５の現像時に、反射画素電極３２である
Ａｌ膜に発生したピンホールや段切れ部３６などの活性
領域が現像液より腐食され、現像液が浸入する。その結
果、図５（ｄ）の（２）に示すように、Ａｌ膜とＩＴＯ
膜と現像液とによる局部電池系が形成され、反射画素電
極３２であるＡｌ膜および冗長ＩＴＯ膜１６にともに腐
食部３７が生じ、コンタクト領域１５での断線による不
良が多発し、製造歩留まりが大幅に低下する。このよう
な腐食現象を「電蝕」とよび、図６に模式的に示す。In (2) of FIG. 5C, the Al film which is the reflective pixel electrode 32 and the redundant ITO film 16 are in contact with each other. In this case, as shown in (2) of FIG. 5D, pinholes generated in the Al film that is the reflective pixel electrode 32 during development of the photoresist 35 for patterning the Al film that is the reflective pixel electrode 32. The active areas such as the broken portions and the stepped portions 36 are corroded by the developing solution, and the developing solution penetrates. As a result, as shown in (2) of FIG.
A local battery system is formed by the film and the developing solution, a corroded part 37 is generated in both the Al film which is the reflective pixel electrode 32 and the redundant ITO film 16, and defects frequently occur due to disconnection in the contact region 15, resulting in a large manufacturing yield. Fall to. Such a corrosion phenomenon is called "electrolytic corrosion" and is schematically shown in FIG.
【００６７】図６（ａ）に示すように、Ａｌ膜の表面に
ピンホールや格子欠陥等の活性領域が存在すると、図６
（ｂ）に示すように、例えばアルカリ系現像液により上
記活性領域部分が腐食されていき、現像液がＩＴＯ膜に
も接触する。そして、図６（ｃ）に示すように、Ａｌ
膜、ＩＴＯ膜、および現像液により局部電池系が形成さ
れ、Ａｌ膜およびＩＴＯ膜ともに腐食する。なお、図６
（ｄ）は局部電池系のモデルを示す。As shown in FIG. 6A, when active regions such as pinholes and lattice defects are present on the surface of the Al film, FIG.
As shown in (b), the active region portion is corroded by, for example, an alkaline developing solution, and the developing solution also comes into contact with the ITO film. Then, as shown in FIG.
A local battery system is formed by the film, the ITO film, and the developing solution, and both the Al film and the ITO film are corroded. Note that FIG.
(D) shows a model of a local battery system.
【００６８】これに対し、図５の（３）に示すコンタク
ト領域１５を第１の層間絶縁膜３１用の感光性樹脂で覆
った場合では、コンタクト領域１５に形成した冗長ＩＴ
Ｏ膜１６が第１の層間絶縁膜３１により保護されている
ため、図５（ｄ）の（３）に示すように、現像液が冗長
ＩＴＯ膜１６と接触することなく、従って冗長ＩＴＯ膜
１６が冗長膜（または冗長配線）としての機能を発揮す
ることができ、製造歩留まりの大幅な向上が図れる。On the other hand, when the contact region 15 shown in (3) of FIG. 5 is covered with the photosensitive resin for the first interlayer insulating film 31, the redundant IT formed in the contact region 15 is formed.
Since the O film 16 is protected by the first interlayer insulating film 31, the developer does not come into contact with the redundant ITO film 16 as shown in (3) of FIG. Can function as a redundant film (or redundant wiring), and the manufacturing yield can be significantly improved.
【００６９】但し、この場合も実施形態１と同様に、第
１の層間絶縁膜３１の膜厚が不十分、つまりコンタクト
領域１５のカバレッジが不十分であると、図１１（ａ）
に示すように第１の層間絶縁膜３１にも現像液が浸入す
る、第１の層間絶縁膜の段切れ部３６や、ピンホール
（図示せず）が発生し、この部分で電蝕が起こることに
より、図１１（ｂ）に示す腐食部３７が発生する。この
ため第１の層間絶縁膜３１は、コンタクト領域１５の段
差に比べ十分な膜厚が必要となる。However, also in this case, as in the first embodiment, if the film thickness of the first interlayer insulating film 31 is insufficient, that is, the coverage of the contact region 15 is insufficient, FIG.
As shown in FIG. 3, the developer penetrates into the first interlayer insulating film 31, a step break 36 in the first interlayer insulating film and a pinhole (not shown) are generated, and electrolytic corrosion occurs at this portion. As a result, the corroded portion 37 shown in FIG. 11B is generated. Therefore, the first interlayer insulating film 31 needs to have a sufficient film thickness as compared with the step of the contact region 15.
【００７０】尚、一般にマスクデポ法を採用する場合に
は、成膜領域と非成膜領域との間に数ｍｍ〜数ｃｍ程度
の離隔マージンが必要となる。そのため、例えば冗長Ｉ
ＴＯ膜１６上もデポマスクによる成膜されない部分にす
る場合、実際の表示領域からコンタクト領域１５まで十
分な距離が必要となる。このことは、液晶表示装置の
「額縁」と呼ばれる非表示領域を増加させることにつな
がり、製造上好ましくない。In general, when the mask deposition method is adopted, a separation margin of several mm to several cm is required between the film formation region and the non-film formation region. Therefore, for example, redundant I
In the case where the TO film 16 is not formed by the deposition mask, a sufficient distance from the actual display area to the contact area 15 is required. This leads to an increase in a non-display area called a "frame" of the liquid crystal display device, which is not preferable in manufacturing.
【００７１】本実施形態では、ＴＦＴ素子として逆スタ
ガ型を用いたが、スタガ型でも良く、さらにはＴＦＴに
限らず、単純マトリクス、ＭＩＭ（Metal-Insulator-Me
tal）等でも上記実施形態と同様の基板構成とする場
合、つまり引出配線とバス配線とを第２の層間絶縁膜１
３のコンタクトホールを介して接続（冗長ＩＴＯ膜１６
有り）し、更に第１の層間絶縁膜３１の上に、Ａｌから
なる反射画素電極３２を形成する場合にも有効である。In this embodiment, the inverted stagger type TFT is used as the TFT element, but the stagger type may be used, and the TFT element is not limited to the TFT, and a simple matrix or MIM (Metal-Insulator-Me) is used.
tal) and the like, when the substrate configuration is the same as that of the above-described embodiment, that is, the lead wiring and the bus wiring are connected to the second interlayer insulating film 1.
Connection via the contact hole 3 (redundant ITO film 16
It is also effective when the reflective pixel electrode 32 made of Al is formed on the first interlayer insulating film 31.
【００７２】また、ＴＦＴ、第１の層間絶縁膜を構成す
る材料についても、同様の効果および現象が発生するな
らば、実施形態には限定されない。Further, the materials forming the TFT and the first interlayer insulating film are not limited to the embodiment as long as the same effects and phenomena occur.
【００７３】更に、Ａｌからなる反射画素電極３２の形
成時にマスクデポ法を採用したのは、ＩＴＯからなる端
子電極１８が保護される方法であるからであり、同様な
効果が得られるのであれば、マスクデポ法に限定しな
い。Further, the reason why the mask deposition method is adopted when forming the reflective pixel electrode 32 made of Al is that the terminal electrode 18 made of ITO is protected, and if the same effect can be obtained, The method is not limited to the mask depot method.
【００７４】[0074]
【発明の効果】以上詳述したように本発明による場合に
は、高開口率化を図るために用いる第１の層間絶縁膜の
形成領域を表示領域以外にも設けてあり、第１の配線と
第２の配線とを接続するために第２の層間絶縁膜に形成
した第２のコンタクトホール部分が前記第１の層間絶縁
膜で覆われるので、画素電極をパターン化する際におい
て、第２のコンタクトホール部分を第１の層間絶縁膜で
保護でき、従来プロセスと同様にして作製しても支障な
く、ＰＯＰ構造の液晶表示装置やＰＯＰ構造の反射型液
晶表示装置に適用することができる。また、冗長手段と
しての冗長膜または冗長配線を保護することができるの
で、製造歩留まりの低下を防止することが可能となる。As described above in detail, in the case of the present invention, the formation region of the first interlayer insulating film used for attaining the high aperture ratio is provided other than the display region, and the first wiring is formed. Since the second contact hole portion formed in the second interlayer insulating film for connecting the second interlayer insulating film and the second wiring is covered with the first interlayer insulating film, the second contact hole portion is The contact hole portion can be protected by the first interlayer insulating film, and it can be applied to a liquid crystal display device having a POP structure or a reflective liquid crystal display device having a POP structure without any problem even if it is manufactured by a conventional process. Further, since the redundant film or the redundant wiring as the redundant means can be protected, it is possible to prevent the manufacturing yield from being lowered.
【図１】実施形態１におけるＴＦＴ基板の製造工程を示
す図（断面図）であり、（ａ）〜（ｅ）はその各工程を
示し、（１）はＴＦＴ素子部分、（２）はゲート端子部
分、（３）はソース端子部分を示す。FIG. 1 is a diagram (cross-sectional view) showing a manufacturing process of a TFT substrate in Embodiment 1, where (a) to (e) show the respective processes, (1) is a TFT element portion, and (2) is a gate. Terminal portion, (3) shows a source terminal portion.
【図２】第１の層間絶縁膜を使用したＰＯＰ構造の液晶
表示装置において、上部画素電極の製造工程を示す図
（断面図）であり、（ａ）〜（ｅ）はその各工程を示
し、（１）は画素電極部分、（２）は従来技術の課題の
箇所で説明した従来例（図１０）と同一の工程図であ
り、（３）は本実施形態の場合のソース側引出配線部分
の工程図である。FIG. 2 is a diagram (cross-sectional view) showing a manufacturing process of an upper pixel electrode in a liquid crystal display device having a POP structure using a first interlayer insulating film, and (a) to (e) show the respective processes. , (1) is a pixel electrode portion, (2) is the same process diagram as the conventional example (FIG. 10) described in the section of the problem of the conventional technique, and (3) is the source side lead wiring in the case of the present embodiment. It is a process drawing of a part.
【図３】反射型液晶表示装置（ＰＯＰ構造）に用いられ
るＴＦＴの断面構造の１例を示す断面図である。FIG. 3 is a sectional view showing an example of a sectional structure of a TFT used in a reflective liquid crystal display device (POP structure).
【図４Ａ】マスクＡを示す平面図である。4A is a plan view showing a mask A. FIG.
【図４Ｂ】マスクＢを示す平面図である。FIG. 4B is a plan view showing a mask B.
【図４Ｃ】（１）〜（９）は第１の層間絶縁膜に凹凸形
状をつけ、光拡散機能を付加させる場合の層間絶縁膜形
成工程を示す工程図（断面図）である。FIGS. 4C to 4C are process diagrams (cross-sectional views) showing an interlayer insulating film forming step in the case where the first interlayer insulating film is provided with a concavo-convex shape and a light diffusion function is added.
【図５】実施形態２において、第１の層間絶縁膜を使用
した反射型ＰＯＰ構造の液晶表示装置の反射画素電極の
形成工程を示す図（断面図）であり、（ａ）〜（ｅ）は
その各工程を示し、（１）はＴＦＴ部分に関し、（２）
は比較例としての、上記第２の配線である引出配線と第
１の配線であるソースバス配線とのコンタクト領域を感
光性樹脂で覆わない場合であり、（３）は本実施形態と
しての、上記第２の配線である引出配線と第１の配線で
あるソースバス配線とのコンタクト領域を感光性樹脂で
覆う場合である。5A to 5E are views (cross-sectional views) showing a process of forming a reflective pixel electrode of a liquid crystal display device having a reflective POP structure using a first interlayer insulating film in Embodiment 2. Shows the respective steps, (1) relates to the TFT part, (2)
Is a case as a comparative example in which the contact region between the lead-out wiring which is the second wiring and the source bus wiring which is the first wiring is not covered with the photosensitive resin, and (3) is the case where the present embodiment is This is a case where the contact region between the lead-out wiring that is the second wiring and the source bus wiring that is the first wiring is covered with a photosensitive resin.
【図６】（ａ）〜（ｃ）はＡｌ膜とＩＴＯ膜と現像液と
により局部電池が発生する工程を示す図（断面図）であ
り、（ｄ）は局部電池系のモデルを示す模式図である。6A to 6C are diagrams (cross-sectional views) showing a process in which a local battery is generated by an Al film, an ITO film, and a developing solution, and (d) is a model showing a model of a local battery system. It is a figure.
【図７】（ａ１）は従来の液晶表示装置を示す断面図、
（ａ２）はＰＯＰ構造の液晶表示装置を示す断面図、
（ｂ１）は従来の液晶表示装置を示す平面図、（ｂ２）
はＰＯＰ構造の液晶表示装置を示す平面図、（ｂ３）は
反射型液晶表示装置を示す平面図である。FIG. 7A is a cross-sectional view showing a conventional liquid crystal display device,
(A2) is a cross-sectional view showing a liquid crystal display device having a POP structure,
(B1) is a plan view showing a conventional liquid crystal display device, (b2)
Is a plan view showing a liquid crystal display device having a POP structure, and (b3) is a plan view showing a reflective liquid crystal display device.
【図８】（ａ）は従来の液晶表示装置に用いるＴＦＴ基
板の全体を示す平面図、（ｂ）はＴＦＴ部の拡大平面
図、（ｃ）は第１の配線と第２の配線とのコンタクト部
分を示す平面図である。8A is a plan view showing an entire TFT substrate used in a conventional liquid crystal display device, FIG. 8B is an enlarged plan view of a TFT portion, and FIG. 8C is a diagram showing a first wiring and a second wiring. It is a top view which shows a contact part.
【図９】（ａ）はゲートバス配線とゲート側引出配線と
のコンタクト領域を示す断面図、（ｂ）はソースバス配
線とソース側引出配線とのコンタクト領域を示す断面図
であり、（ｃ）はコンタクト領域の段差で発生した第１
の配線の段切れ部を示す断面図、（ｄ）は段切れ部に対
する冗長ＩＴＯ膜を設けた状態を示す断面図である。9A is a cross-sectional view showing a contact region between a gate bus wiring and a gate-side leading wiring, FIG. 9B is a cross-sectional view showing a contact region between a source bus wiring and a source-side leading wiring, and FIG. ) Is the first generated at the step in the contact region
3D is a cross-sectional view showing a step disconnection portion of the wiring, and FIG. 7D is a cross-sectional view showing a state where a redundant ITO film is provided for the step disconnection portion.
【図１０】第１の層間絶縁膜を保護膜として用いない場
合に、冗長ＩＴＯ膜や端子電極が消失することを説明す
る工程図（断面図）である。FIG. 10 is a process diagram (cross-sectional view) illustrating that the redundant ITO film and the terminal electrode disappear when the first interlayer insulating film is not used as a protective film.
【図１１】第１の層間絶縁膜のカバレッジ不足により生
じる不良のモードを示す断面図である。FIG. 11 is a cross-sectional view showing a failure mode caused by insufficient coverage of the first interlayer insulating film.
１ ゲート側端子 ２ ソース側端子 ３ ゲートバス配線 ４ ソースバス配線 ５ ゲート側引出配線 ６ ソース側引出配線 １０ ＴＦＴ（薄膜トランジスタ） １３ 第２の層間絶縁膜 １５ コンタクト領域 １５ａ コンタクトホール １６ 冗長ＩＴＯ膜 １７ 第２の配線 １８ 端子電極 １９ 第１の配線 ２１ ゲート電極 ２２ ゲート絶縁膜 ２３ ｉ層 ２４ エッチストッパ ２５ ｎ+層 ２６ ソース電極 ２７ ソース電極 ２８ ドレイン電極 ２９ ドレイン電極 ３１ 第１の層間絶縁膜 ３２ 上部画素電極（または反射画素電極） ３３ 下部画素電極 ３５ フォトレジスト ３６ 段切れ部 ３７ 腐食部 ３８ 段切れ部 ４１ 遮光部分 ４２ 透光部分 ４３ コンタクト領域 Ａ、Ｂ マスク1 Gate Side Terminal 2 Source Side Terminal 3 Gate Bus Wiring 4 Source Bus Wiring 5 Gate Side Leading Wiring 6 Source Side Leading Wiring 10 TFT (Thin Film Transistor) 13 Second Interlayer Insulating Film 15 Contact Region 15a Contact Hole 16 Redundant ITO Film 17th Second wiring 18 Terminal electrode 19 First wiring 21 Gate electrode 22 Gate insulating film 23 i layer 24 Etch stopper 25 n + layer 26 Source electrode 27 Source electrode 28 Drain electrode 29 Drain electrode 31 First interlayer insulating film 32 Upper pixel Electrode (or reflective pixel electrode) 33 Lower pixel electrode 35 Photoresist 36 Stepped portion 37 Corrosion portion 38 Stepped portion 41 Light shielding portion 42 Light transmitting portion 43 Contact area A, B Mask
Claims (4)
晶表示装置用基板において、 第１の層間絶縁膜の上に、ＩＴＯから成る画素電極が形
成され、 該画素電極は、該第１の層間絶縁膜に設けられた第１の
コンタクトホールを介して、該第１の層間絶縁膜の下側
に形成されたＴＦＴ（薄膜トランジスタ）のドレイン電
極に接続され、 該ＴＦＴのソース電極およびゲート電極は、ソースバス
配線である第１の配線およびゲートバス配線にそれぞれ
接続され、 該第１の配線は、ゲート絶縁膜である第２の層間絶縁膜
に設けられた第２のコンタクトホールを介してソース側
引き出し配線である第２の信号配線と接続され、 該第２のコンタクトホールを覆うように、該第２のコン
タクトホール近傍の該第１の配線上にＩＴＯから成る冗
長配線が形成されており、該第２のコンタクトホール
が、該第１の層間絶縁膜の下側に位置するように形成さ
れている液晶表示装置用基板。1. A substrate for a liquid crystal display device, which is one of a pair of substrates sandwiching a liquid crystal layer, wherein a pixel electrode made of ITO is formed on a first interlayer insulating film, and the pixel electrode is the first electrode. Of the TFT (thin film transistor) formed below the first interlayer insulating film through a first contact hole provided in the interlayer insulating film of the TFT, and a source electrode and a gate electrode of the TFT. Are respectively connected to a first wiring which is a source bus wiring and a gate bus wiring, and the first wiring is through a second contact hole provided in a second interlayer insulating film which is a gate insulating film. Source side
A redundant wiring made of ITO is formed on the first wiring in the vicinity of the second contact hole so as to be connected to a second signal wiring which is a lead wiring and to cover the second contact hole. A substrate for a liquid crystal display device, wherein the second contact hole is formed below the first interlayer insulating film.
晶表示装置用基板において、 第１の層間絶縁膜の上に、Ａｌから成る画素電極が形成
され、 該画素電極は、該第１の層間絶縁膜に設けられた第１の
コンタクトホールを介して、該第１の層間絶縁膜の下側
に形成されたＴＦＴ（薄膜トランジスタ）のドレイン電
極に接続され、 該ＴＦＴのソース電極およびゲート電極は、ソースバス
配線である第１の配線およびゲートバス配線にそれぞれ
接続され、 該第１の配線は、ゲート絶縁膜である第２の層間絶縁膜
に設けられた第２のコンタクトホールを介してソース側
引き出し配線である第２の信号配線と接続され、 該第２のコンタクトホールを覆うように、該第２のコン
タクトホール近傍の該第１の配線上にＩＴＯから成る冗
長配線が形成されており、該第２のコンタクトホール
が、該第１の層間絶縁膜の下側に位置するように形成さ
れている液晶表示装置用基板。2. A substrate for a liquid crystal display device, which is one of a pair of substrates sandwiching a liquid crystal layer, wherein a pixel electrode made of Al is formed on a first interlayer insulating film, and the pixel electrode is the first electrode. Of the TFT (thin film transistor) formed below the first interlayer insulating film through a first contact hole provided in the interlayer insulating film of the TFT, and a source electrode and a gate electrode of the TFT. Are respectively connected to a first wiring which is a source bus wiring and a gate bus wiring, and the first wiring is through a second contact hole provided in a second interlayer insulating film which is a gate insulating film. Source side
A redundant wiring made of ITO is formed on the first wiring in the vicinity of the second contact hole so as to be connected to a second signal wiring which is a lead wiring and to cover the second contact hole. A substrate for a liquid crystal display device, wherein the second contact hole is formed below the first interlayer insulating film.
り形成されている請求項１または２に記載の液晶表示装
置用基板。3. The substrate for a liquid crystal display device according to claim 1, wherein the first interlayer insulating film is made of a photosensitive resin.
第１の配線及び前記冗長配線の上に存在する前記第１の
層間絶縁膜が、該第２のコンタクトホール周縁に生じる
段差の寸法に対し、膜厚寸法を十分に厚くして形成され
ている請求項１または２に記載の液晶表示装置用基板。4. The size of the step formed on the peripheral edge of the second contact hole, the first interlayer insulating film existing on the first wiring and the redundant wiring covering the second contact hole, The substrate for a liquid crystal display device according to claim 1, which is formed with a sufficiently large film thickness dimension.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1621098A JP3422676B2 (en) | 1998-01-28 | 1998-01-28 | LCD substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1621098A JP3422676B2 (en) | 1998-01-28 | 1998-01-28 | LCD substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11212109A JPH11212109A (en) | 1999-08-06 |
| JP3422676B2 true JP3422676B2 (en) | 2003-06-30 |
Family
ID=11910171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1621098A Expired - Fee Related JP3422676B2 (en) | 1998-01-28 | 1998-01-28 | LCD substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3422676B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3053848B2 (en) * | 1990-07-09 | 2000-06-19 | シャープ株式会社 | Active matrix substrate |
| JP2555987B2 (en) * | 1994-06-23 | 1996-11-20 | 日本電気株式会社 | Active matrix substrate |
| JPH1020342A (en) * | 1996-07-09 | 1998-01-23 | Toshiba Corp | Production of active matrix substrate |
| JPH1039324A (en) * | 1996-07-23 | 1998-02-13 | Hitachi Ltd | Liquid crystal display device |
-
1998
- 1998-01-28 JP JP1621098A patent/JP3422676B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11212109A (en) | 1999-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100372579B1 (en) | A method for fabricating array substrate for liquid crystal display device and the same | |
| US7253439B2 (en) | Substrate for display, method of manufacturing the same and display having the same | |
| US5483082A (en) | Thin film transistor matrix device | |
| US8779296B2 (en) | Wiring board, method for manufacturing same, display panel, and display device | |
| US7656500B2 (en) | Liquid crystal display device and fabricating method thereof | |
| US6184960B1 (en) | Method of making a reflective type LCD including providing a protective metal film over a connecting electrode during at least one portion of the manufacturing process | |
| JP2005292661A (en) | Semitransparent liquid crystal display and its manufacturing method | |
| JPH11281992A (en) | Liquid crystal display and its production | |
| KR100660531B1 (en) | TFT LCD of merged reflection- transmission type | |
| US7570327B2 (en) | Semi-transmissive type liquid-crystal display device and method of fabricating the same | |
| JP4166300B2 (en) | Manufacturing method of liquid crystal display device | |
| KR101201310B1 (en) | Method For Fabricating Transflective Type Liquid Crystal Display Device | |
| US20070188682A1 (en) | Method for manufacturing a display device | |
| KR20070081016A (en) | Thin film transistor plate and method for fabricating the same | |
| JP2005338388A (en) | Liquid crystal display and its manufacturing method | |
| US20020127493A1 (en) | Method for manufacturing a liquid crystal display device | |
| JP4072015B2 (en) | LIQUID CRYSTAL DISPLAY DEVICE SUBSTRATE, ITS MANUFACTURING METHOD, AND LIQUID CRYSTAL DISPLAY DEVICE EQUIPPED WITH THE SAME | |
| JP3372882B2 (en) | Method for manufacturing substrate in reflective liquid crystal display device | |
| KR100660809B1 (en) | Liquid crystal display device and method for fabricating the same | |
| JPH11352515A (en) | Liquid crystal display device and its production | |
| JP3422676B2 (en) | LCD substrate | |
| JP2000180882A (en) | Liquid crystal display device and its production | |
| KR20050110368A (en) | An array substrate for a liquid crystal display device and method for fabricating of the same | |
| KR20020060844A (en) | Reflective-transmissive type thin film transistor liquid crystal display and method of forming the same | |
| JPH11249127A (en) | Manufacture of liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030411 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |