JP3421508B2 - Clock LSI correction circuit - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、時計ＬＳＩ（大規
模集積回路）の補正回路に関する。 【０００２】 【従来の技術】計時動作を行って、年月日及び時分秒の
時計データを出力する時計ＬＳＩは、計時動作の過程に
おいてそれ自身の要因による累積誤差や予期されない外
来ノイズによる誤差を生じる。このような誤差を補正す
るための補正回路が従来から提案されている。図８は、
従来の時計ＬＳＩの補正回路の一例を示すブロック図で
あり、図９〜図１１は、その動作フローチャートであ
る。 【０００３】図８に示すように、ＣＰＵ１にはバスＢを
介して制御プログラムを保持するＲＯＭ２、後述する時
計データ保持エリア３ａ及び１２時間カウンタ３ｂを備
えるＲＡＭ３、タイマ４及び時計ＬＳＩ５が接続されて
いる。タイマ４は、ＣＰＵ１によって設定された所定周
期で割込信号Ｓｔを発生してＣＰＵ１の割込端子ＩＮＴ
１に入力するものである。電源装置６は、交流電源Ｖａ
ｃから生成した直流電源を上記ＣＰＵ１〜タイマ４及び
信号生成手段７に供給するためのものである。電源スイ
ッチＳＷは、電源装置６に対する交流電源Ｖａｃの供給
をオン・オフするものである。信号生成手段７は、交流
電源Ｖａｃに基づいてその周波数（例えば５０Ｈｚ又は
６０Ｈｚ）と同じ周波数の割込信号Ｓａｃを生成してＣ
ＰＵ１の割込端子ＩＮＴ２に入力するものである。この
信号生成手段７は、電源装置６に内蔵されていてもよ
い。また、バッテリ８等のバックアップ手段によってバ
ックアップされているＲＡＭ３及び時計ＬＳＩ５は、電
源装置６のオン・オフに関係なく、それぞれデータの保
持及び計時動作を行っている。 【０００４】ここで、１２時間カウンタ３ｂについて説
明しておく。１２時間カウンタ３ｂには、基本的に、交
流電源Ｖａｃの周波数によって定まる周期で１２時間を
割った値に相当する１２時間基本値をそのときの時計デ
ータの秒単位の値に基づいて補正した値がセットされ
る。例えば、交流電源Ｖａｃの周波数が５０Ｈｚであれ
ば、周期は２０ｍｓとなるから、１２時間を２０ｍｓで
割った１２時間基本値は、「２１６００００」となる。
この１２時間基本値を１２時間カウンタ３ｂにセットし
ておき、２０ｍｓ周期で−１していけば、計数値が０に
なったときに、１２時間００分００秒が経過したことが
わかる。したがって、１２時間カウンタ３ｂの計数値が
０に到達した時点で、時計ＬＳＩ５の時計データを調べ
ることにより、１２時間００分００秒に対する時計デー
タの誤差を知ることができる。 【０００５】しかしながら、１２時間カウンタ３ｂを起
動する時点と、時計ＬＳＩ５の時計データの秒単位の値
が００秒となる時点とが一致するとは限らないので、１
２時間カウンタ３ｂにセットする１２時間基本値を補正
する必要がある。すなわち、１２時間カウンタ３ｂを起
動する時点における時計データの秒単位の値が０１秒〜
２９秒であれば、その値に対応する値だけ上記１２時間
基本値から減算して補正し、上記時計データの秒単位の
値が３１秒〜５９秒であれば、その値に対応する値だけ
上記１２時間基本値に加算して補正する。このようにし
て補正した１２時間基本値（以下、補正１２時間基本値
という）を１２時間カウンタ３ｂにセットすれば、１２
時間カウンタ３ｂの計数値が０になったときに、時計Ｌ
ＳＩ５から出力される時計データの秒単位が００秒と比
較してどの程度ずれているかを判定することにより、時
計ＬＳＩ５の時計データの誤差を認識することができ
る。なお、この場合には、交流電源Ｖａｃの周波数が正
確に制御されているということが前提となることはもち
ろんである。 【０００６】図９は、電源投入時に行われる初期設定ル
ーチンのフローチャートである。まず、電源スイッチＳ
Ｗが投入されると、ＣＰＵ１は、時計ＬＳＩ５から出力
される時計データをＲＡＭ３の時計データ保持エリア３
ａに格納する（ステップＳ１）。次いで、タイマ４に５
００ｍｓの周期データをセットして起動を掛ける（ステ
ップＳ２）。そして、上記ステップＳ１でリードした時
計データに対応する補正１２時間基本値を１２時間カウ
ンタ３ｂにセットして（ステップＳ３）、この初期設定
ルーチンを終了する。 【０００７】図１０は、ＣＰＵ１の割込端子ＩＮＴ１に
タイマ４からの割込信号Ｓｔが入力することによって、
タイマ４にセットされた所定周期である５００ｍｓごと
に起動される第１の割込処理ルーチンのフローチャート
である。まず、ＣＰＵ１は、時計ＬＳＩ５から出力され
る時計データをリードする（ステップＳ４）。ついで、
ＲＡＭ３の時計データ保持エリア３ａに格納されている
時計データをリードし、この時計データがステップＳ４
でリードした前回の時計データと比較して１秒以内にあ
るか否かを判定する（ステップＳ５）。ステップＳ５が
肯定ならば、時計ＬＳＩ５の計時動作が正常であるとみ
なして、（ステップＳＳ４でリードした時計データをＲ
ＡＭ３の時計データ保持エリア３ａに格納して（ステッ
プＳ６）、この第１の割込処理ルーチンを終了する。 【０００８】一方、ステップＳ５が否定ならば、時計Ｌ
ＳＩ５が誤動作してその時計データに１秒を超える誤差
が発生しているものとして、ＲＡＭ３の時計データ保持
エリア３ａに格納されている前回の時計データを時計Ｌ
ＳＩ５にセットすることにより補正を行い（ステップＳ
７）、この第１の割込処理ルーチンを終了する。この第
１の割込処理ルーチンによって、５００ｍｓ毎に時計Ｌ
ＳＩ５の誤動作の有無が判定されるので、ノイズ等の影
響によって時計データが大きな誤差を生じても、時計Ｌ
ＳＩ５の時計データを正しい値に補正することができ
る。 【０００９】図１１は、信号生成手段７の割込信号Ｓａ
ｃがＣＰＵ１の割込端子ＩＮＴ２に入力することによっ
て、交流電源Ｖａｃの周波数によって定まる周期で起動
される第２の割込処理ルーチンのフローチャートであ
る。図１１を参照して動作を説明する。まず、ＣＰＵ１
は、割込端子ＩＮＴ２に割込信号Ｓａｃが入力すると、
ＲＡＭ３の１２時間カウンタ３ｂのカウンタ値を−１す
る（ステップＳ８）。次いで、１２時間カウンタ３ｂの
カウンタ値が０か否かを判定する（ステップＳ９）。ス
テップＳ９が否定ならば、１２時間が経過していないと
判断して処理ルーチンを終了する。 【００１０】ステップＳ９が肯定ならば、１２時間が経
過したと判断して、ＲＡＭ３の時計データ保持領域３ａ
に保持されている時計データをリードし（ステップＳ１
０）、その時計データの秒単位の数値が０秒±５秒の範
囲にあるか否かを判定する（ステップＳ１１）。ステッ
プＳ１１が肯定ならば、ＣＰＵ１は、時計ＬＳＩ５に対
して３０秒アジャストコマンドを与える（ステップＳ１
２）。この３０秒アジャストコマンドを入力した時計Ｌ
ＳＩ５は、秒単位の数値を００にセットする。つまり、
時計ＬＳＩ５は、３０秒アジャストコマンドを入力する
と、その際の秒単位の値が００秒〜２９秒であれば、分
の単位を保持したままで秒単位の値を００秒にセット
し、秒単位の値が３０秒〜５９秒であれば、分の単位を
＋１分するとともに、秒単位の値を００秒にセットする
ようになっている。すなわち、時計ＬＳＩ５に生じてい
る±５秒の累積誤差を修正している。 【００１１】そして、ステップＳ１２によって秒単位が
００秒となっている時計ＬＳＩ５の時計データをＲＡＭ
３の時計データ保持エリア３ａに格納し（ステップＳ１
３）、ＲＡＭ３の１２時間カウンタ３ｂに１２時間基本
値（２１６００００）をセットして第２の割込処理ルー
チンを終了する。 【００１２】一方、ステップＳ１１が否定ならば、すな
わち、時計ＬＳＩ５の時計データの累積誤差が±５秒を
超える場合には、１２時間カウンタ３ｂに補正基本値を
セットして（ステップＳ１５）、この第２割込処理ルー
チンを終了する。なお、ステップＳ１５において、１２
時間カウンタ３ｂに補正基本値をセットする際の動作
は、図２のステップＳ３の動作に準じた動作である。こ
の場合には、時計ＬＳＩ５に対する補正動作はなされな
いままで、動作が継続される。 【００１３】以上説明したように、従来回路にあって
は、第１の割込処理ルーチンによって、５００ｍｓ毎に
時計ＬＳＩ５の誤動作をチェックして、誤動作による時
計データの誤差が生じている場合には、時計ＬＳＩ５の
時計データを修正し、第２の割込処理ルーチンによっ
て、１２時間あたり±５秒までの累積誤差を補正してい
る。 【００１４】 【発明が解決しようとする課題】しかしながら、上述し
た従来回路は、交流電源Ｖａｃにノイズが加わったり、
瞬断が発生したりして、信号生成手段７が誤動作して割
込信号Ｓａｃの周期が変動したとしても、その誤動作を
検知する手段を備えていない。このため、前述したステ
ップＳ１１の判定動作において、１２時間あたり±５秒
を超える誤差が生じたと判定された場合には、時計ＬＳ
Ｉ５に起因する誤差が生じたものとはせず、上記ノイズ
等の原因によって信号生成手段７の誤動作が発生したも
のとみなして、時計ＬＳＩの補正を禁止している。した
がって、補正する誤差の範囲（補正範囲）を狭い範囲に
限定されている。また、交流電源Ｖａｃにノイズが加わ
ったり、瞬断が発生したりした場合には、信号生成手段
７から正確な周期の割込信号Ｓａｃが生成されないの
で、この割込信号Ｓａｃの周期によって起動される第２
の割込処理によってカウント動作される１２時間カウン
タ３ｂの値も不正確なものとなってしまう。このため、
第２の割込処理ルーチンによって行われる累積誤差の補
正が正しくなされているとはいえず、信頼性に欠ける面
がある。本発明は、このような事情に基づいてなされた
ものであり、その目的は誤差の補正範囲を拡大するとと
もに、交流電源にノイズや瞬断が生じても補正動作を正
しく行って信頼性を確保する時計ＬＳＩの補正回路を提
供することにある。 【００１５】 【課題を解決するための手段】本発明は、計時動作を行
って少なくとも時分秒の時計データを出力する時計ＬＳ
Ｉの補正回路であって、制御手段と、交流電源に基づい
て前記交流電源の周期と同一周期で第１の信号を生成す
る第１の信号生成手段と、前記交流電源の周期よりも短
い周期で第２の信号を生成する第２の信号生成手段と、
前記第１の信号の回数をその計数値が所定の単位時間ｔ
に相当する単位計数値ｎに到達するまで計数する動作を
繰り返して行う第１の計数手段と、前記第１の計数手段
の計数値が前記単位計数値ｎに到達するまで前記第２の
信号の回数を計数する動作を繰り返して行う第２の計数
手段と、前記第１の計数手段の計数値が前記単位計数値
ｎに到達する回数を計数して、その計数値が前記単位時
間の所定倍数で示される所定の補正単位時間Ｔに相当す
る補正単位計数値Ｎに到達するまで計数する第３の計数
手段とを有し、前記制御手段は、前記時計ＬＳＩの時計
データの秒単位の値が更新される時点に同期して、前記
第１の計数手段、前記第２の計数手段及び前記第３の計
数手段の計数値をクリアして起動をかける初期化処理
と、前記第１の計数手段の計数値が前記単位計数値ｔに
到達する都度、その時点での前記第２の計数手段の計数
値ｍに基づいて前記第１の計数手段の計数値の正誤を判
定する単位時間正誤判定処理と、前記第１の計数手段の
計数値が正しいと判定された場合には、前記第３の計数
手段の計数動作を続行し、前記第１の計数手段の計数値
が誤りと判定された場合には、前記初期化処理に移行す
る補正単位時間計測処理と、前記第３の計数手段の計数
値が前記補正単位計数値Ｎに到達した時点で、前記補正
単位時間Ｔに基づいて前記時計ＬＳＩの計時動作を補正
する補正処理とを行うことを特徴としている。 【００１６】上述の構成によれば、第１の計数手段の計
数値が単位計数値ｎに到達する都度、その時点での第２
の計数手段の計数値に基づいて第１の計数手段の計数値
の正誤を判定することにより、第１の信号の周期が正常
か否かを判定している。また、交流電源にノイズや瞬断
等の異常が発生して第１の信号の周期が変動して、第１
の計数手段の計数値が誤った値となっても、初期化処理
を行って第１の計数手段〜第３の計数手段の計数動作を
再実行している。したがって、第３の計数手段の計数値
が補正単位時間Ｔに相当する補正単位計数値Ｎに到達し
たことをもって、上記補正単位時間Ｔを正確に計測する
ことができる。そして、この補正単位時間Ｔに基づいて
時計ＬＳＩの計時動作が正確に補正される。また、交流
電源の異常に起因する第１の計数手段の誤動作が防止さ
れているので、従来回路と違って、時計ＬＳＩの時計デ
ータに比較的大きな誤差が生じた場合に、その誤差を交
流電源の異常に基づくものとみなす必要がなく、従って
補正を禁止する必要もない。 【００１７】 【発明の実施の形態】次に、本発明について図面を参照
して説明する。図１は、本発明の時計ＬＳＩの補正回路
の実施の形態を示すブロック図であり、図２〜図７は動
作フローチャートである。なお、図１において、従来例
を示す図８と同一または相当する部材には同一の符号を
付し、その説明を省略する。 【００１８】まず、図１を参照して本発明回路の構成に
ついて従来回路と相違する部分について説明する。ＲＡ
Ｍ３１には、従来と同じ時計データ保持エリア３ａの他
に、後述する５ｍｓタイマ４１から出力される５ｍｓ周
期の割込信号（第２の信号）Ｓｕの回数を計数する５ｍ
ｓカウンタ３ｃと、信号生成手段７から出力される交流
電源Ｖａｃの周期と同一周期の割込信号（第１の信号）
Ｓａｃの回数をその計数値が所定の単位時間ｔ（本実施
の形態では１秒）に相当する単位計数値ｎに到達するま
で繰り返して計数する１秒カウンタ３ｄと、１秒カウン
タ３ｄが上記単位計数値ｎに到達する都度、つまり１秒
が計測されたときに＋１され、その計数値が補正単位時
間（本実施の形態では１時間）Ｔに相当する補正単位計
数値Ｎ（本実施の形態では３６００）に到達するまで計
数する１時間カウンタ３ｅと、時計ＬＳＩ５の時計デー
タの秒単位の数字が１秒増加したときにＯＮされる秒変
わりフラグ３ｆと、後述する動作フローチャートの分岐
先を指定するためのモードデータを保持するためのモー
ドデータ保持エリア３ｇと、上記単位計数値ｎ（交流電
源周波数が５０Ｈｚなら５０であり、６０Ｈｚなら６０
である）を保持する単位計数値保持エリア３ｈとが構成
されている。５ｍｓタイマ４１は、交流電源Ｖａｃの周
期よりも短い周期である５ｍｓ周期の割込信号Ｓｕを出
力するものである。 【００１９】次に、図２〜図７のフローチャートを参照
して動作を説明する。まず、図２は、電源投入時に実行
される初期設定ルーチンのフローチャートである。この
ルーチンは、電源スイッチＳＷがオンされて、電源装置
６から各部に電源が供給されることにより起動され、時
計ＬＳＩ５の時計データがＲＡＭ３１の時計データエリ
ア３ａに格納される（ステップＳ１００）。そして、モ
ードデータとして「３」がモードデータ保持エリア３ｇ
に設定されて（ステップＳ１０１）、このルーチンを終
了する。 【００２０】図３は、５ｍｓカウンタ４１の動作ルーチ
ンのフローチャートである。このルーチンは、５ｍｓタ
イマ４１からＣＰＵ１の割込端子ＩＮＴ１に５ｍｓ周期
の割込信号Ｓｕが入力される度に起動される。ＣＰＵ１
は、割込信号Ｓｕの入力に応じてＲＡＭ３１の５ｍｓカ
ウンタ３ｃを＋１して（ステップＳ１１０）、ルーチン
を終了する。 【００２１】図４は、メインルーチンのフローチャート
である。このメインルーチンは、割込信号ＳａｃがＣＰ
Ｕ１の割込端子ＩＮＴ２に入力することによって起動さ
れる。すなわち、交流電源Ｖａｃの周波数が５０Ｈｚで
あれば２０ｍｓ毎に起動され、６０Ｈｚならば１６．７
ｍｓ毎に起動される。なお、以下の説明では、交流電源
の周波数は５０Ｈｚとする。 【００２２】まず、時計ＬＳＩ５の時計データがリード
される（ステップＳ１２０）。次いで、リードした時計
データと、ＲＡＭ３１の時計データ保持エリア３ａに格
納されている前回の時計データとを比較して一致するか
否かを判定し（ステップＳ１２１）、一致すれば後述す
るステップＳ１２６へ移行する。 【００２３】リードした時計データと前回の時計データ
とが一致しなければ（ステップＳ１２１で否定）、リー
ドした時計データと、前回の時計データに＋１秒した値
とを比較して一致するか否かを判定し（ステップＳ１２
２）、一致すれば、リードした時計データを時計データ
保持エリア３ａに格納して時計データの更新を行い（ス
テップＳ１２３）、時計データの秒単位の数値が更新さ
れたことを示す秒変わりフラグ３ｆをＯＮに設定して
（ステップＳ１２４）、１秒カウンタ３ｅを＋１する
（ステップＳ１２６）。 【００２４】一方、ステップＳ１２２で否定ならば、時
計ＬＳＩ５の誤動作によって時計データが誤っているも
のとみなして、時計データエリア保持エリア３ａの時計
データ（前回のデータ）を時計ＬＳＩ５に設定して（ス
テップＳ１２５）、ステップＳ１２６に移行する。 【００２５】なお、電源投入直後には、時計ＬＳＩ５か
らリードした時計データと、時計データ保持エリア３ａ
に保持されている前回の時計データとは当然一致しない
から、上記ステップＳ１２１〜Ｓ１２６の動作は、後述
するステップＳ１３０，Ｓ１３２の動作によって無効に
されるようになっている。また、電源投入直後には、モ
ードデータが「３」に設定されているので、ステップＳ
１２７〜Ｓ１２９を通過して、１秒カウンタ３ｄ及び５
ｍｓカウンタ３ｃをクリアして初期化動作を行う（ステ
ップＳ１３０）。そして、モードデータ保持エリア３ｇ
のモードデータを「２」に設定し（ステップＳ１３
１）、秒変わりフラグ３ｆをＯＦＦに設定して（ステッ
プＳ１３２）、電源投入直後の動作を終了する。 【００２６】次いで、図４のメインルーチンが起動され
ると、モードデータが「２」に設定されているので、ス
テップＳ１２０〜Ｓ１２９が実行され、図５に示す単位
計数値設定ルーチンへ移行する。図５を参照して説明す
ると、まず、５ｍｓカウンタ３ｃの計数値ｃが２０２
（５ｍｓ×２０２＝１．０１ｓに相当）未満か否かを判
定し（ステップＳ１７０）、否定ならば交流電源周波数
を測定するための１秒間を超過したものと判断して１秒
カウンタ及び５ｍｓカウンタの双方をクリアして（ステ
ップＳ１７５）、図４のステップＳ１３２に移行する。 【００２７】ステップＳ１７０が肯定であれば、１秒カ
ウンタ３ｄの計数値が５０又は６０であるか否かを判定
し（ステップＳ１７１）、否定ならば図４のメインルー
チンのステップＳ１３２に移行し、肯定であれば、５ｍ
ｓカウンタ３ｃの計数値ｃが１９７（５ｍｓ×１９７＝
０．９８５ｓ）より大か否かを判定し（ステップＳ１７
２）、肯定ならば１秒カウンタ３ｄの計数値が正しいも
のとみなして、ステップＳ１７１で判定された計数値
（交流周波数の値に相当する）である５０又は６０を単
位計数値ｎとしてＲＡＭ３１の単位計数値保持エリア３
ｈに設定する（ステップＳ１７３）。そして、単位計数
値ｎの設定が終了したので、モードデータ保持エリア３
ｇのモードデータとして「１」をセットして図４のステ
ップＳ１３２に移行する。 【００２８】次に、図４のメインルーチンが起動される
と、モードデータが「１」に設定されているので、ステ
ップＳ１２８から図６に示されている初期化ルーチンに
移行する。図６を参照して説明すると、秒変わりフラグ
がＯＮか否かを判定し（ステップＳ１６０）、否定なら
ば、ステップＳ１３２に移行する。一方、肯定ならば、
ステップＳ１２３においてＲＡＭ３１の時計データ保持
エリア３ａの時計データが更新された時点であるため、
５ｍｓカウンタ３ｃ、１秒カウンタ３ｄ及び１時間カウ
ンタ３ｅの全てをクリアして初期化する（ステップＳ１
６１）。そして、モードデータとして「０」をセットし
てステップＳ１３２に移行する。 【００２９】次に、図４のメインルーチンが起動される
と、モードデータが「０」に設定されているので、ステ
ップＳ１２７から図７に示されている計時動作補正ルー
チンに移行する。図７の計時動作補正ルーチンでは、ま
ず、１秒カウンタ３ｄの計数値が１秒分、すなわち、図
５の単位計数値設定ルーチンのステップＳ１７３でＲＡ
Ｍ３１の単位計数値保持エリア３ｈに保持されている単
位計数値ｎに一致するか否かを比較する（ステップＳ１
４０）。一致していなければ、図４のメインルーチンの
ステップＳ１３２に移行し、一致していれば、ＲＡＭ３
１の１秒カウンタ３ｄをクリアし（ステップＳ１４
１）、５ｍｓカウンタ３ｃの計数値ｃが２００±２（１
秒±１０ｍｓ）以内にあるか否かを判定する（ステップ
Ｓ１４２）。肯定ならば、１秒カウンタ３ｃの計数値は
正しいものとみなし、５ｍｓカウンタ３ｃをクリアし
（ステップＳ１４３）、１時間カウンタ３ｅを＋１（１
秒に相当）する（ステップＳ１４４）。 【００３０】次いで、この１時間カウンタ３ｅの計数値
が補正単位時間Ｔである１時間に相当する補正単位計数
値Ｎ（＝３６００）に到達したか否かを判定し（ステッ
プＳ１４５）、否定ならば、図４のメインルーチンのス
テップＳ１３２に移行してこの補正ルーチンのループを
反復して実行する。肯定ならば、３０秒アジャストコマ
ンドを時計ＬＳＩ５に発行して時計ＬＳＩ５の計時動作
を補正し（ステップＳ１４６）、補正した後の時計ＬＳ
Ｉ５の時計データをリードし（ステップＳ１４７）、そ
のリードした時計データをＲＡＭ３１の時計データ保持
エリア３ａに格納する（ステップＳ１４８）。そして、
１時間カウンタ３ｅをクリアして図４のメインルーチン
のステップＳ１３２に移行する（ステップＳ１４９）。 【００３１】一方、ステップＳ１４２において、否定な
らば、１秒カウンタ３ｄの計数値が誤っているものとみ
なして、ＲＡＭ３１のモードデータ保持エリア３ｇにモ
ードデータとして「１」をセットし（ステップＳ１５
０）、図４のメインルーチンのステップＳ１３２に移行
する。ここで、モードデータが「１」にセットされてい
るので、ステップＳ１２８を経由して先に説明した図６
の初期化ルーチンに移行することにより、５ｍｓカウン
タ３ｃ、１秒カウンタ３ｄ及び時間カウンタ３ｅの全て
をクリアしてから、図７の計時動作補正ルーチンに移行
して計時動作補正ルーチンを再実行する。 【００３２】このように、上述の実施の形態によれば、
５ｍｓカウンタ３ｃの計数値ｃに基づいて、１秒カウン
タ３ｄの計数値が正常か否かを、換言すれば割込信号Ｓ
ａｃの周期が正常か否かを判定することができる。した
がって、交流電源Ｖａｃにノイズや瞬断等の異常が発生
して割込信号Ｓａｃの周期が変動して、１秒カウンタ３
ｄの計数値が誤った値となっても、カウンタ３ｃ，３
ｄ，３ｅをクリアして計時動作補正ルーチンを初めから
やり直す（再実行する）ことができる。このため、従来
回路と違って、交流電源の異常によって誤った補正動作
を時計ＬＳＩにすることがなく、補正動作の信頼性を向
上させることができる。 【００３３】また、交流電源の異常による第１の計数手
段の誤動作を防止しているため、従来回路と違って、時
計ＬＳＩの時計データに比較的大きな誤差が生じた場合
に、その誤差を交流電源の異常に基づくものとみなす必
要がなく、従って補正を禁止する必要もない。このた
め、例えば、１時間毎に±３０秒の補正を行うことがで
きるので、２４時間に換算して±１２分の補正を行うこ
とが可能となり、従来回路に比較して、補正範囲を拡大
することができる。 【００３４】次に、上述した実施の形態の説明と請求項
の記載との対応を説明する。図１に示す信号生成手段７
は、交流電源に基づいて交流電源の周期と同一周期で第
１の信号を生成する「第１の信号生成手段」を構成して
いる。５ｍｓタイマ４１は、交流電源の周期よりも短い
周期で第２の信号を生成する「第２の信号生成手段」を
構成している。また、ＣＰＵ１及び１秒カウンタ３ｄ
は、第１の信号の回数をその計数値が所定の単位時間ｔ
に相当する単位計数値ｎに到達するまで計数する動作を
繰り返して行う「第１の計数手段」を構成している。Ｃ
ＰＵ１及び５ｍｓカウンタ３ｃは、第１の計数手段の計
数値が上記単位計数値ｎに到達するまで第２の信号の回
数を計数する動作を繰り返して行う「第２の計数手段」
を構成している。ＣＰＵ１及び１時間カウンタ３ｅは、
第１の計数手段の計数値が上記単位計数値ｎに到達する
回数を計数して、その計数値が単位時間ｔの所定倍数で
示される所定の補正単位時間Ｔに相当する補正単位計数
値Ｎに到達するまで計数する「第３の計数手段」を構成
している。ＣＰＵ１は、「制御手段」に相当している。 【００３５】また、図６に示したステップＳ１６０〜Ｓ
１６２の動作は、時計ＬＳＩの時計データの秒単位の値
が更新される時点に同期して、第１の計数手段、第２の
計数手段及び第３の計数手段の計数値をクリアして起動
をかける「初期化処理」に相当している。図７に示した
ステップＳ１４０及びＳ１４２の動作は、第１の計数手
段の計数値が前記単位計数値ｎに到達する都度、その時
点での前記第２の計数手段の計数値に基づいて前記第１
の計数手段の計数値の正誤を判定する「単位時間正誤判
定処理」に相当している。そして、図７に示したステッ
プＳ１４４及びＳ１５０の動作は、第１の計数手段の計
数値が正しいと判定された場合には、第３の計数手段の
計数動作を続行し、第１の計数手段の計数値が誤りと判
定された場合には、初期化処理に移行する「補正単位時
間計測処理」に相当している。また、図７に示したステ
ップＳ１４５及びＳ１４６の動作は、第３の計数手段の
計数値が補正単位時間に相当する所定値に到達した時点
で、補正単位時間に基づいて時計ＬＳＩの計時動作を補
正する「補正処理」に相当している。 【００３６】また、この実施の形態では、第１の計数手
段を構成するＣＰＵ１及び１秒カウンタ３ｄによって、
第１の信号Ｓａｃの回数が所定の単位時間である１秒に
相当する単位計数値ｎに到達するまで計数しているが、
上記単位時間は、１秒に限られるものではなく、第１の
信号Ｓａｃの周期の異常の有無を判定するために十分な
時間であればよい。 【００３７】なお、第２の信号生成手段によって生成さ
れる第２の信号の周期は、５ｍｓに限定されるものでは
なく、第１の信号の周期、すなわち交流電源の周期に比
較して短い周期であればよいことはもちろんである。 【００３８】また、第３の計数手段を構成するＣＰＵ１
及び１時間カウンタ３ｅによって、第１の計数手段の計
数値が単位計数値ｎに到達する回数を計数して、その計
数値が単位時間の所定倍数で示される所定の補正単位時
間Ｔである１時間に相当する所定値Ｎ（＝３６００）に
到達するまで計数しているが、上記補正単位時間は、１
時間に限定されるものではなく、時計ＬＳＩの計時動作
を補正する時間間隔として十分な時間であればよい。 【００３９】また、本実施の形態では、第１の計数手段
〜第３の計数手段を、ＣＰＵ１及びＲＡＭ３１上に設け
た１秒カウンタ３ｄ、５ｍｓカウンタ３ｃ及び１時間カ
ウンタ３ｅによってソフトウェア的に構成したが、上記
第１の計数手段〜第３の計数手段は、それぞれカウンタ
ＩＣによってハードウェア的に構成することもできる。 【００４０】 【発明の効果】以上詳述したように、本発明の時計ＬＳ
Ｉの補正回路によれば、交流電源にノイズや瞬断等の異
常が発生して第１の信号の周期が変動して、第１の計数
手段の計数値が誤った値となっても、初期化処理を行っ
て第１の計数手段〜第３の計数手段の計数動作を再実行
している。したがって、第３の計数手段の計数値が補正
単位時間に相当する補正単位計数値に到達したことをも
って、補正単位時間を正確に計測することができる。そ
して、この補正単位時間に基づいて時計ＬＳＩの計時動
作が正確に補正される。このため、従来回路と違って、
交流電源の異常によって誤った補正動作を時計ＬＳＩに
することがなく、補正動作の信頼性を向上させることが
できる。 【００４１】また、交流電源の異常に起因する第１の計
数手段の誤動作が防止されているので、従来と違って、
時計ＬＳＩの時計データに比較的大きな誤差が生じた場
合に、その誤差を交流電源の異常に基づくものとして補
正を禁止する必要がない。従来回路に比較して、補正範
囲を拡大することができる。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a clock LSI
(Integrated circuit). 2. Description of the Related Art A timekeeping operation is performed to determine the date, hour, minute, and second.
A clock LSI that outputs clock data is used in the process of timekeeping operation.
Error due to its own factors and unexpected
Error due to noise. Compensate for such errors
There has been conventionally proposed a correction circuit for this. FIG.
FIG. 9 is a block diagram showing an example of a conventional correction circuit of a timepiece LSI.
FIG. 9 to FIG. 11 are flowcharts of the operation.
You. As shown in FIG. 8, a bus B is connected to a CPU 1.
ROM 2 which holds the control program via
Total data holding area 3a and 12 hour counter 3b
RAM 3, timer 4, and clock LSI 5 are connected
I have. The timer 4 has a predetermined cycle set by the CPU 1.
Generates an interrupt signal St at the interrupt period INT
1 is input. The power supply 6 includes an AC power supply Va.
c from the CPU 1 to the timer 4 and
This is for supplying the signal to the signal generating means 7. Power switch
Switch SW supplies AC power Vac to the power supply device 6.
Is turned on and off. The signal generation means 7
The frequency (for example, 50 Hz or
60 Hz) to generate an interrupt signal Sac having the same frequency
This is input to the interrupt terminal INT2 of PU1. this
The signal generating means 7 may be built in the power supply device 6.
No. Also, the backup means such as the battery 8
The RAM 3 and the clock LSI 5 that have been backed up
Regardless of whether the power supply 6 is on or off,
Holding and timing operations. Here, the 12-hour counter 3b will be described.
I will tell you. Basically, the 12-hour counter 3b
12 hours at a cycle determined by the frequency of the power supply Vac
The 12-hour basic value corresponding to the divided value is
The value corrected based on the data value in seconds is set.
You. For example, if the frequency of the AC power supply Vac is 50 Hz
For example, the cycle is 20 ms, so 12 hours is 20 ms
The 12-hour basic value obtained by the division is “2160000”.
This 12-hour basic value is set in the 12-hour counter 3b.
In advance, if the value is decremented by 1 in 20 ms cycle, the count value becomes 0
When 12 hours, 00 minutes, and 00 seconds have passed,
Understand. Therefore, the count value of the 12-hour counter 3b is
When it reaches 0, check the clock data of clock LSI5
The clock data for 12 hours 00 minutes 00 seconds
Data error. However, the 12-hour counter 3b is started.
Time of operation and the value in seconds of the clock data of the clock LSI5
Is not always coincident with 00 seconds.
Correct 12-hour basic value set in 2-hour counter 3b
There is a need to. That is, the 12-hour counter 3b is started.
The time value of the clock data at the time of
If it is 29 seconds, only the value corresponding to that value is the above 12 hours
Corrected by subtracting from the basic value,
If the value is between 31 seconds and 59 seconds, only the value corresponding to that value
The correction is performed by adding to the 12-hour basic value. Like this
12-hour basic value (hereinafter, corrected 12-hour basic value)
Is set in the 12-hour counter 3b,
When the count value of the time counter 3b becomes 0, the clock L
Second unit of clock data output from SI5 is 00 seconds.
To determine how far they are
Error of clock data of LSI5 can be recognized.
You. In this case, the frequency of the AC power supply Vac is correct.
It is presumed that it is controlled precisely.
It is stiff. FIG. 9 shows an initial setting routine performed when the power is turned on.
It is a flowchart of a routine. First, power switch S
When W is input, the CPU 1 outputs from the clock LSI 5
The clock data to be stored is stored in the clock data holding area 3 of the RAM 3.
a (step S1). Next, 5
Set the 00ms cycle data and start
Step S2). And when reading in the above step S1
12-hour basic value corrected for 12-hour
(Step S3) to set the initial setting.
End the routine. FIG. 10 shows a state where the interrupt terminal INT1 of the CPU 1
When the interrupt signal St from the timer 4 is input,
Every 500 ms, which is the predetermined period set in timer 4
Of the first interrupt processing routine started by the CPU
It is. First, the CPU 1 outputs from the clock LSI 5
The clock data is read (step S4). Then
It is stored in the clock data holding area 3a of the RAM 3.
The clock data is read, and this clock data is stored in step S4.
Within 1 second compared to the previous clock data
It is determined whether or not it is (Step S5). Step S5
If affirmative, it is determined that the clock operation of the clock LSI 5 is normal.
(The clock data read in step SS4 is
Stored in the clock data holding area 3a of AM3 (step
Step S6), the first interrupt processing routine ends. On the other hand, if step S5 is negative, the clock L
SI5 malfunctions and its clock data has an error exceeding 1 second
Of the clock data in RAM 3
The previous clock data stored in area 3a is stored in clock L
Correction is performed by setting SI5 (step S5).
7), the first interrupt processing routine ends. This second
The clock L is generated every 500 ms by the interrupt processing routine of FIG.
Since the presence or absence of malfunction of SI5 is determined, the shadow
Even if the clock data causes a large error due to the sound, the clock L
Clock data of SI5 can be corrected to correct value
You. FIG. 11 shows an interrupt signal Sa of the signal generation means 7.
c is input to the interrupt terminal INT2 of the CPU 1
And starts at a cycle determined by the frequency of the AC power supply Vac
9 is a flowchart of a second interrupt processing routine to be executed.
You. The operation will be described with reference to FIG. First, CPU1
When the interrupt signal Sac is input to the interrupt terminal INT2,
The count value of the 12-hour counter 3b of the RAM 3 is decremented by one.
(Step S8). Next, the 12-hour counter 3b
It is determined whether the counter value is 0 (step S9). S
If step S9 is negative, it means that 12 hours have not passed
Judge and end the processing routine. If step S9 is affirmative, 12 hours have passed.
It is determined that the time has passed, and the clock data holding area 3a of the RAM 3
Is read from the clock data stored in the memory (step S1).
0), the value of the clock data in units of seconds is in the range of 0 seconds ± 5 seconds.
It is determined whether or not it is enclosed (step S11). Step
If the step S11 is affirmative, the CPU 1 checks the clock LSI5.
To give an adjustment command for 30 seconds (step S1
2). The clock L to which this 30-second adjustment command is input
SI5 sets the numerical value in seconds to 00. That is,
The clock LSI 5 inputs an adjustment command for 30 seconds.
And if the value in seconds at that time is 00 seconds to 29 seconds,
Set the value in seconds to 00 seconds while keeping the unit of
If the value of the second unit is 30 seconds to 59 seconds, the unit of the minute is
+1 minute, and set the value in seconds to 00 seconds
It has become. That is, the clock LSI 5
The cumulative error of ± 5 seconds has been corrected. Then, in step S12, the second unit is
The clock data of the clock LSI 5 which is 00 seconds is stored in the RAM.
3 in the clock data holding area 3a (step S1).
3), 12-hour counter 3b of RAM 3 is 12-hour basic
Set the value (2160000) to the second interrupt processing
Quit Chin. On the other hand, if step S11 is negative,
That is, the accumulated error of the clock data of the clock LSI 5 is ± 5 seconds.
If it exceeds, the correction basic value is stored in the 12-hour counter 3b.
Set (step S15), the second interrupt processing
Quit Chin. In step S15, 12
Operation when setting the correction basic value to the time counter 3b
Is an operation similar to the operation of step S3 in FIG. This
In the case of, the correction operation for the clock LSI 5 is not performed.
Until now, the operation is continued. As described above, in the conventional circuit,
Is executed every 500 ms by the first interrupt processing routine.
Check the malfunction of the clock LSI5,
If there is an error in the total data,
Correct the clock data and execute the second interrupt processing routine.
To correct the accumulated error up to ± 5 seconds per 12 hours.
You. [0014] However, as described above,
The conventional circuit that adds noise to the AC power supply Vac,
For example, an instantaneous interruption may occur, and the signal generation means 7 may malfunction and be interrupted.
Even if the period of the input signal Sac fluctuates,
There is no means to detect. For this reason, the aforementioned steps
In the judgment operation of step S11, ± 5 seconds per 12 hours
When it is determined that an error exceeding
It is not assumed that an error caused by I5 has occurred, and the noise
A malfunction of the signal generating means 7 has occurred
Therefore, the correction of the clock LSI is prohibited. did
Therefore, the range of error to be corrected (correction range) is narrowed
Limited. Also, noise is added to the AC power supply Vac.
Signal generation means
7 does not generate the interrupt signal Sac of the correct cycle
Then, the second signal activated by the cycle of the interrupt signal Sac
12-hour count counted by interrupt processing
The value of the parameter 3b is also incorrect. For this reason,
Compensation for accumulated errors performed by the second interrupt processing routine
Possibility of correctness, lack of reliability
There is. The present invention has been made based on such circumstances.
The purpose is to expand the error correction range.
Even if noise or momentary interruption occurs in the AC power supply, correct
Clock LSI correction circuit to ensure reliability
To provide. According to the present invention, a time measuring operation is performed.
LS that outputs clock data of at least hours, minutes and seconds
I correction circuit, based on control means and AC power supply
To generate the first signal at the same cycle as the cycle of the AC power supply.
A first signal generating means, which is shorter than a cycle of the AC power supply.
Second signal generation means for generating a second signal at a short period;
The number of times of the first signal is determined by counting a predetermined unit time t.
The operation of counting until the unit count value n corresponding to
First counting means for repeatedly performing, and the first counting means
Until the count value reaches the unit count value n.
The second counting which repeats the operation of counting the number of times of the signal
Means, and the count value of the first counting means is the unit count value
n is counted, and the counted value reaches the unit time
A predetermined correction unit time T represented by a predetermined multiple between
Counting until the correction unit count value N is reached
Means, the control means comprising: a clock of the clock LSI
Synchronize with the point in time when the value of the data in seconds is updated,
A first counting unit, the second counting unit, and the third counting unit;
Initialization processing that clears the count value of several means and starts up
And the count value of the first counting means becomes the unit count value t.
Each time it arrives, the count of the second counting means at that time
Whether the count value of the first counting means is correct or not is determined based on the value m.
Unit time correct / incorrect judgment processing to determine
If the count value is determined to be correct, the third count
The counting operation of the first counting means is continued.
Is determined to be incorrect, the process proceeds to the initialization process.
Correction unit time measurement processing and counting by the third counting means
When the value reaches the correction unit count value N, the correction
Correct the clocking operation of the clock LSI based on the unit time T
And performing a correction process. According to the above arrangement, the counting of the first counting means is performed.
Each time the numerical value reaches the unit count value n, the second
Count value of the first counting means based on the counting value of the counting means
The cycle of the first signal is normal
Or not. In addition, noise or momentary interruption in the AC power supply
And so on, the period of the first signal fluctuates,
Initialization process even if the count value of the counting means of
To perform the counting operation of the first to third counting means.
You are running again. Therefore, the count value of the third counting means
Reaches the correction unit count value N corresponding to the correction unit time T.
With this, the correction unit time T is accurately measured.
be able to. Then, based on the correction unit time T,
The clocking operation of the clock LSI is accurately corrected. Also exchange
Malfunction of the first counting means due to power supply abnormality is prevented.
Therefore, unlike the conventional circuit, the clock LSI clock data
If a relatively large error occurs in the data, replace that error.
Need not be considered based on the power supply
There is no need to prohibit correction. Next, the present invention will be described with reference to the drawings.
Will be explained. FIG. 1 shows a correction circuit for a clock LSI according to the present invention.
FIG. 2 to FIG. 7 are block diagrams showing an embodiment of the present invention.
It is a production flowchart. FIG. 1 shows a conventional example.
The same or corresponding members as those shown in FIG.
And description thereof is omitted. First, the configuration of the circuit of the present invention will be described with reference to FIG.
A description will be given of a portion different from the conventional circuit. RA
M31 includes the same clock data holding area 3a as the conventional one.
5 ms output from a 5 ms timer 41 described later.
5m for counting the number of interrupt signals (second signal) Su of the period
AC output from the s counter 3c and the signal generator 7
Interrupt signal having the same cycle as the cycle of power supply Vac (first signal)
The number of times of Sac is counted by a predetermined unit time t (this embodiment
Until the unit count value n corresponding to 1 second) is reached.
1d counter 3d that counts repeatedly with 1 second counter
Every time the data 3d reaches the unit count value n, that is, one second
Is incremented by one when measurement is performed, and the count value is used as the correction unit
Correction unit meter corresponding to T (1 hour in this embodiment)
Until the value reaches N (3600 in the present embodiment)
1 hour counter 3e to count and clock data of clock LSI5
Change when the number in seconds of the data increases by 1 second
Flag 3f and a branch of an operation flowchart described later.
Mode for holding the mode data for specifying the destination
Data storage area 3g and the unit count value n (AC power
If the source frequency is 50 Hz, it is 50;
And a unit count value holding area 3h for holding
Have been. The 5 ms timer 41 is connected to the AC power supply Vac.
The interrupt signal Su with a period of 5 ms, which is shorter than the period
It is something to empower. Next, refer to the flowcharts of FIGS.
The operation will be described. First, Fig. 2 is executed when the power is turned on.
6 is a flowchart of an initialization routine to be performed. this
In the routine, the power switch SW is turned on and the power supply
6 is started by supplying power to each part,
The clock data of the LSI 5 is stored in the clock data area of the RAM 31.
Is stored in the memory 3a (step S100). And mo
"3" is the mode data holding area 3g
Is set (step S101), and this routine is terminated.
Complete. FIG. 3 shows the operation routine of the 5 ms counter 41.
FIG. This routine is 5 ms
5 ms period from Ima 41 to interrupt terminal INT1 of CPU1
Is activated each time the interrupt signal Su is input. CPU1
Is a 5 ms clock of the RAM 31 in response to the input of the interrupt signal Su.
The counter 3c is incremented by 1 (step S110), and the routine
To end. FIG. 4 is a flowchart of the main routine.
It is. In this main routine, the interrupt signal Sac is
It is activated by inputting to the interrupt terminal INT2 of U1.
It is. That is, if the frequency of the AC power supply Vac is 50 Hz,
If it is, it is started every 20 ms, and if it is 60 Hz, it is 16.7
It is started every ms. In the following description, an AC power supply
Is 50 Hz. First, the clock data of the clock LSI 5 is read.
Is performed (step S120). Next, the watch that led
The data and the clock data holding area 3a of the RAM 31 are stored.
Compare with the previous clock data stored and match
It is determined whether or not this is the case (step S121).
The process moves to step S126. Read clock data and previous clock data
Do not match (No at step S121),
Clock data and the previous clock data plus one second
To determine whether they match (step S12).
2) If they match, read the clock data to the clock data
The data is stored in the holding area 3a and the clock data is updated.
Step S123), the numerical value of the clock data in seconds is updated.
Set the second change flag 3f, which indicates that
(Step S124) The one second counter 3e is incremented by one.
(Step S126). On the other hand, if NO in step S122,
The clock data is incorrect due to the malfunction of the LSI 5
The clock of the clock data area holding area 3a
Set the data (previous data) to the clock LSI 5
Step S125), and the process proceeds to step S126. Immediately after the power is turned on, the clock LSI 5
Clock data read from the memory and the clock data holding area 3a
Of course does not match the previous clock data stored in
Therefore, the operations in steps S121 to S126 will be described later.
Invalidated by the operations of steps S130 and S132
It is supposed to be. Immediately after turning on the power,
Since the code data is set to “3”, the step S
127-S129, the 1-second counters 3d and 5
The ms counter 3c is cleared to perform an initialization operation (step
Step S130). And the mode data holding area 3g
Is set to "2" (step S13).
1) Set the second change flag 3f to OFF (step
Step S132), the operation immediately after the power is turned on ends. Next, the main routine of FIG. 4 is started.
Then, the mode data is set to “2”,
Steps S120 to S129 are executed, and the unit shown in FIG.
The process proceeds to the count value setting routine. Description will be given with reference to FIG.
Then, first, the count value c of the 5 ms counter 3c becomes 202
(Equivalent to 5 ms × 202 = 1.01 s)
(Step S170), if not, AC power supply frequency
1 second to judge that it has exceeded 1 second for measuring
Clear both the counter and the 5 ms counter (step
Step S175), and proceeds to the step S132 in FIG. If step S170 is affirmative, one second
Determines whether the counter value of counter 3d is 50 or 60
(Step S171), and if not, the main rule of FIG.
Move to step S132 for Chin, and if affirmative, 5m
When the count value c of the s counter 3c is 197 (5 ms × 197 =
0.985 s) (step S17).
2) If affirmative, the count value of the 1 second counter 3d is correct.
And the count value determined in step S171
50 or 60 (equivalent to the value of the AC frequency)
Unit count value holding area 3 of RAM 31 as order count value n
h (step S173). And the unit count
Since the setting of the value n has been completed, the mode data holding area 3
g is set to “1” as the mode data,
The process moves to step S132. Next, the main routine of FIG. 4 is started.
And the mode data is set to "1".
From step S128 to the initialization routine shown in FIG.
Transition. Explaining with reference to FIG.
Is determined to be ON (step S160).
If so, the process proceeds to step S132. On the other hand, if affirmative,
In step S123, the clock data is stored in the RAM 31.
Since the clock data in the area 3a has been updated,
5ms counter 3c, 1 second counter 3d and 1 hour cow
And clears all the counters 3e (step S1).
61). Then, set "0" as the mode data
Then, control proceeds to a step S132. Next, the main routine of FIG. 4 is started.
And the mode data is set to "0",
Step S127 to the timekeeping operation correction loop shown in FIG.
Transfer to chin. In the timekeeping operation correction routine of FIG.
And the count value of the 1 second counter 3d is for 1 second,
5 in step S173 of the unit count value setting routine.
The unit count held in the unit count value holding area 3h of M31.
A comparison is made to determine whether or not the value matches the order count value n (step S1).
40). If they do not match, the main routine of FIG.
The process proceeds to step S132.
The 1-second counter 3d of 1 is cleared (step S14).
1) The count value c of the 5 ms counter 3c is 200 ± 2 (1
(± 10 ms) is determined (step
S142). If affirmative, the count value of the 1 second counter 3c is
Assuming it is correct, clear 5ms counter 3c
(Step S143) The one-hour counter 3e is incremented by +1 (1
(Equivalent to seconds) (step S144). Next, the count value of the one-hour counter 3e
Is a correction unit time corresponding to one hour, which is the correction unit time T
Value N (= 3600) is determined (step
Step S145), if not, the main routine of FIG.
The process proceeds to step S132 to execute a loop of the correction routine.
Execute iteratively. If affirmative, adjust the top for 30 seconds
Command to the clock LSI 5 and the clock operation of the clock LSI 5
(Step S146), and the corrected clock LS
The clock data of I5 is read (step S147), and
Holds the read clock data in the RAM 31
It is stored in the area 3a (step S148). And
The one-hour counter 3e is cleared and the main routine of FIG. 4 is executed.
The process moves to step S132 (step S149). On the other hand, in step S142,
It seems that the count value of the 1 second counter 3d is wrong.
The mode is stored in the mode data holding area 3g of the RAM 31.
"1" is set as the load data (step S15).
0), proceed to step S132 of the main routine in FIG.
I do. Here, the mode data is set to "1".
Therefore, FIG. 6 described above via step S128
By moving to the initialization routine of
Data 3c, 1 second counter 3d and time counter 3e
Clear and then proceed to the timekeeping operation correction routine in FIG.
Then, the timekeeping operation correction routine is executed again. As described above, according to the above-described embodiment,
1 second count based on the count value c of the 5 ms counter 3c
Whether the count value of the data 3d is normal, in other words, the interrupt signal S
It can be determined whether or not the cycle of ac is normal. did
As a result, abnormalities such as noise and instantaneous interruption occur in the AC power supply Vac
As a result, the cycle of the interrupt signal Sac fluctuates, and the 1-second counter 3
Even if the count value of d becomes an incorrect value, the counters 3c, 3
Clear d and 3e and start the timekeeping operation correction routine from the beginning
You can start over (re-execute). For this reason,
Incorrect correction operation due to AC power supply error unlike circuit
To improve the reliability of the correction operation without using a clock LSI.
Can be up. [0033] Also, the first counter due to the abnormality of the AC power supply.
Since the malfunction of the stage is prevented, unlike the conventional circuit,
When a relatively large error occurs in the clock data of the LSI
In addition, it is necessary to regard the
There is no need and therefore no need to prohibit the correction. others
For example, it is possible to make a correction of ± 30 seconds every hour.
Therefore, it is necessary to make a correction of ± 12 minutes in 24 hours.
And expands the correction range compared to conventional circuits
can do. Next, the description of the above embodiment and the claims
Will be described. Signal generation means 7 shown in FIG.
Is the same as the AC power supply cycle based on the AC power supply.
Constituting a "first signal generating means" for generating the first signal
I have. The 5 ms timer 41 is shorter than the cycle of the AC power supply.
"Second signal generating means" for generating a second signal in a cycle
Make up. CPU 1 and 1 second counter 3d
Indicates that the number of times of the first signal is a predetermined unit time t
The operation of counting until the unit count value n corresponding to
This constitutes a "first counting means" which is repeatedly performed. C
PU1 and the 5 ms counter 3c are provided by the first counting means.
The second signal is repeated until the numerical value reaches the unit count value n.
"Second counting means" that repeats the operation of counting numbers
Is composed. The CPU 1 and the one-hour counter 3e
The count value of the first counting means reaches the unit count value n
The number of times is counted, and the counted value is a predetermined multiple of the unit time t.
A correction unit count corresponding to the indicated predetermined correction unit time T
Constructs "third counting means" that counts until value N is reached
are doing. The CPU 1 corresponds to “control means”. Steps S160-S shown in FIG.
The operation of 162 is a value in seconds of the clock data of the clock LSI.
The first counting means, the second counting means
Start by clearing the count values of the counting means and the third counting means
Is equivalent to “initialization processing”. As shown in FIG.
The operations in steps S140 and S142 are based on the first counting method.
Each time the stage count reaches the unit count n,
Based on the count value of the second counting means at the point.
Judge whether the counting value of the counting means is correct or not
Fixed processing ". Then, the steps shown in FIG.
The operations of steps S144 and S150 are based on the counting of the first counting means.
If it is determined that the numerical value is correct, the third counting means
The counting operation is continued, and the count value of the first counting means is determined to be incorrect.
If it is set, the process proceeds to the initialization process.
Interval measurement process ". In addition, the steps shown in FIG.
The operations of steps S145 and S146 are performed by the third counting means.
The point in time when the count value reaches a predetermined value corresponding to the correction unit time
To supplement the clocking operation of the clock LSI based on the correction unit time.
This corresponds to “correction processing” to be corrected. In this embodiment, the first counter
By the CPU 1 and the 1-second counter 3d constituting the stage,
The number of times of the first signal Sac is reduced to one second which is a predetermined unit time.
Although counting is performed until the corresponding unit count value n is reached,
The above unit time is not limited to one second, but the first
Sufficient to determine whether there is an abnormality in the cycle of the signal Sac.
Any time will do. The signal generated by the second signal generating means is
The period of the second signal is not limited to 5 ms.
The cycle of the first signal, that is, the cycle of the AC power supply.
Needless to say, a shorter cycle is sufficient. The CPU 1 constituting the third counting means
And the one-hour counter 3e counts the first counting means.
Count the number of times the numerical value reaches the unit count value n, and calculate the total
At the time of a predetermined correction unit in which the numerical value is indicated by a predetermined multiple of the unit time
To a predetermined value N (= 3600) corresponding to one hour which is the time T
Although counting is performed until the time reaches, the correction unit time is 1
The time is not limited to the time but the clock LSI
Any time may be sufficient as a time interval for correcting. In the present embodiment, the first counting means
To third counting means are provided on the CPU 1 and the RAM 31
1d counter 3d, 5ms counter 3c and 1 hour counter
The software is configured by the counter 3e.
The first to third counting means are counters, respectively.
It can also be configured in hardware by an IC. As described in detail above, the timepiece LS of the present invention
According to the correction circuit of I, the AC power supply is not affected by noise or instantaneous interruption.
When the cycle of the first signal fluctuates and the first count
Initialization processing is performed even if the count value of the means is incorrect.
Re-execute the counting operation of the first to third counting means
are doing. Therefore, the count value of the third counting means is corrected.
When the correction unit count value corresponding to the unit time is reached,
Thus, the correction unit time can be accurately measured. So
Then, based on this correction unit time, the clock LSI
The work is accurately corrected. For this reason, unlike conventional circuits,
Erroneous correction operation due to AC power supply abnormality in clock LSI
Without improving the reliability of the correction operation.
it can. Further, the first counter due to the abnormality of the AC power supply
Since the malfunction of several means is prevented, unlike the past,
When a relatively large error occurs in the clock data of the clock LSI
In that case, the error is compensated for as a result of the AC power supply abnormality.
There is no need to prohibit positive. Compared with the conventional circuit, the correction range
The enclosure can be enlarged.

【図面の簡単な説明】 【図１】本発明の時計ＬＳＩの補正回路の実施の形態を
示すブロック図である。 【図２】電源投入時に実行される初期設定ルーチンを示
すフローチャートである。 【図３】５ｍｓカウンタ（第２の計数手段）の動作ルー
チンを示すフローチャートである。 【図４】メインルーチンを示すフローチャートである。 【図５】単位計数値設定ルーチンを示すフローチャート
である。 【図６】初期化ルーチンを示すフローチャートである。 【図７】計時動作補正ルーチンを示すフローチャートで
ある。 【図８】従来の時計ＬＳＩの補正回路の一例を示すブロ
ック図である。 【図９】従来回路における初期設定ルーチンを示すフロ
ーチャートである。 【図１０】第１の割込処理ルーチンを示すフローチャー
トである。 【図１１】第２の割込処理ルーチンを示すフローチャー
トである。 【符号の説明】 １ ＣＰＵ ２ ＲＯＭ ３１ ＲＡＭ ３ａ 時計データ保持エリア ３ｃ ５ｍｓカウンタ（第２の計数手段） ３ｄ １秒カウンタ（第１の計数手段） ３ｅ １時間カウンタ（第３の計数手段） ３ｆ 秒変わりフラグ ３ｇ モードデータ保持エリア ３ｈ 単位計数値保持エリア ４１ ５ｍｓタイマ（第２の信号生成手段） ５ 時計ＬＳＩ ７ 信号生成手段（第１の信号生成手段）BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of a clock LSI correction circuit according to the present invention. FIG. 2 is a flowchart illustrating an initialization routine executed when power is turned on. FIG. 3 is a flowchart showing an operation routine of a 5 ms counter (second counting means). FIG. 4 is a flowchart showing a main routine. FIG. 5 is a flowchart illustrating a unit count value setting routine. FIG. 6 is a flowchart illustrating an initialization routine. FIG. 7 is a flowchart illustrating a timekeeping operation correction routine. FIG. 8 is a block diagram illustrating an example of a conventional correction circuit for a timepiece LSI. FIG. 9 is a flowchart showing an initialization routine in a conventional circuit. FIG. 10 is a flowchart illustrating a first interrupt processing routine. FIG. 11 is a flowchart showing a second interrupt processing routine. [Description of Signs] 1 CPU 2 ROM 31 RAM 3a Clock data holding area 3c 5ms counter (second counting means) 3d 1 second counter (first counting means) 3e 1 hour counter (third counting means) 3f seconds Change flag 3g Mode data holding area 3h Unit count holding area 41 5ms timer (second signal generating means) 5 clock LSI 7 signal generating means (first signal generating means)

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G04G 1/00 G04G 3/00 G04G 5/00 ──────────────────────────────────────────────────続 き Continued on the front page (58) Fields surveyed (Int. Cl. ⁷ , DB name) G04G 1/00 G04G 3/00 G04G 5/00

Claims (1)

(57)【特許請求の範囲】 【請求項１】 計時動作を行って少なくとも時分秒の時
計データを出力する時計ＬＳＩの補正回路であって、 制御手段と、交流電源に基づいて前記交流電源の周期と
同一周期で第１の信号を生成する第１の信号生成手段
と、前記交流電源の周期よりも短い周期で第２の信号を
生成する第２の信号生成手段と、前記第１の信号の回数
をその計数値が所定の単位時間ｔに相当する単位計数値
ｎに到達するまで計数する動作を繰り返して行う第１の
計数手段と、前記第１の計数手段の計数値が前記単位計
数値ｎに到達するまで前記第２の信号の回数を計数する
動作を繰り返して行う第２の計数手段と、前記第１の計
数手段の計数値が前記単位計数値ｎに到達する回数を計
数して、その計数値が前記単位時間の所定倍数で示され
る所定の補正単位時間Ｔに相当する補正単位計数値Ｎに
到達するまで計数する第３の計数手段とを有し、 前記制御手段は、前記時計ＬＳＩの時計データの秒単位
の値が更新される時点に同期して、前記第１の計数手
段、前記第２の計数手段及び前記第３の計数手段の計数
値をクリアして起動をかける初期化処理と、前記第１の
計数手段の計数値が前記単位計数値ｔに到達する都度、
その時点での前記第２の計数手段の計数値ｍに基づいて
前記第１の計数手段の計数値の正誤を判定する単位時間
正誤判定処理と、前記第１の計数手段の計数値が正しい
と判定された場合には、前記第３の計数手段の計数動作
を続行し、前記第１の計数手段の計数値が誤りと判定さ
れた場合には、前記初期化処理に移行する補正単位時間
計測処理と、前記第３の計数手段の計数値が前記補正単
位計数値Ｎに到達した時点で、前記補正単位時間Ｔに基
づいて前記時計ＬＳＩの計時動作を補正する補正処理と
を行うこと、 を特徴とする時計ＬＳＩの補正回路。(57) [Claim 1] A correction circuit of a clock LSI for performing clocking operation and outputting clock data of at least hours, minutes, and seconds, comprising: a control unit; and an AC power supply based on the AC power supply. First signal generation means for generating a first signal at the same cycle as the cycle of the second power supply, second signal generation means for generating a second signal at a cycle shorter than the cycle of the AC power supply, First counting means for repeatedly performing an operation of counting the number of times of the signal until the count value reaches a unit count value n corresponding to a predetermined unit time t; and the count value of the first count means is set to the unit value. A second counting means for repeatedly performing an operation of counting the number of times of the second signal until reaching a count value n, and counting a number of times the count value of the first counting means reaches the unit count value n The count value is indicated by a predetermined multiple of the unit time. And a third counting means for counting until a correction unit count value N corresponding to a predetermined correction unit time T is reached, wherein the control means updates the value of the clock data of the clock LSI in seconds. At the same time, an initialization process for clearing the count values of the first counting means, the second counting means, and the third counting means and starting the operation; Each time a numerical value reaches the unit count value t,
A unit time right / wrong determination process for determining whether the count value of the first counting means is correct or not based on the count value m of the second counting means at that time, and determining that the count value of the first counting means is correct. If it is determined, the counting operation of the third counting means is continued, and if the count value of the first counting means is determined to be incorrect, the correction unit time measurement is shifted to the initialization processing. And performing a correction process of correcting the clocking operation of the timepiece LSI based on the correction unit time T when the count value of the third counting means reaches the correction unit count value N. Characteristic correction circuit for clock LSI.