JP3286283B2 - Radio clock - Google Patents
Radio clockInfo
- Publication number
- JP3286283B2 JP3286283B2 JP29056699A JP29056699A JP3286283B2 JP 3286283 B2 JP3286283 B2 JP 3286283B2 JP 29056699 A JP29056699 A JP 29056699A JP 29056699 A JP29056699 A JP 29056699A JP 3286283 B2 JP3286283 B2 JP 3286283B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- time
- minute
- signal
- parity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electric Clocks (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、電波時計に関し、
詳しくは、標準電波を受信して得られたデータに基づい
て時刻等の修正を行う電波時計に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a radio-controlled timepiece,
More specifically, the present invention relates to a radio-controlled timepiece that corrects time and the like based on data obtained by receiving a standard radio wave.
【0002】[0002]
【従来の技術】日本においては、時刻コードを重畳した
長波帯の標準電波が送信されている。標準電波は、40
kHzの周波数を用い、60秒を1サイクルとして1月
1日からの累積日数、時、分の時刻等のデータをバイナ
リコードで送信している。1ヘルツの矩形パルスにより
1ビットが形成され、異なるパルス幅によってデータの
内容が設定されている。この標準電波を受信し、その受
信結果に基づいて正しい時間を表示(または指示)する
ように時刻修正を行い、正しい時刻を表示できるように
した電波時計が市販されている。2. Description of the Related Art In Japan, a long-wave standard radio wave on which a time code is superimposed is transmitted. The standard time signal is 40
Using a frequency of kHz, data such as accumulated days, hours, minutes, and the like from January 1 are transmitted in binary code with 60 seconds as one cycle. One bit is formed by one hertz rectangular pulse, and data contents are set by different pulse widths. Radio clocks are commercially available that receive this standard radio wave, correct the time so that the correct time is displayed (or instructed) based on the reception result, and can display the correct time.
【0003】図5は、従来の電波時計の構成を示す。FIG. 5 shows a configuration of a conventional radio-controlled timepiece.
【0004】従来の電波時計は、40kH受信回路1
0、この40kH受信回路10に接続された時間データ
デコード回路20、時間データデコード回路20に接続
された時計回路30、およびアンテナ40を備えて構成
されている。A conventional radio timepiece has a 40 kHz receiving circuit 1.
0, a time data decoding circuit 20 connected to the 40 kHz receiving circuit 10, a clock circuit 30 connected to the time data decoding circuit 20, and an antenna 40.
【0005】40kH受信回路10は、アンテナ40で
受信した電波を増幅する増幅器11、増幅器11で増幅
された信号を検波する検波器12、検波器12で検波さ
れた信号からTTLレベルのタイムコードTC(1秒単
位で送られて来る信号で、立ち上がりが時計の時間の1
秒の開始に相当する)を復調する復調器13より構成さ
れる。また、時間データデコード回路20は、40kH
受信回路10からのタイムコードTCから規準1秒信号
とデータ信号を分離する信号検出回路21、制御回路2
2、バッファメモリ23を備えて構成されている。さら
に、時計回路30は、32768Hzの周波数の信号を
発振する発振器31、発振器31の発振周波数を分周し
て1秒のタイミングを得る分周器32、分周出力をカウ
ントして時、分、秒を得る時分秒カウンタ33、および
カウント結果を表示する時間表示器34を備えて構成さ
れたクォーツ時計になっている。The 40 kHz receiving circuit 10 includes an amplifier 11 for amplifying a radio wave received by the antenna 40, a detector 12 for detecting the signal amplified by the amplifier 11, and a TTL level time code TC based on the signal detected by the detector 12. (A signal sent in units of one second.
(Corresponding to the start of a second). Further, the time data decoding circuit 20 has a frequency of 40 kHz.
A signal detection circuit 21 for separating a reference 1-second signal and a data signal from the time code TC from the reception circuit 10, a control circuit 2
2. It is provided with a buffer memory 23. The clock circuit 30 further includes an oscillator 31 that oscillates a signal having a frequency of 32768 Hz, a frequency divider 32 that divides the oscillation frequency of the oscillator 31 to obtain a one-second timing, This is a quartz clock including an hour / minute / second counter 33 for obtaining seconds and a time display 34 for displaying a count result.
【0006】次に、図5の構成の電波時計の動作につい
て説明する。Next, the operation of the radio controlled timepiece having the configuration shown in FIG. 5 will be described.
【0007】40kH受信回路10は、電波時計の電源
スイッチを入れたとき、電池ボックスに電池を入れたと
き、またはリセットが行われたときに動作を開始する。
増幅器11で増幅された受信信号は検波器12で検波の
後、復調器13によりタイムコードTCが復調される。
タイムコードTCは、電波の受信強度が十分に大きく、
ノイズの影響を受けない状態のときには正常に復調さ
れ、電波が弱いときまたは外来ノイズ等が発生している
ときには、ノイズが混入する。The 40 kHz receiving circuit 10 starts operating when the power switch of the radio-controlled timepiece is turned on, when a battery is inserted in the battery box, or when a reset is performed.
After the reception signal amplified by the amplifier 11 is detected by the detector 12, the time code TC is demodulated by the demodulator 13.
The time code TC has a sufficiently high radio wave reception intensity,
Normal demodulation is performed when the apparatus is not affected by noise, and noise is mixed in when the radio wave is weak or when external noise is generated.
【0008】次に、時間データデコード回路20につい
て説明する。復調器13から出力されるタイムコードT
Cは、時間データデコード回路20の信号検出回路21
に入力される。信号検出回路21はタイムコードTCを
サンプリングし、立上りエッジを検出して秒信号を生成
すると同時に、タイムコードTCからデータ信号をデコ
ードする。信号検出回路21は、タイムコードTCの立
上りエッジを検出した際、以下に示す判定を行い、制御
回路22へ出力する。 (1)0.8秒±5m秒間ハイレベルになった後、0.
2秒±5m秒間ローレベルが連続したときには、「0」
の判定。 (2)0.5秒±5m秒間ハイレベルになった後、0.
5秒±5m秒間ローレベルが連続したときには、「1」
の判定。 (3)0.2秒±5m秒間ハイレベルになった後、0.
8秒±5m秒間ローレベルが連続したときには、「ポジ
ション(P)」の判定。 (4)前のデータが「ポジション(P)」で、かつ、現
在のデータも0.2秒±5m秒間ハイレベルで、ついで
0.8秒±5m秒間ローレベルが連続していれば、「マ
ーカー(M)」の判定。 (5)上記(1)〜(4)以外のとき、および1秒±1
0m秒以内に次の立上りエッジを検出できなかったとき
には、「エラー」の判定。Next, the time data decoding circuit 20 will be described. Time code T output from demodulator 13
C is the signal detection circuit 21 of the time data decode circuit 20
Is input to The signal detection circuit 21 samples the time code TC, detects a rising edge, generates a second signal, and decodes a data signal from the time code TC. When detecting the rising edge of the time code TC, the signal detection circuit 21 makes the following determination and outputs it to the control circuit 22. (1) After the high level for 0.8 seconds ± 5 m seconds,
When the low level continues for 2 seconds ± 5 ms, “0”
Judgment. (2) After the high level has been reached for 0.5 seconds ± 5 m seconds,
When the low level continues for 5 seconds ± 5 ms, “1”
Judgment. (3) After the high level for 0.2 seconds ± 5 m seconds,
When the low level continues for 8 seconds ± 5 ms, the determination of “position (P)” is made. (4) If the previous data is “Position (P)” and the current data is also at the high level for 0.2 seconds ± 5 ms, and then continuously at the low level for 0.8 seconds ± 5 ms, Marker (M) ". (5) Other than the above (1) to (4), and 1 second ± 1
If the next rising edge cannot be detected within 0 ms, it is determined as "error".
【0009】制御回路22は、信号検出回路21からの
データをバッファメモリ23に格納し、メモリアドレス
ポインタを+1する。エラーのときにはメモリアドレス
ポインタを0にし、最初の立上りエッジを検出する状態
に戻る。また、バッファメモリ23にデータを格納する
とき、「マーカー(M)」データを検出する。この状態
を最初に検出した時に、メモリアドレスをマーカーアド
レスポインタに記憶する。さらに、バッファメモリ23
にデータを格納し、その個数が「マーカー(M)」デー
タを含めて120個になると、2分間連続したタイムコ
ードTCを得る。途中でエラーになれば、マーカーアド
レスポインタをクリアし、メモリアドレスポインタを0
にし、最初の立上りエッジを検出する状態に戻る。The control circuit 22 stores the data from the signal detection circuit 21 in the buffer memory 23 and increments the memory address pointer by one. If an error occurs, the memory address pointer is set to 0, and the state returns to the state where the first rising edge is detected. When data is stored in the buffer memory 23, "marker (M)" data is detected. When this state is first detected, the memory address is stored in the marker address pointer. Further, the buffer memory 23
, And when the number thereof becomes 120 including the “marker (M)” data, a time code TC continuous for two minutes is obtained. If an error occurs on the way, clear the marker address pointer and set the memory address pointer to 0.
To return to the state where the first rising edge is detected.
【0010】バッファメモリ23に連続した2分間のタ
イムコードTCが格納されると、バッファメモリ23か
ら、1分目と、2分目のタイムコードTCのデータが取
り出される。この時、マーカーアドレスポインタのアド
レスは一定ではないので、マーカーアドレスポインタに
記憶しているアドレスをベースとし、タイムコードTC
の秒の位置をオフセットとする。ベースとオフセットを
加算することにより、1分目の分、時、パリティPA
1,PA2のデータをバッファメモリ23から取り出す
ことができる。2分目のデータも、マーカーアドレスポ
インタに記憶しているアドレスに60を足したものをベ
ースにすることにより、同様に取り出すことができる。When the time code TC for two consecutive minutes is stored in the buffer memory 23, the data of the time code TC of the first minute and the second minute is taken out from the buffer memory 23. At this time, since the address of the marker address pointer is not constant, the time code TC is used based on the address stored in the marker address pointer.
Let the position of the second of the offset be the offset. By adding the base and offset, the first minute, hour, and parity PA
1 and PA2 can be extracted from the buffer memory 23. The second minute data can be similarly extracted by using the address stored in the marker address pointer plus 60 as a base.
【0011】1分目と、2分目のタイムコードTCデー
タを比較し、分、時、PA1,PA2、のデータ以外が
同じであることを確認し、かつ、分と時のデータが2分
目は1分目に+1分されていることを確認する。かつ、
分と時のデータから各々パリティを計算し、1分目と2
分目のPA1、PA2の値と同じか否かを確認する。全
てOKであれば受信したタイムコードTCは正当と見な
す。タイムコードTCが正当な場合、前記2分目のタイ
ムコードTCに+1分した「分」、「時」のデータを用
意し、次の秒信と同時に時計回路の表示を修正する。The time code TC data of the first minute and the second minute are compared, and it is confirmed that the data other than the minute, hour, and PA1 and PA2 are the same. Make sure that your eyes are +1 minute at the first minute. And,
Parities are calculated from the minute and hour data, and the first and second minutes are calculated.
It is confirmed whether the values are equal to the values of PA1 and PA2 at the minute. If all are OK, the received time code TC is regarded as valid. If the time code TC is valid, data of "minutes" and "hours" obtained by adding +1 minute to the second time code TC are prepared, and the display of the clock circuit is corrected simultaneously with the next second communication.
【0012】次に、時計回路30について説明する。Next, the clock circuit 30 will be described.
【0013】発振回路を内蔵した発振器31は、327
68Hzの周波数を発振する。この32768Hzの信
号を分周器32で分周し、1秒の信号(秒信号)を生成
する。秒信号は時分秒カウンタ33に入力され、時刻表
示信号が生成される。また、時分秒カウンタ33は、時
間データデコード回路20からの指示により、時分秒の
データを修正し、これを時間表示器34に表示させる。An oscillator 31 having a built-in oscillation circuit has 327
Oscillates at a frequency of 68 Hz. The 32768 Hz signal is frequency-divided by the frequency divider 32 to generate a one-second signal (second signal). The second signal is input to the hour / minute / second counter 33, and a time display signal is generated. The hour / minute / second counter 33 corrects the hour / minute / second data in response to an instruction from the time data decoding circuit 20 and causes the time indicator 34 to display the corrected data.
【0014】ここで電波時計の時問修正動作について説
明する。時間データデコード回路20の制御回路22に
より、毎正時に電波を1回受信し、内蔵の時計を修正表
示することにより、表示時刻の誤差をなくする。1回の
受信は、最低タイムコードTC2個分(連続した2分
間)で、正しいタイムコードTCが連続して受信できる
まで受信を続ける。最長10分間(予め組み込まれた時
間)受信を続けるが、正しいタイムコードTCが得られ
なければ、時刻表示の修正は行わない。そして、内蔵の
時計の次の正時に再度受信を行う。このとき、正しいタ
イムコードTCを受信できた場合、内蔵の時計の時刻を
修正する。Here, the time correction operation of the radio controlled timepiece will be described. The control circuit 22 of the time data decoding circuit 20 receives the radio wave once at every hour and corrects and displays the built-in clock, thereby eliminating an error in the displayed time. One reception is for a minimum of two time codes TC (two consecutive minutes), and reception is continued until a correct time code TC can be continuously received. Reception is continued for a maximum of 10 minutes (pre-installed time), but if the correct time code TC cannot be obtained, the time display is not corrected. Then, reception is performed again at the next hour after the built-in clock. At this time, if the correct time code TC is received, the time of the built-in clock is corrected.
【0015】また、標準電波にノイズが乗った状態で受
信された場合、時刻修正が行えなかったり、誤った時刻
修正が行われることになる。そこで、1サイクル以上連
続して受信できなかった場合を受信エラーと見なして再
受信を行う。また、2サイクル(2分間)の連続受信を
行って前後の2つのサイクルを比較検査し、電波受信の
信頼性のチェックを行っている。更に、00秒から受信
できないときには、最大180秒(3分間)の連続受信
を行っている。If the signal is received in a state where noise is superimposed on the standard radio wave, the time cannot be corrected or the time is incorrectly corrected. Therefore, re-reception is performed on the assumption that reception has failed for one or more cycles as a reception error. Further, two cycles (two minutes) of continuous reception are performed, and the two cycles before and after are compared and inspected to check the reliability of radio wave reception. Further, when reception is not possible from 00 seconds, continuous reception is performed for a maximum of 180 seconds (3 minutes).
【0016】[0016]
【発明が解決しようとする課題】しかし、従来の電波時
計によると、2サイクル(2分間)を連続受信し、前後
のサイクルを比較検査して受信データの正否を判定し、
更に、標準電波にノイズが乗った状態で受信されるなど
して、0秒から受信できないときには最大180秒(3
分間)の連続受信が必要になる。このため、時刻修正ま
でに時間を要するほか、再受信の回数も多くなる。However, according to the conventional radio timepiece, two cycles (two minutes) are continuously received, and the preceding and following cycles are compared and inspected to determine whether the received data is correct or not.
Furthermore, when the signal cannot be received from 0 seconds due to the fact that the signal is received with noise on the standard radio wave, a maximum of 180 seconds (3
Minutes) continuous reception is required. For this reason, it takes time until the time is adjusted, and the number of re-receptions increases.
【0017】したがって、本発明の目的は、標準電波の
受信開始から時刻修正までの時間の短縮および受信回数
を減らすことのできる電波時計を提供することにある。Accordingly, it is an object of the present invention to provide a radio timepiece capable of shortening the time from the start of reception of the standard radio wave to the time correction and reducing the number of times of reception.
【0018】[0018]
【課題を解決するための手段】本発明は、上記の目的を
達成するため、標準電波を受信してタイムコードを生成
する受信回路と、前記受信回路からの前記タイムコード
をサンプリングし、そのサンプリング結果に基づいて1
秒信号、および分データ、時データ、パリティデータ等
の時刻修正データを出力する信号検出部と、所定の記憶
容量を持って前記時刻修正データをストアするメモリ
と、前記信号検出部からの前記時刻修正データを前記メ
モリに記憶させた後、分および時のパリティを計算し、
この計算結果と前記メモリに記憶されている前記パリテ
ィデータとを比較し、一致するときに前記タイムコード
の正常を判定する制御部と、所定の周波数の基準信号を
発振させ、前記基準信号を分周した信号に基づいて時間
表示を行い、その表示内容を前記制御部からの情報に基
づいて修正する時計部を備えることを特徴とする電波時
計を提供する。In order to achieve the above object, the present invention provides a receiving circuit for receiving a standard radio wave and generating a time code, sampling the time code from the receiving circuit, and sampling the time code. 1 based on the result
A signal detection unit that outputs time correction data such as a second signal, minute data, hour data, and parity data, a memory that stores the time correction data with a predetermined storage capacity, and the time from the signal detection unit. After storing the correction data in the memory, calculate the minute and hour parity,
The control unit compares the calculation result with the parity data stored in the memory, and determines whether the time code is normal when they match, oscillates a reference signal of a predetermined frequency, and separates the reference signal. There is provided a radio controlled timepiece including a timepiece that performs time display based on a circulated signal and corrects the display content based on information from the control unit.
【0019】この構成によれば、受信された標準電波か
ら受信回路でタイムコードが復調され、信号検出回路に
より各種のデータがデコードされる。得られたデータは
制御部を介してメモリに記憶される。時刻修正データが
格納されると、分および時のそれぞれについてパリティ
計算が行われ、その結果とメモリに記憶されているパリ
ティデータとの比較が行われ、一致したときに受信した
タイムコードがノイズ等の影響を受けていない正常なも
のと判定する。したがって、1サイクル分を連続に受信
出来なかった場合でも、分および時のデータとパリティ
データを用いて時刻修正を行うことができるので、時刻
修正までの時間および受信回数を短くすることができ
る。According to this configuration, the time code is demodulated by the receiving circuit from the received standard radio wave, and various data are decoded by the signal detecting circuit. The obtained data is stored in the memory via the control unit. When the time correction data is stored, the parity calculation is performed for each of the minute and the hour, and the result is compared with the parity data stored in the memory. Is determined to be normal without being affected by. Therefore, even when one cycle of data cannot be received continuously, the time can be adjusted using the minute and hour data and the parity data, so that the time until the time is adjusted and the number of receptions can be reduced.
【0020】[0020]
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0021】図1は本発明による電波時計の構成を示
す。なお、図1においては、図5に示したものと同一で
あるものには、同一引用数字を用いている。FIG. 1 shows the configuration of a radio controlled timepiece according to the present invention. In FIG. 1, the same components as those shown in FIG. 5 are denoted by the same reference numerals.
【0022】本発明の電波時計は、40kH受信回路1
0、この40kH受信回路10に接続された時間データ
デコード回路50、時間データデコード回路50に接続
された時計回路30、およびアンテナ40を備えて構成
されている。The radio timepiece according to the present invention has a 40 kHz receiving circuit 1.
0, a time data decoding circuit 50 connected to the 40 kHz receiving circuit 10, a clock circuit 30 connected to the time data decoding circuit 50, and an antenna 40.
【0023】図5の従来構成で説明したように、40k
H受信回路10は、増幅器11、検波器12、復調器1
3により構成される。また、時計回路30は、発振器3
1、分周器32、時分秒カウンタ33、および時間表示
器34により構成されている。As described with reference to FIG.
The H receiving circuit 10 includes an amplifier 11, a detector 12, a demodulator 1
3. The clock circuit 30 includes the oscillator 3
1, a frequency divider 32, an hour-minute-second counter 33, and a time display 34.
【0024】時間データデコード回路50は、40kH
受信回路10からのタイムコードTCから規準1秒信号
(以下、1秒信号という)とデータ信号を出力する信号
検出回路21、カウンタメモリ51、信号検出回路21
からの各信号を処理する制御回路52、制御回路52内
に設けられた比較判定部53、同じく制御回路52内に
設けられたパリティ計算部54、制御回路52を通して
データの書き込み/読み出しが行われるリングバッファ
メモリ55を備えて構成されている。The time data decoding circuit 50 has a frequency of 40 kHz.
A signal detection circuit 21, a counter memory 51, and a signal detection circuit 21 that output a reference one-second signal (hereinafter, referred to as a one-second signal) and a data signal from the time code TC from the reception circuit 10.
Data is written / read through a control circuit 52 that processes each signal from the controller, a comparison / determination unit 53 provided in the control circuit 52, a parity calculation unit 54 also provided in the control circuit 52, and the control circuit 52. It is configured with a ring buffer memory 55.
【0025】図2は40kH受信回路10により生成さ
れたタイムコードTCのフォーマットを示す。0秒から
60秒までの期間に、分データ、時間データ、通算日デ
ータ、パリティデータ、予備ビット、年データ、曜日デ
ータ等が連続に送られてくる。FIG. 2 shows the format of the time code TC generated by the 40 kHz receiving circuit 10. During the period from 0 to 60 seconds, minute data, time data, total date data, parity data, spare bits, year data, day of the week data, and the like are continuously transmitted.
【0026】次に、図1の構成の各ブロックについて説
明する。40kH受信回路10および時計回路30の構
成については、図5で説明した通りであるので説明を省
略し、ここでは時間データデコード回路50についての
み説明する。Next, each block of the configuration of FIG. 1 will be described. Since the configurations of the 40 kHz receiving circuit 10 and the clock circuit 30 are the same as those described with reference to FIG. 5, the description will be omitted, and only the time data decoding circuit 50 will be described here.
【0027】時間データデコード回路50において、信
号検出回路21は復調器13から入力されたタイムコー
ドTCをサンプリングし、その立上りエッジを検出する
ことにより1秒信号を生成する。同時に、タイムコード
TCからデータ信号をデコードする。信号検出回路21
は、立上りエッジを検出したとき、〔0007〕で説明
した条件に応じたデータ信号を生成する。In the time data decode circuit 50, the signal detection circuit 21 samples the time code TC input from the demodulator 13 and detects a rising edge to generate a one-second signal. At the same time, the data signal is decoded from the time code TC. Signal detection circuit 21
Generates a data signal according to the condition described in [0007] when detecting a rising edge.
【0028】上記の各信号は、信号検出回路21から制
御回路52へ伝送される。タイムコードTCのサンプリ
ングの際、1秒±10m秒以内に次の立上りエッジを検
出できないときには、信号検出回路21は制御回路52
に受信エラーを伝達し、立上りエッジを検出する最初の
状態に戻る。データ「0」,「1」、または、「ポジシ
ョン(P)」を検出したとき、その1秒のサンプリング
位置のカウンタの値をカウンタメモリ51に記憶してお
き、次のTCの立上りエッジを検出できないときには、
カウンタメモリ51に記憶しておいた1秒を1秒信号に
用いる。Each of the above signals is transmitted from the signal detection circuit 21 to the control circuit 52. If the next rising edge cannot be detected within 1 second ± 10 msec when sampling the time code TC, the signal detection circuit 21
And returns to the initial state of detecting the rising edge. When data "0", "1" or "position (P)" is detected, the value of the counter at the sampling position for one second is stored in the counter memory 51, and the next rising edge of TC is detected. When you can't,
One second stored in the counter memory 51 is used as a one-second signal.
【0029】制御回路52は、信号検出回路21のデー
タを信号検出回路21の1秒信号に同期してリングバッ
ファメモリ55に書き込みを行う。エラーのときも同様
にデータ「エラー(E)」をリングバッファメモリ55
に書き込む。リングバッファメモリ55は、60個の格
納領域をアドレス0からアドレス59に割り当てる。リ
ングバッファメモリ55のアドレス0にデータが書き込
まれると、次に、リングバッファメモリ55はアドレス
1からアドレス59のデータを1つ上の格納領域にシフ
トする。そして、アドレス0のデータはアドレス59に
シフトする。The control circuit 52 writes the data of the signal detection circuit 21 into the ring buffer memory 55 in synchronization with the one-second signal of the signal detection circuit 21. In the case of an error, the data "error (E)" is similarly stored in the ring buffer memory 55.
Write to. The ring buffer memory 55 allocates 60 storage areas from address 0 to address 59. When data is written to address 0 of the ring buffer memory 55, the ring buffer memory 55 shifts the data from address 1 to address 59 to the next higher storage area. Then, the data at address 0 is shifted to address 59.
【0030】リングバッファメモリ55にデータを書き
込む時、「マーカー(M)」データが検出される。「マ
ーカー(M)」データを検出した時には、リングバッフ
ァメモリ55にデータを書き込んでいるため、分デー
タ、時データ、およびパリティPA1,PA2のデータ
のアドレスは決まっている。したがって、制御回路52
はこれらのデータを参照できる。制御回路52は分と時
のデータに「エラー(E)」がないことを判定すると、
パリティ計算を開始し、分データと時データが正しいか
否かを判定する。タイムコードTCがノイズ等の影響を
受けないで正常であれば、そのタイムコードTCに+1
分した分データと時データに基づいて、時計回路30の
表示内容を修正する。When writing data to the ring buffer memory 55, "marker (M)" data is detected. When the "marker (M)" data is detected, the data has been written to the ring buffer memory 55, so the addresses of the minute data, the hour data, and the data of the parities PA1 and PA2 are determined. Therefore, the control circuit 52
Can refer to these data. When the control circuit 52 determines that there is no “error (E)” in the minute and hour data,
The parity calculation is started, and it is determined whether the minute data and the hour data are correct. If the time code TC is normal without being affected by noise or the like, +1 is added to the time code TC.
The display contents of the clock circuit 30 are corrected based on the divided minute data and hour data.
【0031】パリティ計算の結果、分データと時データ
が正しくないとき、39秒後のPA2までのデータがリ
ングバッファメモリ55に格納されるまで待機する。リ
ングバッファメモリ55上では、前回と39秒ずれた位
置に分データ、時データ、およびPA1,PA2データ
が格納されている。この段階で、制御回路52はリング
バッファメモリ55内のデータを参照することができ
る。制御回路52は、分と時のデータに「エラー
(E)」が無いことを確認してパリティ計算を行い、分
データと時データが正しいか否かを判定する。タイムコ
ードTCが正当な場合、そのタイムコードTCの分デー
タおよび時データに基づいて、時計回路30で次に表示
する内容を修正する。When the minute data and the hour data are incorrect as a result of the parity calculation, the process waits until data up to PA2 39 seconds later is stored in the ring buffer memory 55. On the ring buffer memory 55, minute data, hour data, and PA1 and PA2 data are stored at positions shifted by 39 seconds from the previous time. At this stage, the control circuit 52 can refer to the data in the ring buffer memory 55. The control circuit 52 confirms that there is no “error (E)” in the minute and hour data, performs parity calculation, and determines whether the minute and hour data are correct. If the time code TC is valid, the clock circuit 30 corrects the content to be displayed next based on the minute data and hour data of the time code TC.
【0032】以上のように、タイムコードTCの時デー
タ、分データ、パリティ(PA)データ以外のデータが
受信できなかった場合でも、分と時の時刻データを修正
できる。さらに、タイムコードTCのデータを通常の電
波時計より短時間(最小39秒)の受信により、時刻を
修正することができる。As described above, even when data other than the hour data, minute data, and parity (PA) data of the time code TC cannot be received, the minute and hour time data can be corrected. Further, the time can be corrected by receiving the data of the time code TC in a shorter time (minimum 39 seconds) than that of a normal radio clock.
【0033】図3は、分データ、時データ、パリティデ
ータが正常な場合のリングバッファメモリ55の記憶内
容およびパリティチエックの計算例を示す。FIG. 3 shows an example of calculation of the storage contents of the ring buffer memory 55 and the parity check when the minute data, hour data, and parity data are normal.
【0034】周波数が40kHzの長波標準電波(JJ
Y)においては、時間データと分データのパリティデー
タが送信されている。時間データ6ビットおよび分デー
タ7ビットの偶数パリティをそれぞれパリティPA1,
PA2の1ビットで表している。以下にパリティ計算部
54による計算方法を説明する。A long wave standard radio wave having a frequency of 40 kHz (JJ
In Y), parity data of time data and minute data is transmitted. The even parity of 6 bits of time data and 7 bits of minute data is converted into parity PA1,
It is represented by one bit of PA2. Hereinafter, a calculation method by the parity calculation unit 54 will be described.
【0035】PA1=(時20+時10+時8+時4+
時2+時1)mod2 PA2=(分40+分20+分10+分8+分4+分2
+分1)mod2 (mod2は、2で除算した余りであり、その値は1ま
たは0) 17時25分を例にすると、17時は、 時20=0、時10=1、時8=0、時4=1、時2=
1、時1=1 0+1+0+1+1+1=4 4÷2の余りは0となる。したがって、PA1=0とな
る。一方、リングバッファメモリ55に格納されている
パリティPA1は00h(=0)であり、パリティ計算
値の0に一致する。したがって、時のデータは正しく受
信されたものと判定される。PA1 = (h20 + h10 + h8 + h4 +
Hour 2 + hour 1) mod2 PA2 = (min 40 + min 20 + min 10 + min 8 + min 4 + min 2
+ Minute 1) mod2 (mod2 is the remainder after dividing by 2 and its value is 1 or 0). For example, at 17:25, at 17:00, hour 20 = 0, hour 10 = 1, hour 8 = 0, hour 4 = 1, hour 2 =
1, the remainder of the time 1 = 1 + 1 + 1 + 0 + 1 + 1 + 1 = 44 ÷ 2 is zero. Therefore, PA1 = 0. On the other hand, the parity PA1 stored in the ring buffer memory 55 is 00h (= 0), which matches the parity calculation value of 0. Therefore, the time data is determined to be correctly received.
【0036】次に、25分は、分40=0、分20=
1、分10=0、分8=0、分4=1、分2=0、分1
=1 0+1+0+0+1+0+1=3 3÷2の余りは1となる。したがって、PA2=1とな
る。一方、リングバッファメモリ55に格納されている
パリティPA2は01h(=1)であり、パリティ計算
値の1に一致する。したがって、分のデータは正しく受
信されたものと判定される。Next, for 25 minutes, minutes 40 = 0, minutes 20 =
1, minute 10 = 0, minute 8 = 0, minute 4 = 1, minute 2 = 0, minute 1
= 1 10 + 1 + 0 + 0 + 1 + 0 + 1 = 33 The remainder of 3 ÷ 2 is 1. Therefore, PA2 = 1. On the other hand, the parity PA2 stored in the ring buffer memory 55 is 01h (= 1), which matches the parity calculation value of 1. Therefore, it is determined that the minute data has been correctly received.
【0037】以上のようにして計算されたパリティPA
1,PA2から、分データと時データが正しいか否かを
判定することができる。The parity PA calculated as described above
1 and PA2, it can be determined whether the minute data and the hour data are correct.
【0038】図4は、ノイズ等のために時または分を誤
って受信したためにパリティエラーが生じているリング
バッファメモリ55の記憶内容およびパリティチエック
の計算例を示す。ここでは、実際は17時25分である
のを15時25分として受信された場合について説明す
る。FIG. 4 shows an example of the storage contents and the parity check of the ring buffer memory 55 in which a parity error has occurred due to erroneous reception of hours or minutes due to noise or the like. Here, a case will be described in which the actual reception time of 17:25 is received as 15:25.
【0039】まず、25分は図3で説明したように、 分40=0、分20=1、分10=0、分8=0、分4
=1、分2=0、分1=1 0+1+0+0+1+0+1=3 3÷2の余りは1となり(PA2=1)、リングバッフ
ァメモリ55に格納されているパリティPA2は01h
(=1)であるので、分のデータは正しく受信されたも
のと判定される。First, as described with reference to FIG. 3, 25 minutes are as follows: minute 40 = 0, minute 20 = 1, minute 10 = 0, minute 8 = 0, minute 4
= 1, minute 2 = 0, minute 1 = 1 0 + 1 + 0 + 0 + 1 + 0 + 1 = 33 ÷ 2, the remainder is 1 (PA2 = 1), and the parity PA2 stored in the ring buffer memory 55 is 01h.
Since (= 1), it is determined that the minute data has been correctly received.
【0040】15時は、 時20=0、時10=1、時8=0、時4=1、時2=
0、時1=1 0+1+0+1+0+1=3 3÷2の余りは1となる。したがって、受信した時のデ
ータに基づいて計算したパリティの値(パリティ計算
値)は1になる。しかし、リングバッファメモリ55に
記憶されているPA2の値は00h(=0)であるの
で、時のデータがエラーであると判定される。したがっ
て、このときのデータは、時計表示の修正には用いられ
ない。At 15:00, hour 20 = 0, hour 10 = 1, hour 8 = 0, hour 4 = 1, hour 2 =
0, hour 1 = 1 10 + 1 + 0 + 1 + 0 + 1 = 33 The remainder of 33 ÷ 2 is 1. Therefore, the parity value (parity calculated value) calculated based on the data at the time of reception is 1. However, since the value of PA2 stored in the ring buffer memory 55 is 00h (= 0), it is determined that the time data is an error. Therefore, the data at this time is not used for correcting the clock display.
【0041】以上のように、本発明によれば、60秒間
連続して受信できなかったときでも、時計の表示に必要
な「分」、「時」等のデータ部分が正常に受信できてい
ることが確認できれば、通信エラーとせずに、受信した
データに基づいて時刻表示が行われるので、再受信等の
回数が減り、時刻修正までの時間を短縮することができ
る。As described above, according to the present invention, even when data cannot be received continuously for 60 seconds, data such as "minutes" and "hours" necessary for displaying a clock can be normally received. If it can be confirmed, the time is displayed based on the received data without causing a communication error, so that the number of times of re-receiving and the like is reduced, and the time until the time is corrected can be shortened.
【0042】[0042]
【発明の効果】以上説明した通り、本発明の電波時計に
よれば、受信された標準電波から受信回路でタイムコー
ドが復調され、信号検出回路により各種のデータをデコ
ードし、このデータの少なくとも分、時、パリティの各
データをメモリに記憶し、分および時のそれぞれについ
てパリティ計算を行い、その計算結果とメモリに記憶さ
れているパリティデータが一致するか否かを比較して、
時データ、分データが正常かエラーかを判定する構成に
したので、60秒間連続受信ができなかった場合でも、
受信したデータにより時刻表示が可能になる。このた
め、時刻修正までの時間および受信回数を短くすること
ができ、再受信の回数も低減される。As described above, according to the radio timepiece of the present invention, the time code is demodulated by the receiving circuit from the received standard radio wave, and various data are decoded by the signal detecting circuit. , Hour, each data of the parity is stored in the memory, a parity calculation is performed for each of the minute and the hour, and the calculation result is compared with the parity data stored in the memory to determine whether the parity data matches.
Since it is configured to determine whether the hour data and minute data are normal or error, even if continuous reception cannot be performed for 60 seconds,
Time display is enabled by the received data. Therefore, the time until the time is adjusted and the number of receptions can be reduced, and the number of re-receptions is also reduced.
【図1】本発明による電波時計の構成を示すブロック図
である。FIG. 1 is a block diagram showing a configuration of a radio controlled timepiece according to the present invention.
【図2】図1の40kH受信回路により生成されたタイ
ムコードTCのフォーマットを示す構成図である。FIG. 2 is a configuration diagram showing a format of a time code TC generated by a 40 kHz receiving circuit of FIG. 1;
【図3】分データ、時データ、パリティデータが正常な
場合のリングバッファメモリの記憶内容およびパリティ
チエックの計算例を示す説明図である。FIG. 3 is an explanatory diagram showing an example of calculation of a storage content and a parity check of a ring buffer memory when minute data, hour data, and parity data are normal.
【図4】ノイズ等のために時または分を誤って受信した
ためにパリティエラーが生じているリングバッファメモ
リの記憶内容およびパリティチエックの計算例を示す説
明図である。FIG. 4 is an explanatory diagram showing a storage content of a ring buffer memory and a calculation example of a parity check in which a parity error has occurred due to erroneous reception of hours or minutes due to noise or the like.
【図5】従来の電波時計の構成を示すブロック図であ
る。FIG. 5 is a block diagram showing a configuration of a conventional radio-controlled timepiece.
10 40kH受信回路 11 増幅器 12 検波器 13 復調器 21 信号検出回路 22,52 制御回路 23 バッファメモリ 30 時計回路 31 発振器 32 分周器 33 時分秒カウンタ 34 時間表示器 40 アンテナ 50 時間データデコード回路 51 カウンタメモリ 53 比較判定部 54 パリティ計算部 55 リングバッファメモリ Reference Signs List 10 40 kHz receiving circuit 11 Amplifier 12 Detector 13 Demodulator 21 Signal detection circuit 22, 52 Control circuit 23 Buffer memory 30 Clock circuit 31 Oscillator 32 Divider 33 Hour / minute / second counter 34 Hour display 40 Antenna 50 Hour data decoding circuit 51 Counter memory 53 Comparison / determination unit 54 Parity calculation unit 55 Ring buffer memory
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G04G 5/00 G04G 7/02 G04C 9/02 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) G04G 5/00 G04G 7/02 G04C 9/02
Claims (3)
する受信回路と、 前記受信回路からの前記タイムコードをサンプリング
し、そのサンプリング結果に基づいて1秒信号、および
分データ、時データ、パリティデータ等の時刻修正デー
タを出力する信号検出部と、 所定の記憶容量を持って前記時刻修正データをストアす
るリングバッファメモリと、 前記信号検出部からの前記時刻修正データを前記リング
バッファメモリに記憶させた後、分および時のパリティ
を計算し、この計算結果と前記リングバッファメモリに
記憶されている前記パリティデータとを比較し、一致す
るときに前記タイムコードの正常を判定する制御部と、
所定の周波数の基準信号を発振させ、前記基準信号を分
周した信号に基づいて時間表示を行い、その表示内容を
前記制御部からの情報に基づいて修正する時計部を備え
ることを特徴とする電波時計。1. A receiving circuit for receiving a standard radio wave to generate a time code, sampling the time code from the receiving circuit, and based on a result of the sampling, a 1 second signal, minute data, hour data, and parity. a signal detection unit for outputting a time correction data of the data such as a ring buffer memory for storing the time correction data with a predetermined storage capacity, the said time correction data from the signal detector ring
After being stored in the buffer memory , the minute and hour parities are calculated, the calculation result is compared with the parity data stored in the ring buffer memory , and when they match, it is determined that the time code is normal. A control unit;
A clock unit for oscillating a reference signal of a predetermined frequency, performing time display based on a signal obtained by dividing the reference signal, and correcting the display content based on information from the control unit is provided. Radio clock.
位置のカウント値を記憶するカウンタメモリを備え、前
記タイムコードの立ち上がりエッジを検出できなかった
とき、前記カウンタメモリに記憶していた1秒データを
秒信号として用いることを特徴とする請求項1記載の電
波時計。2. The apparatus according to claim 1, wherein said signal detecting unit includes a counter memory for storing a count value of a sampling position of one second, and when a rising edge of said time code is not detected, said one second stored in said counter memory. 2. The radio-controlled timepiece according to claim 1, wherein the data is used as a second signal.
加算するとともに前記時間データの全データを加算し、
前記各加算値を個別に2で除算した後に得られるそれぞ
れの余りの1または0をパリティ計算結果とし、このパ
リティ計算結果と前記受信による前記パリティデータの
それぞれとの一致の有無により前記判定を行うことを特
徴とする請求項1記載の電波時計。3. The control unit adds all data of the minute data and adds all data of the time data,
The remainder 1 or 0 obtained after individually dividing each of the added values by 2 is used as a parity calculation result, and the determination is made based on whether or not the parity calculation result matches each of the received parity data. The radio timepiece according to claim 1, wherein:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29056699A JP3286283B2 (en) | 1999-10-13 | 1999-10-13 | Radio clock |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29056699A JP3286283B2 (en) | 1999-10-13 | 1999-10-13 | Radio clock |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001108770A JP2001108770A (en) | 2001-04-20 |
JP3286283B2 true JP3286283B2 (en) | 2002-05-27 |
Family
ID=17757691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29056699A Expired - Fee Related JP3286283B2 (en) | 1999-10-13 | 1999-10-13 | Radio clock |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3286283B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003032093A1 (en) * | 2001-10-05 | 2003-04-17 | Citizen Watch Co., Ltd. | Radio correction clock and its controlling method |
WO2004036742A1 (en) | 2002-10-16 | 2004-04-29 | Casio Computer Co., Ltd | Radio wave reception device, radio wave clock, and repeater |
JP3594034B1 (en) | 2003-03-04 | 2004-11-24 | セイコーエプソン株式会社 | Radio-controlled clock |
JP4322786B2 (en) | 2004-11-29 | 2009-09-02 | Okiセミコンダクタ株式会社 | Multiple standard radio wave decoding method and standard radio wave receiver |
JP2007139703A (en) | 2005-11-22 | 2007-06-07 | Casio Comput Co Ltd | Time receiving apparatus and radio controlled timepiece |
JP4760409B2 (en) | 2006-02-01 | 2011-08-31 | 株式会社デンソー | Radio clock |
JP5621835B2 (en) * | 2012-12-10 | 2014-11-12 | カシオ計算機株式会社 | Time information acquisition device and radio clock |
-
1999
- 1999-10-13 JP JP29056699A patent/JP3286283B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001108770A (en) | 2001-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3395786B1 (en) | Electronic device, electronic device reception control method, and electronic device reception control program | |
JP3286283B2 (en) | Radio clock | |
JP3000245B2 (en) | Radio-controlled electronic clock | |
JP2003279678A (en) | Radio wave correcting timepiece and control method of radio wave correcting timepiece | |
JP2015175808A (en) | Radio clock and reception control method | |
US8570839B2 (en) | Time-information obtaining apparatus and radio-controlled timepiece | |
US8514665B2 (en) | Time information acquiring apparatus and radio-controlled timepiece | |
US7385876B2 (en) | Radio-controlled timepiece, electronic device, time correcting method and computer product | |
JP2006153612A (en) | Radio-controlled timepiece, control method for radio-controlled timepiece, control program for the radio-controlled timepiece, and recording medium with this control program stored | |
JP3905763B2 (en) | Standard radio wave decoding circuit and radio wave clock using the same | |
JP3079198B2 (en) | Radio-controlled clock | |
JP2009162551A (en) | Radio wave receiving device and radio-controlled timepiece | |
JP3551567B2 (en) | Time data receiving device | |
JP2011214871A (en) | Time receiver, radio controlled timepiece and method for controlling time receiver | |
JP2003279676A (en) | Radio wave correcting timepiece and method of controlling radio wave correcting timepiece | |
JP3439102B2 (en) | Radio-controlled clock and time display system | |
JP4108528B2 (en) | Minute detection method using standard radio waves and radio-controlled clock | |
JP2003279673A (en) | Clocking device and control method of clocking device | |
JP7243349B2 (en) | radio clock | |
JP2002048883A (en) | Electric wave correction clock and its second signal detection method | |
JP3475592B2 (en) | Time data receiving apparatus and time correction control method | |
JP2004271194A (en) | Radio controlled clock and its control method | |
JP2004294331A (en) | Method for controlling electric wave reception of electronic device | |
JP3787887B2 (en) | Radio wave receiver | |
JP2005233825A (en) | Radio-controlled time piece, control method therefor, control program thereof, and recording medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |