JP3419443B2 - 複数の直流電源回路を並列接続した直流電源装置 - Google Patents
複数の直流電源回路を並列接続した直流電源装置Info
- Publication number
- JP3419443B2 JP3419443B2 JP20918199A JP20918199A JP3419443B2 JP 3419443 B2 JP3419443 B2 JP 3419443B2 JP 20918199 A JP20918199 A JP 20918199A JP 20918199 A JP20918199 A JP 20918199A JP 3419443 B2 JP3419443 B2 JP 3419443B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- control signal
- output voltage
- value
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Description
ータ、スイッチング整流回路等の複数の直流電源回路を
並列接続した直流電源装置に関する。
電源回路を並列接続した従来の直流電源装置は、例えば
図1に示すように、第1及び第2のDC/DCコンバー
タ1、2と、これ等の制御回路3、4と、第1及び第2
の逆流阻止用ダイオード5、6と、負荷7を接続するた
めの出力端子8、9とから成る。第1及び第2のDC/
DCコンバータ1、2はダイオード5、6を介して共通
の出力端子8、9に接続されている。
電源装置において、コンバータ1、2を構成する素子の
特性のバラツキにより、出力電圧にバラツキを生じ、一
方のコンバータに電流が偏よって多く流れることがあ
る。一方のコンバータに電流が偏よると、これが破壊す
るおそれがあるため、これを見越して一般にコンバータ
1、2の容量に余裕を持たせる。この結果、直流電源装
置が必然的に大型になった。また、図1の直流電源装置
では、逆流阻止用ダイオード5、6による電力損失が発
生し、高効率化が妨げられる。
源回路の出力電流のバランスを容易且つ良好に取ること
ができる直流電源装置を提供することにある。また、本
願発明の目的は、効率向上を図ることができる直流電源
装置を提供することにある。
目的を達成するための本発明は、出力電圧制御用の制御
素子をそれぞれ有し且つ共通の負荷に電力を供給するよ
うに互いに並列接続されている複数の直流電源回路と、
前記複数の直流電源回路の出力電流をそれぞれ検出する
ための複数の電流検出手段と、前記負荷の端子間電圧を
検出するためのものであって、前記複数の直流電源回路
の出力電圧の制御に共用する出力電圧検出手段と、前記
複数の直流電源回路の出力電圧の制御のための共通の基
準電圧手段と、前記出力電圧検出手段から得られた出力
電圧検出値と前記基準電圧手段で与えられた基準電圧値
との差に相当する共通の電圧制御信号を形成する共通の
出力電圧制御信号形成手段と、前記複数の電流検出手段
の出力に基づいて前記複数の直流電源回路の出力電流の
アンバランスを示す複数のアンバランス検出値を出力す
るアンバランス検出手段と、前記複数の直流電源回路の
出力電流のアンバランスを解消することができるように
前記共通の電圧制御信号を補正するものであって、前記
複数のアンバランス検出値と前記共通の電圧制御信号と
の差に対応する値から成る複数の補正出力電圧制御信号
を形成する補正出力電圧制御信号形成手段と、前記複数
の補正出力電圧制御信号に基づいて前記複数の直流電源
回路の制御素子をそれぞれ制御するための複数の制御信
号を形成する制御素子制御信号形成手段とから成る直流
電源装置に係わるものである。
接続する時には、請求項2に示すようにアンバランス検
出手段を、第1及び第2の減算手段で構成することが望
ましい。また、請求項3に示すように複数の電流検出値
の平均値を求め、これを参照信号としてアンバランスを
検出することができる。また、請求項4に示すように逆
流阻止用ダイオードを設けないことが望ましい。
源回路の出力電流のアンバランス検出値に基づいて出力
電圧制御信号を制御して複数の補正出力電圧制御信号を
形成し、これに基づいて各直流電源回路の制御素子を制
御するので、アンバランスの低減を比較的簡単な構成で
容易に行うことができる。また、請求項2の発明によれ
ば、アンバランス検出値を第1及び第2の減算手段によ
って容易に得ることができる。また、請求項3の発明に
よれば、アンバランス検出値を正確に得ることができ
る。また、請求項4の発明によれば、逆流阻止用ダイオ
ードを設けないので、これによる電力損失が発生せず、
効率を向上させることができる。
本発明の実施形態及び実施例を説明する。
置は、第1及び第2の直流電源回路としての第1及び第
2のDC/DCコンバータ11、12と、共通の負荷1
3を接続するための対の出力端子14、15と、第1及
び第2のコンバータ11、12に流れる電流I1 、I2
を検出するための第1及び第2の電流検出器16、17
と、制御回路18とから成る。
力端子は逆流阻止用ダイオードを介さずに共通の対の出
力端子14、15に接続されている。従って、第1及び
第2のコンバータ11、12は互いに並列接続されてい
ることになる。第1及び第2のコンバータ11、12は
実質的に同一に構成されており、例えば、図3に示すよ
うに直流電源E1 の一端と他端との間に接続されたトラ
ンスTr の1次巻線N1 と制御素子としてのスイッチQ
1 の直列回路と、トランスTr の2次巻線N2に接続さ
れた出力整流ダイオードDと、平滑用コンデンサCとか
ら成る。図3ではスイッチQ1 のオン期間にトランスT
r のコアに磁気エネルギが蓄積され、スイッチQ1 のオ
フ期間にトランスTr のコアの磁気エネルギの放出に基
づいてダイオードDが導通し、平滑用コンデンサCに充
電電流が流れる。コンデンサCの電圧はスイッチQ1 の
オン時間幅又はデューティ比によって調整される。な
お、直流電源E1 は、整流回路、電池等で構成し得る。
また、1つの直流電源E1 を第1及び第2のコンバータ
11、12で共用することもできる。
段としての電圧検出抵抗19a、19bと、基準電圧手
段としての基準電圧源20と、出力電圧制御信号形成手
段としての誤差増幅器21と、アンバランス検出手段2
2と、補正出力電圧制御信号形成手段23と、制御素子
制御信号形成手段24とを有する。
端子14、15間の出力電圧を検出し、これに対応する
検出電圧V0 を分圧点19cから出力する。電圧制御信
号形成用誤差増幅器21の正入力端子は分圧点19cに
接続され、負の入力端子は基準電圧源20に接続されて
いる。従って、誤差増幅器21からは、検出電圧V0と
基準電圧Vr との差に対応する出力電圧制御信号Ve が
得られる。
2の減算器25、26から成る。第1の減算器25の負
入力端子は第1の電流検出器16の出力ライン16aに
接続され、この正入力端子は第2の電流検出器17の出
力ライン17aに接続されている。また、第2の減算器
26の負入力端子は第2の電流検出器17の出力ライン
17aに接続され、この正入力端子は第1の電流検出器
16の出力ライン16aに接続されている。なお、第1
及び第2の電流検出器16、17は、第1及び第2の出
力電流I1 、I2 に対応する第1及び第2の電流検出電
圧V1 、V2 を出力する。従って、第1の減算器25は
V2 −V1 の演算を行い、この演算結果に相当する第1
のアンバランス検出値Va を出力する。また、第2の減
算器26はV1 −V2 の演算を行い、この演算結果に相
当する第2のアンバランス検出値Vb を出力する。
をより詳しく示す。第1及び第2の減算器25、26は
互いに同一構成であって、オペアンプA1 と4つの抵抗
R1、R2 、R3 、R4 から成る周知の差動増幅器から
成る。
3及び第4の減算器27、28から成る。第3及び第4
の減算器27、28の正入力端子は誤差増幅器21にそ
れぞれ接続され、これ等の負入力端子は第1及び第2の
減算器25、26に接続されている。従って、第3及び
第4の減算器27、28は出力電圧制御信号Ve から第
1及び第2のアンバランス検出値Va 、Vb を減算した
値Ve −Va 及びVe−Vb から成る第1及び第2の補
正出力電圧制御信号Ve1、Ve2を出力する。図5は第3
及び第4の減算器27、28の詳細を示す。第3及び第
4の減算器27、28は、互いに同一に構成されてお
り、オぺアンプA2 と抵抗R5 、R6とから成る周知の
差動増幅器から成る。
び第2の制御信号形成回路29、30から成り、第3及
び第4の減算器27、28と第1及び第2のコンバータ
11、12のスイッチQ1 の制御端子との間に接続され
ている。第1及び第2の制御信号形成回路29、30
は、互いに実質的に同一に構成されており、図3に原理
的に示すように鋸波発生器31と比較器32とから成
る。比較器32は、第1及び第2の補正出力電圧制御信
号Ve1及びVe2と鋸波電圧Vt とを図6(A)に示すよ
うに比較し、図6(B)に示すPWMパルスを出力し、
これをコンバータ11、12のスイッチQ1 に送る。鋸
波発生器31は例えば20kHz の繰返し周波数で三角波
電圧を発生する。なお、1つの鋸波発生器31を第1及
び第2の制御信号形成回路29、30で兼用することが
できる。比較器32は補正出力電圧制御信号Ve1、Ve2
の電圧レベルよりも鋸波電圧Vt が高い時に高レベルの
PWMパルスを発生する。コンバータ11、12のスイ
ッチQ1 は図6(B)の高レベルパルスの期間にオンに
なる。
流I1 、I2 が同一であり、この電流検出電圧V1 、V
2 が同一の場合には、第1及び第2の減算器25、26
の出力即ち第1及び第2のアンバランス検出値Va 、V
b はゼロとなる。このため、第3及び第4の減算器2
7、28の出力は第1及び第2のアンバランス検出値V
a 、Vb に無関係になり、第1及び第2の補正出力電圧
制御信号Ve1、Ve2は誤差増幅器21から得られた出力
電圧制御信号Ve と同一になる。従って、制御信号形成
回路29、30からは同一のデューティ比でPWMパル
スが出力し、第1及び第2のコンバータ11、12は同
一条件で駆動される。
の出力電流I1 が第2のコンバータ12の出力電流I2
よりも大きい時には、第1及び第2の電流検出電圧V1
、V2 がV1 >V2 の関係になる。このため、第1の
減算器25の出力即ち第1のアンバランス検出値Va は
V2 −V1 <0となり、負の値を有し、第2の減算器2
5の出力即ち第2のアンバランス検出値Vb はV1 −V
2 >0となり、正の値を有する。従って、第1のアンバ
ランス検出値Va は第2のアンバランス検出値Vb より
も小さくなる。第3の減算器27は、Ve −Va の演算
によって第1の補正出力電圧制御信号Ve1を形成し、第
4の減算器28はVe −Vb の演算によって第2の補正
出力電圧制御信号Ve2を形成する。I1 >I2 の時には
Va <Vb であるので、Ve1>Ve2になる。図6から明
らかなように補正出力電圧制御信号Ve1、Ve2の電圧値
が高くなると、PWMパルスの幅が狭くなる。従って、
第1のコンバータ11のためのPWMパルスは狭めら
れ、第2のコンバータ12のためのPWMパルスは広め
られ、第1及び第2のコンバータ11、12の出力電流
I1 、I2 がバランス状態になる。なお、第1のコンバ
ータ11の出力電流I1 が第2のコンバータ12の出力
電流I2 よりも低い時には、I1 >I2 の時と逆の動作
になる。
ば、共通の出力電圧制御信号Ve を第1及び第2のアン
バランス検出値Va 、Vb で補正するという簡単な構成
で、第1及び第2の出力電流I1 、I2 をバランスさせ
ることができ、第1及び第2のコンバータ11、12の
余裕をさほど大きくとることが不要になり、装置を小型
化することができる。また、図1に示した逆流阻止用ダ
イオード5、6に相当するものを設けることが不要にな
り、これによる電力損失が生じない分だけ効率を向上さ
せることができる。
し、第2の実施例の直流電源装置は、図2のアンバラン
ス検出手段22を図7のアンバランス検出手段22aに
変形した他は図2と同一に構成したものであるので、第
2の実施例の説明においてアンバランス検出手段22a
以外は図2を参照する。また、図7において図2と実質
的に同一の部分には同一の符号を付してその説明を省略
する。
信号形成手段40を有している。参照信号形成手段40
は、電流検出電圧V1 、V2 の平均値を求めるものであ
って、加算器41と1/n分割回路42とから成る。加
算器41はライン16a、17aの第1及び第2の電流
検出電圧V1 、V2 を加算してV1 +V2 を出力する。
即ち、加算器41は負荷13に流れている全電流に対応
する値を出力する。1/n分割回路42のnはコンバー
タ11、12の数を示し、この実施例では2である。従
って、1/n分割回路42からは(V1 +V2 )/2の
電圧値を有する参照信号Vs が得られる。この参照信号
Vs は、第1及び第2のコンバータ11、12が分担す
る電流値の目標に対応する。第1の減算器25は参照信
号Vsから第1の電流検出電圧V1を減算して第1のア
ンバランス検出値Vaを出力し、第2の減算器26は参
照信号Vsから第2の電流検出電圧V2を減算して第2の
アンバランス検出値Vb を出力する。第1及び第2のア
ンバランス検出値Va 、Vbは図2の第3及び第4の減
算器27、28に送られる。
Vb となり、図2の第3及び第4の減算器27、28に
おいて第1の実施例と同様な補正動作が生じる。従っ
て、図3の第2の実施例によっても第1の実施例と同一
の効果を得ることができる。またこの実施例によればア
ンバランス値Va 、Vb を正確に求めることができる。
実施例の直流電源装置を説明する。但し、図8及び図9
において、図2〜図7と実質的に同一の部分には同一の
符号を付してその説明を省略する。
置に第3のコンバータ50とこの制御回路を付加した他
は、図2と実質的に同一に構成したものである。第3の
コンバータ50は第1及び第2のコンバータ11、12
と同一に構成されており、これ等に並列接続されてい
る。制御回路18bは第3のコンバータ50の制御を第
1及び第2のコンバータ11、12と同様に行うように
構成されている。
び第2の電流検出ライン16a、17aの他に、第3の
コンバータ50の電流検出器51の出力ライン51aも
接続されている。このアンバランス検出手段22bは第
1、第2及び第3の電流検出電圧V1 、V2 、V3 のア
ンバランスを示す第1、第2及び第3のアンバランス検
出値Va 、Vb 、Vc を出力する。
的に示す。図9のアンバランス検出手段22bは図7の
アンバランス検出手段22aと同一原理で構成されてお
り、参照信号形成手段40aと第1、第2及び第3の減
算器25、26、52とから成る。第1、第2及び第3
の減算器25、26、52の負入力端子は第1、第2及
び第3の電流検出ライン16a、17a、51aに接続
され、それぞれの正入力端子は参照信号形成手段40a
に接続されている。参照信号形成手段40aは、図7の
参照信号形成手段40と同様にV1 、V2 、V3 の平均
値を求めるものであり、加算器41aと1/n分割回路
42aとを有する。加算器41aは第1、第2及び第3
の電流検出電圧V1 、V2 、V3 を加算してV1 +V2
+V3 を出力する。1/n分割回路42aは、n=3と
してVs =(V1 +V2 +V3 )/3を出力する。従っ
て、第1、第2及び第3の減算器25、26、27は参
照信号Vs を基準にしたアンバランスを示す第1、第2
及び第3のアンバランス検出値Va 、Vb 、Vc 即ちV
a =Vs −V1 、Vb =Vs −V2 、Vc =Vs−V
3を出力する。
bの第1、第2及び第3の補正用減算器27、28、5
3は、出力電圧制御信号V1 からアンバランス検出値V
a 、Vb 、Vc を減算して第1、第2及び第3の補正出
力電圧制御信号Ve1、Ve2、Ve3を出力する。制御素子
制御信号形成手段24bの第1、第2及び第3の制御信
号形成回路29、30、54は図2と同様にPWM信号
を形成して第1、第2及び第3のコンバータ11、1
2、50に送る。
の実施例と同様な効果を得ることができる。
く、例えば次の変形が可能なものである。 (1) 図8に示す3個のコンバータ11、12及び5
0を並列接続する場合のアンバランス検出手段22bの
代りに、図10のアンバランス検出手段22cを使用す
ることができる。図10では、第1の減算器25の負入
力端子が第1の電流検出ライン16aに接続され、この
正入力端子が第2の電流検出ライン17aに接続されて
いる。また、第2の減算器26の負入力端子が第2の電
流検出ライン17aに接続され、この正入力端子が第3
の電流検出ライン51aに接続されている。また、第3
の減算器52の負入力端子が第3の電流検出ライン51
aに接続され、この正入力端子が第1の電流検出ライン
16aに接続されている。従って、第1の減算器25か
らはV2 −V1 の第1のアンバランス検出値Va が得ら
れ、第2の減算器26からV3 −V2 の第2のアンバラ
ンス検出値Vb が得られ、第3の減算器52からV1 −
V3 のアンバランス検出値Vc が得られる。図10のア
ンバランス検出手段22cによっても図8と同様な効果
を得ることができる。 (2) DC/DCコンバータ11、12、50をハー
フブリッジ型、フルブリッジ型等の周知の別のDC−D
Cコンバータにすることができる。 (3) DC/DCコンバータ11、12、50の代り
にチョッパー方式のスイッチング電源装置、又はシリー
ズレギュレータ、又はスイッチング整流回路等を使用す
ることができる。なお、シリーズレギュレータの場合に
は、制御信号形成回路29、30、54をシリーズレギ
ュレータの制御素子(例えばトランジスタ)の制御信号
(例えばベース電流)のレベルを調整するように構成す
る。また、誤差増幅のための基準電圧を可変して出力電
圧を調整する構成にすることができる。 (4) 制御信号形成回路29、30、54を、パルス
幅変調回路(PWM回路)以外の周波数変調回路等の別
の変調回路とすることができる。 (5) DC/DCコンバータ等の直流電源回路を4つ
以上にすることもできる。 (6) 制御回路18の一部又は全部をディジタル回路
で形成することができる。この場合には、制御回路18
の各入力段にA/D変換器を配置し、各出力段にD/A
変換器を配置する。
ロック図である。
く示す回路図である。
る。
る。
形図である。
路図である。
である。
る。
である。
Claims (4)
- 【請求項1】 出力電圧制御用の制御素子をそれぞれ有
し且つ共通の負荷に電力を供給するように互いに並列接
続されている複数の直流電源回路と、 前記複数の直流電源回路の出力電流をそれぞれ検出する
ための複数の電流検出手段と、 前記負荷の端子間電圧を検出するためのものであって、
前記複数の直流電源回路の出力電圧の制御に共用する出
力電圧検出手段と、前記複数の直流電源回路の出力電圧の制御のための共通
の 基準電圧手段と、 前記出力電圧検出手段から得られた出力電圧検出値と前
記基準電圧手段で与えられた基準電圧値との差に相当す
る共通の電圧制御信号を形成する共通の出力電圧制御信
号形成手段と、 前記複数の電流検出手段の出力に基づいて前記複数の直
流電源回路の出力電流のアンバランスを示す複数のアン
バランス検出値を出力するアンバランス検出手段と、 前記複数の直流電源回路の出力電流のアンバランスを解
消することができるように前記共通の電圧制御信号を補
正するものであって、前記複数のアンバランス検出値と
前記共通の電圧制御信号との差に対応する値から成る複
数の補正出力電圧制御信号を形成する補正出力電圧制御
信号形成手段と、 前記複数の補正出力電圧制御信号に基づいて前記複数の
直流電源回路の制御素子をそれぞれ制御するための複数
の制御信号を形成する制御素子制御信号形成手段とから
成る直流電源装置。 - 【請求項2】 前記複数の直流電源回路は、第1及び第
2の直流電源回路であり、 前記複数の電流検出手段は、第1及び第2の電流検出値
を出力する第1及び第2の電流検出手段であり、 前記アンバランス検出手段は、前記第2の電流検出値か
ら前記第1の電流検出値を減算して第1のアンバランス
検出値を出力する第1の減算手段と、前記第1の電流検
出値から前記第2の電流検出値を減算して第2のアンバ
ランス検出値を出力する第2の減算手段とから成り、 前記補正出力電圧制御信号形成手段は、前記出力電圧制
御信号から前記第1のアンバランス検出値を減算して第
1の補正出力電圧制御信号を形成する第3の減算手段
と、前記出力電圧制御信号から前記第2のアンバランス
検出値を減算して第2の補正出力電圧制御信号を形成す
る第4の減算手段とから成り、 前記制御素子制御信号形成手段は、前記第1の補正出力
電圧制御信号の値に対して前記第1の直流電源回路の出
力電圧が反比例に変化するように前記第1の直流電源回
路の前記制御素子を制御するための第1の制御素子制御
信号を形成する第1の制御素子制御信号形成手段と、前
記第2の補正出力電圧制御信号の値に対して前記第2の
直流電源回路の出力電圧が反比例に変化するように前記
第2の直流電源回路の前記制御素子を制御するための第
2の制御素子制御信号を形成する第2の制御素子制御信
号形成手段とから成ることを特徴とする請求項1記載の
直流電源装置。 - 【請求項3】 前記アンバランス検出手段は、 前記複数の電流検出器から得られた複数の電流検出値の
平均値を求め、この平均値を参照信号として出力する参
照信号形成手段と、 前記複数の電流検出値と前記参照信号との差を求めて複
数のアンバランス検出値を出力する複数の減算手段とか
ら成ることを特徴とする請求項1記載の直流電源装置。 - 【請求項4】 前記複数の直流電源回路と前記負荷との
間に逆流阻止用ダイオードを接続しないことを特徴とす
る請求項1又は2又は3記載の直流電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20918199A JP3419443B2 (ja) | 1999-07-23 | 1999-07-23 | 複数の直流電源回路を並列接続した直流電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20918199A JP3419443B2 (ja) | 1999-07-23 | 1999-07-23 | 複数の直流電源回路を並列接続した直流電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001037210A JP2001037210A (ja) | 2001-02-09 |
JP3419443B2 true JP3419443B2 (ja) | 2003-06-23 |
Family
ID=16568690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20918199A Expired - Fee Related JP3419443B2 (ja) | 1999-07-23 | 1999-07-23 | 複数の直流電源回路を並列接続した直流電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3419443B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009261079A (ja) * | 2008-04-15 | 2009-11-05 | Diamond Electric Mfg Co Ltd | デジタルコンバータ及びその制御方法 |
WO2021214851A1 (ja) | 2020-04-21 | 2021-10-28 | 三菱電機株式会社 | 電源システム |
WO2023199637A1 (ja) * | 2022-04-11 | 2023-10-19 | 日立Astemo株式会社 | 電力供給システム |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4719434B2 (ja) * | 2004-07-22 | 2011-07-06 | 長野日本無線株式会社 | 太陽電池発電装置 |
US20080061045A1 (en) * | 2006-09-11 | 2008-03-13 | The Esab Group, Inc. | Systems And Methods For Providing Paralleling Power Sources For Arc Cutting And Welding |
JP5067014B2 (ja) * | 2007-05-21 | 2012-11-07 | 富士電機株式会社 | 並列多重チョッパの制御装置 |
JP2009098886A (ja) * | 2007-10-16 | 2009-05-07 | National Institute For Materials Science | 電力供給回路、電源装置および磁場発生装置 |
KR20130099022A (ko) * | 2010-10-01 | 2013-09-05 | 삼성에스디아이 주식회사 | 에너지 저장 시스템용 전력 변환 시스템 및 이의 제어방법 |
JP5387651B2 (ja) | 2011-10-21 | 2014-01-15 | 株式会社デンソー | 電源システム |
JP6393547B2 (ja) * | 2014-07-30 | 2018-09-19 | 新日本無線株式会社 | シリーズレギュレータ |
JP6347756B2 (ja) * | 2015-03-09 | 2018-06-27 | 新電元工業株式会社 | 電源装置 |
KR101854247B1 (ko) * | 2016-09-20 | 2018-06-14 | 성균관대학교산학협력단 | 배터리 충방전 시험 장치 |
US10103549B2 (en) * | 2016-11-10 | 2018-10-16 | Hamilton Sundstrand Corporation | Electric power system for a space vehicle |
-
1999
- 1999-07-23 JP JP20918199A patent/JP3419443B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009261079A (ja) * | 2008-04-15 | 2009-11-05 | Diamond Electric Mfg Co Ltd | デジタルコンバータ及びその制御方法 |
WO2021214851A1 (ja) | 2020-04-21 | 2021-10-28 | 三菱電機株式会社 | 電源システム |
WO2023199637A1 (ja) * | 2022-04-11 | 2023-10-19 | 日立Astemo株式会社 | 電力供給システム |
Also Published As
Publication number | Publication date |
---|---|
JP2001037210A (ja) | 2001-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8089255B2 (en) | Power factor correction power supply unit, and control circuit and control method used in the same | |
JP3419443B2 (ja) | 複数の直流電源回路を並列接続した直流電源装置 | |
JP3221828B2 (ja) | 電力変換方法及び電力変換装置 | |
US7813148B2 (en) | Power converter having flux bias regulation method | |
CN109314466B (zh) | 并联电源装置 | |
US9083259B2 (en) | Bridgeless power factor correction circuit with improved critical mode (CRM) operation | |
JPH0729747Y2 (ja) | 交直変換装置 | |
JP2001078370A (ja) | 充電器および充電制御回路 | |
JPH09322433A (ja) | Ups内蔵電源装置 | |
JP3530359B2 (ja) | 3相力率改善形コンバータ | |
JPH09168278A (ja) | フルブリッジ形スイッチングレギュレータの偏磁防止回路 | |
CN111830424B (zh) | 负载状态检测装置 | |
TWI726295B (zh) | 負載狀態偵測裝置 | |
JP3542344B2 (ja) | 蓄電システム | |
TWM580684U (zh) | Load status detecting device | |
JP5660729B2 (ja) | 電力変換装置及びその制御方法 | |
JPH09121559A (ja) | インバータ装置 | |
CN110190768B (zh) | 直流交流换流装置及其并联均流控制方法 | |
US20040169977A1 (en) | Overcurrent protection switched mode power supply | |
JP2021141737A (ja) | スイッチング電源装置 | |
JPH01270769A (ja) | コンバータ装置 | |
JP2001145347A (ja) | スイッチング電源装置 | |
JP3501548B2 (ja) | 高周波変圧器の偏磁防止回路 | |
JP2968670B2 (ja) | 保護回路付きdc−dcコンバータ | |
JP3157359B2 (ja) | 共振形dc/dcコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |