JP3415487B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JP3415487B2 JP3415487B2 JP16660299A JP16660299A JP3415487B2 JP 3415487 B2 JP3415487 B2 JP 3415487B2 JP 16660299 A JP16660299 A JP 16660299A JP 16660299 A JP16660299 A JP 16660299A JP 3415487 B2 JP3415487 B2 JP 3415487B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric constant
- high dielectric
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 title claims description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 13
- 238000009832 plasma treatment Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 239000012528 membrane Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 59
- 239000002994 raw material Substances 0.000 description 12
- 229910052712 strontium Inorganic materials 0.000 description 8
- 229910052788 barium Inorganic materials 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910052758 niobium Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052791 calcium Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052745 lead Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000036571 hydration Effects 0.000 description 2
- 238000006703 hydration reaction Methods 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052700 potassium Inorganic materials 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910013641 LiNbO 3 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
- H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Plasma & Fusion (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
Description
部電極層、高誘電率酸化膜、TEOS原料を用いたNS
G膜を順次形成する工程を含む半導体素子の製造方法に
関する。
ries)をはじめとする半導体記憶素子の集積度の向上に
伴い、容量絶縁膜としてシリコン酸化膜やシリコン窒化
膜に代わり、(Ba,Sr)TiO3をはじめとする高
誘電率絶縁膜が盛んに検討されている。この場合、高誘
電率絶縁膜のエッチング用マスクとして、PRマスク以
外にSiO2マスクの検討が行われている。
料を用いたNSG膜をマスクとする場合の半導体素子の
製造工程図を図2に示す。まず、図2(a)に示すよう
に、半導体基板101上にTi、TiN、Ruからなる
下部電極層102をスパッタ法により形成し、次いで高
誘電率絶縁膜である(Ba,Sr)TiO3膜103を
MO−CVD法により形成する。その後、図2(b)に
示すように、高誘電率絶縁膜103のエッチング用マス
クとして、TEOS原料を用いたNSG膜104をCV
D法を用いて3000Å形成する。
OS原料を用いたNSG膜を形成した場合、図2(b)
に示すように膜厚の不均一なNSG膜が形成されてしま
う。本発明者の検討では、3000ÅのNSG膜に対
し、1000Å以上の膜厚不均一が発生した。原因とし
ては、TEOS原料を用いたNSG膜は、下地の結晶
性、水和性等に影響を受けやすく、均一膜の形成が困難
であることが考えられた。
で、高誘電率絶縁膜表面に均一に吸着しやすい層を形成
することができ、そのためTEOS原料を用いたNSG
膜を均一に成長させることが可能な半導体素子の製造方
法を提供することを目的とする。
成するため、下記(1)〜(4)に示す半導体装置を提
供する。
率絶縁膜、TEOS原料を用いたNSG膜を順次形成す
る工程を含む半導体素子の製造方法において、前記高誘
電率絶縁膜の形成工程と前記TEOS原料を用いたNS
G膜の形成工程との間に、前記高誘電率絶縁膜の表面に
プラズマ処理を施す工程を有することを特徴とする半導
体素子の製造方法。 (2)プラズマ処理が、Cl2/Ar混合ガスによるプ
ラズマ処理であることを特徴とする(1)の半導体素子
の製造方法。 (3)Cl2/Ar混合ガスが、Cl2/Ar=1/1混
合ガスであることを特徴とする(2)の半導体素子の製
造方法。 (4)プラズマ処理時間が5〜10秒間であることを特
徴とする(1)〜(3)の半導体素子の製造方法。
施さないでTEOS原料を用いたNSG膜を形成した場
合、下地の結晶性、水和性等に影響を受けやすいTEO
S原料を用いたNSG膜においては、均一膜の形成が困
難である。
表面をプラズマ処理することにより、高誘電率酸化膜表
面に均一に吸着しやすい層を形成することができる。こ
のため、TEOS原料を用いたNSG膜を均一に成長さ
せることが可能となる。
て、図面を参照して説明する。図1は、本発明の第1の
実施例を説明するための薄膜キャパシタの製造工程図で
ある。
板101上にTi、TiN、Ruからなる下部電極層1
02をスパッタ法により形成し、次いで高誘電率絶縁膜
である(Ba,Sr)TiO3膜103をMO−CVD
法により形成する。そして、本発明に従って、図1
(b)に示すように、Cl2/Ar=1/1混合ガスに
よるプラズマで10秒間の高誘電率絶縁膜103の表面
処理を行なう。最後に、図1(c)に示すように、TE
OS原料を用いたNSG膜104をCVD法を用いて3
000Å形成し、本発明による半導体素子を得る。
誘電率絶縁膜形成後のプラズマ処理を施さない従来法に
よる半導体素子のNSG膜表面の凸凹をAFM測定より
読み取ったところ、従来法では表面凹凸が1250Åで
あるのに対し、本実施例では表面凹凸は55Åであっ
た。これにより、従来法で作製した半導体素子のNSG
膜表面には、300〜500nm周期で凸凹が形成され
ているのに対して、本実施例による半導体素子では、凸
凹の小さい均一膜が形成されていることが分かった。
プラズマ処理にCl2/Ar=1/1混合ガスによるプ
ラズマを適用したが、他のガス系によるプラズマを適用
することができる。この第2の実施例につき、第1の実
施例で用いた図1を用いてその構成を説明する。
板101上にTi、TiN、Ruからなる下部電極層1
02をスパッタ法により形成し、次いで高誘電率絶縁膜
である(Ba,Sr)TiO3膜103をMO−CVD
法により形成する。そして、本発明に従って、図1
(b)に示すように、Cl2/Ar=1/1混合ガス等
によるプラズマで5秒間の高誘電率絶縁膜103の表面
処理を行なう。最後に、図1(c)に示すように、TE
OS原料を用いたNSG膜104をCVD法を用いて3
000Å形成し、本発明による半導体素子を得る。
誘電率絶縁膜形成後のプラズマ処理を施さない従来法に
よる半導体素子のNSG膜表面の凸凹をAFM測定より
読み取ったところ、従来法では表面凹凸が1250Åで
あるのに対し、本実施例では表面凹凸は75Åであっ
た。これにより、従来法で作製した半導体素子のNSG
膜表面には、300〜500nm周期で凸凹が形成され
ているのに対して、本実施例による半導体素子では、凸
凹の小さい均一膜が形成されていることが分かった。
理時間を5〜10秒間としたが、プラズマ処理時間に特
に限定はなく、いずれの時間としても同様の効果が得ら
れる。ただし、高誘電率絶縁膜へのプラズマダメージを
考えると、プラズマ処理時間は短時間の方が望ましい。
電極層としてTi、TiN、Ruからなる積層構造につ
いて述べたが、Ru及びRuO2層にRu、Ir、R
e、Os、Rhといった金属、あるいはそれらの酸化
物、シリサイド化合物の中から選ばれた少なくとも1種
類以上の材料、又はPt、Au、Ag、Pd、Ni、C
oの中から選ばれた少なくとも1種類以上の材料を用い
ても有効である。さらに、TiN、Ti層にTi、Ti
N、TiSiX、Ta、TaN、W、WSiの少なくと
も1種類以上の材料を用いても有効である。
化膜として(Ba,Sr)TiO3の例を述べたが、本
発明は、高誘電率酸化物膜が化学式ABO3で表され、
それぞれAとしてBa、Sr、Pb、Ca、La、L
i、Kの内の少なくとも1種類以上、BとしてTi、Z
r、Ta、Nb、Mg、Fe、Zn、Wの内の少なくと
も1種類以上を含むもの、例えばSrTiO3、(S
r,Ca)TiO3、(Ba,Sr,Ca)TiO3、P
bTiO3、Pb(Zr,Ti)O3、(Pb,La)
(Zr,Ti)O3、Pb(Mg,Nb)O3、Pb(M
g,W)O3、Pb(Zn,Nb)O3、LiTaO3、
LiNbO3、KTaO3、KNbO3など、あるいは化
学式(Bi2O2)(Am-1BmO3m+1)[ただし、m=
1,2,3,4,5]で表され、それぞれAとしてB
a、Sr、Pb、Ca、K、Biの内の少なくとも1種
類以上、BとしてNb、Ta、Ti、Wの内の少なくと
も1種類以上を含むもの、例えばBi4Ti3O12、Sr
Bi2Ta2O9、SrBi2Nb2O9、あるいは上記化学
式とは異なる化学組成を持つTa2O5の場合でも、同様
の効果が得られる。また、前記実施例では(Ba,S
r)TiO3が2層構造の場合について述べたが、第1
の高誘電率層が形成されていれば、上層は複数層で構成
されている場合にも同様の効果が得られる。
縁膜表面をプラズマ処理することにより、高誘電率酸化
膜表面に均一に吸着しやすい層を形成することができ
る。そのため、TEOS原料を用いたNSG膜を均一に
成長させることが可能となる。
タの製造工程図である。
場合の従来の半導体素子の製造工程図である。
Claims (4)
- 【請求項1】 半導体基板上に下部電極層、高誘電率絶
縁膜、TEOS原料を用いたNSG膜を順次形成する工
程を含む半導体素子の製造方法において、前記高誘電率
絶縁膜の形成工程と前記TEOS原料を用いたNSG膜
の形成工程との間に、前記高誘電率絶縁膜の表面にプラ
ズマ処理を施す工程を有することを特徴とする半導体素
子の製造方法。 - 【請求項2】 プラズマ処理が、Cl2/Ar混合ガス
によるプラズマ処理であることを特徴とする請求項1に
記載の半導体素子の製造方法。 - 【請求項3】 Cl2/Ar混合ガスが、Cl2/Ar=
1/1混合ガスであることを特徴とする請求項2に記載
の半導体素子の製造方法。 - 【請求項4】 プラズマ処理時間が5〜10秒間である
ことを特徴とする請求項1〜3のいずれか1項に記載の
半導体素子の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16660299A JP3415487B2 (ja) | 1999-06-14 | 1999-06-14 | 半導体素子の製造方法 |
US09/971,558 US20020019092A1 (en) | 1999-06-14 | 2001-10-05 | Method for manufacturing semiconductor device having uniform silicon glass film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16660299A JP3415487B2 (ja) | 1999-06-14 | 1999-06-14 | 半導体素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000353794A JP2000353794A (ja) | 2000-12-19 |
JP3415487B2 true JP3415487B2 (ja) | 2003-06-09 |
Family
ID=15834347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16660299A Expired - Fee Related JP3415487B2 (ja) | 1999-06-14 | 1999-06-14 | 半導体素子の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20020019092A1 (ja) |
JP (1) | JP3415487B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4030515B2 (ja) * | 2004-03-30 | 2008-01-09 | 本田技研工業株式会社 | 排ガス浄化触媒 |
JP2011233502A (ja) | 2010-04-26 | 2011-11-17 | Samsung Mobile Display Co Ltd | 有機発光ディスプレイ装置 |
US8922463B2 (en) | 2010-04-26 | 2014-12-30 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5677015A (en) * | 1994-03-17 | 1997-10-14 | Sony Corporation | High dielectric constant material containing tantalum, process for forming high dielectric constant film containing tantalum, and semiconductor device using the same |
JP3989027B2 (ja) * | 1994-07-12 | 2007-10-10 | テキサス インスツルメンツ インコーポレイテツド | キャパシタ及びその製造方法 |
JP3122579B2 (ja) * | 1994-07-27 | 2001-01-09 | シャープ株式会社 | Pt膜のエッチング方法 |
US5776356A (en) * | 1994-07-27 | 1998-07-07 | Sharp Kabushiki Kaisha | Method for etching ferroelectric film |
JPH0936308A (ja) * | 1995-07-14 | 1997-02-07 | Matsushita Electron Corp | 半導体装置の製造方法 |
KR100413649B1 (ko) * | 1996-01-26 | 2004-04-28 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치의제조방법 |
TW345723B (en) * | 1996-07-09 | 1998-11-21 | Hitachi Ltd | Semiconductor memory and process for producing the same |
JP3014334B2 (ja) * | 1996-11-29 | 2000-02-28 | キヤノン販売株式会社 | 半導体装置の製造方法 |
JP3060995B2 (ja) * | 1997-05-29 | 2000-07-10 | 日本電気株式会社 | 半導体容量素子構造および製造方法 |
US6077737A (en) * | 1998-06-02 | 2000-06-20 | Mosel Vitelic, Inc. | Method for forming a DRAM having improved capacitor dielectric layers |
US6103567A (en) * | 1999-08-10 | 2000-08-15 | Vanguard International Semiconductor Corp. | Method of fabricating dielectric layer |
-
1999
- 1999-06-14 JP JP16660299A patent/JP3415487B2/ja not_active Expired - Fee Related
-
2001
- 2001-10-05 US US09/971,558 patent/US20020019092A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20020019092A1 (en) | 2002-02-14 |
JP2000353794A (ja) | 2000-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3955660B2 (ja) | 強誘電体キャパシターを具備する半導体メモリ装置及びその製造方法 | |
US6351006B1 (en) | Ferroelectric capacitor with means to prevent deterioration | |
US5581436A (en) | High-dielectric-constant material electrodes comprising thin platinum layers | |
US5618746A (en) | Method for manufacturing a capacitor of semiconductor device having diffusion-blocking films | |
JP3056973B2 (ja) | 高誘電率材料を使用する記憶キャパシタの製造方法 | |
JPH10223848A (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
KR0147655B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
JPH09293869A (ja) | 半導体装置およびその製造方法 | |
JP3419665B2 (ja) | 半導体装置の製造方法 | |
US5849618A (en) | Method for fabricating capacitor of semiconductor device | |
JP2002280524A (ja) | 容量素子の形成方法 | |
JP3415487B2 (ja) | 半導体素子の製造方法 | |
JPH09246490A (ja) | 半導体装置及びその製造方法 | |
JP2001237402A (ja) | 構造化された金属酸化物含有層および半導体構造素子の製造方法 | |
US6417101B2 (en) | Method for manufacturing semiconductor memory device incorporating therein copacitor | |
US6605538B2 (en) | Methods for forming ferroelectric capacitors | |
JP2004153006A (ja) | 容量素子の製造方法 | |
JP3250664B2 (ja) | 半導体記憶素子の製造方法 | |
JP2690821B2 (ja) | 半導体装置 | |
JP2002231903A (ja) | 誘電体素子およびその製造方法 | |
US20040197984A1 (en) | Adhesion layer for Pt on SiO2 | |
US20050274999A1 (en) | Semiconductor device and method of manufacturing the same | |
JP3239852B2 (ja) | 高誘電率キャパシタ及びその製造方法 | |
JP3767675B2 (ja) | 半導体装置およびその製造方法 | |
JP3797413B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140404 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |