JP3413815B2

JP3413815B2 - 無線装置

Info

Publication number: JP3413815B2
Application number: JP2000000112A
Authority: JP
Inventors: 武司富澤; 弘吉田; 伸一菅野; 雅行藤瀬; 博司原田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2000-01-04
Filing date: 2000-01-04
Publication date: 2003-06-09
Anticipated expiration: 2020-01-04
Also published as: JP2001189675A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ソフトウェアによ
って信号処理を行う無線装置に関する。

【０００２】

【従来の技術】無線機には信号処理の全部または一部を
ソフトウェアによって行うものがある。図９に、従来の
この種の無線機の構成を示す。図９において、１０１は
Ａ／Ｄ，Ｄ／Ａ変換器、１０２は専用ＩＣ、１０３はＤ
ＳＰ（ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓ
ｏｒ；デジタル信号処理装置）、１０４はメモリ、１０
５は制御用ＩＣ、１０６はＣＰＵ、１０７はＲＯＭ、１
０８はＩ／Ｏインターフェイス、１０９はＲＡＭ、１１
０はＡ／Ｄ，Ｄ／Ａ変換器、１１１はアナログＩ／Ｏで
ある。

【０００３】以下、図９を参照しながら、従来の無線機
の動作について説明する。

【０００４】Ａ／Ｄ，Ｄ／Ａ変換器１０１は、受信の場
合は、図示しない無線部によって受信されたアナログ信
号を受け取り、その信号をデジタル信号へ変換し専用Ｉ
Ｃ１０２へ受け渡す動作を行う。一方、送信の場合は、
専用ＩＣ１０２から入力されたデジタル信号を受け取
り、その信号をアナログ信号へ変換し、図示しない無線
部へその信号を引き渡して送信する。

【０００５】専用ＩＣ１０２およびＤＳＰ１０３は、受
信の場合は、Ａ／Ｄ，Ｄ／Ａ変換器１０１から入力され
た信号に対して、復調、ルートロールオフフィルタ等に
よる波形整形、チャネルコーデック、音声コーデック等
の復号化を施す。一方、送信の場合は、デジタル信号処
理によって、元の信号のエンコード（マッピング）・ル
ートロールオフフィルタ等による波形整形、変調等の操
作を行い、その信号をＡ／Ｄ，Ｄ／Ａ変換器１０１へ受
け渡す動作を行う。これらの処理の中で専用ＩＣ１０２
は比較的高速な処理を行い、ＤＳＰ１０３はメモリ１０
４に記録されたプログラムに従って比較的低速な信号処
理等を行う。これらの処理は、利用する無線通信システ
ム、使用する専用ＩＣおよびＤＳＰの性能によって異な
る場合がある。

【０００６】制御用ＩＣ１０５は、Ａ／Ｄ，Ｄ／Ａ変換
器１０１、専用ＩＣ１０２、ＤＳＰ１０３の間における
信号の入力・出力のタイミング制御、チャネル制御、変
復調の切り換え等の制御を行う。また、図示しない無線
部の制御も行う。

【０００７】ＣＰＵ１０６は、ＲＯＭ１０７に記録され
ているプログラムをＲＡＭ１０９にロードし、このＲＡ
Ｍ１０９にロードされたプログラムに従って制御ＩＣ１
０５の制御や、Ｉ／Ｏ１０８を介してキーボードやディ
スプレイとのデータの入出力の制御を行う。

【０００８】Ａ／Ｄ，Ｄ／Ａ変換器１１０およびアナロ
グＩ／Ｏ１１１については、受信の場合には、Ａ／Ｄ，
Ｄ／Ａ変換器１１０がＤＳＰ１０３からデコードされた
デジタル信号をアナログの音声信号に変換して、アナロ
グＩ／Ｏ１１１に受け渡す。アナログＩ／Ｏ１１１は受
け取ったアナログ信号をスピーカで音声に再生する。一
方、送信の場合には、アナログＩ／Ｏ１１１がマイクか
ら入力されたアナログの音声信号をＡ／Ｄ，Ｄ／Ａ変換
器１１０に受け渡す。Ａ／Ｄ，Ｄ／Ａ変換器１１０は受
け取ったアナログ信号をデジタル信号に変換し、ＤＳＰ
１０３に受け渡す。

【０００９】このような従来の無線機では、ほとんどが
ＡＳＩＣやゲートアレイ等の専用ハードウェアで作られ
ており、無線機能の幾つかをソフトウェアによって実現
している。これにより、設計試作後の仕様変更への対応
やバグ等に対して、ＤＳＰで行っている一部の機能に関
しては対策をとることが可能になった。

【００１０】しかしながら、従来の無線機には次のよう
な問題点がある。すなわち、このような無線機のアーキ
テクチャでは、例えばアナログ方式携帯電話とデジタル
方式携帯電話などの複数の無線通信システムに単一の無
線機で対応するためには、ソフトウェアで構成される部
分がわずかなため、ハードウェアの部分を物理的に複数
つ装備し、それらを必要に応じて切り換える等の対策を
取らねばならず、ハードウェア規模が大きくなるという
問題があった。また、１つの無線機をＰＤＣやＰＨＳ等
の複数の無線通信システムの両方で利用することができ
なかった。さらに、無線機にバグが発生した場合、その
多くはハードウェア上のバグであるため、小さなもので
あってもバグの種類によってはすべての製品を回収し、
部品の交換を行う等の必要が生じ、コストの大幅な損失
が生じていた。

【００１１】

【発明が解決しようとする課題】従来の無線装置では、
複数の無線通信システムに対応するために、ハードウェ
アを複数装備してそれらを必要に応じて切り替える等の
対策を取らねばならず、ハードウェア規模が大きくなる
という問題があった。また、ある無線通信システムに対
応するように製造された無線装置を他の無線通信システ
ムに対応させるように変更することはできなかった。

【００１２】本発明は、上記事情を考慮してなされたも
ので、複数の無線通信システムに容易に対応させること
が可能な無線装置を提供することを目的とする。

【００１３】

【課題を解決するための手段】本発明は、Ａ／Ｄおよび
Ｄ／Ａ変換器、該Ａ／ＤおよびＤ／Ａ変換器のデータを
一時的に蓄積する第１のメモリ、無線機の所定の動作を
ソフトウェアによって記述されたプログラムに基づいて
処理するＤＳＰ、無線機の所定の動作をハードウェア記
述言語で記述されたプログラムに基づいてハードウェア
的に処理するＦＰＧＡ、該ＤＳＰおよびＦＰＧＡのソフ
トウェアを保持する書換可能な第１の記憶装置、入出力
制御装置、Ｉ／Ｏインターフェイス、自装置全体を制御
するソフトウェアを実行するＣＰＵ、該ＣＰＵのソフト
ウェアを記憶する第２の記憶装置、該ＣＰＵによって処
理されるデータを一時的に蓄積する第２のメモリを含む
無線装置であって、前記Ａ／ＤおよびＤ／Ａ変換器、前
記第１のメモリ、前記ＤＳＰ、前記ＦＰＧＡ、前記第１
の記憶装置、前記入出力制御装置、前記Ｉ／Ｏインター
フェイス、前記ＣＰＵ、前記第２の記憶装置、および前
記第２のメモリのうちの少なくとも一部の素子間の接続
をＦＰＧＡによって行うことを特徴とする無線装置。

【００１４】

【００１５】

【００１６】

【００１７】

【００１８】

【００１９】例えば、ＤＳＰのプログラムや素子間の接
続（配線）を行うＦＰＧＡの配線を書き換えることによ
って、複数の無線通信システムに対応可能となる。

【００２０】好ましくは、無線機の動作をハードウェア
的に処理する専用ＩＣをさらに備え、前記専用ＩＣと他
の素子との間の接続も、前記ＦＰＧＡによって行うよう
にしてもよい。

【００２１】好ましくは、前記入出力制御装置は、アナ
ログ回路からなる無線手段を制御するようにしてもよ
い。

【００２２】好ましくは、前記Ｉ／Ｏインターフェイス
の出力にスピーカが接続されたＤ／Ａ変換器を接続し、
前記Ｉ／Ｏインターフェイスの入力にマイクが接続され
たＡ／Ｄ変換器を接続し、音声通話を可能とするように
してもよい。

【００２３】好ましくは、前記Ｉ／Ｏインターフェイス
にネットワークＩ／Ｏ装置を接続し、データ通信を可能
とするようにしてもよい。

【００２４】なお、装置に係る本発明は方法に係る発明
としても成立し、方法に係る本発明は装置に係る発明と
しても成立する。

【００２５】本発明によれば、ソフトウェアによって無
線信号処理を行う無線装置において、最小限のハードウ
ェアのみ備え、適応的に配線を変更する手段を設けたこ
とによって、１つの無線装置をさまざまな無線通信シス
テムに対応させるようにすることが可能となり、また各
無線通信システムで使用される処理のためのシステム変
更を容易かつ迅速に実現することができる。また、さま
ざまな無線通信システムに対応するためのハードウェア
的な変更を行う際に、変更可能な配線のプログラムを書
き換えることによって、デバイス間の配線を容易に変更
させることができる。

【００２６】

【発明の実施の形態】以下、図面を参照しながら発明の
実施の形態を説明する。

【００２７】以下では、無線機能の少なくとも一部分を
ソフトウェアで実現する機能を有する無線機を「ソフト
ウェア無線機」と呼ぶ。

【００２８】図１に、本実施形態に係るソフトウェア無
線機に適用される無線信号処理装置の構成例を示す。

【００２９】図１に示されるように、本無線信号処理装
置は、Ａ／Ｄ変換およびＤ／Ａ変換を行うＡ／Ｄ，Ｄ／
Ａ変換器１、Ａ／Ｄ，Ｄ／Ａ変換器１からもしくはＡ／
Ｄ，Ｄ／Ａ変換器１へのデータを一時的に格納するため
のメモリ２、ＤＳＰやＦＰＧＡのソフトウェアなどを保
持する書換可能な記憶装置３、無線機の動作をソフトウ
ェアによって記述されたプログラムに基づいて処理する
ＤＳＰ（ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓ
ｓｏｒ；デジタル信号処理装置）４、無線機の動作をハ
ードウェア記述言語で記述されたプログラムに基づいて
ハードウェア的に処理するＦＰＧＡ（ＦｉｅｌｄＰｒ
ｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）５、メ
モリ６、ＣＰＵ７、ＲＯＭ８、Ｉ／Ｏインターフェイス
９、入出力制御部１０、変更可能な配線１１を備えてい
る。

【００３０】書換可能な記憶装置３には、ＤＳＰ４を動
作させるソフトウェアが記録される。ＤＳＰ４は、書換
可能な記憶装置３から必要なプログラムをロードして実
行することにより所望の動作を行う。この書換可能な記
憶装置３は、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ
ＥｒａｓａｂｌｅａｎｄＰｒｏｇｒａｍｍａｂｌ
ｅＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、ＲＡＭ（Ｒ
ａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）等の読み書
き可能なメモリであればよい。また、書換可能な記憶装
置３は、メモリ２を包含する場合もある。

【００３１】「変更可能な配線」（１１）は、様々な無
線通信システム（例えば、ＰＤＣあるいはＰＨＳ等）を
用いる場合に、データのバスや制御線等を各無線通信シ
ステムに最適な配線にするものである。また、今利用し
ている無線通信システムで使用されない部分がある場合
には、接続を行わず不要な電流を流さないようにするこ
とにより、装置全体の消費電力を抑える効果もある。こ
の変更可能な配線１１は例えばＦＰＧＡで構成される。

【００３２】図２に、本無線信号処理装置を適用したソ
フトウェア無線機の構成例を示す。

【００３３】図２に示されるように、本ソフトウェア無
線機は、無線部１２と無線信号処理装置２０とを用いて
構成される。無線部１２は、アナログ信号のフィルタ処
理、電力増幅処理等といったＲＦ処理や、帯域制限、局
部発振信号とのミキシング、変復調等といったＩＦ処理
を行う。また、無線部１２には、無線信号処理装置２０
の入出力制御部１０からの制御線が接続されており、例
えば共用器の切り換え制御、シンセサイザの発振周波数
の制御等が行われる。

【００３４】次に、本ソフトウェア無線機の動作につい
て説明する。

【００３５】まず、電源投入時に、ＣＰＵ７は、ＲＯＭ
８に記録されているプログラムで動作し、現在動作可能
な無線通信システムのチェック等の初期動作を行い、無
線機能の動作中には、ＤＳＰ４、ＦＰＧＡ５およびＩ／
Ｏインターフェイス９の制御を行う。また、メモリ６
は、ＣＰＵ７が動作する上でのプログラムおよび一時的
なデータの記憶を行う。本ソフトウェア無線機におい
て、無線機能を実現するためのソフトウェアは、書換可
能な記憶装置３に記録されている。

【００３６】ＤＳＰ４およびＦＰＧＡ５は、ＣＰＵ７の
制御信号にしたがって、書換可能な記憶装置３に記録さ
れている動作に必要なプログラムをロードし、実行す
る。ＤＳＰ４で実行される応用プログラムは、デジタル
処理の一部または全部であり、例として変調機能、復調
機能、フィルタリング機能、周波数変換機能、信号発生
（シンセサイザ）機能、チャネルコーデック（ＴＤＭＡ
制御）機能、音声コーデック機能、ＣＤＭＡ等の拡散／
逆拡散機能等が挙げられる。また、この中にはＡ／Ｄ，
Ｄ／Ａ変換器１を制御する機能、例えばＡ／Ｄ，Ｄ／Ａ
変換器のクロック周波数の制御、さらに入出力制御部１
０を介して無線部１２を制御する機能、例えば利得の切
り替え等が含まれていてもよい。ＤＳＰ４で処理速度が
間に合わない機能やＦＰＧＡ５で実行する方が効率的な
機能が含まれている場合には、ＦＰＧＡ５がこれを実行
する。もちろん、ＣＰＵ７がこれらの制御を行ってもよ
い。

【００３７】通信Ｉ／Ｏインターフェイス９は、無線機
能によって送受信されるデータの外部装置との通信を行
うためのもので、例えばデータが音声信号であったり、
データ通信用の信号である場合にそれに応じた外部装置
とのインターフェイスを提供する。

【００３８】また、書き替え可能な記憶装置３にはＤＳ
Ｐ４やＦＰＧＡ５などのデバイスを接続する「変更可能
な配線」（１１）の配線情報が含まれており、ＤＳＰ４
やＦＰＧＡ５、ＣＰＵ７等の接続を書き替え可能な記憶
装置３のプログラムに従って行う。さらに、ＣＰＵ７、
ＲＯＭ８の接続については変更する必要がないため固定
的に配線を行ってもよい。

【００３９】本ソフトウェア無線機が通信を行う場合、
まず受信時には、Ａ／Ｄ，Ｄ／Ａ変換器１がＲＦ信号、
ＩＦ信号、ベースバンド信号等のアナログ信号を無線部
から受け取り、ＤＳＰ４やＣＰＵ７などの制御に従って
Ａ／Ｄ変換処理を行う。Ａ／Ｄ変換されたデジタル信号
は、ＤＳＰ４またはＦＰＧＡ５に送信される。もし、こ
こで送信される信号がＤＳＰ４またはＦＰＧＡ５の処理
速度を越える場合には、メモリ２に一時的に格納する手
法が考えられる。変換されたデジタル信号に対しては、
ＤＳＰ４またはＦＰＧＡ５で、復調処理、フィルタリン
グ処理、チャネルコーデック処理、音声コーデック処
理、ＣＤＭＡの場合であれば逆拡散処理等を行い、Ｉ／
Ｏインターフェイス９に直接、または例えばデータ通信
の場合にＣＰＵ７で送信するプロトコルへのパケット化
等の処理を施してから、送信される。

【００４０】送信時には、Ｉ／Ｏインターフェイス９か
ら音声信号、パケットデータ等のデータが直接、または
ＣＰＵ７でパケットデータの処理を施した後に、ＤＳＰ
４またはＦＰＧＡ５に送信される。ＤＳＰ４またはＦＰ
ＧＡ５では、受信した信号に対して、音声コーデック処
理、チャネルコーデック処理、フィルタリング処理、変
調処理、ＣＤＭＡの場合であれば拡散処理を行う。処理
が終了したら、データをＡ／Ｄ，Ｄ／Ａ変換器１に送信
する。また、ＤＳＰ４とＦＰＧＡ５との間でデータを通
信するような処理が含まれている場合には、メモリ２上
にデータを格納しておき、これをＤＳＰ４とＦＰＧＡ５
からアクセスし処理を行い、処理の終了したデータをメ
モリ２からＡ／Ｄ，Ｄ／Ａ変換器１へ送信する。

【００４１】このように無線機を構成することで、様々
な無線通信システムに対応する場合に、変復調機能は無
線通信システムによって異なるために、変復調機能のプ
ログラムを書換可能な記憶装置３、例えばＥＥＰＲＯ
Ｍ、に記憶させておき、必要に応じてこのプログラムを
切り換え、ＤＳＰ４またはＦＰＧＡ５で実行することに
よって、様々な変調方式に適応的に対応することが可能
になる。

【００４２】また、高速な信号処理が必要になる無線通
信システムにおいては、書換可能な記憶装置３を書き換
えるとともに、ＦＰＧＡ５にこの高速な信号処理に必要
なプログラムを追加して処理を行う。このとき、必要な
部分だけを接続するように、変更可能な配線１１を書き
換える。

【００４３】また、ＦＰＧＡ５は、将来新しい無線通信
システムのためのプログラムや、既存の無線通信システ
ムに新しい機能を追加するために更新されたプログラム
の規模が拡大し、より大きなメモリが必要になる場合
に、メモリ機能を書き加えることによって、メモリとし
て動作させるというような使い方も考えられる。このよ
うな場合、従来の無線機であれば接続配線が固定である
ため、メモリのＩ／Ｏポートと接続ができずにこのよう
な方法を採ることは不可能である。これに対して、本実
施形態のソフトウェア無線機であれば、変更可能な配線
１１が、例えばＦＰＧＡのような書換可能なデバイスで
構成されるため、このような場合でも新しく配線を追加
しＦＰＧＡ５に書き加えたメモリのＩ／Ｏと接続するこ
とが可能である。

【００４４】次に、図３に、本実施形態に係るソフトウ
ェア無線機に適用される無線信号処理装置２０の他の構
成例を示す。

【００４５】図３の無線信号処理装置は、図１の構成に
専用ＩＣ１４を付加したものであり、それ以外は図１の
無線信号処理装置と同様である。

【００４６】図３の構成例において、専用ＩＣ１４は、
ＤＳＰ４およびＦＰＧＡ５と並列に、変更可能な配線１
１によって接続されている。専用ＩＣ１４は、例えばＦ
ＦＴ（ＦａｓｔＦｏｕｒｉｅｒＴｒａｎｓｆｏｒｍ
ａｔｉｏｎ；高速フーリエ変換）等といったＤＳＰ４お
よびＦＰＧＡ５では処理速度が不足するような高速な処
理、もしくは複数の無線通信システムで共通に使用され
る処理、例えばフィルタ機能、周波数変換機能、直交変
復調機能等を行うためのものである。専用ＩＣ１４は、
実行する処理に対して最適な設計がされているため、処
理の高速化が見込める。また、直交変復調機能等の高速
ではないが複数の無線通信システムで共通にすることが
できる処理であれば、専用ＩＣ１４で実行することによ
り低消費電力化を図ることができる。

【００４７】なお、専用ＩＣ１４は、書換可能な記憶装
置３に記録されている動作に必要なプログラムをロード
し実行する点はＤＳＰ４と同様である。

【００４８】次に、本無線信号処理装置（あるいは本無
線信号処理装置を適用したソフトウェア無線機）におけ
るデータ入出力形態について説明する。

【００４９】図４は、図１あるいは図３のＩ／Ｏインタ
ーフェイス９にＡ／Ｄ，Ｄ／Ａ変換器１５を接続し、こ
れにマイク１６およびスピーカ１７を接続したものであ
る。ここで、Ａ／Ｄ，Ｄ／Ａ変換器１５とＩ／Ｏインタ
ーフェイス９との間にコーデック機能を入れることでデ
ジタル変調に対応でき、音声通話が可能になる。

【００５０】図５は、図１あるいは図３のＩ／Ｏインタ
ーフェイス９にネットワークＩ／Ｏ１８を接続したもの
である。このネットワークＩ／Ｏ１８は、例えばシリア
ル接続用Ｉ／Ｏ（ＲＳ−２３２Ｃ、ＵＳＢ、ＩＥＥＥ１
３９４等）、ＰＣカードＩ／Ｏ、イーサネットＩ／Ｏや
赤外線通信、電話回線に接続可能なモデム等である。こ
れにより、パソコン、ＰＤＡ等の情報処理端末、他の無
線機、公衆回線網等とのデータ通信が可能となる。

【００５１】以下では、本無線信号処理装置を適用した
ソフトウェア無線機についてより詳細な具体例を用いて
説明する。

【００５２】ここでは、ＡＳＩＣ１４でディジタル直交
変復調器を形成し、ＦＰＧＡ５でフィルタ部を形成する
場合を例にとって説明する。

【００５３】図６に、ソフトウェア無線機の一構成例を
示す。

【００５４】図６において、無線部１２は、増幅処理お
よび周波変換処理等を行うことによって、アンテナから
ＲＦ波を受信してＡ／Ｄ，Ｄ／Ａ変換部１に信号を供給
し、またＡ／Ｄ，Ｄ／Ａ変換部１からの信号をＲＦ波と
してアンテナより送信する。

【００５５】Ａ／Ｄ，Ｄ／Ａ変換部１は、無線部１２か
らの信号をアナログ−ディジタル変換処理を施して、デ
ィジタル直交変復調器（３１，３２）に供給し、このデ
ィジタル直交変復調器からの信号をディジタル−アナロ
グ変換処理を施して無線部１２へと供給する。ディジタ
ル直交変復調器は、乗算器３２と発振器３１を備え、フ
ィルタ部（３３）を通して、復調部２２および変調部２
３へと接続される。ディジタル直交変復調器、フィルタ
部、復調部２２、変調部２３によって、変復調処理が行
われる。ＴＤＭＡ制御部２４は、ディジタル信号処理を
行い、コーデック部２５へと接続する。

【００５６】コーデック部２５は、音声の符号化および
復号化を行い、Ａ／Ｄ，Ｄ／Ａ変換器１５を通してスピ
ーカ１７へと音声信号を供給し、マイク１６からＡ／
Ｄ，Ｄ／Ａ変換器１５を通して音声信号を受け取る。

【００５７】図６のソフトウェア無線機の構成を本実施
形態の無線信号処理装置を用いて実現する場合、例え
ば、ディジタル直交変復調器を専用ＩＣ１４で形成し、
フィルタ部をＦＰＧＡ５で形成し、復調部２２と変調部
２３とＴＤＭＡ制御部２４とコーデック部２５をＤＳＰ
４で実現し、また、必要に応じて変更可能な配線１１を
適宜設定する。なお、例えばＴＤＭＡ制御部２４はＣＰ
Ｕ７で実現してもよく、他の機能ブロックに関しても上
記の割り当て方式に限定されるものではない。

【００５８】次に、図６の機能ブロックを本実施形態の
無線信号処理装置において実現する場合について、その
「変更可能な配線」（１１）を中心に説明する。

【００５９】図７に、図６の機能ブロックを本実施形態
の無線信号処理装置において実現する場合の配線例を示
す。

【００６０】この場合、ＣＰＵ７、ＲＯＭ８、メモリ６
は、ビット幅固定のバス２６に接続されるが、バス２６
を持たず、変更可能な配線１１に接続する形態も考えら
れる。バス２６にはＰＣＩバス、ＩＳＡバスなどの汎用
のバスを用いてもよい。バス２６から無線部１２および
Ａ／Ｄ，Ｄ／Ａ変換部１には制御配線が接続され、Ａ／
Ｄ，Ｄ／Ａ変換器１５と専用ＩＣ１４、専用ＩＣ１４と
ＦＰＧＡ５、ＦＰＧＡ５とＤＳＰ４にはそれぞれ信号の
入出力配線が接続される。ＤＳＰ４はさらにバス２６と
の入出力および音声用のＡ／Ｄ，Ｄ／Ａ変換器１５との
入出力制御を行うＩ／Ｏインターフェイス９との接続の
ための配線が行われる。これらの配線の全部または一部
を変更可能な配線１１によって行う。

【００６１】図８は、図７の構成を実現する場合の本実
施形態のソフトウェア無線機における配線図である。

【００６２】図８に示すように、「変更可能な配線」
（１１）は、Ａ／Ｄ，Ｄ／Ａ変換部１、専用ＩＣ１４、
ＦＰＧＡ５、ＤＳＰ４、バス２６、Ａ／Ｄ，Ｄ／Ａ変換
器１５と複数の配線によって接続されている。変更可能
な配線１１の内部の配線を例えばＦＰＧＡ等のプログラ
ムによって図８に示すように書き換えることによって、
図７の斜線にて示されるような接続がおこなわれる。す
なわち、この場合は、変更可能な配線１１の内部配線
は、Ａ／Ｄ，Ｄ／Ａ変換部１との固定配線と専用ＩＣ１
４との固定配線、専用ＩＣ１４との固定配線とＦＰＧＡ
５との固定配線、ＦＰＧＡ５との固定配線とＤＳＰ４と
の固定配線が相互に接続するように書き込まれている。

【００６３】なお、本実施形態では、無線信号処理装置
の部分については、ＤＳＰ、ＦＰＧＡ、専用ＩＣを備え
た例を挙げたが、それらの素子は全てが必須というわけ
ではなく、適宜備えればよいものである。もちろん、Ｄ
ＳＰ、ＦＰＧＡ、専用ＩＣ以外の素子を備えても構わな
い。

【００６４】本発明は、上述した実施の形態に限定され
るものではなく、その技術的範囲において種々変形して
実施することができる。

【００６５】

【発明の効果】本発明によれば、１台の無線装置を複数
の無線通信システムに容易に対応させることができる。
また、さまざまな無線通信システムに対応するためのハ
ードウェア的な変更を行う際に、変更可能な配線のプロ
グラムを書き換えることによって、デバイス間の配線を
容易に変更させることができる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係るソフトウェア無線機
の無線信号処理装置の構成例を示す図

【図２】同実施形態に係るソフトウェア無線機の構成例
を示す図

【図３】同実施形態に係るソフトウェア無線機の無線信
号処理装置の他の構成例を示す図

【図４】同実施形態に係るソフトウェア無線機のデータ
入出力形態の一例を示す図

【図５】同実施形態に係るソフトウェア無線機のデータ
入出力形態の他の例を示す図

【図６】同実施形態に係るソフトウェア無線機のより詳
細な内部構成例を示す図

【図７】変更可能な配線について説明するための図

【図８】変更可能な配線について説明するための図

【図９】従来の無線装置について説明するための図

【符号の説明】

１，１５…Ａ／Ｄ，Ｄ／Ａ変換器２…メモリ３…書き換え可能な記憶装置４…ＤＳＰ５…ＦＰＧＡ６…メモリ７…ＣＰＵ８…ＲＯＭ９…Ｉ／Ｏインターフェイス１０…入出力制御部１１…変更可能な配線１２…無線部１４…専用ＩＣ１６…マイク１７…スピーカ１８…ネットワークＩ／Ｏ２０…無線信号処理装置２２…復調部２３…変調部２４…ＴＤＭＡ制御部２５…コーデック部２６…バス３１…発振器３２…乗算器３３…フィルタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者菅野伸一神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内 (72)発明者藤瀬雅行神奈川県横須賀市光の丘３−４郵政省通信総合研究所横須賀無線通信研究センター内 (72)発明者原田博司神奈川県横須賀市光の丘３−４郵政省通信総合研究所横須賀無線通信研究センター内 (56)参考文献特開平11−55147（ＪＰ，Ａ) 特開平11−289051（ＪＰ，Ａ) 特開平11−18146（ＪＰ，Ａ) 特開平10−321794（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04B 1/40 H04L 27/22

Claims

(57)【特許請求の範囲】

【請求項１】Ａ／ＤおよびＤ／Ａ変換器、該Ａ／Ｄおよ
びＤ／Ａ変換器のデータを一時的に蓄積する第１のメモ
リ、無線機の所定の動作をソフトウェアによって記述さ
れたプログラムに基づいて処理するＤＳＰ、無線機の所
定の動作をハードウェア記述言語で記述されたプログラ
ムに基づいてハードウェア的に処理するＦＰＧＡ、該Ｄ
ＳＰおよびＦＰＧＡのソフトウェアを保持する書換可能
な第１の記憶装置、入出力制御装置、Ｉ／Ｏインターフ
ェイス、自装置全体を制御するソフトウェアを実行する
ＣＰＵ、該ＣＰＵのソフトウェアを記憶する第２の記憶
装置、該ＣＰＵによって処理されるデータを一時的に蓄
積する第２のメモリを含む無線装置であって、前記Ａ／ＤおよびＤ／Ａ変換器、前記第１のメモリ、前
記ＤＳＰ、前記ＦＰＧＡ、前記第１の記憶装置、前記入
出力制御装置、前記Ｉ／Ｏインターフェイス、前記ＣＰ
Ｕ、前記第２の記憶装置、および前記第２のメモリのう
ちの少なくとも一部の素子間の接続をＦＰＧＡによって
行うことを特徴とする無線装置。
【請求項２】無線機の動作をハードウェア的に処理する
専用ＩＣをさらに備え、前記専用ＩＣと他の素子との間の接続も、前記ＦＰＧＡ
によって行うことを特徴とする請求項１に記載の無線装
置。
【請求項３】前記入出力制御装置は、アナログ回路から
なる無線手段を制御することを特徴とする請求項１に記
載の無線装置。
【請求項４】前記Ｉ／Ｏインターフェイスの出力にスピ
ーカが接続されたＤ／Ａ変換器を接続し、前記Ｉ／Ｏイ
ンターフェイスの入力にマイクが接続されたＡ／Ｄ変換
器を接続し、音声通話を可能とすることを特徴とする請
求項１に記載の無線装置。
【請求項５】前記Ｉ／Ｏインターフェイスにネットワー
クＩ／Ｏ装置を接続し、データ通信を可能とすることを
特徴とする請求項１に記載の無線装置。