JP3409320B2 - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP3409320B2 JP3409320B2 JP16006791A JP16006791A JP3409320B2 JP 3409320 B2 JP3409320 B2 JP 3409320B2 JP 16006791 A JP16006791 A JP 16006791A JP 16006791 A JP16006791 A JP 16006791A JP 3409320 B2 JP3409320 B2 JP 3409320B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- circuit
- rectifying
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えばＶＴＲ、ＣＤプ
レーヤなどの電子機器において電源を供給する場合に用
いて好適な電源回路に関する。 【０００２】 【従来の技術】図４は、従来の電源回路の基本的構成を
示している。同図に示すように、この電源回路は、商用
交流電源より供給される電圧からノイズ成分を除去する
ラインフィルタ１、ラインフィルタ１の出力を全波整流
する全波整流回路２、全波整流回路２の出力の力率を改
善する力率改善部３、力率改善部３の出力を整流平滑す
る出力整流平滑回路４とにより構成されている。 【０００３】次に、その動作を図５の波形図を参照して
説明する。商用交流電源より供給される電圧Ｖiは、ラ
インフィルタ１により不要なノイズ成分が除去された
後、全波整流回路２により全波整流される。全波整流回
路２の出力は図５（ａ）に示すように、０から所定のピ
ークまで漸次増大し、そのピークから再び漸次０レベル
まで減少するような波形が繰り返される。この全波整流
回路２の出力電圧ＶPは入力電圧Ｖiを単に全波整流した
ものであるため、入力電圧Ｖiが小さいと、曲線Ｌで示
すように全波整流回路２の出力電圧ＶPも小さくなる。
逆に入力電圧Ｖiが大きくなると、全波整流回路２の出力
電圧ＶPも曲線Ｈで示すように大きくなる。 【０００４】力率改善部３は電圧ＶPをスイッチング
し、図５（ｂ）に示すように、出力レベルをリミットす
ることで力率を改 善して電圧ＶSとして出力する。この
電圧ＶSは出力整流平滑回路４により整流平滑され、出
力電圧Ｖ0として出力される。 【０００５】ところで、全波整流回路２の出力電圧ＶP
が入力電圧Ｖiに対応して変化すると、出力整流平滑回
路４より出力される電圧Ｖ0のリップルが変化する。即
ち、力率改善部３におけるスレッショルド電圧をＶ1と
すると、電圧ＶPが電圧Ｖ1より大きいとき、力率改善部
３は安定した出力を発生することができる。しかしなが
ら、電圧ＶPが電圧Ｖ1より小さいとき、力率改善部３は
適正な動作を行うことができず、その出力電圧は図５
（ｂ）に示すように、電圧ＶPが電圧Ｖ1より大きい場合
に較べ小さくなる。これが入力電圧Ｖiの周期に対応し
て発生し、図５（ｃ）に示すように、出力整流平滑回路
４の出力電圧Ｖ0のリップルとして現れることになる。 【０００６】図５（ａ）に示すように、全波整流回路２
の出力電圧ＶPが入力電圧Ｖiに対応して変化すると、基
準電圧Ｖ1との交差するタイミングが変化し、それが力
率改善部３の出力電圧ＶSにも影響する。即ち、電圧ＶP
のレベルが小さくなるほど力率改善部３の出力電圧ＶS
のレベルが低下する範囲が広くなる。その結果、図５
（ｃ）に示すように全波整流回路２の出力電圧ＶPのレ
ベルが大きいとリップルが小さくなり、小さいとリップ
ルが大きくなる。 【０００７】即ち、電圧ＶPが電圧Ｖ1より小さくなる
と、力率改善部３における制御能力が不足するため、力
率改善部３の出力電圧ＶSが直流出力電圧Ｖ0以下とな
り、入力から出力への電力の伝達が行われないことにな
る。この電力が伝達されない期間Ｔｎにおいては、出力
整流平滑回路４に含まれる出力平滑コンデンサ（図示せ
ず）から負荷電流が供給されるため、出力電圧が低下す
る。そして、その低下幅がリップル電圧となる。また、
負荷条件が一定である場合、出力電圧の低下の割合も同
じであるため、リップル電圧は期間Ｔｎ、即ち、入力電
圧の実効値Ｖiによって変化する。 【０００８】 【発明が解決しようとする課題】従来の装置において
は、このように電力の伝達に関係しない期間Ｔｎにおい
てもスイッチングを行うようにしているため、スイッチ
ング素子の駆動損失、スイッチング損失、オン損失が発
生し、無駄に電力が消費される課題があった。 【０００９】また、入力電圧の実効値に対応してリップ
ル電圧も変化するため、効率が悪くなるばかりでなく、
後段に続くＤＣ／ＤＣコンバータの制御範囲を広くしな
ければならなくなる課題があった。 【００１０】本発明はこのような状況に鑑みてなされた
ものであり、無駄な電力の消費を防止できるようにする
ものである。 【００１１】 【課題を解決するための手段】本発明の電源回路は、交
流電圧を整流する整流手段と、整流手段の出力電圧をス
イッチングするスイッチング手段と、スイッチング手段
からのスイッチング電圧が供給される１次コイルと、１
次コイルを介してスイッチング電圧が伝送される２次コ
イルとを有するトランスと、トランスの２次コイルに得
られる電圧を整流平滑する整流平滑手段と、トランスの
１次コイルに流れる電流を、１次コイルに直列に接続さ
れた抵抗により電圧に変換する変換手段と、整流平滑手
段の出力電圧と所定の基準電圧との差分である誤差電圧
と、整流手段からの出力電圧とを乗算する乗算手段と、
乗算手段からの出力電圧と変換手段により変換された電
圧とを比較し、乗算手段からの出力電圧が、変換手段に
より変換された電圧より大きい期間に、１次コイルにス
イッチ電圧が供給されるようにスイッチング手段を駆動
させるための信号を出力する調整手段と、整流手段の出
力電圧のピークを保持する保持手段と、保持手段からの
出力電圧と、整流手段からの出力電圧とを入力し、保持
手段からの出力電圧を補正信号源として、交流電圧の変
動に連動してピーク値が変動している整流手段からの出
力電圧を、ピーク値が交流電圧の変動によらず常に一定
な信号に補正し出力するＡＧＣ回路と、ＡＧＣ回路の出
力信号と所定の基準値とを比較して、出力信号が、基準
値より小さい期間、調整手段からの出力信号の有無に係
わらず、スイッチング手段の動作を停止させる比較手段
とを備えることを備えることを特徴とする。 【００１２】 【作用】上記構成の電源回路においては、整流手段の出
力レベルが基準値より小さい期間、スイッチング手段の
スイッチング動作が停止される。従って、無駄にスイッ
チング動作が行われることが防止され、無駄な電力の消
費がなくなる。 【００１３】 【実施例】図１は、本発明の電源回路の一実施例の構成
を示すブロック図であり、図４における場合と対応する
部分には同一の符号を付してある。この実施例において
は、全波整流回路２がダイオードブリッジ回路により構
成されている。また、出力整流平滑回路４はダイオード
３１とコンデンサ３２により構成されている。さらに、
力率改善部３は次のように構成されている。 【００１４】即ち、全波整流回路２の出力が高周波フィ
ルタ用のコンデンサ１１と、コンデンサ１１に対して並
列に接続されたトランス１３の１次コイル１３ａに供給
されるようになされている。１次コイル１３ａには、Ｎ
ＰＮトランジスタ１４と、１次コイル１３ａに流れる電
流を検出する電流検出部１５としての抵抗１５ａが直列
に接続されている。トランス１３の２次コイル１３ｂの
出力がダイオード３１に供給されるようになされてい
る。 【００１５】全波整流回路２の出力は、入力電圧検出部
１６としての抵抗１６ａと１６ｂにより分圧され、ＡＧ
Ｃ回路１７、ピークホールド回路１８および乗算回路２
２に供給されている。ＡＧＣ回路１７は、ピークホール
ド回路１８の出力に対応して入力電圧検出部１６の出力
電圧を制御し、比較回路１９に出力している。比較回路
１９は、基準電圧発生回路２０が出力する基準電圧と、
ＡＧＣ回路１７より入力される電圧とを比較し、その比
較結果に対応してスイッチ１２を切り換え制御するよう
になっている。また、比較回路１９の出力はリセット信
号発生回路２１を駆動し、ピークホールド回路１８をリ
セットさせるようになされている。 【００１６】一方、出力整流平滑回路４のコンデンサ３
２の出力が、出力電圧検出部２３としての抵抗２３ａと
２３ｂにより分圧され、比較回路２５に入力されてい
る。比較回路２５は、この電圧と、基準電圧発生回路と
しての電池２４が出力する電圧とを比較し、その比較結
果を乗算回路２２に出力している。乗算回路２２は、入
力電圧検出部１６の出力と比較回路２５の出力とを乗算
し、比較回路２６に供給している。比較回路２６は、電
流検出部１５の出力と乗算回路２２の出力とを比較し、
その比較結果に対応してＲＳフリップフロップ２７をセ
ットする。ＲＳフリップフロップ２７は、発振回路２８
によりリセットされるようになされている。ノア回路２
９は、ＲＳフリップフロップ２７の出力と発振回路２８
の出力との否定論理和を出力し、スイッチ１２に供給す
るようになされている。 【００１７】次に図２および図３のタイミングチャート
を参照して、その動作を説明する。全波整流回路２は、
ラインフィルタ１により不要なノイズ成分が除去された
入力電圧を全波整流して出力する。この全波整流電圧
（図２（ａ））は、トランス１３の１次コイル１３ａに
供給される。ＮＰＮトランジスタ１４がオンしていると
き、トランス１３の１次コイル１３ａに電流が流れる。
この電流は抵抗１５ａにより電圧に変換され、比較回路
２６の一方の入力端子に供給される。 【００１８】トランス１３の１次コイル１３ａに変化電
流が流れることにより、２次コイル１３ｂに電圧が発生
し、この電圧がダイオード３１により整流され、コンデ
ンサ３２により平滑されて出力される。この出力電圧は
抵抗２３ａと２３ｂにより分圧され、比較回路２５の一
方の入力端子に供給される。比較回路２５の他方の入力
端子には、電池２４が発生する基準電圧が供給されてい
る。比較回路２５は、抵抗２３ｂからの電圧と電池２４
からの電圧とを比較し、その誤差電圧を乗算回路２２に
出力している。 【００１９】一方、全波整流回路２の出力は抵抗１６ａ
と１６ｂで分圧され、乗算回路２２の他方の入力端子に
供給されている。乗算回路２２は、抵抗１６ｂより入力
された電圧と比較回路２５より入力された電圧とを乗算
し、比較回路２６の他方の入力端子に供給している。 【００２０】比較回路２６は、乗算回路２２より入力さ
れる電圧Ａ1（図３（Ａ））と、抵抗１５ａより供給さ
れる電圧Ａ2（図３（Ａ））とを比較し、乗算回路２２
の出力Ａ1が抵抗１５ａの出力Ａ2より大きいとき論理１
を出力し、小さいとき論理０を出力する（図３
（Ｂ））。ＲＳフリップフロップ２７は、比較回路２６
の立ち下がりエッジによりトリガされ、セットされる。
ＲＳフリップフロップ２７の出力（図３（Ｄ））は、ノ
ア回路２９により反転され（図３（Ｅ））、スイッチ１
２の一方の端子Ｈに供給される。いま、スイッチ１２が
端子Ｈ側に切り換えられているとすると、ＲＳフリップ
フロップ２７がセットされたときＮＰＮトランジスタ１
４はオフされることになる。従って、１次コイル１３ａ
に電流が流れなくなる。 【００２１】一方、発振回路２８が所定の周期でパルス
（図３（Ｃ））を発生しており、ＲＳフリップフロップ
２７はこのパルスの立ち下がりエッジによりリセットさ
れる。ＲＳフリップフロップ２７がリセットされると、
その出力（図３（Ｄ））がノア回路２９により反転され
（図３（Ｅ））、スイッチ１２の端子Ｈに供給される。
従ってＮＰＮトランジスタ１４はオンする。これによ
り、再びトランス１３の１次コイル１３ａに電流が流れ
始める。 【００２２】１次コイル１３ａに流れる電流の大きさ
が、所定の周期内に乗算回路２２の出力Ａ1より大きく
ならないとき、発振回路２８が出力するパルス（図３
（Ｃ））がノア回路２９により反転され（図３
（Ｅ））、スイッチ１２の端子Ｈに供給される。従っ
て、これによりＮＰＮトランジスタ１４がオフする。こ
れにより、ＮＰＮトランジスタ１４は抵抗１５ａの端子
電圧に拘らず、所定周期ごとに確実にオフされるように
なされている。 【００２３】以上のようにして、ノア回路２９よりＰＷ
Ｍ信号が出力され、このＰＷＭ信号のパルス幅が出力電
圧に対応して変化するように制御されるので、出力電圧
が常に一定になるようにサーボがかかることになる。ま
た、一定の力率が得られるようにサーボがかかることに
なる。 【００２４】以上の動作は、従来における場合と同様で
ある。 【００２５】本実施例においてはさらに次のような動作
が行われる。即ち、ピークホールド回路１８は全波整流
回路２の出力（図２（ａ））を抵抗１６ａと１６ｂで分
圧した値をピークホールドする。即ち、全波整流回路２
の出力電圧は、そのレベルが大きいとき図２（ａ）にお
いて、曲線Ｈで示すように変化し、そのレベルが小さい
とき曲線Ｌで示すように変化する。この変化に対応して
ピークホールド回路１８は、全波整流回路２の出力電圧
が大きいとき図２（ｂ）に曲線Ｈで示すようなピークホ
ールドをなし、小さいとき図２（ｂ）において曲線Ｌで
示すようなピークホールドを行う。 【００２６】このピークホールド回路１８のホールド出
力がＡＧＣ回路１７に制御電圧として供給される。その
結果、ＡＧＣ回路１７は入力電圧検出部１６より供給さ
れる電圧をこの制御電圧に対応して制御し、出力する。
これにより、ＡＧＣ回路１７の出力は図２（ｃ）に示す
ように、交流電圧の変動に対して常に一定となるように
制御される。即ち、図２（ａ）に曲線Ｈで示すように、
入力電圧が大きい場合においても、また、曲線Ｌで示す
ように、小さい場合においても、ＡＧＣ回路１７より出
力される信号のピークは同一の値となる。 【００２７】比較回路１９はＡＧＣ回路１７より入力さ
れる信号と、基準電圧発生回路２０が出力する基準電圧
Ｖ2と比較し、ＡＧＣ回路１７の出力が基準電圧Ｖ2より
大きいとき論理Ｈを出力し、小さいとき論理Ｌを出力す
る。比較回路１９の出力が論理ＬからＨに反転したと
き、リセット信号発生回路２１はリセット信号（図２
（ｅ））を発生し、ピークホールド回路１８をリセット
する。以上の動作が繰り返されて、比較回路１９の出力
はＡＧＣ回路１７の出力が基準電圧Ｖ2より小さいとき
論理Ｌ、大きいとき論理Ｈを出力する動作を繰り返す。 【００２８】比較回路１９の出力が論理Ｈになったと
き、スイッチ１２は端子Ｈ側に切り換えられる。このと
き、ノア回路２９より出力されるＰＷＭ信号（図２
（ｆ））がＮＰＮトランジスタ１４のベースに入力さ
れ、ＮＰＮトランジスタ１４がスイッチング動作するの
は上述した通りである。 【００２９】これに対して比較回路１９が論理Ｌを出力
したとき、スイッチ１２は接地された端子Ｌ側に切り換
えられる。これにより、ＮＰＮトランジスタ１４がオフ
される（図２（ｆ））。即ち、ＡＧＣ回路１７より出力
される電圧（図２（ｃ））が基準電圧Ｖ2より小さいと
き、ＮＰＮトランジスタ１４のスイッチング動作が停止
されることになる。上述したように、ＡＧＣ回路１７の
出力が基準電圧Ｖ2より小さい期間においては、充分な
力率改善を行うことができない。そこで、スイッチング
素子としてのＮＰＮトランジスタ１４のスイッチング動
作そのものを停止させることにより、スイッチング素子
の駆動損失、スイッチング損失、オン損失の発生を防止
し、無駄な電力が消費されないようにするのである。 【００３０】また、上述したようにＡＧＣ回路１７より
出力される電圧は、全波整流回路２が出力する電圧に拘
らず一定となる。その結果、比較回路１９が論理Ｌであ
る期間は一定となる。これにより、コンデンサ３２によ
り出力される出力電圧のリップルは、図２（ｇ）に示す
ように全波整流回路２の出力電圧に拘らず一定となる。
従って、出力整流平滑回路４の出力電圧を図示せぬＤＣ
／ＤＣコンバータに供給し、所定の電圧を得るような場
合においても、供給される電圧のリップルは常に一定と
なるので、このリップルを除去するための回路は簡単に
なる。 【００３１】 【発明の効果】以上の如く本発明の電源回路によれば、
保持手段からの出力電圧を補正信号源として、交流電圧
の変動に連動してピーク値が変動している整流手段から
の出力電圧を、ピーク値が交流電圧の変動によらず常に
一定な信号に補正し、ＡＧＣ回路の出力信号と所定の基
準値とを比較して、出力信号が、基準値より小さい期
間、調整手段からの出力信号の有無に係わらず、スイッ
チング手段の動作を停止させるようにしたので、実質的
に電力の伝達に関係しない期間において無駄に電力が消
費されるようなことが防止される。 【００３２】さらにまた、必要に応じてそのスイッチン
グ動作を制御する期間を一定にすることにより、出力さ
れる電圧のリップルを一定にすることが可能となる。
レーヤなどの電子機器において電源を供給する場合に用
いて好適な電源回路に関する。 【０００２】 【従来の技術】図４は、従来の電源回路の基本的構成を
示している。同図に示すように、この電源回路は、商用
交流電源より供給される電圧からノイズ成分を除去する
ラインフィルタ１、ラインフィルタ１の出力を全波整流
する全波整流回路２、全波整流回路２の出力の力率を改
善する力率改善部３、力率改善部３の出力を整流平滑す
る出力整流平滑回路４とにより構成されている。 【０００３】次に、その動作を図５の波形図を参照して
説明する。商用交流電源より供給される電圧Ｖiは、ラ
インフィルタ１により不要なノイズ成分が除去された
後、全波整流回路２により全波整流される。全波整流回
路２の出力は図５（ａ）に示すように、０から所定のピ
ークまで漸次増大し、そのピークから再び漸次０レベル
まで減少するような波形が繰り返される。この全波整流
回路２の出力電圧ＶPは入力電圧Ｖiを単に全波整流した
ものであるため、入力電圧Ｖiが小さいと、曲線Ｌで示
すように全波整流回路２の出力電圧ＶPも小さくなる。
逆に入力電圧Ｖiが大きくなると、全波整流回路２の出力
電圧ＶPも曲線Ｈで示すように大きくなる。 【０００４】力率改善部３は電圧ＶPをスイッチング
し、図５（ｂ）に示すように、出力レベルをリミットす
ることで力率を改 善して電圧ＶSとして出力する。この
電圧ＶSは出力整流平滑回路４により整流平滑され、出
力電圧Ｖ0として出力される。 【０００５】ところで、全波整流回路２の出力電圧ＶP
が入力電圧Ｖiに対応して変化すると、出力整流平滑回
路４より出力される電圧Ｖ0のリップルが変化する。即
ち、力率改善部３におけるスレッショルド電圧をＶ1と
すると、電圧ＶPが電圧Ｖ1より大きいとき、力率改善部
３は安定した出力を発生することができる。しかしなが
ら、電圧ＶPが電圧Ｖ1より小さいとき、力率改善部３は
適正な動作を行うことができず、その出力電圧は図５
（ｂ）に示すように、電圧ＶPが電圧Ｖ1より大きい場合
に較べ小さくなる。これが入力電圧Ｖiの周期に対応し
て発生し、図５（ｃ）に示すように、出力整流平滑回路
４の出力電圧Ｖ0のリップルとして現れることになる。 【０００６】図５（ａ）に示すように、全波整流回路２
の出力電圧ＶPが入力電圧Ｖiに対応して変化すると、基
準電圧Ｖ1との交差するタイミングが変化し、それが力
率改善部３の出力電圧ＶSにも影響する。即ち、電圧ＶP
のレベルが小さくなるほど力率改善部３の出力電圧ＶS
のレベルが低下する範囲が広くなる。その結果、図５
（ｃ）に示すように全波整流回路２の出力電圧ＶPのレ
ベルが大きいとリップルが小さくなり、小さいとリップ
ルが大きくなる。 【０００７】即ち、電圧ＶPが電圧Ｖ1より小さくなる
と、力率改善部３における制御能力が不足するため、力
率改善部３の出力電圧ＶSが直流出力電圧Ｖ0以下とな
り、入力から出力への電力の伝達が行われないことにな
る。この電力が伝達されない期間Ｔｎにおいては、出力
整流平滑回路４に含まれる出力平滑コンデンサ（図示せ
ず）から負荷電流が供給されるため、出力電圧が低下す
る。そして、その低下幅がリップル電圧となる。また、
負荷条件が一定である場合、出力電圧の低下の割合も同
じであるため、リップル電圧は期間Ｔｎ、即ち、入力電
圧の実効値Ｖiによって変化する。 【０００８】 【発明が解決しようとする課題】従来の装置において
は、このように電力の伝達に関係しない期間Ｔｎにおい
てもスイッチングを行うようにしているため、スイッチ
ング素子の駆動損失、スイッチング損失、オン損失が発
生し、無駄に電力が消費される課題があった。 【０００９】また、入力電圧の実効値に対応してリップ
ル電圧も変化するため、効率が悪くなるばかりでなく、
後段に続くＤＣ／ＤＣコンバータの制御範囲を広くしな
ければならなくなる課題があった。 【００１０】本発明はこのような状況に鑑みてなされた
ものであり、無駄な電力の消費を防止できるようにする
ものである。 【００１１】 【課題を解決するための手段】本発明の電源回路は、交
流電圧を整流する整流手段と、整流手段の出力電圧をス
イッチングするスイッチング手段と、スイッチング手段
からのスイッチング電圧が供給される１次コイルと、１
次コイルを介してスイッチング電圧が伝送される２次コ
イルとを有するトランスと、トランスの２次コイルに得
られる電圧を整流平滑する整流平滑手段と、トランスの
１次コイルに流れる電流を、１次コイルに直列に接続さ
れた抵抗により電圧に変換する変換手段と、整流平滑手
段の出力電圧と所定の基準電圧との差分である誤差電圧
と、整流手段からの出力電圧とを乗算する乗算手段と、
乗算手段からの出力電圧と変換手段により変換された電
圧とを比較し、乗算手段からの出力電圧が、変換手段に
より変換された電圧より大きい期間に、１次コイルにス
イッチ電圧が供給されるようにスイッチング手段を駆動
させるための信号を出力する調整手段と、整流手段の出
力電圧のピークを保持する保持手段と、保持手段からの
出力電圧と、整流手段からの出力電圧とを入力し、保持
手段からの出力電圧を補正信号源として、交流電圧の変
動に連動してピーク値が変動している整流手段からの出
力電圧を、ピーク値が交流電圧の変動によらず常に一定
な信号に補正し出力するＡＧＣ回路と、ＡＧＣ回路の出
力信号と所定の基準値とを比較して、出力信号が、基準
値より小さい期間、調整手段からの出力信号の有無に係
わらず、スイッチング手段の動作を停止させる比較手段
とを備えることを備えることを特徴とする。 【００１２】 【作用】上記構成の電源回路においては、整流手段の出
力レベルが基準値より小さい期間、スイッチング手段の
スイッチング動作が停止される。従って、無駄にスイッ
チング動作が行われることが防止され、無駄な電力の消
費がなくなる。 【００１３】 【実施例】図１は、本発明の電源回路の一実施例の構成
を示すブロック図であり、図４における場合と対応する
部分には同一の符号を付してある。この実施例において
は、全波整流回路２がダイオードブリッジ回路により構
成されている。また、出力整流平滑回路４はダイオード
３１とコンデンサ３２により構成されている。さらに、
力率改善部３は次のように構成されている。 【００１４】即ち、全波整流回路２の出力が高周波フィ
ルタ用のコンデンサ１１と、コンデンサ１１に対して並
列に接続されたトランス１３の１次コイル１３ａに供給
されるようになされている。１次コイル１３ａには、Ｎ
ＰＮトランジスタ１４と、１次コイル１３ａに流れる電
流を検出する電流検出部１５としての抵抗１５ａが直列
に接続されている。トランス１３の２次コイル１３ｂの
出力がダイオード３１に供給されるようになされてい
る。 【００１５】全波整流回路２の出力は、入力電圧検出部
１６としての抵抗１６ａと１６ｂにより分圧され、ＡＧ
Ｃ回路１７、ピークホールド回路１８および乗算回路２
２に供給されている。ＡＧＣ回路１７は、ピークホール
ド回路１８の出力に対応して入力電圧検出部１６の出力
電圧を制御し、比較回路１９に出力している。比較回路
１９は、基準電圧発生回路２０が出力する基準電圧と、
ＡＧＣ回路１７より入力される電圧とを比較し、その比
較結果に対応してスイッチ１２を切り換え制御するよう
になっている。また、比較回路１９の出力はリセット信
号発生回路２１を駆動し、ピークホールド回路１８をリ
セットさせるようになされている。 【００１６】一方、出力整流平滑回路４のコンデンサ３
２の出力が、出力電圧検出部２３としての抵抗２３ａと
２３ｂにより分圧され、比較回路２５に入力されてい
る。比較回路２５は、この電圧と、基準電圧発生回路と
しての電池２４が出力する電圧とを比較し、その比較結
果を乗算回路２２に出力している。乗算回路２２は、入
力電圧検出部１６の出力と比較回路２５の出力とを乗算
し、比較回路２６に供給している。比較回路２６は、電
流検出部１５の出力と乗算回路２２の出力とを比較し、
その比較結果に対応してＲＳフリップフロップ２７をセ
ットする。ＲＳフリップフロップ２７は、発振回路２８
によりリセットされるようになされている。ノア回路２
９は、ＲＳフリップフロップ２７の出力と発振回路２８
の出力との否定論理和を出力し、スイッチ１２に供給す
るようになされている。 【００１７】次に図２および図３のタイミングチャート
を参照して、その動作を説明する。全波整流回路２は、
ラインフィルタ１により不要なノイズ成分が除去された
入力電圧を全波整流して出力する。この全波整流電圧
（図２（ａ））は、トランス１３の１次コイル１３ａに
供給される。ＮＰＮトランジスタ１４がオンしていると
き、トランス１３の１次コイル１３ａに電流が流れる。
この電流は抵抗１５ａにより電圧に変換され、比較回路
２６の一方の入力端子に供給される。 【００１８】トランス１３の１次コイル１３ａに変化電
流が流れることにより、２次コイル１３ｂに電圧が発生
し、この電圧がダイオード３１により整流され、コンデ
ンサ３２により平滑されて出力される。この出力電圧は
抵抗２３ａと２３ｂにより分圧され、比較回路２５の一
方の入力端子に供給される。比較回路２５の他方の入力
端子には、電池２４が発生する基準電圧が供給されてい
る。比較回路２５は、抵抗２３ｂからの電圧と電池２４
からの電圧とを比較し、その誤差電圧を乗算回路２２に
出力している。 【００１９】一方、全波整流回路２の出力は抵抗１６ａ
と１６ｂで分圧され、乗算回路２２の他方の入力端子に
供給されている。乗算回路２２は、抵抗１６ｂより入力
された電圧と比較回路２５より入力された電圧とを乗算
し、比較回路２６の他方の入力端子に供給している。 【００２０】比較回路２６は、乗算回路２２より入力さ
れる電圧Ａ1（図３（Ａ））と、抵抗１５ａより供給さ
れる電圧Ａ2（図３（Ａ））とを比較し、乗算回路２２
の出力Ａ1が抵抗１５ａの出力Ａ2より大きいとき論理１
を出力し、小さいとき論理０を出力する（図３
（Ｂ））。ＲＳフリップフロップ２７は、比較回路２６
の立ち下がりエッジによりトリガされ、セットされる。
ＲＳフリップフロップ２７の出力（図３（Ｄ））は、ノ
ア回路２９により反転され（図３（Ｅ））、スイッチ１
２の一方の端子Ｈに供給される。いま、スイッチ１２が
端子Ｈ側に切り換えられているとすると、ＲＳフリップ
フロップ２７がセットされたときＮＰＮトランジスタ１
４はオフされることになる。従って、１次コイル１３ａ
に電流が流れなくなる。 【００２１】一方、発振回路２８が所定の周期でパルス
（図３（Ｃ））を発生しており、ＲＳフリップフロップ
２７はこのパルスの立ち下がりエッジによりリセットさ
れる。ＲＳフリップフロップ２７がリセットされると、
その出力（図３（Ｄ））がノア回路２９により反転され
（図３（Ｅ））、スイッチ１２の端子Ｈに供給される。
従ってＮＰＮトランジスタ１４はオンする。これによ
り、再びトランス１３の１次コイル１３ａに電流が流れ
始める。 【００２２】１次コイル１３ａに流れる電流の大きさ
が、所定の周期内に乗算回路２２の出力Ａ1より大きく
ならないとき、発振回路２８が出力するパルス（図３
（Ｃ））がノア回路２９により反転され（図３
（Ｅ））、スイッチ１２の端子Ｈに供給される。従っ
て、これによりＮＰＮトランジスタ１４がオフする。こ
れにより、ＮＰＮトランジスタ１４は抵抗１５ａの端子
電圧に拘らず、所定周期ごとに確実にオフされるように
なされている。 【００２３】以上のようにして、ノア回路２９よりＰＷ
Ｍ信号が出力され、このＰＷＭ信号のパルス幅が出力電
圧に対応して変化するように制御されるので、出力電圧
が常に一定になるようにサーボがかかることになる。ま
た、一定の力率が得られるようにサーボがかかることに
なる。 【００２４】以上の動作は、従来における場合と同様で
ある。 【００２５】本実施例においてはさらに次のような動作
が行われる。即ち、ピークホールド回路１８は全波整流
回路２の出力（図２（ａ））を抵抗１６ａと１６ｂで分
圧した値をピークホールドする。即ち、全波整流回路２
の出力電圧は、そのレベルが大きいとき図２（ａ）にお
いて、曲線Ｈで示すように変化し、そのレベルが小さい
とき曲線Ｌで示すように変化する。この変化に対応して
ピークホールド回路１８は、全波整流回路２の出力電圧
が大きいとき図２（ｂ）に曲線Ｈで示すようなピークホ
ールドをなし、小さいとき図２（ｂ）において曲線Ｌで
示すようなピークホールドを行う。 【００２６】このピークホールド回路１８のホールド出
力がＡＧＣ回路１７に制御電圧として供給される。その
結果、ＡＧＣ回路１７は入力電圧検出部１６より供給さ
れる電圧をこの制御電圧に対応して制御し、出力する。
これにより、ＡＧＣ回路１７の出力は図２（ｃ）に示す
ように、交流電圧の変動に対して常に一定となるように
制御される。即ち、図２（ａ）に曲線Ｈで示すように、
入力電圧が大きい場合においても、また、曲線Ｌで示す
ように、小さい場合においても、ＡＧＣ回路１７より出
力される信号のピークは同一の値となる。 【００２７】比較回路１９はＡＧＣ回路１７より入力さ
れる信号と、基準電圧発生回路２０が出力する基準電圧
Ｖ2と比較し、ＡＧＣ回路１７の出力が基準電圧Ｖ2より
大きいとき論理Ｈを出力し、小さいとき論理Ｌを出力す
る。比較回路１９の出力が論理ＬからＨに反転したと
き、リセット信号発生回路２１はリセット信号（図２
（ｅ））を発生し、ピークホールド回路１８をリセット
する。以上の動作が繰り返されて、比較回路１９の出力
はＡＧＣ回路１７の出力が基準電圧Ｖ2より小さいとき
論理Ｌ、大きいとき論理Ｈを出力する動作を繰り返す。 【００２８】比較回路１９の出力が論理Ｈになったと
き、スイッチ１２は端子Ｈ側に切り換えられる。このと
き、ノア回路２９より出力されるＰＷＭ信号（図２
（ｆ））がＮＰＮトランジスタ１４のベースに入力さ
れ、ＮＰＮトランジスタ１４がスイッチング動作するの
は上述した通りである。 【００２９】これに対して比較回路１９が論理Ｌを出力
したとき、スイッチ１２は接地された端子Ｌ側に切り換
えられる。これにより、ＮＰＮトランジスタ１４がオフ
される（図２（ｆ））。即ち、ＡＧＣ回路１７より出力
される電圧（図２（ｃ））が基準電圧Ｖ2より小さいと
き、ＮＰＮトランジスタ１４のスイッチング動作が停止
されることになる。上述したように、ＡＧＣ回路１７の
出力が基準電圧Ｖ2より小さい期間においては、充分な
力率改善を行うことができない。そこで、スイッチング
素子としてのＮＰＮトランジスタ１４のスイッチング動
作そのものを停止させることにより、スイッチング素子
の駆動損失、スイッチング損失、オン損失の発生を防止
し、無駄な電力が消費されないようにするのである。 【００３０】また、上述したようにＡＧＣ回路１７より
出力される電圧は、全波整流回路２が出力する電圧に拘
らず一定となる。その結果、比較回路１９が論理Ｌであ
る期間は一定となる。これにより、コンデンサ３２によ
り出力される出力電圧のリップルは、図２（ｇ）に示す
ように全波整流回路２の出力電圧に拘らず一定となる。
従って、出力整流平滑回路４の出力電圧を図示せぬＤＣ
／ＤＣコンバータに供給し、所定の電圧を得るような場
合においても、供給される電圧のリップルは常に一定と
なるので、このリップルを除去するための回路は簡単に
なる。 【００３１】 【発明の効果】以上の如く本発明の電源回路によれば、
保持手段からの出力電圧を補正信号源として、交流電圧
の変動に連動してピーク値が変動している整流手段から
の出力電圧を、ピーク値が交流電圧の変動によらず常に
一定な信号に補正し、ＡＧＣ回路の出力信号と所定の基
準値とを比較して、出力信号が、基準値より小さい期
間、調整手段からの出力信号の有無に係わらず、スイッ
チング手段の動作を停止させるようにしたので、実質的
に電力の伝達に関係しない期間において無駄に電力が消
費されるようなことが防止される。 【００３２】さらにまた、必要に応じてそのスイッチン
グ動作を制御する期間を一定にすることにより、出力さ
れる電圧のリップルを一定にすることが可能となる。
【図面の簡単な説明】
【図１】本発明の電源回路の一実施例の構成を示す回路
図である。 【図２】図１の実施例の動作を説明するタイミングチャ
ートである。 【図３】図１の実施例におけるＰＷＭ制御部の動作を説
明するタイミングチャートである。 【図４】従来の電源回路の一例の構成を示すブロック図
である。 【図５】図４の例の動作を説明するタイミングチャート
である。 【符号の説明】 １ ラインフィルタ ２ 全波整流回路（整流手段） ３ 力率改善部 ４ 出力整流平滑回路 １２ スイッチ １３ トランス １４ ＮＰＮトランジスタ（スイッチング手段） １５ 電流検出部 １６ 入力電圧検出部 １７ ＡＧＣ回路 １９ 比較回路（比較手段） ２０ 基準電圧発生回路 ２１ リセット信号発生回路 ２２ 乗算回路 ２３ 出力電圧検出部 ２４ 電池 ２５，２６ 比較回路 ２７ ＲＳフリップフロップ ２８ 発振回路
図である。 【図２】図１の実施例の動作を説明するタイミングチャ
ートである。 【図３】図１の実施例におけるＰＷＭ制御部の動作を説
明するタイミングチャートである。 【図４】従来の電源回路の一例の構成を示すブロック図
である。 【図５】図４の例の動作を説明するタイミングチャート
である。 【符号の説明】 １ ラインフィルタ ２ 全波整流回路（整流手段） ３ 力率改善部 ４ 出力整流平滑回路 １２ スイッチ １３ トランス １４ ＮＰＮトランジスタ（スイッチング手段） １５ 電流検出部 １６ 入力電圧検出部 １７ ＡＧＣ回路 １９ 比較回路（比較手段） ２０ 基準電圧発生回路 ２１ リセット信号発生回路 ２２ 乗算回路 ２３ 出力電圧検出部 ２４ 電池 ２５，２６ 比較回路 ２７ ＲＳフリップフロップ ２８ 発振回路
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 交流電圧を整流する整流手段と、 前記整流手段の出力電圧をスイッチングするスイッチン
グ手段と、 前記スイッチング手段からのスイッチング電圧が供給さ
れる１次コイルと、前記１次コイルを介して前記スイッ
チング電圧が伝送される２次コイルとを有するトランス
と、 前記トランスの２次コイルに得られる電圧を整流平滑す
る整流平滑手段と、 前記トランスの１次コイルに流れる電流を、前記１次コ
イルに直列に接続された抵抗により電圧に変換する変換
手段と、 前記整流平滑手段の出力電圧と所定の基準電圧との差分
である誤差電圧と、前記整流手段からの出力電圧とを乗
算する乗算手段と、 前記乗算手段からの出力電圧と前記変換手段により変換
された前記電圧とを比較し、前記乗算手段からの出力電
圧が、前記変換手段により変換された電圧より大きい期
間に、前記１次コイルに前記スイッチ電圧が供給される
ように前記スイッチング手段を駆動させるための信号を
出力する調整手段と、 前記整流手段の出力電圧のピークを保持する保持手段
と、 前記保持手段からの出力電圧と、前記整流手段からの出
力電圧とを入力し、前記保持手段からの出力電圧を補正
信号源として、交流電圧の変動に連動してピーク値が変
動している前記整流手段からの出力電圧を、ピーク値が
交流電圧の変動によらず常に一定な信号に補正し出力す
るＡＧＣ回路と、 前記ＡＧＣ回路の出力信号と所定の基準値とを比較し
て、前記出力信号が、前記基準値より小さい期間、前記
調整手段からの出力信号の有無に係わらず、前記スイッ
チング手段の動作を停止させる比較手段と を備えることを特徴とする電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16006791A JP3409320B2 (ja) | 1991-06-03 | 1991-06-03 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16006791A JP3409320B2 (ja) | 1991-06-03 | 1991-06-03 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04359670A JPH04359670A (ja) | 1992-12-11 |
| JP3409320B2 true JP3409320B2 (ja) | 2003-05-26 |
Family
ID=15707180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16006791A Expired - Fee Related JP3409320B2 (ja) | 1991-06-03 | 1991-06-03 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3409320B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6602194B2 (ja) * | 2015-12-14 | 2019-11-06 | 新日本無線株式会社 | 力率改善回路及び力率改善方法 |
-
1991
- 1991-06-03 JP JP16006791A patent/JP3409320B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04359670A (ja) | 1992-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100796890B1 (ko) | 스위칭 전원장치 | |
| JP5584511B2 (ja) | スイッチング・レギュレータの軽負荷時の効率を改善するための方法および装置 | |
| JP3938083B2 (ja) | スイッチング電源装置 | |
| JP3741035B2 (ja) | スイッチング電源装置 | |
| JP4033850B2 (ja) | スイッチング電源制御用半導体装置 | |
| US20030026115A1 (en) | Switching-type DC-DC converter | |
| JP2008312359A (ja) | スイッチング電源装置、並びにレギュレーション回路 | |
| JP2005287260A (ja) | スイッチング電源制御用半導体装置 | |
| GB2387281A (en) | Switching power supply unit | |
| JP3626072B2 (ja) | スイッチング電源装置 | |
| JP5062440B2 (ja) | 電源回路 | |
| JP2005518177A (ja) | パワーコンバータの騒音低減 | |
| JP4494763B2 (ja) | スイッチング信号変調回路 | |
| JPH0622541A (ja) | 制御電源装置 | |
| JP2005245142A (ja) | スイッチング電源制御用半導体装置 | |
| JP3409320B2 (ja) | 電源回路 | |
| JP2513408B2 (ja) | Ｍｏｓトランジスタ同期整流フライバックコンバ―タ | |
| JPH11332220A (ja) | 直流電源回路 | |
| JP2010068676A (ja) | スイッチング電源 | |
| JP2000341957A (ja) | 電源装置 | |
| JPH07222448A (ja) | Ａｃ−ｄｃコンバータ | |
| JP2004180385A (ja) | スイッチング電源 | |
| JP5381027B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP4899268B2 (ja) | スイッチング電源装置 | |
| JP4251259B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030217 |
|
| LAPS | Cancellation because of no payment of annual fees |