JP3408413B2 - Semiconductor manufacturing method and semiconductor device - Google Patents
Semiconductor manufacturing method and semiconductor deviceInfo
- Publication number
- JP3408413B2 JP3408413B2 JP05463498A JP5463498A JP3408413B2 JP 3408413 B2 JP3408413 B2 JP 3408413B2 JP 05463498 A JP05463498 A JP 05463498A JP 5463498 A JP5463498 A JP 5463498A JP 3408413 B2 JP3408413 B2 JP 3408413B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- type
- gallium nitride
- type dopant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、青紫色発光装置に
用いるＧａＮ系III −Ｖ族化合物半導体の製造方法及び
この化合物半導体を用いた半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a GaN-based III-V group compound semiconductor used in a blue-violet light emitting device and a semiconductor device using this compound semiconductor.
【０００２】[0002]
【従来の技術】近年、次世代のフルカラーディスプレイ
用の光源として青紫色光を放射する窒化ガリウム（Ｇａ
Ｎ）系のIII −Ｖ族化合物半導体を用いた半導体発光装
置の研究や開発が盛んに行なわれている。この半導体発
光装置は、活性層がｐ−ｎ接合で挟まれてなり、該活性
層に不純物が含まれないことが高品質化にとって重要と
なる。すなわち、ｐ型ドーパント及びｎ型ドーパントの
分布が急峻である必要がある。2. Description of the Related Art In recent years, gallium nitride (Ga) that emits blue-violet light has been used as a light source for next-generation full-color displays.
Research and development of semiconductor light emitting devices using N) III-V group compound semiconductors have been actively conducted. In this semiconductor light emitting device, the active layer is sandwiched by pn junctions, and it is important for improving the quality that the active layer does not contain impurities. That is, the distribution of the p-type dopant and the n-type dopant needs to be steep.
【０００３】また、ＧａＮのようなワイドバンドギャッ
プの化合物半導体は、ｐ型ドーパントをドープしても水
素パッシベーションによってｐ型ドーパントの活性化が
抑制されるため、低抵抗なｐ型半導体層を得られにく
い。このため、低抵抗なｐ型半導体層を得るためには、
ｐ型ドーパントを高濃度にドープしてアニール処理等を
施す必要がある。Further, in a wide band gap compound semiconductor such as GaN, activation of the p-type dopant is suppressed by hydrogen passivation even if the p-type dopant is doped, so that a low-resistance p-type semiconductor layer can be obtained. Hateful. Therefore, in order to obtain a p-type semiconductor layer having low resistance,
It is necessary to dope the p-type dopant to a high concentration and perform annealing treatment or the like.
【０００４】以下、従来のｐ型ドーパントの制御方法に
ついて説明する。ＧａＮのｐ型ドーパントには、一般に
ビスシクロペンタジエニルマグネシウム（Ｃｐ2 Ｍｇ）
が用いられている。しかしながら、結晶成長に有機金属
気相成長（ＭＯＶＰＥ）法を用いる場合には、成長時の
結晶中にｐ型ドーパントであるＭｇが所定の結晶以外に
まで拡散するという問題がある("Applied Physics Lett
ers, Vol.55 (1989) pp.1017-1019"）。また、この拡散
は成長時に生じるだけでなく、成長後のアニール処理に
よっても生じる可能性がある。A conventional method for controlling the p-type dopant will be described below. Biscyclopentadienyl magnesium (Cp 2 Mg) is generally used as a p-type dopant for GaN.
Is used. However, when the metalorganic vapor phase epitaxy (MOVPE) method is used for the crystal growth, there is a problem that Mg which is a p-type dopant diffuses into a crystal other than a predetermined crystal during the growth ("Applied Physics Lett").
ers, Vol.55 (1989) pp.1017-1019 "). This diffusion may occur not only during growth but also after annealing after growth.
【０００５】さらに、ＭｇがＭＯＶＰＥ成長装置の反応
炉である石英リアクタに吸着するメモリ効果について検
討した結果が"Journal of Crystal Growth, Vol.145 (1
994)pp.214-218"に記載されている。この論文によれ
ば、Ｍｇがメモリ効果を有するため、短時間に多量のＣ
ｐ2 Ｍｇを反応炉に導入してもＧａＮ結晶内のＭｇ分布
が急峻とはならず、ドープに遅延が生じることが示され
ている。Further, as a result of examining a memory effect in which Mg is adsorbed in a quartz reactor which is a reaction furnace of a MOVPE growth apparatus, "Journal of Crystal Growth, Vol.145 (1)
994) pp. 214-218 ". According to this paper, Mg has a memory effect, so a large amount of C
It has been shown that even if p 2 Mg is introduced into the reaction furnace, the Mg distribution in the GaN crystal does not become steep and the doping is delayed.
【０００６】一方、ガリウムヒ素（ＧａＡｓ）系で、格
子整合できる基板上に成長するIII−Ｖ族化合物半導体
の場合には、ｎ型ドーパントであるＳｉを濃度が１×１
０20ｃｍ-3程度に高濃度にドープすることによりＭｇの
拡散を抑制できることが知られている("Journal of Cry
stal Growth, Vol.107 (1991) pp.779-783")。On the other hand, in the case of a gallium arsenide (GaAs) -based III-V group compound semiconductor grown on a substrate capable of lattice matching, the concentration of Si as an n-type dopant is 1 × 1.
It is known that Mg diffusion can be suppressed by doping at a high concentration of about 0 20 cm -3 ("Journal of Cry
stal Growth, Vol.107 (1991) pp.779-783 ").
【０００７】また、特開平６−２８３８２５号公報によ
れば、ＧａＮ系半導体発光装置において、ｐ型ＡｌＧａ
Ｎよりなるｐ型クラッド層の一部をｐ型にドープしない
アンドープ層とすることにより、ｐ型クラッド層の直下
に形成される活性層へのＭｇの拡散を抑制できることが
示されている。Further, according to Japanese Patent Laid-Open No. 6-283825, in a GaN-based semiconductor light emitting device, p-type AlGa is used.
It has been shown that the diffusion of Mg into the active layer formed immediately below the p-type cladding layer can be suppressed by forming a part of the p-type cladding layer made of N as an undoped layer that is not p-type doped.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、ＧａＮ
系半導体はＧａＮと格子整合する基板が存在しないた
め、エピタキシャル基板を製造する際には、サファイア
（結晶Ａｌ2 Ｏ3 ）や炭化ケイ素（ＳｉＣ）等よりなる
格子不整合基板を用いたヘテロエピタキシャル成長とな
らざるを得ない。これにより、ＧａＡｓ系半導体では結
晶中の欠陥密度が１０3 ｃｍ-2程度であるが、ＧａＮ系
半導体では欠陥密度が１０9 ｃｍ-2程度と極めて多数の
貫通転位が生じるため、ｐ型ドーパントがこの貫通転位
を通って容易に拡散し、急峻な不純物プロファイルを持
つｐ−ｎ接合を得られないという問題がある。[Problems to be Solved by the Invention] However, GaN
Since there is no substrate that lattice-matches with GaN in semiconductors, when manufacturing an epitaxial substrate, heteroepitaxial growth using a lattice-mismatched substrate made of sapphire (crystal Al 2 O 3 ) or silicon carbide (SiC) is used. I have no choice. As a result, the defect density in the crystal of the GaAs-based semiconductor is about 10 3 cm -2, but the defect density of the GaN-based semiconductor is about 10 9 cm -2, which is an extremely large number of threading dislocations. There is a problem that the pn junction having a steep impurity profile cannot be easily diffused through the threading dislocations.
【０００９】また、特開平６−２８３８２５号公報に開
示された従来の半導体発光装置は、拡散抑制層としてＧ
ａＮよりもバンドギャップが大きいＡｌＧａＮ層をアン
ドープとしているため、ｐ−ｎ接合部の直列抵抗が増加
するという問題があり、直列抵抗の増加は、発光装置の
動作中の発熱を促進し、発光装置の信頼性を著しく低下
させる。Further, in the conventional semiconductor light emitting device disclosed in Japanese Patent Laid-Open No. 6-283825, G is used as the diffusion suppressing layer.
Since the AlGaN layer having a bandgap larger than that of aN is undoped, there is a problem that the series resistance of the pn junction increases, and the increase of the series resistance promotes heat generation during operation of the light emitting device, and Significantly reduces the reliability of.
【００１０】本発明は、前記従来の問題を解決し、窒化
ガリウム系半導体に急峻なドーパントプロファイルを持
つｐ−ｎ接合を形成できるようにすることを目的とす
る。It is an object of the present invention to solve the above conventional problems and to form a pn junction having a steep dopant profile in a gallium nitride based semiconductor.
【００１１】[0011]
【課題を解決するための手段】前記の目的を達成するた
め、本発明は、窒化ガリウム系半導体において、ｐ型半
導体層とｎ型半導体層とよりなるｐ−ｎ接合部における
ｐ型半導体層のｎ型半導体層側の領域にｐ型ドーパント
とｎ型ドーパントとを同時にドープ（コドープ）してな
る半導体層を設ける構成とする。In order to achieve the above-mentioned object, the present invention provides a gallium nitride-based semiconductor having a p-type semiconductor layer formed at a pn junction composed of a p-type semiconductor layer and an n-type semiconductor layer. A semiconductor layer formed by simultaneously doping (co-doping) a p-type dopant and an n-type dopant is provided in a region on the n-type semiconductor layer side.
【００１２】本発明に係る半導体の製造方法は、窒化ガ
リウム系半導体と格子整合されない基板上にアンドープ
又はｎ型窒化ガリウム系半導体よりなる第１の半導体層
を形成する工程と、第１の半導体層の上に窒化ガリウム
系半導体よりなる第２の半導体層をｐ型ドーパントとｎ
型ドーパントとをコドープしながら形成する工程と、第
２の半導体層の上にｐ型窒化ガリウム系半導体よりなる
第３の半導体層を形成する工程とを備えている。A method of manufacturing a semiconductor according to the present invention comprises a step of forming a first semiconductor layer of an undoped or n-type gallium nitride based semiconductor on a substrate which is not lattice-matched with a gallium nitride based semiconductor, and a first semiconductor layer. And a second semiconductor layer made of a gallium nitride-based semiconductor on top of which is a p-type dopant and n.
The method includes a step of co-doping with a type dopant and a step of forming a third semiconductor layer made of a p-type gallium nitride based semiconductor on the second semiconductor layer.
【００１３】本発明の半導体の製造方法によると、アン
ドープ又はｎ型窒化ガリウム系半導体よりなる第１の半
導体層とｐ型窒化ガリウム系半導体よりなる第３の半導
体層との間に、ｐ型ドーパントとｎ型ドーパントとをコ
ドープした第２の半導体層を形成するため、第２の半導
体層におけるｐ型ドーパントとｎ型ドーパントとがクー
ロン相互作用により電気的に中性な原子対を形成するの
で、第３の半導体層に含まれるｐ型ドーパントが拡散し
にくくなる。According to the method for producing a semiconductor of the present invention, a p-type dopant is provided between the first semiconductor layer made of an undoped or n-type gallium nitride based semiconductor and the third semiconductor layer made of a p-type gallium nitride based semiconductor. And the n-type dopant are co-doped to form the second semiconductor layer, the p-type dopant and the n-type dopant in the second semiconductor layer form an electrically neutral atom pair due to Coulomb interaction. The p-type dopant contained in the third semiconductor layer is less likely to diffuse.
【００１４】本発明の半導体の製造方法において、第２
の半導体層の膜厚が５ｎｍ以上且つ５００ｎｍ以下であ
ることが好ましい。In the semiconductor manufacturing method of the present invention, the second
It is preferable that the film thickness of the semiconductor layer is 5 nm or more and 500 nm or less.
【００１５】本発明の半導体の製造方法が、第３の半導
体層の上にガリウム原子を吸収する第４の半導体層を形
成する工程と、第４の半導体層に対して熱処理を行なう
工程とをさらに備えていることが好ましい。The semiconductor manufacturing method of the present invention comprises the steps of forming a fourth semiconductor layer that absorbs gallium atoms on the third semiconductor layer, and performing a heat treatment on the fourth semiconductor layer. Further, it is preferable to further include.
【００１６】本発明に係る第１の半導体装置は、窒化ガ
リウム系半導体と格子整合されない基板上に形成された
ｎ型窒化ガリウム系半導体よりなる第１のクラッド層
と、第１のクラッド層の上に形成された窒化ガリウム系
半導体よりなる活性層と、活性層の上に形成され、ｐ型
ドーパントとｎ型ドーパントとがコドープされた窒化ガ
リウム系半導体よりなる拡散抑制層と、拡散抑制層の上
に形成されたｐ型窒化ガリウム系半導体よりなる第２の
クラッド層とを備えている。A first semiconductor device according to the present invention comprises a first clad layer made of an n-type gallium nitride based semiconductor formed on a substrate that is not lattice-matched with a gallium nitride based semiconductor, and a first clad layer on the first clad layer. An active layer made of a gallium nitride-based semiconductor formed in the above, a diffusion suppressing layer made of a gallium nitride-based semiconductor co-doped with a p-type dopant and an n-type dopant, and a diffusion suppressing layer formed on the active layer. And a second clad layer made of a p-type gallium nitride based semiconductor.
【００１７】第１の半導体装置によると、活性層とｐ型
窒化ガリウム系半導体よりなる第２のクラッド層との間
に、ｐ型ドーパントとｎ型ドーパントとがコドープされ
てなる拡散抑制層が形成されているため、該拡散抑制層
におけるｐ型ドーパントとｎ型ドーパントとがクーロン
相互作用により電気的に中性な原子対を形成するので、
第２のクラッド層に含まれるｐ型ドーパントが活性層側
に拡散しにくくなる。According to the first semiconductor device, the diffusion suppressing layer formed by co-doping the p-type dopant and the n-type dopant is formed between the active layer and the second cladding layer made of the p-type gallium nitride based semiconductor. Therefore, the p-type dopant and the n-type dopant in the diffusion suppressing layer form Coulomb interaction to form an electrically neutral atom pair.
The p-type dopant contained in the second cladding layer is less likely to diffuse to the active layer side.
【００１８】本発明に係る第２の半導体装置は、窒化ガ
リウム系半導体と格子整合されない基板上に形成された
ｎ型窒化ガリウム系半導体よりなる第１のクラッド層
と、第１のクラッド層の上に形成された窒化ガリウム系
半導体よりなる活性層と、活性層の上に形成されたｎ型
窒化ガリウム系半導体よりなる拡散抑制層と、拡散抑制
層の上に形成されたｐ型窒化ガリウム系半導体よりなる
第２のクラッド層とを備えている。A second semiconductor device according to the present invention comprises a first cladding layer made of an n-type gallium nitride based semiconductor formed on a substrate which is not lattice-matched with the gallium nitride based semiconductor, and a first cladding layer on the first cladding layer. An active layer made of a gallium nitride based semiconductor formed on the substrate, a diffusion suppressing layer made of an n type gallium nitride based semiconductor formed on the active layer, and a p type gallium nitride based semiconductor formed on the diffusion suppressing layer And a second clad layer made of
【００１９】第２の半導体装置によると、活性層とｐ型
窒化ガリウム系半導体よりなる第２のクラッド層との間
に、ｎ型窒化ガリウム系半導体よりなる拡散抑制層が形
成されているため、第２のクラッド層に含まれるｐ型ド
ーパントが拡散抑制層にまで拡散してくると、ｐ型ドー
パントと該拡散抑制層中のｎ型ドーパントとがクーロン
相互作用により電気的に中性な原子対を形成するので、
第２のクラッド層に含まれるｐ型ドーパントが活性層側
に拡散しにくくなる。According to the second semiconductor device, since the diffusion suppressing layer made of the n-type gallium nitride based semiconductor is formed between the active layer and the second cladding layer made of the p-type gallium nitride based semiconductor, When the p-type dopant contained in the second cladding layer diffuses into the diffusion suppressing layer, the p-type dopant and the n-type dopant in the diffusion suppressing layer are electrically neutral atom pairs due to Coulomb interaction. To form
The p-type dopant contained in the second cladding layer is less likely to diffuse to the active layer side.
【００２０】第１又は第２の半導体装置において、拡散
抑制層の膜厚が正孔の拡散長以下であることが好まし
い。In the first or second semiconductor device, it is preferable that the film thickness of the diffusion suppressing layer is equal to or less than the diffusion length of holes.
【００２１】第１又は第２の半導体装置において、拡散
抑制層の膜厚が５ｎｍ以上且つ５００ｎｍ以下であるこ
とが好ましい。In the first or second semiconductor device, it is preferable that the film thickness of the diffusion suppressing layer is 5 nm or more and 500 nm or less.
【００２２】第１又は第２の半導体装置が、第２のクラ
ッド層の上に形成されたｐ型窒化ガリウム系半導体より
なるコンタクト層と、該コンタクト層の上面に形成さ
れ、ガリウム原子を吸収するガリウム吸収層とをさらに
備えていることが好ましい。The first or second semiconductor device has a contact layer made of a p-type gallium nitride based semiconductor formed on the second cladding layer and an upper surface of the contact layer, and absorbs gallium atoms. It is preferable to further include a gallium absorption layer.
【００２３】第１又は第２の半導体装置において、ｐ型
ドーパントがマグネシウムであり、ｎ型ドーパントがシ
リコンであることが好ましい。In the first or second semiconductor device, it is preferable that the p-type dopant is magnesium and the n-type dopant is silicon.
【００２４】第１又は第２の半導体装置において、拡散
抑制層がＡｌx Ｇａ1-x Ｎ（但し、０＜ｘ＜１とす
る。）よりなることが好ましい。In the first or second semiconductor device, the diffusion suppressing layer is preferably made of Al x Ga 1-x N (provided that 0 <x <1).
【００２５】[0025]
【発明の実施の形態】（第１の実施形態）本発明に係る
第１の実施形態について図面を参照しながら説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) A first embodiment according to the present invention will be described with reference to the drawings.
【００２６】図１（ａ）は本発明の第１の実施形態に係
る半導体発光装置の断面構成を示し、図１（ｂ）は比較
用の半導体発光装置の断面構成を示している。まず、図
１（ａ）及び（ｂ）に示す半導体発光装置の製造方法を
説明する。図１（ａ）及び（ｂ）において、あらかじめ
サファイア（結晶Ａｌ2 Ｏ3 ）よりなる基板１０に対し
て有機溶剤を用いた超音波洗浄を行ない、続いて、有機
金属気相成長（ＭＯＶＰＥ）装置（図示せず）の反応炉
内に設けられたサセプタ上に基板１０を保持する。次
に、反応炉内を真空排気した後、圧力が７０Ｔｏｒｒの
水素雰囲気において基板１０を約１１００℃で１５分間
加熱することにより基板表面の熱クリーニングを行な
う。FIG. 1A shows a sectional structure of a semiconductor light emitting device according to a first embodiment of the present invention, and FIG. 1B shows a sectional structure of a semiconductor light emitting device for comparison. First, a method for manufacturing the semiconductor light emitting device shown in FIGS. 1A and 1B will be described. 1A and 1B, a substrate 10 made of sapphire (crystal Al 2 O 3 ) is ultrasonically cleaned in advance using an organic solvent, and subsequently, a metal organic chemical vapor deposition (MOVPE) apparatus is used. The substrate 10 is held on a susceptor provided in a reaction furnace (not shown). Next, after evacuation of the inside of the reaction furnace, the substrate 10 is heated at about 1100 ° C. for 15 minutes in a hydrogen atmosphere having a pressure of 70 Torr to thermally clean the substrate surface.
【００２７】続いて、反応炉を約５００℃にまで降温し
た後、ガリウム源であるトリメチルガリウム（ＴＭＧ）
を流量が２μモル／分で、窒素源であるアンモニアを流
量が２．５Ｌ／分で、キャリアガスである水素を流量が
２Ｌ／分でそれぞれ反応炉に導入して、基板１０の上面
に膜厚が３０ｎｍのＧａＮよりなる低温バッファ層１１
を成長させる。Then, after the temperature of the reaction furnace was lowered to about 500 ° C., trimethylgallium (TMG) as a gallium source was used.
Is introduced into the reaction furnace at a flow rate of 2 μmol / min, ammonia as a nitrogen source at a flow rate of 2.5 L / min, and hydrogen as a carrier gas at a flow rate of 2 L / min, respectively, to form a film on the upper surface of the substrate 10. Low-temperature buffer layer 11 made of GaN having a thickness of 30 nm
Grow.
【００２８】次に、反応炉を約１０００℃にまで昇温し
た後、ｎ型ドーパントであるＳｉを含むシランガス（Ｓ
ｉＨ4 ）を新たに反応炉に導入して、低温バッファ層１
１の上面に膜厚が３μｍで不純物濃度が１×１０18ｃｍ
-3のｎ型ＧａＮよりなるｎ型コンタクト層１２を成長さ
せ、続いて、アルミニウム源であるトリメチルアルミニ
ウム（ＴＭＡ）を新たに反応炉に導入して、ｎ型コンタ
クト層１２の上面に膜厚が０．３μｍで不純物濃度が１
×１０18ｃｍ-3のｎ型Ａｌ0.1 Ｇａ0.9 Ｎよりなるｎ型
クラッド層１３を成長させる、続いて、ＴＭＡの導入を
止め、ｎ型クラッド層１３の上面に膜厚が０．１μｍの
ＧａＮよりなる第１の光ガイド層１４を成長させる。Next, after raising the temperature of the reaction furnace to about 1000.degree. C., a silane gas (S containing Si which is an n-type dopant) (S
iH 4 ) is newly introduced into the reactor, and the low temperature buffer layer 1
1 has a film thickness of 3 μm and an impurity concentration of 1 × 10 18 cm
-3, an n-type contact layer 12 made of n-type GaN is grown, and subsequently, trimethylaluminum (TMA), which is an aluminum source, is newly introduced into the reaction furnace so that the film thickness is increased on the upper surface of the n-type contact layer 12. Impurity concentration is 1 at 0.3 μm
The n-type clad layer 13 made of n-type Al 0.1 Ga 0.9 N having a density of × 10 18 cm −3 is grown, and subsequently, the introduction of TMA is stopped and the upper surface of the n-type clad layer 13 is made of GaN having a thickness of 0.1 μm. The first light guide layer 14 is grown.
【００２９】次に、反応炉を約８００℃に降温した後、
窒素をキャリアガスとし膜厚が３ｎｍのＩｎ0.20Ｇａ
0.80Ｎよりなる量子井戸活性層１５及び膜厚が０．１μ
ｍのＧａＮよりなる第２の光ガイド層１６を順次成長さ
せる。Next, after lowering the temperature of the reaction furnace to about 800 ° C.,
In 0.20 Ga with a film thickness of 3 nm using nitrogen as a carrier gas
Quantum well active layer 15 of 0.80 N and film thickness of 0.1 μ
The second optical guide layer 16 made of m GaN is sequentially grown.
【００３０】次に、再度反応炉を約１０００℃にまで昇
温し、ｐ型ドーパントであるＭｇを含むＣｐ2 Ｍｇガス
をＭｇの不純物濃度が５×１０19ｃｍ-3となり、且つ、
ｎ型ドーパントであるＳｉを含むＳｉＨ4 ガスをＳｉの
不純物濃度が１×１０20ｃｍ-3となるように原料ガスに
添加しながら、第２の光ガイド層１６の上面に膜厚が２
０ｎｍのＡｌ0.1 Ｇａ0.9 Ｎよりなる拡散抑制層１７を
成長させ、続いて、ＳｉＨ4 ガスの供給を止めて、拡散
抑制層１７の上面に膜厚が０．２８μｍのｐ型Ａｌ0.1
Ｇａ0.9 Ｎよりなるｐ型クラッド層１８を成長させる。
ここで、図１（ｂ）に示す半導体発光装置の場合は、拡
散抑制層１７を設けないのでｐ型クラッド層１８の膜厚
が０．３μｍとなる。Next, the temperature of the reaction furnace is raised again to about 1000 ° C., and the Cp 2 Mg gas containing Mg which is a p-type dopant has an Mg impurity concentration of 5 × 10 19 cm −3 , and
SiH 4 gas containing Si, which is an n-type dopant, is added to the source gas so that the impurity concentration of Si is 1 × 10 20 cm −3, and the film thickness is 2 on the upper surface of the second optical guide layer 16.
A diffusion suppressing layer 17 made of 0 nm Al 0.1 Ga 0.9 N is grown, then the supply of SiH 4 gas is stopped, and a p-type Al 0.1 film having a thickness of 0.28 μm is formed on the upper surface of the diffusion suppressing layer 17.
A p-type clad layer 18 made of Ga 0.9 N is grown.
Here, in the case of the semiconductor light emitting device shown in FIG. 1B, since the diffusion suppressing layer 17 is not provided, the film thickness of the p-type cladding layer 18 is 0.3 μm.
【００３１】次に、ｐ型クラッド層１８の上面に膜厚が
０．４μｍでＭｇの不純物濃度が１×１０20ｃｍ-3のｐ
+ 型ＧａＮよりなるｐ型コンタクト層１９を成長させ、
続いて、成長したエピタキシャル基板に対して窒素雰囲
気中で温度が７００℃、１時間のアニール処理を行なっ
てｐ型クラッド層１８及びｐ型コンタクト層１９を低抵
抗化する。Next, on the upper surface of the p-type clad layer 18, p with a thickness of 0.4 μm and an impurity concentration of Mg of 1 × 10 20 cm −3 is formed.
Growing a p-type contact layer 19 made of + -type GaN,
Then, the grown epitaxial substrate is annealed at a temperature of 700 ° C. for 1 hour in a nitrogen atmosphere to reduce the resistance of the p-type cladding layer 18 and the p-type contact layer 19.
【００３２】次に、エピタキシャル基板の一部に対して
ドライエッチングを行なってｎ型コンタクト層１２を露
出させ、該露出面にＴｉ／Ａｕよりなるｎ側電極２０を
選択的に形成すると共に、ｐ型コンタクト層１９の上面
に幅が１０μｍでＮｉ／Ａｕよりなるストライプ形状の
ｐ側電極２１を形成する。また、ｎ型クラッド層１３，
第１の光ガイド層１４，量子井戸活性層１５，第２の光
ガイド層１６，拡散抑制層１７，ｐ型クラッド層１８及
びｐ型コンタクト層１９に対してドライエッチングを行
なって共振器を形成する。Next, a part of the epitaxial substrate is dry-etched to expose the n-type contact layer 12, and an n-side electrode 20 made of Ti / Au is selectively formed on the exposed surface, and p A stripe-shaped p-side electrode 21 of Ni / Au having a width of 10 μm is formed on the upper surface of the mold contact layer 19. In addition, the n-type cladding layer 13,
The first light guide layer 14, the quantum well active layer 15, the second light guide layer 16, the diffusion suppressing layer 17, the p-type clad layer 18, and the p-type contact layer 19 are dry-etched to form a resonator. To do.
【００３３】以下、前記のように構成された半導体発光
装置の特性を図面を参照しながら説明する。The characteristics of the semiconductor light emitting device configured as described above will be described below with reference to the drawings.
【００３４】図２（ａ）は本実施形態に係る半導体発光
装置を２次イオン質量分析（ＳＩＭＳ）法を用いて測定
したドーパントプロファイルを示し、図２（ｂ）は比較
用の半導体発光装置のドーパントプロファイルを示して
いる。図２（ａ）に示すように、エピタキシャル基板の
上面からの深さが０．７μｍ〜０．９μｍの間に位置す
る光ガイド層１４，１６及び量子井戸活性層１５には、
ｐ型ドーパントのＭｇが拡散せず急峻なド−パントプロ
ファイルを得られており、拡散抑制層１７が有効に働い
ていることが分かる。一方、図２（ｂ）に示すように拡
散抑制層１７を設けない場合には、光ガイド層１４，１
６及び量子井戸活性層１５が形成されている領域にまで
ｐ型ドーパントのＭｇが拡散していることが分かる。FIG. 2A shows a dopant profile of the semiconductor light emitting device according to this embodiment measured by the secondary ion mass spectrometry (SIMS) method, and FIG. 2B shows a semiconductor light emitting device for comparison. The dopant profile is shown. As shown in FIG. 2A, the optical guide layers 14 and 16 and the quantum well active layer 15 located at a depth of 0.7 μm to 0.9 μm from the upper surface of the epitaxial substrate include:
The p-type dopant Mg did not diffuse, and a steep dopant profile was obtained, indicating that the diffusion suppressing layer 17 is effectively working. On the other hand, when the diffusion suppressing layer 17 is not provided as shown in FIG.
6 and that the quantum well active layer 15 is formed, the p-type dopant Mg is diffused.
【００３５】さらに、ｐ型クラッド層１８及びｐ型コン
タクト層１９を低抵抗化するアニール処理の前に、ｐ型
コンタクト層１９の上面にスパッタ法を用いて膜厚が８
０ｎｍの酸化シリコン（ＳｉＯ2 ）よりなり、Ｇａ原子
を吸収するガリウム吸収層を堆積させた後、アニール処
理を行なうと、図２（ａ）に示すドーパントプロファイ
ルよりもさらに急峻なプロファイルを得ることができ
る。これは、ＳｉＯ2 よりなるガリウム吸収層がアニー
ル処理中にＧａ原子を吸収してｐ型コンタクト層１９に
多数の空孔を生じさせ、ｐ型ドーパントであるＭｇ原子
が該空孔に捕縛されることにより活性層側に拡散しにく
くなるためである。Further, before the annealing treatment for reducing the resistance of the p-type clad layer 18 and the p-type contact layer 19, the film thickness of the p-type contact layer 19 is set to 8 by sputtering.
When a gallium absorption layer made of 0 nm silicon oxide (SiO 2 ) and absorbing Ga atoms is deposited and then annealed, a steeper profile than the dopant profile shown in FIG. 2A can be obtained. it can. This is because the gallium absorption layer made of SiO 2 absorbs Ga atoms during the annealing treatment to generate a large number of vacancies in the p-type contact layer 19, and the p-type dopant Mg atoms are trapped in the vacancies. This is because it becomes difficult to diffuse to the active layer side.
【００３６】図３（ａ）は本実施形態に係る半導体発光
装置の発光スペクトル強度を表わし、図３（ｂ）は比較
用の半導体発光装置の発光スペクトルを表わしている。
図３（ａ）は本実施形態に係る半導体発光装置に２０ｍ
Ａの直流電流を室温で注入して動作させた場合であっ
て、量子井戸活性層１５からの量子準位発光である４２
０ｎｍのスペクトルのみが現われている。FIG. 3A shows the emission spectrum intensity of the semiconductor light emitting device according to this embodiment, and FIG. 3B shows the emission spectrum of the semiconductor light emitting device for comparison.
FIG. 3A shows a semiconductor light emitting device according to the present embodiment having a length of 20 m.
The quantum level emission from the quantum well active layer 15 is obtained when a direct current of A is injected at room temperature for operation.
Only the 0 nm spectrum is visible.
【００３７】一方、図３（ｂ）に示す比較用の半導体発
光装置の場合は、量子井戸活性層１５からの量子準位発
光である４２０ｎｍのスペクトルとＭｇの拡散により形
成された準位である４５０ｎｍのスペクトルが重複して
現われている。なお、注入する直流電流を２ｍＡと小さ
くすると、４５０ｎｍのスペクトルがより顕著となる。
これは、注入されたキャリアが、波長が４５０ｎｍの低
エネルギー側の発光準位で発光に寄与し、注入電流の増
加と共に波長が４２０ｎｍの高エネルギー側の発光準位
に遷移することに起因する。すなわち、拡散抑制層１７
を設けない場合には、量子井戸活性層１５の量子準位発
光に寄与しない無効電流が多く、色純度の低下及び発光
効率の低下を招くことになる。On the other hand, in the case of the semiconductor light emitting device for comparison shown in FIG. 3B, the spectrum at 420 nm which is the quantum level emission from the quantum well active layer 15 and the level formed by the diffusion of Mg. The 450 nm spectrum is duplicated. When the direct current to be injected is reduced to 2 mA, the 450 nm spectrum becomes more prominent.
This is because the injected carriers contribute to light emission at the emission level on the low energy side with a wavelength of 450 nm, and transition to the emission level on the high energy side with a wavelength of 420 nm as the injection current increases. That is, the diffusion suppressing layer 17
If not provided, a large amount of reactive current does not contribute to the quantum level emission of the quantum well active layer 15, resulting in a decrease in color purity and a decrease in emission efficiency.
【００３８】本実施形態に係る半導体発光装置の場合
は、ｐ型ドーパントの活性層側への拡散を抑制する拡散
抑制層１７を有しており、量子井戸活性層１５にｐ型ド
ーパントであるＭｇが拡散しにくいため、低電流から２
０ｍＡまで４２０ｎｍのスペクトルのみが観察され、注
入されたキャリアが量子準位からの発光に有効に寄与し
ていることが分かる。The semiconductor light emitting device according to this embodiment has the diffusion suppressing layer 17 for suppressing the diffusion of the p-type dopant to the active layer side, and the quantum well active layer 15 has Mg as the p-type dopant. Is difficult to diffuse, so from low current to 2
Only the spectrum of 420 nm is observed up to 0 mA, and it can be seen that the injected carriers effectively contribute to the emission from the quantum level.
【００３９】また、本実施形態に係る半導体発光装置と
比較用の半導体発光装置との各電流−電圧特性を比較し
た結果、拡散抑制層１７を設けたことによる直列抵抗の
増加はみられず、両発光装置とも直流電流２０ｍＡの注
入時に５Ｖ程度の電圧を示した。これは、拡散抑制層１
７の膜厚が２０ｎｍ程度では、注入された正孔が比較的
容易に活性層側に注入されることを意味し、該膜厚が５
ｎｍ〜５００ｎｍ程度であれば、望ましくは１０ｎｍ〜
８０ｎｍ程度であれば、しきい値電圧の上昇を招くこと
なく波長が４２０ｎｍの青紫色光を得ることができる。Further, as a result of comparing the current-voltage characteristics of the semiconductor light emitting device according to the present embodiment and the semiconductor light emitting device for comparison, the increase of the series resistance due to the provision of the diffusion suppressing layer 17 is not observed, Both light emitting devices showed a voltage of about 5 V when a direct current of 20 mA was injected. This is the diffusion suppressing layer 1
When the film thickness of 7 is about 20 nm, it means that the injected holes are relatively easily injected into the active layer side.
nm-500 nm, preferably 10 nm-
When it is about 80 nm, blue-violet light with a wavelength of 420 nm can be obtained without causing an increase in the threshold voltage.
【００４０】以上説明したように、本実施形態に係る半
導体発光装置は、第２の光ガイド層１６とｐ型クラッド
層１８との間にｐ型ドーパントであるＭｇの活性層側へ
の拡散を抑制する拡散抑制層１７を有しているため、発
光装置の直列抵抗を増加させることなく、色純度及び発
光効率を大幅に向上させることができる。As described above, in the semiconductor light emitting device according to this embodiment, diffusion of Mg, which is a p-type dopant, toward the active layer side between the second optical guide layer 16 and the p-type cladding layer 18. Since the diffusion suppressing layer 17 is provided, the color purity and the light emitting efficiency can be significantly improved without increasing the series resistance of the light emitting device.
【００４１】また、拡散抑制層１７にＡｌ0.1 Ｇａ0.9
Ｎを用いているため、ＡｌＧａＮは結晶格子の結合力が
ＧａＮよりも大きいので、Ｍｇの拡散をより効果的に抑
制できる。In addition, Al 0.1 Ga 0.9 is used as the diffusion suppressing layer 17.
Since N is used, the bonding force of the crystal lattice of AlGaN is larger than that of GaN, so that the diffusion of Mg can be suppressed more effectively.
【００４２】なお、本実施形態においては、ｐ型ドーパ
ントにマグネシウム（Ｍｇ）を用いたが、これに限ら
ず、炭素（Ｃ），亜鉛（Ｚｎ）及びベリリウム（Ｂｅ）
を用いてもよく、また、ｎ型ドーパントにシリコン（Ｓ
ｉ）を用いたが、酸素（Ｏ）であってもよい。Although magnesium (Mg) is used as the p-type dopant in the present embodiment, the present invention is not limited to this, and carbon (C), zinc (Zn) and beryllium (Be) are used.
May be used, and silicon (S
Although i) is used, it may be oxygen (O).
【００４３】また、基板にサファイア（結晶Ａｌ2 Ｏ
3 ）を用いたが、炭化ケイ素（ＳｉＣ）を用いてもよ
い。この場合は、炭化ケイ素が導電性を有するため、ｎ
側電極２０を形成するためのエピタキシャル基板のエッ
チングが不要となり、基板１０のｐ側電極２１と反対側
の面にｎ側電極２０を形成できる。In addition, sapphire (crystal Al 2 O
3 ) was used, but silicon carbide (SiC) may be used. In this case, since silicon carbide has conductivity, n
Etching of the epitaxial substrate for forming the side electrode 20 is unnecessary, and the n-side electrode 20 can be formed on the surface of the substrate 10 opposite to the p-side electrode 21.
【００４４】（第２の実施形態）以下、本発明に係る第
２の実施形態について図面を参照しながら説明する。(Second Embodiment) A second embodiment according to the present invention will be described below with reference to the drawings.
【００４５】図４は本発明の第２の実施形態に係る半導
体発光装置の断面構成を示し、図４において、図１
（ａ）に示す構成部材と同一の構成部材には同一の符号
を付すことにより説明を省略する。FIG. 4 shows a sectional structure of a semiconductor light emitting device according to a second embodiment of the present invention, and in FIG.
The same components as those shown in (a) are designated by the same reference numerals, and the description thereof will be omitted.
【００４６】本実施形態の特徴は、量子井戸活性層１５
をｎ型クラッド層１３とｐ型クラッド層１８とよりなる
ｐ−ｎ接合で挟まずに、ｎ型クラッド層１３に埋め込む
構成とする。The feature of this embodiment is that the quantum well active layer 15 is used.
Is embedded in the n-type clad layer 13 without being sandwiched by the pn junction composed of the n-type clad layer 13 and the p-type clad layer 18.
【００４７】まず、図４に示す半導体発光装置の製造方
法を説明する。第１の実施形態と同様に、ＭＯＶＰＥ法
を用いてサファイアよりなる基板１０の上に低温バッフ
ァ層１１及びｎ型コンタクト層１２を順次成長させた
後、ｎ型コンタクト層１２の上面に膜厚が０．２８μｍ
で不純物濃度が１×１０18ｃｍ-3のｎ型Ａｌ0.1 Ｇａ
0.9 Ｎよりなる第１のｎ型クラッド層１３Ａを成長させ
る。First, a method of manufacturing the semiconductor light emitting device shown in FIG. 4 will be described. Similar to the first embodiment, after the low temperature buffer layer 11 and the n-type contact layer 12 are sequentially grown on the substrate 10 made of sapphire using the MOVPE method, the film thickness is formed on the upper surface of the n-type contact layer 12. 0.28 μm
And n-type Al 0.1 Ga with an impurity concentration of 1 × 10 18 cm -3
A first n-type cladding layer 13A made of 0.9 N is grown.
【００４８】次に、第１のｎ型クラッド層１３Ａの上面
に膜厚が０．１μｍのＧａＮよりなる第１の光ガイド層
１４、膜厚が３ｎｍのＩｎ0.20Ｇａ0.80Ｎよりなる量子
井戸活性層１５及び膜厚が０．１μｍのＧａＮよりなる
第２の光ガイド層１６を順次成長させる。続いて、第２
の光ガイド層１６の上面に第１のｎ型クラッド層１３Ａ
と同一の組成を有し、膜厚が２０ｎｍの拡散抑制層とし
ての第２のｎ型クラッド層１３Ｂを成長させる。Next, on the upper surface of the first n-type cladding layer 13A, the first optical guide layer 14 made of GaN having a film thickness of 0.1 μm and the quantum well activity made of In 0.20 Ga 0.80 N having a film thickness of 3 nm. The layer 15 and the second light guide layer 16 made of GaN having a thickness of 0.1 μm are sequentially grown. Then, the second
On the upper surface of the optical guide layer 16 of
A second n-type cladding layer 13B having the same composition as the above and having a film thickness of 20 nm as a diffusion suppressing layer is grown.
【００４９】次に、第２のｎ型クラッド層１３Ｂの上面
に膜厚が０．３μｍのｐ型Ａｌ0.1Ｇａ0.9 Ｎよりなる
ｐ型クラッド層１８と、膜厚が０．４μｍでＭｇの不純
物濃度が１×１０20ｃｍ-3のｐ+ 型ＧａＮよりなるｐ型
コンタクト層１９を順次成長させる。続いて、ｐ型コン
タクト層１９の上面にスパッタ法を用いて膜厚が８０ｎ
ｍの酸化シリコンよりなるガリウム吸収層２２を堆積さ
せた後、アニール処理を行なって、ｐ型クラッド層１８
及びｐ型コンタクト層１９を低抵抗化する。Next, on the upper surface of the second n-type clad layer 13B, a p-type clad layer 18 made of p-type Al 0.1 Ga 0.9 N having a film thickness of 0.3 μm and an impurity of Mg having a film thickness of 0.4 μm are formed. A p-type contact layer 19 made of p + -type GaN having a concentration of 1 × 10 20 cm −3 is sequentially grown. Then, a film having a thickness of 80 n is formed on the upper surface of the p-type contact layer 19 by a sputtering method.
After the gallium absorption layer 22 made of silicon oxide of m is deposited, an annealing process is performed to form the p-type cladding layer 18
Also, the resistance of the p-type contact layer 19 is reduced.
【００５０】次に、エピタキシャル基板の一部に対して
ドライエッチングを行なってｎ型コンタクト層１２を露
出させ、該露出面にＴｉ／Ａｕよりなるｎ側電極２０を
選択的に形成すると共に、ガリウム吸収層２２を選択的
に除去した後、ｐ型コンタクト層１９の上面に幅が１０
μｍでＮｉ／Ａｕよりなるストライプ形状のｐ側電極２
１を形成する。また、第１のｎ型クラッド層１３Ａ，第
１の光ガイド層１４，量子井戸活性層１５，第２の光ガ
イド層１６，第２のｎ型クラッド層１３Ｂ，ｐ型クラッ
ド層１８及びｐ型コンタクト層１９に対してドライエッ
チングを行なって共振器を形成する。Next, dry etching is performed on a part of the epitaxial substrate to expose the n-type contact layer 12, the n-side electrode 20 made of Ti / Au is selectively formed on the exposed surface, and at the same time, gallium is formed. After selectively removing the absorption layer 22, a width of 10 is formed on the upper surface of the p-type contact layer 19.
Striped p-side electrode 2 made of Ni / Au at μm
1 is formed. In addition, the first n-type cladding layer 13A, the first optical guide layer 14, the quantum well active layer 15, the second optical guide layer 16, the second n-type cladding layer 13B, the p-type cladding layer 18, and the p-type. Dry etching is performed on the contact layer 19 to form a resonator.
【００５１】このように、本実施形態においては、ｐ型
クラッド層１８の成長時及びその後のアニール処理時に
おいて、第２の光ガイド層１６の上面に既に第２のｎ型
クラッド層１３Ｂが形成されているため、ｐ型クラッド
層１８から量子井戸活性層１５までの距離が大きくなる
と共に、ｐ型クラッド層１８からのｐ型ドーパントが第
２のｎ型クラッド層１３Ｂ中のｎ型ドーパントとクーロ
ン相互作用により電気的に中性な原子対を形成するた
め、活性層側への拡散がより強く抑制されるようにな
る。As described above, in this embodiment, the second n-type cladding layer 13B is already formed on the upper surface of the second optical guide layer 16 during the growth of the p-type cladding layer 18 and the subsequent annealing treatment. Therefore, the distance from the p-type clad layer 18 to the quantum well active layer 15 increases, and the p-type dopant from the p-type clad layer 18 becomes coulomb with the n-type dopant in the second n-type clad layer 13B. Since the electrically neutral atom pair is formed by the interaction, the diffusion to the active layer side is more strongly suppressed.
【００５２】以下、前記のように構成された半導体発光
装置の特性を図面を参照しながら説明する。The characteristics of the semiconductor light emitting device configured as described above will be described below with reference to the drawings.
【００５３】図５は本実施形態に係る半導体発光装置を
ＳＩＭＳ法を用いて測定したドーパントプロファイルを
示している。図５に示すように、エピタキシャル基板の
上面からの深さが０．７２μｍ〜０．９２μｍの間に位
置する光ガイド層１４，１６及び量子井戸活性層１５よ
りなる活性領域には、ｐ型ドーパントのＭｇが拡散せず
急峻なド−パントプロファイルが得られており、第２の
ｎ型クラッド層１３Ｂが拡散抑制層として有効に働いて
いることが分かる。FIG. 5 shows a dopant profile of the semiconductor light emitting device according to this embodiment measured by the SIMS method. As shown in FIG. 5, a p-type dopant is formed in the active region formed by the optical guide layers 14 and 16 and the quantum well active layer 15 located at a depth of 0.72 μm to 0.92 μm from the upper surface of the epitaxial substrate. Of Mg does not diffuse and a steep dopant profile is obtained, and it can be seen that the second n-type cladding layer 13B effectively functions as a diffusion suppressing layer.
【００５４】さらに、本実施形態に係る半導体発光装置
は、直流電流の注入においても、低電流注入時から量子
井戸活性層１５の量子準位発光である４２０ｎｍのスペ
クトルのみが観察されることから、注入されたキャリア
がＩｎＧａＮよりなる量子井戸活性層１５の量子準位発
光にのみ寄与しており、また、電流−電圧特性において
も、量子井戸活性層１５をｐ−ｎ接合部ではなく、ｎ型
クラッド層１３Ａ，１３Ｂ中に埋め込んだことによる直
列抵抗の著しい増加は確認されず、直流電流が２０ｍＡ
の場合に６Ｖ程度の電圧値を示した。ここでも、第２の
ｎ型クラッド層１３Ｂの膜厚が正孔の拡散長程度である
５ｎｍ〜５００ｎｍ程度、望ましくは１０ｎｍ〜８０ｎ
ｍであれば、しきい値電圧の上昇を招くことなく波長が
４２０ｎｍの青紫色光を得ることができる。Further, in the semiconductor light emitting device according to this embodiment, even when a direct current is injected, only the spectrum of 420 nm which is the quantum level emission of the quantum well active layer 15 is observed from the time of low current injection. The injected carriers contribute only to the quantum level light emission of the quantum well active layer 15 made of InGaN, and also in the current-voltage characteristics, the quantum well active layer 15 is not an pn junction but an n-type. No significant increase in series resistance due to embedding in the clad layers 13A and 13B was confirmed, and the direct current was 20 mA.
In this case, a voltage value of about 6V was shown. Also here, the thickness of the second n-type cladding layer 13B is about 5 nm to 500 nm, which is about the diffusion length of holes, and preferably 10 nm to 80 n.
When m, blue-violet light having a wavelength of 420 nm can be obtained without causing an increase in threshold voltage.
【００５５】以上説明したように、本実施形態に係る半
導体発光装置は、ｎ型クラッド層中に活性領域を埋め込
むことにより、ｐ型クラッド層側からｐ型ドーパントで
あるＭｇの活性層側への拡散を抑制するため、急峻なド
ーパントプロファイルを容易に且つ確実に得ることがで
き、色純度及び発光効率が大幅に向上する。As described above, in the semiconductor light emitting device according to the present embodiment, the active region is buried in the n-type cladding layer so that the p-type cladding layer is moved toward the active layer side of Mg, which is the p-type dopant. Since the diffusion is suppressed, a steep dopant profile can be easily and surely obtained, and the color purity and the luminous efficiency are significantly improved.
【００５６】また、ｐ型コンタクト層１９の上面にＧａ
原子を吸収するガリウム吸収層２２を有しているため、
Ｇａ原子の空孔にＭｇが捕縛されることにより、Ｍｇの
活性層側への拡散が一層抑制される。Ga is formed on the upper surface of the p-type contact layer 19.
Since it has the gallium absorption layer 22 that absorbs atoms,
By capturing Mg in the Ga atom vacancies, diffusion of Mg to the active layer side is further suppressed.
【００５７】また、拡散抑制層となる第２のｎ型クラッ
ド層１３ＢがＡｌ0.1 Ｇａ0.9 Ｎよりなるため、ＡｌＧ
ａＮは結晶格子の結合力がＧａＮよりも大きいので、Ｍ
ｇの拡散をより効果的に抑制できることになる。Further, since the second n-type cladding layer 13B serving as the diffusion suppressing layer is made of Al 0.1 Ga 0.9 N, AlG
Since aN has a larger crystal lattice binding force than GaN, M
The diffusion of g can be suppressed more effectively.
【００５８】なお、本実施形態においても、ｐ型ドーパ
ントにマグネシウム（Ｍｇ）を用いたが、これに限ら
ず、炭素（Ｃ），亜鉛（Ｚｎ）及びベリリウム（Ｂｅ）
を用いてもよく、また、ｎ型ドーパントにシリコン（Ｓ
ｉ）を用いたが、酸素（Ｏ）であってもよい。Although magnesium (Mg) is used as the p-type dopant in this embodiment as well, the present invention is not limited to this, and carbon (C), zinc (Zn) and beryllium (Be) are used.
May be used, and silicon (S
Although i) is used, it may be oxygen (O).
【００５９】また、基板にサファイア（結晶Ａｌ2 Ｏ
3 ）を用いたが、炭化ケイ素（ＳｉＣ）を用いてもよ
い。In addition, sapphire (crystal Al 2 O
3 ) was used, but silicon carbide (SiC) may be used.
【００６０】また、第１及び第２の実施形態に示したｐ
型ドーパントの拡散抑制方法は、ＧａＮ系半導体におけ
るｐ−ｎ接合の優れた界面制御を容易に行なえるため、
発光装置のみならず、他の電子デバイスにも適用でき
る。Further, p shown in the first and second embodiments is used.
Since the method of suppressing the diffusion of the type dopant can easily perform excellent interface control of the pn junction in the GaN-based semiconductor,
Not only the light emitting device but also other electronic devices can be applied.
【００６１】[0061]
【発明の効果】本発明に係る半導体の製造方法による
と、ｐ型ドーパントとｎ型ドーパントとがコドープされ
た第２の半導体層において、ｐ型ドーパントとｎ型ドー
パントとが電気的に中性な原子対を形成するため、第３
の半導体層に含まれるｐ型ドーパントの拡散を抑制する
ので、結晶中のｐ型ドーパントの分布が急峻となり、第
１の半導体層がｎ型の場合には界面制御に優れたｐ−ｎ
接合を形成できる。According to the semiconductor manufacturing method of the present invention, the p-type dopant and the n-type dopant are electrically neutral in the second semiconductor layer co-doped with the p-type dopant and the n-type dopant. Third to form an atom pair
Since the diffusion of the p-type dopant contained in the semiconductor layer is suppressed, the distribution of the p-type dopant in the crystal becomes steep, and when the first semiconductor layer is the n-type, p-n excellent in interface control is obtained.
A bond can be formed.
【００６２】本発明の半導体の製造方法において、第２
の半導体層の膜厚が５ｎｍ以上且つ５００ｎｍ以下であ
ると、第１の半導体層と第３の半導体層との直列抵抗値
を増大させることなくｐ型ドーパントの第１の半導体層
側への拡散を確実に抑制できる。In the method for manufacturing a semiconductor of the present invention, the second
When the thickness of the semiconductor layer is 5 nm or more and 500 nm or less, the p-type dopant is diffused to the first semiconductor layer side without increasing the series resistance value of the first semiconductor layer and the third semiconductor layer. Can be reliably suppressed.
【００６３】本発明の半導体の製造方法が、第３の半導
体層の上にガリウム原子を吸収する第４の半導体層を形
成する工程と、第４の半導体層に対して熱処理を行なう
工程とをさらに備えていると、第３の半導体層のガリウ
ム原子が第４の半導体層に吸収されて形成された空孔に
ｐ型ドーパントが捕縛されるため、ｐ型ドーパントの第
１の半導体層側への拡散をさらに抑制できる。The method of manufacturing a semiconductor according to the present invention comprises the steps of forming a fourth semiconductor layer that absorbs gallium atoms on the third semiconductor layer and performing heat treatment on the fourth semiconductor layer. If it is further provided, the p-type dopant is trapped in the vacancies formed by the gallium atoms of the third semiconductor layer being absorbed by the fourth semiconductor layer, so that the p-type dopant is transferred to the first semiconductor layer side. Can be further suppressed.
【００６４】本発明に係る第１の半導体装置によると、
ｐ型ドーパントとｎ型ドーパントとがコドープされた拡
散抑制層において、該ｐ型ドーパントと該ｎ型ドーパン
トとが電気的に中性な原子対を形成するため、第２のク
ラッド層に含まれるｐ型ドーパントの拡散を抑制するの
で、結晶中のｐ型ドーパントの分布が急峻となり、第１
のクラッド層と第２のクラッド層とが界面制御に優れた
ｐ−ｎ接合を形成する。According to the first semiconductor device of the present invention,
In the diffusion suppressing layer in which the p-type dopant and the n-type dopant are co-doped, since the p-type dopant and the n-type dopant form an electrically neutral atom pair, p contained in the second cladding layer is included. Since the diffusion of the type dopant is suppressed, the distribution of the p-type dopant in the crystal becomes steep,
And the second clad layer form a pn junction excellent in interface control.
【００６５】本発明に係る第２の半導体装置によると、
ｎ型の拡散抑制層において、第２のクラッド層からのｐ
型ドーパントと該拡散抑制層中のｎ型ドーパントとが電
気的に中性な原子対を形成し、該拡散抑制層がｐ型ドー
パントの活性層側への拡散を抑制するため、結晶中のｐ
型ドーパントの分布が急峻となり、第１のクラッド層と
第２のクラッド層とが界面制御に優れたｐ−ｎ接合を形
成する。According to the second semiconductor device of the present invention,
In the n-type diffusion suppressing layer, p from the second cladding layer
Since the type dopant and the n-type dopant in the diffusion suppressing layer form an electrically neutral atom pair, and the diffusion suppressing layer suppresses diffusion of the p-type dopant toward the active layer side, p in the crystal is suppressed.
The distribution of the type dopant becomes steep, and the first cladding layer and the second cladding layer form a pn junction excellent in interface control.
【００６６】第２の半導体装置において、拡散抑制層の
膜厚が正孔の拡散長以下であると、正孔の注入が妨げら
れることなく、ｐ型ドーパントの拡散を確実に抑制でき
る。In the second semiconductor device, when the thickness of the diffusion suppressing layer is equal to or smaller than the diffusion length of holes, the diffusion of the p-type dopant can be surely suppressed without hindering the injection of holes.
【００６７】第１又は第２の半導体装置において、拡散
抑制層の膜厚が５ｎｍ以上且つ５００ｎｍ以下である
と、正孔の注入が妨げられることなく、すなわち、しき
い値電圧が増大することなくｐ型ドーパントの拡散を確
実に抑制できる。In the first or second semiconductor device, if the thickness of the diffusion suppressing layer is 5 nm or more and 500 nm or less, hole injection is not hindered, that is, the threshold voltage is not increased. The diffusion of the p-type dopant can be surely suppressed.
【００６８】第１又は第２の半導体装置が、第２のクラ
ッド層の上に形成されたｐ型窒化ガリウム系半導体より
なるコンタクト層と、該コンタクト層の上面に形成さ
れ、ガリウム原子を吸収するガリウム吸収層とをさらに
備えていると、第２のクラッド層のガリウム原子がガリ
ウム吸収層に吸収されて形成された空孔にｐ型ドーパン
トが捕縛されるため、ｐ型ドーパントの活性層側への拡
散をさらに抑制できる。The first or second semiconductor device has a contact layer made of a p-type gallium nitride based semiconductor formed on the second cladding layer, and formed on the upper surface of the contact layer to absorb gallium atoms. When the gallium absorption layer is further provided, the p-type dopant is trapped in the vacancies formed by the gallium atoms of the second cladding layer being absorbed by the gallium absorption layer. Can be further suppressed.
【００６９】第１又は第２の半導体装置において、ｐ型
ドーパントがマグネシウムであり、ｎ型ドーパントがシ
リコンであると、窒化ガリウム系半導体において界面制
御に優れたｐ−ｎ接合を確実に形成できる。In the first or second semiconductor device, when the p-type dopant is magnesium and the n-type dopant is silicon, a pn junction excellent in interface control can be reliably formed in the gallium nitride based semiconductor.
【００７０】第１又は第２の半導体装置において、拡散
抑制層がＡｌx Ｇａ1-x Ｎ（但し、０＜ｘ＜１とす
る。）よりなると、Ａｌx Ｇａ1-x Ｎは結晶格子の結合
力がＧａＮよりも大きいので、ｐ型ドーパントの拡散を
より効果的に抑制できる。In the first or second semiconductor device, when the diffusion suppressing layer is made of Al x Ga 1-x N (where 0 <x <1), Al x Ga 1-x N has a crystal lattice. Since the bonding force is larger than that of GaN, the diffusion of the p-type dopant can be suppressed more effectively.
【図１】（ａ）は本発明の第１の実施形態に係るＧａＮ
系半導体発光装置を示す構成断面図である。（ｂ）は拡
散抑制層を設けない比較用のＧａＮ系半導体発光装置を
示す構成断面図である。FIG. 1 (a) is GaN according to a first embodiment of the present invention.
FIG. 3 is a cross-sectional view showing a configuration of a semiconductor light emitting device. (B) is a cross-sectional view showing a structure of a comparative GaN-based semiconductor light emitting device without a diffusion suppressing layer.
【図２】（ａ）は本発明の第１の実施形態に係るＧａＮ
系半導体発光装置のドーパントプロファイルを表わすグ
ラフである。（ｂ）は拡散抑制層を設けない比較用のＧ
ａＮ系半導体発光装置のドーパントプロファイルを表わ
すグラフである。FIG. 2A is GaN according to the first embodiment of the present invention.
6 is a graph showing a dopant profile of a semiconductor light emitting device. (B) is a comparative G without a diffusion suppressing layer.
6 is a graph showing a dopant profile of an aN-based semiconductor light emitting device.
【図３】（ａ）は本発明の第１の実施形態に係るＧａＮ
系半導体発光装置の発光スペクトル強度を表わすグラフ
である。（ｂ）は拡散抑制層を設けない比較用のＧａＮ
系半導体発光装置の発光スペクトル強度を表わすグラフ
である。FIG. 3A is a GaN film according to the first embodiment of the present invention.
7 is a graph showing the emission spectrum intensity of the semiconductor light emitting device. (B) is a comparative GaN without a diffusion suppressing layer.
7 is a graph showing the emission spectrum intensity of the semiconductor light emitting device.
【図４】本発明の第２の実施形態に係るＧａＮ系半導体
発光装置を示す構成断面図である。FIG. 4 is a configuration cross-sectional view showing a GaN-based semiconductor light emitting device according to a second embodiment of the present invention.
【図５】本発明の第２の実施形態に係るＧａＮ系半導体
発光装置のドーパントプロファイルを表わすグラフであ
る。FIG. 5 is a graph showing a dopant profile of a GaN-based semiconductor light emitting device according to a second embodiment of the present invention.
【符号の説明】 １０ 基板 １１ 低温バッファ層 １２ ｎ型コンタクト層 １３ ｎ型クラッド層（第１のクラッド層） １３Ａ 第１のｎ型クラッド層 １３Ｂ 第２のｎ型クラッド層（拡散抑制層） １４ 第１の光ガイド層 １５ 量子井戸活性層 １６ 第２の光ガイド層 １７ 拡散抑制層 １８ ｐ型クラッド層（第２のクラッド層） １９ ｐ型コンタクト層 ２０ ｎ側電極 ２１ ｐ側電極 ２２ ガリウム吸収層[Explanation of symbols] 10 substrates 11 Low temperature buffer layer 12 n-type contact layer 13 n-type clad layer (first clad layer) 13A First n-type cladding layer 13B Second n-type cladding layer (diffusion suppressing layer) 14 First light guide layer 15 Quantum well active layer 16 Second light guide layer 17 Diffusion suppression layer 18 p-type clad layer (second clad layer) 19 p-type contact layer 20 n side electrode 21 p-side electrode 22 gallium absorption layer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木戸口 勲 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 宮永 良子 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 上山 智 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 粂 雅博 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 伴 雄三郎 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平６−260680（ＪＰ，Ａ) 特開 平５−183189（ＪＰ，Ａ) 特開 平８−51235（ＪＰ，Ａ) 特開 平６−283825（ＪＰ，Ａ) 特開 平９−129926（ＪＰ，Ａ) 特開 平４−199587（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 33/00 H01S 5/00 - 5/50 ─────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Isao Kidoguchi 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (72) Ryoko Miyanaga 1006 Kadoma, Kadoma City, Osaka Matsushita Electric Industrial Co., Ltd. (72) Inventor Satoshi Ueyama 1006 Kadoma, Kadoma-shi, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (72) Inventor Masahiro Usu, 1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric Industrial Co., Ltd. (72) Inventor Yusaburo Ban, 1006, Kadoma, Kadoma, Osaka Prefecture, Matsushita Electric Industrial Co., Ltd. (56) Reference JP-A-6-260680 (JP, A) JP-A-5-183189 (JP, A) JP-A-8-51235 (JP, A) JP-A-6-283825 (JP, A) JP-A-9-129926 (JP, A) JP-A-4-199587 (JP, A) (58) Fields investigated (Int. Cl. 7) , DB name) H0 1L 33/00 H01S 5/00-5/50
Claims (7)
い基板上にアンドープ又はｎ型窒化ガリウム系半導体よ
りなる第１の半導体層を形成する工程と、前記第１の半導体層の上に活性層を形成する工程と、 前記活性層 の上に窒化ガリウム系半導体よりなる第２の
半導体層をｐ型ドーパントとｎ型ドーパントとをコドー
プしながら形成する工程と、 前記第２の半導体層の上にｐ型窒化ガリウム系半導体よ
りなる第３の半導体層を形成する工程とを備えているこ
とを特徴とする半導体の製造方法。1. A step of forming a first semiconductor layer made of an undoped or n-type gallium nitride based semiconductor on a substrate which is not lattice-matched with a gallium nitride based semiconductor, and an active layer is formed on the first semiconductor layer. And a step of forming a second semiconductor layer made of a gallium nitride based semiconductor on the active layer while co-doping a p-type dopant and an n-type dopant, and p-type on the second semiconductor layer. And a step of forming a third semiconductor layer made of a gallium nitride-based semiconductor.
且つ５００ｎｍ以下であることを特徴とする請求項１に
記載の半導体の製造方法。2. The method for manufacturing a semiconductor according to claim 1, wherein the film thickness of the second semiconductor layer is 5 nm or more and 500 nm or less.
を吸収するＳｉＯ2よりなるガリウム吸収層を形成する
工程と、 前記ガリウム吸収層に対して熱処理を行なう工程とをさ
らに備えていることを特徴とする請求項１に記載の半導
体の製造方法。3. The method further comprises the steps of forming a gallium absorption layer made of SiO 2 that absorbs gallium atoms on the third semiconductor layer, and performing heat treatment on the gallium absorption layer. The method for manufacturing a semiconductor according to claim 1, wherein
化ガリウム系半導体層と、 ｐ型窒化ガリウム系半導体とが順に積層されていること
を特徴とする半導体装置。4. An n-type gallium nitride based semiconductor, an active layer made of a gallium nitride based semiconductor, a gallium nitride based semiconductor layer co-doped with a p-type dopant and an n-type dopant, and a p-type gallium nitride based semiconductor. A semiconductor device characterized by being sequentially stacked.
のクラッド層と、前記第１のクラッド層の上方に形成さ
れた窒化ガリウム系半導体よりなる活性層と、 前記活性層の上方に形成され、ｐ型ドーパントとｎ型ド
ーパントとがコドープされた窒化ガリウム系半導体より
なる拡散抑制層と、 前記拡散抑制層の上方に形成されたｐ型窒化ガリウム系
半導体よりなる第２のクラッド層とを備えていることを
特徴とする半導体装置。5. A first n-type gallium nitride based semiconductor
Clad layer, an active layer made of a gallium nitride-based semiconductor formed above the first clad layer, and gallium nitride formed above the active layer and co-doped with a p-type dopant and an n-type dopant. A semiconductor device comprising: a diffusion suppressing layer made of a system semiconductor; and a second clad layer made of a p-type gallium nitride based semiconductor formed above the diffusion suppressing layer.
たｐ型窒化ガリウム系半導体よりなるコンタクト層と、 前記コンタクト層の上面に形成され、ガリウム原子を吸
収するガリウム吸収層とをさらに備えていることを特徴
とする請求項５に記載の半導体装置。6. A contact layer made of a p-type gallium nitride based semiconductor formed above the second cladding layer, and a gallium absorption layer formed on the upper surface of the contact layer and absorbing gallium atoms. The semiconductor device according to claim 5, wherein:
（但し、０＜ｘ＜１とする。）よりなることを特徴とす
る請求項５に記載の半導体装置。7. The diffusion suppressing layer comprises Al x Ga 1 -x N
(However, 0 <x <1.) The semiconductor device according to claim 5, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05463498A JP3408413B2 (en) | 1998-03-06 | 1998-03-06 | Semiconductor manufacturing method and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05463498A JP3408413B2 (en) | 1998-03-06 | 1998-03-06 | Semiconductor manufacturing method and semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11251687A JPH11251687A (en) | 1999-09-17 |
| JP3408413B2 true JP3408413B2 (en) | 2003-05-19 |
Family
ID=12976205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05463498A Expired - Fee Related JP3408413B2 (en) | 1998-03-06 | 1998-03-06 | Semiconductor manufacturing method and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3408413B2 (en) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3692269B2 (en) * | 1999-01-29 | 2005-09-07 | シャープ株式会社 | Semiconductor laser device and manufacturing method thereof |
| US6803596B2 (en) | 1999-12-27 | 2004-10-12 | Sanyo Electric Co., Ltd. | Light emitting device |
| JP4553457B2 (en) * | 2000-08-02 | 2010-09-29 | ローム株式会社 | III-V compound semiconductor device having pn junction |
| JP3826825B2 (en) * | 2001-04-12 | 2006-09-27 | 住友電気工業株式会社 | Method of doping oxygen into gallium nitride crystal and oxygen-doped n-type gallium nitride single crystal substrate |
| JP4562001B2 (en) * | 2001-04-12 | 2010-10-13 | 住友電気工業株式会社 | Gallium nitride single crystal substrate and manufacturing method thereof |
| US6773504B2 (en) * | 2001-04-12 | 2004-08-10 | Sumitomo Electric Industries, Ltd. | Oxygen doping method to gallium nitride single crystal substrate and oxygen-doped N-type gallium nitride freestanding single crystal substrate |
| JP4562000B2 (en) * | 2001-04-12 | 2010-10-13 | 住友電気工業株式会社 | Method of doping oxygen into gallium nitride crystal and oxygen-doped n-type gallium nitride single crystal substrate |
| AU2003211723A1 (en) | 2002-03-08 | 2003-09-22 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser and method for fabricating the same |
| JP2004311658A (en) * | 2003-04-04 | 2004-11-04 | Sharp Corp | Nitride semiconductor laser element, its manufacturing method and optical device using the same |
| JP2006303259A (en) * | 2005-04-22 | 2006-11-02 | Ishikawajima Harima Heavy Ind Co Ltd | Nitride semiconductor light-emitting device and method of growing nitride semiconductor |
| JP2007005764A (en) * | 2005-05-27 | 2007-01-11 | Toyota Motor Corp | Semiconductor device and method of manufacturing the same |
| WO2007037617A1 (en) * | 2005-09-30 | 2007-04-05 | Seoul Opto Device Co., Ltd. | Light emitting device having vertically stacked light emitting diodes |
| JP2007235000A (en) * | 2006-03-03 | 2007-09-13 | Eudyna Devices Inc | Method for processing semiconductor, semiconductor device, and its manufacturing method |
| JP2007305630A (en) * | 2006-05-08 | 2007-11-22 | Furukawa Electric Co Ltd:The | Field effect transistor and manufacturing method thereof |
| JP2009266938A (en) * | 2008-04-23 | 2009-11-12 | Rohm Co Ltd | Semiconductor element |
| JP2010177716A (en) * | 2010-05-21 | 2010-08-12 | Sharp Corp | Nitride semiconductor laser element, method of manufacturing the same, and optical device using the same |
| JP5648475B2 (en) | 2010-12-28 | 2015-01-07 | 信越半導体株式会社 | Light emitting element |
| JP5506055B2 (en) * | 2011-01-25 | 2014-05-28 | 古河電気工業株式会社 | Manufacturing method of semiconductor device |
| KR101976455B1 (en) * | 2012-10-19 | 2019-05-09 | 엘지이노텍 주식회사 | Light emitting device and light emitting device package |
| JP6038630B2 (en) * | 2012-12-18 | 2016-12-07 | スタンレー電気株式会社 | Semiconductor light emitting device |
| US11804567B2 (en) | 2018-09-28 | 2023-10-31 | Dowa Electronics Materials Co., Ltd. | III-nitride semiconductor light-emitting device and method of producing the same |
| JP7398968B2 (en) | 2020-01-20 | 2023-12-15 | 株式会社東芝 | Semiconductor device and its manufacturing method |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04199587A (en) * | 1990-11-29 | 1992-07-20 | Toshiba Corp | Optical semiconductor device |
| JP2540791B2 (en) * | 1991-11-08 | 1996-10-09 | 日亜化学工業株式会社 | A method for manufacturing a p-type gallium nitride-based compound semiconductor. |
| JP2560963B2 (en) * | 1993-03-05 | 1996-12-04 | 日亜化学工業株式会社 | Gallium nitride compound semiconductor light emitting device |
| JP3761589B2 (en) * | 1993-03-26 | 2006-03-29 | 豊田合成株式会社 | Gallium nitride compound semiconductor light emitting device |
| JPH0851235A (en) * | 1994-08-09 | 1996-02-20 | Rohm Co Ltd | Manufacture of semiconductor light emitting element |
| JPH09129926A (en) * | 1995-08-28 | 1997-05-16 | Mitsubishi Cable Ind Ltd | Group iii nitride light emitting element |
-
1998
- 1998-03-06 JP JP05463498A patent/JP3408413B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11251687A (en) | 1999-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3408413B2 (en) | Semiconductor manufacturing method and semiconductor device | |
| JP3688843B2 (en) | Nitride semiconductor device manufacturing method | |
| JP3160914B2 (en) | Gallium nitride based compound semiconductor laser diode | |
| US5432808A (en) | Compound semicondutor light-emitting device | |
| US5998810A (en) | Semiconductor light-emitting diode having a p-type semiconductor layer formed on a light-emitting layer | |
| US6221684B1 (en) | GaN based optoelectronic device and method for manufacturing the same | |
| JP3461074B2 (en) | Method of manufacturing group III nitride semiconductor light emitting device | |
| JP3209096B2 (en) | Group III nitride compound semiconductor light emitting device | |
| JP2872096B2 (en) | Vapor phase growth method of low resistance p-type gallium nitride based compound semiconductor | |
| CA2479657A1 (en) | Doped group iii-v nitride materials, and microelectronic devices and device precursor structures comprising same | |
| JPH05183189A (en) | Manufacture of p-type gallium nitride based compound semiconductor | |
| JP3761935B2 (en) | Compound semiconductor device | |
| JP3325479B2 (en) | Compound semiconductor device and method of manufacturing the same | |
| JPH06326416A (en) | Compound semiconductor element | |
| US6365923B1 (en) | Nitride semiconductor light-emitting element and process for production thereof | |
| JP3561105B2 (en) | P-type semiconductor film and semiconductor device | |
| US20020175324A1 (en) | III-Nitride optoelectronic device | |
| JP3361964B2 (en) | Semiconductor light emitting device and method of manufacturing the same | |
| JP3322179B2 (en) | Gallium nitride based semiconductor light emitting device | |
| JP4103309B2 (en) | Method for manufacturing p-type nitride semiconductor | |
| US6200827B1 (en) | Method for manufacturing a semiconductor light emitting device | |
| US6235548B1 (en) | Method of fabricating nitride semiconductor laser | |
| JP3722426B2 (en) | Compound semiconductor device | |
| JP3425357B2 (en) | Method for manufacturing p-type gallium nitride-based compound semiconductor layer | |
| JP3403665B2 (en) | Gallium nitride based compound semiconductor light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030225 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090314 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100314 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |