JP3401923B2 - １石電流複合共振型コンバーター回路 - Google Patents
１石電流複合共振型コンバーター回路Info
- Publication number
- JP3401923B2 JP3401923B2 JP16494394A JP16494394A JP3401923B2 JP 3401923 B2 JP3401923 B2 JP 3401923B2 JP 16494394 A JP16494394 A JP 16494394A JP 16494394 A JP16494394 A JP 16494394A JP 3401923 B2 JP3401923 B2 JP 3401923B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching element
- resonance
- period
- coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電子機器全般の電源回
路または照明機器などに用いる直流−直流変換回路に関
するものである。
路または照明機器などに用いる直流−直流変換回路に関
するものである。
【０００２】
【従来の技術】電子機器の電源として使用されるスイッ
チング電源の従来例として、図５にフライバック方式コ
ンバーター回路の回路図を示す。この図において、Ｅは
直流電圧源、Ｔ1 は絶縁トランス、Ｌ1 及びＬ2 は絶縁
トランスＴ1 の巻線コイル、Ｑ1 はスイッチング素子、
１は差動増幅回路、２は制御回路、Ｄ1 はダイオード、
Ｃ1 はコンデンサである。
チング電源の従来例として、図５にフライバック方式コ
ンバーター回路の回路図を示す。この図において、Ｅは
直流電圧源、Ｔ1 は絶縁トランス、Ｌ1 及びＬ2 は絶縁
トランスＴ1 の巻線コイル、Ｑ1 はスイッチング素子、
１は差動増幅回路、２は制御回路、Ｄ1 はダイオード、
Ｃ1 はコンデンサである。
【０００３】この回路の動作を簡単に説明すると、スイ
ッチング素子Ｑ1 は制御回路２からの例えばパルス信号
等によりオン／オフ動作をする。また、この回路はスイ
ッチング素子Ｑ1 のオンの期間は、トランスＴ1 はエネ
ルギーを蓄積するだけでトランスＴ1 の２次側回路に電
力伝達は行わず、スイッチング素子Ｑ1 のオフの期間に
トランスＴ1 の電磁エネルギーが逆起電力として２次側
回路に伝達される。そして、トランスＴ1 の２次巻線コ
イルＬ2 に発生した交流電圧は、ダイオードＤ1 で整流
され、コンデンサＣ1 で平滑されて直流電圧として出力
される。また、この出力電圧は誤差増幅回路１で検出さ
れ、その検出信号を制御回路２に印加することで、制御
回路２は、この出力電圧が一定になるようにスイッチン
グ素子Ｑ1 に印加する例えばパルス信号のパルス幅等を
制御する。
ッチング素子Ｑ1 は制御回路２からの例えばパルス信号
等によりオン／オフ動作をする。また、この回路はスイ
ッチング素子Ｑ1 のオンの期間は、トランスＴ1 はエネ
ルギーを蓄積するだけでトランスＴ1 の２次側回路に電
力伝達は行わず、スイッチング素子Ｑ1 のオフの期間に
トランスＴ1 の電磁エネルギーが逆起電力として２次側
回路に伝達される。そして、トランスＴ1 の２次巻線コ
イルＬ2 に発生した交流電圧は、ダイオードＤ1 で整流
され、コンデンサＣ1 で平滑されて直流電圧として出力
される。また、この出力電圧は誤差増幅回路１で検出さ
れ、その検出信号を制御回路２に印加することで、制御
回路２は、この出力電圧が一定になるようにスイッチン
グ素子Ｑ1 に印加する例えばパルス信号のパルス幅等を
制御する。
【０００４】しかし、上述した回路はスイッチング素子
Ｑ1 でトランスＴ1 の１次巻線コイルＬ1 に流れる電流
Ｉ1 をオン／オフするために、スイッチング素子Ｑ1 に
かかる電圧Ｖ1 と電流Ｉ1 は図９の（ａ）に示すような
の波形となり、スイッチング素子Ｑ1 がオンのときに流
れる電流Ｉ1 の波形は鋸歯状になる。このため、スイッ
チング素子Ｑ1 のオン／オフ動作の過渡的な期間にスイ
ッチング素子Ｑ1 に電圧Ｖ1 と、電流Ｉ1 が同時に加わ
る期間がありスイッチング損失が発生する。特にスイッ
チング素子Ｑ1 がオフになる時は、電流Ｉ1 が最大とな
るところで電圧Ｖ1 が急激に立ち上がるため、大きなス
イッチング損失やスイッチングノイズが生じる欠点があ
る。
Ｑ1 でトランスＴ1 の１次巻線コイルＬ1 に流れる電流
Ｉ1 をオン／オフするために、スイッチング素子Ｑ1 に
かかる電圧Ｖ1 と電流Ｉ1 は図９の（ａ）に示すような
の波形となり、スイッチング素子Ｑ1 がオンのときに流
れる電流Ｉ1 の波形は鋸歯状になる。このため、スイッ
チング素子Ｑ1 のオン／オフ動作の過渡的な期間にスイ
ッチング素子Ｑ1 に電圧Ｖ1 と、電流Ｉ1 が同時に加わ
る期間がありスイッチング損失が発生する。特にスイッ
チング素子Ｑ1 がオフになる時は、電流Ｉ1 が最大とな
るところで電圧Ｖ1 が急激に立ち上がるため、大きなス
イッチング損失やスイッチングノイズが生じる欠点があ
る。
【０００５】そこで、これら問題をやや改善した回路と
して疑似共振型フライバック方式コンバーター回路が知
られており、その回路図を図６に示す。この図におい
て、Ｔ2 は絶縁トランス、Ｌ3 、Ｌ4 、Ｌ5 、は絶縁ト
ランスＴ2 の巻線コイル、Ｄ2 はダイオード、３はＯＮ
遅延回路であり、他は上述した図５のフライバック方式
コンバーター回路と同一である。
して疑似共振型フライバック方式コンバーター回路が知
られており、その回路図を図６に示す。この図におい
て、Ｔ2 は絶縁トランス、Ｌ3 、Ｌ4 、Ｌ5 、は絶縁ト
ランスＴ2 の巻線コイル、Ｄ2 はダイオード、３はＯＮ
遅延回路であり、他は上述した図５のフライバック方式
コンバーター回路と同一である。
【０００６】この回路の動作は上述したフライバック方
式コンバータ回路と同一であるが、スイッチング素子Ｑ
1 のオンの時、トランスＴ2 の２次巻線コイルＬ5 の電
圧を利用するため、スイッチング素子Ｑ1 の電圧の立ち
下がりが共振型となり、スイッチング素子Ｑ1 にかかる
電圧Ｖ1 及び電流Ｉ1 は図９の（ｂ）に示す波形とな
る。これにより、電圧Ｖ1 の立ち下がり時が、ゆるやか
な曲線となり上述した回路に比べてスイッチング損失が
やや低減する。しかし、電圧Ｖ1 の立ち上がり、即ちス
イッチング素子Ｑ1 がオフとなる区間での損失は依然大
きいままである。
式コンバータ回路と同一であるが、スイッチング素子Ｑ
1 のオンの時、トランスＴ2 の２次巻線コイルＬ5 の電
圧を利用するため、スイッチング素子Ｑ1 の電圧の立ち
下がりが共振型となり、スイッチング素子Ｑ1 にかかる
電圧Ｖ1 及び電流Ｉ1 は図９の（ｂ）に示す波形とな
る。これにより、電圧Ｖ1 の立ち下がり時が、ゆるやか
な曲線となり上述した回路に比べてスイッチング損失が
やや低減する。しかし、電圧Ｖ1 の立ち上がり、即ちス
イッチング素子Ｑ1 がオフとなる区間での損失は依然大
きいままである。
【０００７】また、上述した図５及び図６のフライバッ
ク方式の回路は、絶縁トランスの漏洩インダクタンスを
利用しないため、絶縁トランスの構造が複雑なものとな
り、漏洩磁束の影響も大きくなる。さらに、スイッチン
グ素子Ｑ1 に流れる電流Ｉ1 及びＩ2 が鋸歯状で電流の
ピーク値が大きいため、電界効果トランジスタ（ＦＥ
Ｔ）を用いた場合にはＦＥＴの内部抵抗による電力損失
が問題となる。また、バイポーラ・トランジスタを用い
た場合はドライブ条件の設定が困難になりドライブ回路
が複雑になるなどの欠点がある。
ク方式の回路は、絶縁トランスの漏洩インダクタンスを
利用しないため、絶縁トランスの構造が複雑なものとな
り、漏洩磁束の影響も大きくなる。さらに、スイッチン
グ素子Ｑ1 に流れる電流Ｉ1 及びＩ2 が鋸歯状で電流の
ピーク値が大きいため、電界効果トランジスタ（ＦＥ
Ｔ）を用いた場合にはＦＥＴの内部抵抗による電力損失
が問題となる。また、バイポーラ・トランジスタを用い
た場合はドライブ条件の設定が困難になりドライブ回路
が複雑になるなどの欠点がある。
【０００８】そこで、これら問題を解決するために部分
電圧共振型フォワード方式コンバーター回路が知られて
おり、その回路図を図７に示す。この回路において、Ｔ
3 はフライバック方式の回路のトランスとは極性が逆で
ある絶縁トランス、Ｌ6 、Ｌ7 、Ｌ8 、はトランスＴ3
の巻線コイル、４は副制御回路、Ｓはスイッチ、Ｃ3 は
コンデンサ、Ｄ2 、Ｄ3 はダイオード、Ｌ9 はチョーク
コイルであり、他は上述した回路と同一である。
電圧共振型フォワード方式コンバーター回路が知られて
おり、その回路図を図７に示す。この回路において、Ｔ
3 はフライバック方式の回路のトランスとは極性が逆で
ある絶縁トランス、Ｌ6 、Ｌ7 、Ｌ8 、はトランスＴ3
の巻線コイル、４は副制御回路、Ｓはスイッチ、Ｃ3 は
コンデンサ、Ｄ2 、Ｄ3 はダイオード、Ｌ9 はチョーク
コイルであり、他は上述した回路と同一である。
【０００９】この回路の動作を簡単に説明すると、スイ
ッチング素子Ｑ1 はＯＮ遅延回路３を介して制御回路２
からの印加信号によりオン／オフ動作をする。そしてス
イッチング素子Ｑ1 のオン期間で、トランスＴ3 の２次
側コイルＬ7 に電力伝達が行われ、ダイオードＤ2 で整
流し、チョークコイルＬ9 を介してコンデンサＣ1 で平
滑して電圧を出力する。また、スイッチング素子Ｑ1 の
オフ期間では、ダイオードＤ3 が導通して、コイルＬ9
に残っているエネルギーを出力電圧として出力する。
ッチング素子Ｑ1 はＯＮ遅延回路３を介して制御回路２
からの印加信号によりオン／オフ動作をする。そしてス
イッチング素子Ｑ1 のオン期間で、トランスＴ3 の２次
側コイルＬ7 に電力伝達が行われ、ダイオードＤ2 で整
流し、チョークコイルＬ9 を介してコンデンサＣ1 で平
滑して電圧を出力する。また、スイッチング素子Ｑ1 の
オフ期間では、ダイオードＤ3 が導通して、コイルＬ9
に残っているエネルギーを出力電圧として出力する。
【００１０】この回路のスイッチング素子Ｑ1 における
電圧Ｖ1 及び電流Ｉ1 の波形は、図９の（ｃ）に示すよ
うに、電圧の立ち上がり、及び立ち下がりの双方が共振
型となる。従って、スイッチング損失は上述した擬似共
振型フライバック回路よりさらに低減でき、かつ直流電
圧源Ｅの入力電圧及び負荷変動に対してスイッチング素
子Ｑ1 にかかる電圧をほぼ一定にすることができる。し
かし、この回路では、新たに高耐圧、大電流に対応でき
る高価なスイッチＳが必要となる欠点が生じる。
電圧Ｖ1 及び電流Ｉ1 の波形は、図９の（ｃ）に示すよ
うに、電圧の立ち上がり、及び立ち下がりの双方が共振
型となる。従って、スイッチング損失は上述した擬似共
振型フライバック回路よりさらに低減でき、かつ直流電
圧源Ｅの入力電圧及び負荷変動に対してスイッチング素
子Ｑ1 にかかる電圧をほぼ一定にすることができる。し
かし、この回路では、新たに高耐圧、大電流に対応でき
る高価なスイッチＳが必要となる欠点が生じる。
【００１１】そこで、これら問題点を解決するため、ハ
ーフブリッジ方式電流共振型コンバーター回路が知られ
ており、その回路図を図８に示す。この回路において、
Ｑ2 、Ｑ3 はスイッチング素子、Ｃ4 はコンデンサ、Ｔ
4はトランス、Ｌ10、Ｌ11、Ｌ12、はトランスＴ4 の巻
線コイル、Ｄ4 、Ｄ5 はダイオード、他は上述した回路
と同一である。
ーフブリッジ方式電流共振型コンバーター回路が知られ
ており、その回路図を図８に示す。この回路において、
Ｑ2 、Ｑ3 はスイッチング素子、Ｃ4 はコンデンサ、Ｔ
4はトランス、Ｌ10、Ｌ11、Ｌ12、はトランスＴ4 の巻
線コイル、Ｄ4 、Ｄ5 はダイオード、他は上述した回路
と同一である。
【００１２】この回路の動作は、スイッチング素子Ｑ
2 、Ｑ3 が制御回路２からの印加信号によりオン／オフ
動作をする。そしてトランスＴ4 の２次側コイルＬ11、
Ｌ12に電力伝達が行われ、ダイオードＤ4 、Ｄ5 で整流
し、平滑コンデンサＣ1 で平滑して出力する。また、出
力電圧は誤差増幅回路１で検出され、出力電圧が一定に
なるようにスイッチング素子Ｑ2 、及びＱ3 が制御回路
２で制御される。
2 、Ｑ3 が制御回路２からの印加信号によりオン／オフ
動作をする。そしてトランスＴ4 の２次側コイルＬ11、
Ｌ12に電力伝達が行われ、ダイオードＤ4 、Ｄ5 で整流
し、平滑コンデンサＣ1 で平滑して出力する。また、出
力電圧は誤差増幅回路１で検出され、出力電圧が一定に
なるようにスイッチング素子Ｑ2 、及びＱ3 が制御回路
２で制御される。
【００１３】この回路のスイッチング素子Ｑ2 の電流Ｉ
1 及び電圧Ｖ1 の波形は図９の（ｄ）に示すようにな
り、トランスＴ4 の漏洩インダクタンスを利用してスイ
ッチング素子Ｑ2 に流れる電流を複数の共振波形として
いるため、スイッチング損失がさらに低減される。ま
た、入力電圧及び負荷の変動に対してもスイッチング素
子Ｑ2 にかかる電圧がほぼ一定で小さく抑えることがで
きるため、比較的大きな出力にも対応が可能である。さ
らに、スイッチング素子Ｑ2 にかかる電圧は最大でも直
流電圧源Ｅの電圧であるため、その耐圧は上述した部分
電圧共振型コンバータ回路よりも低いものが使用可能で
ある。
1 及び電圧Ｖ1 の波形は図９の（ｄ）に示すようにな
り、トランスＴ4 の漏洩インダクタンスを利用してスイ
ッチング素子Ｑ2 に流れる電流を複数の共振波形として
いるため、スイッチング損失がさらに低減される。ま
た、入力電圧及び負荷の変動に対してもスイッチング素
子Ｑ2 にかかる電圧がほぼ一定で小さく抑えることがで
きるため、比較的大きな出力にも対応が可能である。さ
らに、スイッチング素子Ｑ2 にかかる電圧は最大でも直
流電圧源Ｅの電圧であるため、その耐圧は上述した部分
電圧共振型コンバータ回路よりも低いものが使用可能で
ある。
【００１４】
【発明が解決しようとする課題】ところで、上述した図
８のハーフブリッジ方式電流共振型コンバーター回路は
は、スイッチング素子が２個必要でありコストアップと
なる。また、図示されていないが周辺回路の部品点数が
増加し、制御回路に用いる集積回路（ＩＣ）の品種も少
ないため、やはりコストアップとなる。
８のハーフブリッジ方式電流共振型コンバーター回路は
は、スイッチング素子が２個必要でありコストアップと
なる。また、図示されていないが周辺回路の部品点数が
増加し、制御回路に用いる集積回路（ＩＣ）の品種も少
ないため、やはりコストアップとなる。
【００１５】
【課題を解決するための手段】本発明は上述した問題点
にかんがみてなされたもので、絶縁トランスとコンデン
サからなる直列共振回路にインダクタを並列に接続す
る。そして、その直列共振回路及びインダクタに供給さ
れている直流電源を断続するスイッチング手段を備え、
それによって得られる２次側回路の電圧を整流・平滑し
て出力するように構成する。
にかんがみてなされたもので、絶縁トランスとコンデン
サからなる直列共振回路にインダクタを並列に接続す
る。そして、その直列共振回路及びインダクタに供給さ
れている直流電源を断続するスイッチング手段を備え、
それによって得られる２次側回路の電圧を整流・平滑し
て出力するように構成する。
【００１６】そして、少なくとも１次側コイルと２次側
コイルとを有し、所定の漏洩インダクタンスが得られる
ように結合係数が設定されている絶縁トランスと、絶縁
トランスの前記１次側コイルに対して直列に接続され、
絶縁トランスの１次側コイルと共に直列共振回路を構成
するコンデンサと、絶縁トランスの２次側コイルに誘起
される交番電圧を整流するダイオードと、直列共振回路
に並列に接続されたインダクタと、直列共振回路とイン
ダクタとの並列回路に対して直列に接続されて、直流電
源から並列回路に流れ込む電流を断続するスイッチング
素子とを備え、絶縁トランスの前記１次側コイルと前記
２次側コイルの極性は、前記スイッチング素子がオンの
とき、前記２次側コイルに電圧が発生するように構成
し、前記絶縁トランスの前記１次側コイルインダクタン
ス、前記２次側コイルインダクタンス、前記所定の漏洩
インダクタンス、前記コンデンサの容量、及び、前記イ
ンダクタのインダクタンスが、 （ａ）前記スイッチング素子がオンした直後の第１の期
間においては、前記２次側コイルに発生する電圧により
前記ダイオードが導通し．前記絶縁トランスの前記漏洩
インダクタンスと前記コンデンサとから第１の共振周波
数を有する第１の共振回路が構成され、前記第１の共振
周波数が、前記第１の共振回路に流れる共振電流の半周
期が前記スイッチング素子のオンの期間よりも短くなる
ようにされ、 （ｂ）前記第１の期間の後で前記スイッチング素子がオ
フするまでの第２の期間においては、前記ダイオードが
非導通となり、前記絶縁トランスの前記１次側コイルイ
ンダクタンスと前記コンデンサとから前記第１の共振周
波数よりも低い第２の共振周波数を有する第２の共振回
路が構成され、前記第２の共振回路に流れる共振電流の
周期が前記第１の共振回路に流れる共振電流の周期より
も長くなるようにされ、 （ｃ）前記スイッチング素子がオフしてから次にオンす
るまでの第３の期間においては、前記絶縁トランスの前
記１次側コイルと前記コンデンサと前記インダクタとか
ら第３の共振回路が構成され、前記インダクタに前記第
３の共振回路の共振電流が流れ、これにより、前記スイ
ッチング素子に流れる電流が複数の共振 波形が重畳され
たものとなり、前記第２の期間において前記スイッチン
グ素子に流れる電流が前記第１の期間において前記スイ
ッチング素子に流れる電流よりも小さなものとなるよう
に設定されている 。
コイルとを有し、所定の漏洩インダクタンスが得られる
ように結合係数が設定されている絶縁トランスと、絶縁
トランスの前記１次側コイルに対して直列に接続され、
絶縁トランスの１次側コイルと共に直列共振回路を構成
するコンデンサと、絶縁トランスの２次側コイルに誘起
される交番電圧を整流するダイオードと、直列共振回路
に並列に接続されたインダクタと、直列共振回路とイン
ダクタとの並列回路に対して直列に接続されて、直流電
源から並列回路に流れ込む電流を断続するスイッチング
素子とを備え、絶縁トランスの前記１次側コイルと前記
２次側コイルの極性は、前記スイッチング素子がオンの
とき、前記２次側コイルに電圧が発生するように構成
し、前記絶縁トランスの前記１次側コイルインダクタン
ス、前記２次側コイルインダクタンス、前記所定の漏洩
インダクタンス、前記コンデンサの容量、及び、前記イ
ンダクタのインダクタンスが、 （ａ）前記スイッチング素子がオンした直後の第１の期
間においては、前記２次側コイルに発生する電圧により
前記ダイオードが導通し．前記絶縁トランスの前記漏洩
インダクタンスと前記コンデンサとから第１の共振周波
数を有する第１の共振回路が構成され、前記第１の共振
周波数が、前記第１の共振回路に流れる共振電流の半周
期が前記スイッチング素子のオンの期間よりも短くなる
ようにされ、 （ｂ）前記第１の期間の後で前記スイッチング素子がオ
フするまでの第２の期間においては、前記ダイオードが
非導通となり、前記絶縁トランスの前記１次側コイルイ
ンダクタンスと前記コンデンサとから前記第１の共振周
波数よりも低い第２の共振周波数を有する第２の共振回
路が構成され、前記第２の共振回路に流れる共振電流の
周期が前記第１の共振回路に流れる共振電流の周期より
も長くなるようにされ、 （ｃ）前記スイッチング素子がオフしてから次にオンす
るまでの第３の期間においては、前記絶縁トランスの前
記１次側コイルと前記コンデンサと前記インダクタとか
ら第３の共振回路が構成され、前記インダクタに前記第
３の共振回路の共振電流が流れ、これにより、前記スイ
ッチング素子に流れる電流が複数の共振 波形が重畳され
たものとなり、前記第２の期間において前記スイッチン
グ素子に流れる電流が前記第１の期間において前記スイ
ッチング素子に流れる電流よりも小さなものとなるよう
に設定されている 。
【００１７】
【作用】上記のように構成することにより、スイッチン
グ素子に流れる電流は、複数の共振電流が重畳された電
流となり、スイッチング損失を低減することができる。
グ素子に流れる電流は、複数の共振電流が重畳された電
流となり、スイッチング損失を低減することができる。
【００１８】
【実施例】図１は本発明の１石電流共振型コンバーター
回路の実施例の回路図である。この図において、Ｅは直
流電圧源、Ｌ21はインダクタ、Ｃ21はコンデンサ、Ｑ21
は制御回路２２からの例えばパルス信号によって制御さ
れているスイッチング素子、Ｔ21はトランス、Ｌ22及び
Ｌ23はトランスＴ21の１次側、及び２次側の巻線コイ
ル、Ｄ21は整流ダイオード、Ｃ22は平滑コンデンサ、２
１は出力電圧の変動を検知する誤差増幅回路、２２は例
えばパルス幅の変更が可能な制御回路である。また、Ｉ
21はインダクタＬ21に流れる電流、Ｉ22はコンデンサＣ
21、及び１次側巻線コイルＬ22に流れる電流、Ｉ23はス
イッチング素子Ｑ21に流れる電流（Ｉ21＋Ｉ22）、Ｉ24
は２次側巻線コイルＬ23に接続されているダイオードＤ
21に流れる電流をそれぞれ示している。
回路の実施例の回路図である。この図において、Ｅは直
流電圧源、Ｌ21はインダクタ、Ｃ21はコンデンサ、Ｑ21
は制御回路２２からの例えばパルス信号によって制御さ
れているスイッチング素子、Ｔ21はトランス、Ｌ22及び
Ｌ23はトランスＴ21の１次側、及び２次側の巻線コイ
ル、Ｄ21は整流ダイオード、Ｃ22は平滑コンデンサ、２
１は出力電圧の変動を検知する誤差増幅回路、２２は例
えばパルス幅の変更が可能な制御回路である。また、Ｉ
21はインダクタＬ21に流れる電流、Ｉ22はコンデンサＣ
21、及び１次側巻線コイルＬ22に流れる電流、Ｉ23はス
イッチング素子Ｑ21に流れる電流（Ｉ21＋Ｉ22）、Ｉ24
は２次側巻線コイルＬ23に接続されているダイオードＤ
21に流れる電流をそれぞれ示している。
【００１９】本発明の１石電流複合共振型コンバーター
回路の実施例の動作を簡単に説明する。スイッチング素
子Ｑ21に制御回路２２から例えばパルス信号が印加され
た場合、スイッチング素子Ｑ21はオフ／オン動作を行
い、トランスＴ21の１次側コイルＬ22には断続的に電流
が流れる。この動作によってトランスＴ21の２次巻線コ
イルＬ23に交流電圧が発生し、ダイオードＤ21、及びコ
ンデンサＣ22で整流・平滑して電圧Ｖo を出力する。こ
の時のトランスＴ21の巻線コイルの極性は、スイッチン
グ素子Ｑ21がオン時に２次側コイルＬ23に交流電圧が発
生するように構成している。また、誤差増幅回路２１で
出力電圧Ｖo の電圧を検出し、その検出信号を制御回路
２２に印加することにより、制御回路２２でスイッチン
グ素子Ｑ21に印加する例えばパルス信号のパルス幅等の
周期の制御を行い、出力電圧Ｖo が一定になるようにし
ている。
回路の実施例の動作を簡単に説明する。スイッチング素
子Ｑ21に制御回路２２から例えばパルス信号が印加され
た場合、スイッチング素子Ｑ21はオフ／オン動作を行
い、トランスＴ21の１次側コイルＬ22には断続的に電流
が流れる。この動作によってトランスＴ21の２次巻線コ
イルＬ23に交流電圧が発生し、ダイオードＤ21、及びコ
ンデンサＣ22で整流・平滑して電圧Ｖo を出力する。こ
の時のトランスＴ21の巻線コイルの極性は、スイッチン
グ素子Ｑ21がオン時に２次側コイルＬ23に交流電圧が発
生するように構成している。また、誤差増幅回路２１で
出力電圧Ｖo の電圧を検出し、その検出信号を制御回路
２２に印加することにより、制御回路２２でスイッチン
グ素子Ｑ21に印加する例えばパルス信号のパルス幅等の
周期の制御を行い、出力電圧Ｖo が一定になるようにし
ている。
【００２０】次に、本発明の回路に流れる電流を図２の
等価回路図、及び図３に示す各部に流れる電流の波形図
を参照して説明する。まず、スイッチング素子Ｑ21がオ
ンの期間（図３において、０≦ｔ＜ｔ2 の期間）での各
部に流れる電流について説明する。この回路において、
インダクタＬ21に流れる電流Ｉ21は、電源電圧をＶE 、
Ｌ21のインダクタンスをＬ21a 、経過時間をｔとする
と、スイッチング素子Ｑ21がオンの期間では、（数１）
で求められ、
等価回路図、及び図３に示す各部に流れる電流の波形図
を参照して説明する。まず、スイッチング素子Ｑ21がオ
ンの期間（図３において、０≦ｔ＜ｔ2 の期間）での各
部に流れる電流について説明する。この回路において、
インダクタＬ21に流れる電流Ｉ21は、電源電圧をＶE 、
Ｌ21のインダクタンスをＬ21a 、経過時間をｔとする
と、スイッチング素子Ｑ21がオンの期間では、（数１）
で求められ、
【数１】
この電流Ｉ21は、図３の（ａ）に示すような時間ｔと共
にスイッチング素子Ｑ21がオフするまで、直線状に増加
する鋸歯状の電流となる。
にスイッチング素子Ｑ21がオフするまで、直線状に増加
する鋸歯状の電流となる。
【００２１】次に２次側のダイオードＤ21に流れる電流
Ｉ24は、図３の（ｄ）に示すような電流となる。この電
流Ｉ24は、トランスＴ21の１次側の共振電流に基づいて
２次側コイルＬ23に電圧が発生することにより、ダイオ
ードＤ21が導通して発生する。そして出力電圧Ｖo が所
定の電圧になった時、ダイオードＤ21は非導通となって
電流Ｉ24は零となる。
Ｉ24は、図３の（ｄ）に示すような電流となる。この電
流Ｉ24は、トランスＴ21の１次側の共振電流に基づいて
２次側コイルＬ23に電圧が発生することにより、ダイオ
ードＤ21が導通して発生する。そして出力電圧Ｖo が所
定の電圧になった時、ダイオードＤ21は非導通となって
電流Ｉ24は零となる。
【００２２】次に、コンデンサＣ21、及び１次側コイル
Ｌ22に流れる電流Ｉ22は、コンデンサＣ21と１次側コイ
ルＬ22との共振電流になる。しかし、前述したように絶
縁トランスＴ21の巻線コイルの極性は、スイッチング素
子Ｑ21がオンの時、２次側コイルＬ23に電圧が発生する
ように構成してあるため、ダイオードＤ21には、０≦ｔ
＜ｔ1 の区間（以下、区間Ａ１という）で図３の（ｄ）
に示すような電流Ｉ24が流れる。この区間Ａ１では、２
次側コイルＬ23はショート状態になり、１次側コイルに
流れる電流Ｉ22は、２次コイルＬ23をショートした時の
以下に説明するトランスＴ21の漏洩インダクタンスとコ
ンデンサＣ21の共振電流となる。
Ｌ22に流れる電流Ｉ22は、コンデンサＣ21と１次側コイ
ルＬ22との共振電流になる。しかし、前述したように絶
縁トランスＴ21の巻線コイルの極性は、スイッチング素
子Ｑ21がオンの時、２次側コイルＬ23に電圧が発生する
ように構成してあるため、ダイオードＤ21には、０≦ｔ
＜ｔ1 の区間（以下、区間Ａ１という）で図３の（ｄ）
に示すような電流Ｉ24が流れる。この区間Ａ１では、２
次側コイルＬ23はショート状態になり、１次側コイルに
流れる電流Ｉ22は、２次コイルＬ23をショートした時の
以下に説明するトランスＴ21の漏洩インダクタンスとコ
ンデンサＣ21の共振電流となる。
【００２３】区間Ａ１でコンデンサＣ21、及び１次側コ
イルＬ22に流れる電流Ｉ22を、図２に示す絶縁トランス
Ｔ21の等価回路を参照して説明する。まず図１における
コンデンサＣ21、及びトランスＴ21の回路部を図２の
（ａ）に示す。（但し、コンデンサＣ21の容量をＣ
21a 、トランスＴ21の１次コイルのインダクタンスをＬ
22a 、２次コイルのインダクタンスをＬ23a 、相互イン
ダクタンスをＭとする） この回路のトランスＴ21は図２の（ｂ）に示す等価回路
として表すことができる。さらに２次側回路が導通して
ショート状態であるため、図２の（Ｃ）のような（Ｌ
22a −Ｍ）と（Ｌ23a −Ｍ）のインダクタンスが直列に
接続され、（Ｍ）のインダクタンスが（Ｌ23a −Ｍ）の
インダクタンスに並列に接続された回路に置き換えるこ
とができる。
イルＬ22に流れる電流Ｉ22を、図２に示す絶縁トランス
Ｔ21の等価回路を参照して説明する。まず図１における
コンデンサＣ21、及びトランスＴ21の回路部を図２の
（ａ）に示す。（但し、コンデンサＣ21の容量をＣ
21a 、トランスＴ21の１次コイルのインダクタンスをＬ
22a 、２次コイルのインダクタンスをＬ23a 、相互イン
ダクタンスをＭとする） この回路のトランスＴ21は図２の（ｂ）に示す等価回路
として表すことができる。さらに２次側回路が導通して
ショート状態であるため、図２の（Ｃ）のような（Ｌ
22a −Ｍ）と（Ｌ23a −Ｍ）のインダクタンスが直列に
接続され、（Ｍ）のインダクタンスが（Ｌ23a −Ｍ）の
インダクタンスに並列に接続された回路に置き換えるこ
とができる。
【００２４】よって、区間Ａ１でのトランスＴ21の合成
インダクタンスをＬ24a とすると、
インダクタンスをＬ24a とすると、
【数２】
と表すことができる。また、トランスＴ21の相互インダ
クタンスＭを、
クタンスＭを、
【数３】
とした場合、合成インダクタンスＬ24a は、
【数４】
と示すことができる。従って、区間Ａ１においてコンデ
ンサＣ21、及び１次側コイルＬ22に流れる電流Ｉ22は、
図２の（ｄ）で示すような合成インダクタンスＬ24a と
コンデンサＣ21a の直列共振回路の共振電流となり、図
３の（ｂ）に示すような電流が流れる。
ンサＣ21、及び１次側コイルＬ22に流れる電流Ｉ22は、
図２の（ｄ）で示すような合成インダクタンスＬ24a と
コンデンサＣ21a の直列共振回路の共振電流となり、図
３の（ｂ）に示すような電流が流れる。
【００２５】なお時間ｔ1 は、この時の共振周波数によ
って決定され、
って決定され、
【数５】
で示される。この式に（数４）を代入することにより
【数６】
と示すこともできる。すなわち、時間ｔ1 はコイルＬ22
のインダクタンスＬ22a 、コンデンサＣ21の容量Ｃ
21a 、及びトランスＴ21の結合係数Ｋによって決定され
る時間である。
のインダクタンスＬ22a 、コンデンサＣ21の容量Ｃ
21a 、及びトランスＴ21の結合係数Ｋによって決定され
る時間である。
【００２６】そして、スイッチング素子Ｑ21がオンの状
態でも、図３の（ｄ）に示すｔ1 ≦ｔ＜ｔ2 の区間（以
下、区間Ａ２という）では、出力電圧Ｖo が所定の電圧
となり、ダイオードＤ21に流れる電流Ｉ24が零となるた
め、２次側コイルＬ23は開放されることになる。従っ
て、この区間Ａ２ではコンデンサＣ21に流れる電流Ｉ22
は、２次側コイルＬ23の漏洩インダクタンスの影響がな
くなり、コンデンサＣ21と１次側コイルＬ22との共振電
流となる。この区間Ａ２の電流の共振周波数をｆ2 とす
ると、ｆ2 は
態でも、図３の（ｄ）に示すｔ1 ≦ｔ＜ｔ2 の区間（以
下、区間Ａ２という）では、出力電圧Ｖo が所定の電圧
となり、ダイオードＤ21に流れる電流Ｉ24が零となるた
め、２次側コイルＬ23は開放されることになる。従っ
て、この区間Ａ２ではコンデンサＣ21に流れる電流Ｉ22
は、２次側コイルＬ23の漏洩インダクタンスの影響がな
くなり、コンデンサＣ21と１次側コイルＬ22との共振電
流となる。この区間Ａ２の電流の共振周波数をｆ2 とす
ると、ｆ2 は
【数７】
となり、この区間Ａ２ではスイッチング素子Ｑ21がオフ
するまで、図３の（ｂ）に示す電流Ｉ22が流れる。
するまで、図３の（ｂ）に示す電流Ｉ22が流れる。
【００２７】またスイッチング素子Ｑ21に流れる電流Ｉ
23は、スイッチング素子Ｑ21がオンの間は、図３の
（ｃ）に示すような電流Ｉ21とＩ22の合成電流となる。
23は、スイッチング素子Ｑ21がオンの間は、図３の
（ｃ）に示すような電流Ｉ21とＩ22の合成電流となる。
【００２８】次に、スイッチング素子Ｑ21がオフの区間
（以下、区間Ａ３という）での各部に流れる電流につい
て説明する。スイッチング素子Ｑ21がオフの区間Ａ３で
は、スイッチング素子Ｑ21の電流Ｉ23は流れない。ま
た、２次側コイルＬ23にも電圧が発生しないため、ダイ
オードＤ21は非導通であり電流Ｉ24も流れない。しか
し、インダクタＬ21には前述したスイッチング素子Ｑ21
がオン状態の時に蓄積された電磁エネルギーによって電
圧が発生し電流Ｉ21が流れる。この電流Ｉ21は、スイッ
チング素子Ｑ21がオフであるため、インダクタＬ21、１
次側コイルＬ22、及びコンデンサＣ21による共振電流と
なる。また、この電流の共振周波数をｆ3 とすると、
（以下、区間Ａ３という）での各部に流れる電流につい
て説明する。スイッチング素子Ｑ21がオフの区間Ａ３で
は、スイッチング素子Ｑ21の電流Ｉ23は流れない。ま
た、２次側コイルＬ23にも電圧が発生しないため、ダイ
オードＤ21は非導通であり電流Ｉ24も流れない。しか
し、インダクタＬ21には前述したスイッチング素子Ｑ21
がオン状態の時に蓄積された電磁エネルギーによって電
圧が発生し電流Ｉ21が流れる。この電流Ｉ21は、スイッ
チング素子Ｑ21がオフであるため、インダクタＬ21、１
次側コイルＬ22、及びコンデンサＣ21による共振電流と
なる。また、この電流の共振周波数をｆ3 とすると、
【数８】
となり、この区間Ａ３では、図３の（ａ）に示す電流Ｉ
21が流れ、１次側コイルＬ22には図３の（ｂ）に示すよ
うなの電流Ｉ22が流れる。
21が流れ、１次側コイルＬ22には図３の（ｂ）に示すよ
うなの電流Ｉ22が流れる。
【００２９】従って、本発明の実施例では、スイッチン
グ素子Ｑ21にかかる電圧と電流の関係は図４に示すよう
な波形となり、トランスＴ21の漏洩インダクタンスを利
用してスイッチング素子Ｑ21に流れる電流を複数の共振
波形が重畳したものとなる。よって、スイッチング素子
Ｑ21でのスイッチング損失を低減することができる。
グ素子Ｑ21にかかる電圧と電流の関係は図４に示すよう
な波形となり、トランスＴ21の漏洩インダクタンスを利
用してスイッチング素子Ｑ21に流れる電流を複数の共振
波形が重畳したものとなる。よって、スイッチング素子
Ｑ21でのスイッチング損失を低減することができる。
【００３０】尚、絶縁トランスＴ21のリーケージインダ
クタンスは結合が密とされている絶縁トランスＴ21に対
して、直列にコイルを接続することによって形成するこ
ともできる。又、インダクタＬ21は、複数の巻線をトラ
ンス結合したものによって構成することもできる。
クタンスは結合が密とされている絶縁トランスＴ21に対
して、直列にコイルを接続することによって形成するこ
ともできる。又、インダクタＬ21は、複数の巻線をトラ
ンス結合したものによって構成することもできる。
【００３１】
【発明の効果】以上説明したように、本発明の１石電流
複合共振型コンバーター回路はトランスの漏洩インダク
タンスを利用する為、漏洩磁束の影響の少ない動作状態
を１個のスイッチング素子で簡単に実現することが可能
になり小型・軽量化を行う際、非常に有用である。ま
た、スイッチング素子のオンの時にほぼゼロクロスでの
スイッチングが可能で、オフの時も電流の小さい状態で
行われる為、スイッチング素子の損失、及びスイッチン
グノイズも抑えられるという利点がある。
複合共振型コンバーター回路はトランスの漏洩インダク
タンスを利用する為、漏洩磁束の影響の少ない動作状態
を１個のスイッチング素子で簡単に実現することが可能
になり小型・軽量化を行う際、非常に有用である。ま
た、スイッチング素子のオンの時にほぼゼロクロスでの
スイッチングが可能で、オフの時も電流の小さい状態で
行われる為、スイッチング素子の損失、及びスイッチン
グノイズも抑えられるという利点がある。
【図１】本発明の実施例の回路図である。
【図２】本発明の実施例のコンデンサとトランスの等価
回路を示す図である。
回路を示す図である。
【図３】本発明の実施例において各部に流れる電流の波
形を示す図である。
形を示す図である。
【図４】本発明の実施例のスイッチング素子にかかる電
圧と電流の関係を示す図である。
圧と電流の関係を示す図である。
【図５】従来のフライバック方式コンバーター回路の回
路図である。
路図である。
【図６】従来の疑似共振型フライバック方式コンバータ
ー回路の回路図である。
ー回路の回路図である。
【図７】従来の部分電圧共振型フォワード方式コンバー
ター回路の回路図である。
ター回路の回路図である。
【図８】従来のハーフブリッジ方式電流共振型コンバー
ター回路の回路図である。
ター回路の回路図である。
【図９】従来例の回路のスイッチング素子にかかる電圧
と電流の関係を示す図である。
と電流の関係を示す図である。
１、２１ 誤差増幅回路
２、２２ 制御回路
３ ＯＮ遅延回路
４ 副制御回路
Ｃ(1、22) 平滑コンデンサ
Ｃ(2、3、4、21) コンデンサ
Ｃ21a 容量
Ｄ(1、2、3、4、5、21) ダイオード
Ｅ 直流電圧源
Ｌ(1、2、3、4、5、6、7、8、10、11、12、22、23) トランスの巻線
コイル Ｌ(9、21) インダクタ Ｌ(22a、22b) インダクタンス Ｍ トランスの相互インダクタンス Ｑ(1、2、3、21) スイッチング素子 Ｓ スイッチ Ｔ(1、2、3、4、21) 絶縁トランス
コイル Ｌ(9、21) インダクタ Ｌ(22a、22b) インダクタンス Ｍ トランスの相互インダクタンス Ｑ(1、2、3、21) スイッチング素子 Ｓ スイッチ Ｔ(1、2、3、4、21) 絶縁トランス
Claims (1)
- 【請求項１】 少なくとも１次側コイルと２次側コイル
とを有し、所定の漏洩インダクタンスが得られるように
結合係数が設定されている絶縁トランスと、 前記絶縁トランスの前記１次側コイルに対して直列に接
続され、前記絶縁トランスの前記１次側コイルと共に直
列共振回路を構成するコンデンサと、 前記絶縁トランスの２次側コイルに誘起される交番電圧
を整流するダイオードと、 前記直列共振回路に並列に接続されたインダクタと、 前記直列共振回路と前記インダクタとの並列回路に対し
て直列に接続されて、直流電源から前記並列回路に流れ
込む電流を断続するスイッチング素子とを備えており、 前記絶縁トランスの前記１次側コイルと前記２次側コイ
ルの極性は、前記スイッチング素子がオンのとき、前記
２次側コイルに電圧が発生するように構成してあり、前記絶縁トランスの前記１次側コイルインダクタンス、
前記２次側コイルインダクタンス、前記所定の漏洩イン
ダクタンス、前記コンデンサの容量、及び、前記インダ
クタのインダクタンスが、 （ａ）前記スイッチング素子がオンした直後の第１の期
間においては、前記２次側コイルに発生する電圧により
前記ダイオードが導通し．前記絶縁トランスの前記漏洩
インダクタンスと前記コンデンサとから第１の共振周波
数を有する第１の共振回路が構成され、前記第１の共振
周波数が、前記第１の共振回路に流れる共振電流の半周
期が前記スイッチング素子のオンの期間よりも短くなる
ようにされ、 （ｂ）前記第１の期間の後で前記スイッチング素子がオ
フするまでの第２の期間においては、前記ダイオードが
非導通となり、前記絶縁トランスの前記１次側コイルイ
ンダクタンスと前記コンデンサとから前記第１の共振周
波数よりも低い第２の共振周波数を有する第２の共振回
路が構成され、前記第２の共振回路に流れる共振電流の
周期が前記第１の共振回路に流れる共振電流の周期より
も長くなるようにされ、 （ｃ）前記スイッチング素子がオフしてから次にオンす
るまでの第３の期間においては、前記絶縁トランスの前
記１次側コイルと前記コンデンサと前記インダクタとか
ら第３の共振回路が構成され、前記インダクタに前記第
３の共振回路の共振電流が流れ、 これにより、前記スイッチング素子に流れる電流が複数
の共振波形が重畳されたものとなり、前記第２の期間に
おいて前記スイッチング素子に流れる電流が前記第１の
期間において前記スイッチング素子に流れる電流よりも
小さなものとなるように設定されていること を特徴とす
る１石電流複合共振型コンバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16494394A JP3401923B2 (ja) | 1994-06-24 | 1994-06-24 | １石電流複合共振型コンバーター回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16494394A JP3401923B2 (ja) | 1994-06-24 | 1994-06-24 | １石電流複合共振型コンバーター回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0819253A JPH0819253A (ja) | 1996-01-19 |
| JP3401923B2 true JP3401923B2 (ja) | 2003-04-28 |
Family
ID=15802805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16494394A Expired - Fee Related JP3401923B2 (ja) | 1994-06-24 | 1994-06-24 | １石電流複合共振型コンバーター回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3401923B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6273895B2 (ja) * | 2014-02-25 | 2018-02-07 | サンケン電気株式会社 | スイッチング電源装置 |
-
1994
- 1994-06-24 JP JP16494394A patent/JP3401923B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0819253A (ja) | 1996-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6687137B1 (en) | Resonant switching power supply circuit with voltage doubler output | |
| JP3656865B2 (ja) | コンバータ | |
| US7289338B2 (en) | Input to output isolated DC-DC converter | |
| US20140334193A1 (en) | Self-oscillating loop based piezoelectric power converter | |
| US5166869A (en) | Complementary electronic power converter | |
| JPH07118915B2 (ja) | 共振型ｄｃ−ｄｃコンバ−タ | |
| US20100165671A1 (en) | Switched-mode Power Supplies | |
| US7609532B1 (en) | Phase-shifted PWM bridge with switchable inductors to maintain zero-voltage switching at light load | |
| JPH04299070A (ja) | スイッチングレギュレータ | |
| US7158389B2 (en) | Switching power supply circuit | |
| US5327334A (en) | Zero current switching DC-DC converter incorporating a tapped resonant inductor | |
| JP3401923B2 (ja) | １石電流複合共振型コンバーター回路 | |
| JPH08228486A (ja) | Ｄｃ−ａｃインバータの制御方法 | |
| JP2001178127A (ja) | スイッチング電源回路 | |
| JP2020174465A (ja) | 三相交流用の絶縁型力率改善装置 | |
| JPH0723562A (ja) | スイッチング電源 | |
| JP2700801B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0993940A (ja) | 電源回路及びスイッチング電源回路 | |
| JP3755623B2 (ja) | Ｄｃーｄｃコンバータ | |
| JP3082877B2 (ja) | Ａｃ／ｄｃコンバータ | |
| JPH06284723A (ja) | 電源装置 | |
| JPH114578A (ja) | 電圧変換装置 | |
| JPS597204B2 (ja) | 高周波スイツチング電源の高周波用トランス | |
| JP4329451B2 (ja) | スイッチング電源装置 | |
| JP3326655B2 (ja) | 電流共振型スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030128 |
|
| LAPS | Cancellation because of no payment of annual fees |