JP3401226B2 - 直流−直流変換装置 - Google Patents
直流−直流変換装置Info
- Publication number
- JP3401226B2 JP3401226B2 JP2000054082A JP2000054082A JP3401226B2 JP 3401226 B2 JP3401226 B2 JP 3401226B2 JP 2000054082 A JP2000054082 A JP 2000054082A JP 2000054082 A JP2000054082 A JP 2000054082A JP 3401226 B2 JP3401226 B2 JP 3401226B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- synchronous rectification
- signal
- switch
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
- Protection Of Static Devices (AREA)
Description
換装置(DC−DC CONVERTER)を過電圧か
ら保護する技術、特に出力側の過電圧から直流―直流変
換装置を保護、又は出力側の過電圧を防止する技術に関
する。又は潮流―直流変換装置(DC−DC CONV
ERTER)の回路及び負荷を、過電圧が発生したとき
に保護する技術に関する。
帯型電子機器は、装置用の電源として電池を搭載してい
る。携帯型電子機器に搭載される電池は、装置の動作を
安定させるために、一定の電圧を供給することができる
ものが望ましい。
つれて電圧が低下していく特性を有している。このた
め、携帯型電子機器は、電池の出力電圧を一定化する直
流−直流変換装置を備えている。
て、電池によって有効に動作する時間(有効稼働時間)
が重要である。この有効稼働時間を長く保つためには、
携帯型電子機器の消費電力を減少させることは勿論のこ
と、直流−直流変換装置(DC−DC CONVERT
ER)の変換効率を向上させることが必要になる。なぜ
ならば、直流−直流変換装置(DC−DC CONVE
RTER)の変換効率が、電池の電力消費率に直接反映
するからである。
VERTER)の変換効率を向上させる方法として、同
期整流方式の直流−直流変換装置(DC−DC CON
VERTER)を利用する方法が一般的である。この同
期整流方式の直流−直流変換装置(DC−DC CON
VERTER)によれば、従来型の直流−直流変換装置
(DC−DC CONVERTER)に比べて、変換効
率を約10パーセント向上させることができる。
CONVERTER)の変換効率は、直流−直流変換装
置(DC−DC CONVERTER)のコンデンサの
性能にも影響される。例えば、最近の直流−直流変換装
置(DC−DC CONVERTER)は、変換効率の
向上と装置の小型化とを図るために、高い周波数を発信
するようになっている。このような直流−直流変換装置
(DC−DC CONVERTER)は、位相誤差を少
なくするために、出力部に平滑用のコンデンサを必要と
する。
SR)を備えており、この等価直列抵抗(ESR)の抵
抗値が大きいと直流−直流変換装置(DC−DC CO
NVERTER)の変換効率が悪化する。
CONVERTER)の変換効率を向上させるため
に、等価直列抵抗(ESR)の抵抗値が小さいコンデン
サが必要になる。
コンデンサとしては、有機コンデンサがある。平滑用の
コンデンサとして有機コンデンサを用いた場合は、直流
−直流変換装置(DC−DC CONVERTER)の
変換効率が向上するため、大電流を流しても発熱が少な
くなる。このため、有機コンデンサを用いた直流−直流
変換装置(DC−DC CONVERTER)は、3ア
ンペア〜5アンペア程度の大電流対応の装置に用いられ
るようになっている。
を用いた直流−直流変換装置(DC−DC CONVE
RTER)を大電流対応の装置に用いた場合、直流−直
流変換装置(DC−DC CONVERTER)には大
電流が入力されることになり、直流−直流変換装置(D
C−DC CONVERTER)の入力部に使用される
コンデンサも、許容リプルが大きい有機コンデンサを使
用することが好ましい。
うに高周波特性と温度特性とに優れるという利点を有し
ているが、過電圧によって破壊されやすく、発煙発火の
原因になるという欠点を有している。
C CONVERTER)に有機コンデンサを用いる場
合は、過電圧から有機コンデンサを保護する機構が必要
になる。
VERTER)に過電圧が発生する要因は、直流−直流
変換装置(DC−DC CONVERTER)内の回路
故障等によって出力部に過電圧が発生する場合と、電池
や充電器の故障、もしくは、不適当な電池や充電器の使
用等によって直流−直流変換装置(DC−DC CON
VERTER)に過電圧が入力される場合とが考えられ
る。
CONVERTER)の出力部に過電圧が発生した場合
は、直流−直流変換装置(DC−DC CONVERT
ER)の出力部に設けられた平滑用のコンデンサを保護
する必要がある。
て、直流−直流変換装置(DC−DCCONVERTE
R)の出力部にZENERダイオードを設ける方法があ
る。この方法において、直流−直流変換装置(DC−D
C CONVERTER)から出力される電圧がZEN
ERダイオードの規格電圧を超えると、ZENERダイ
オードが焼損し、直流−直流変換装置(DC−DC C
ONVERTER)と負荷との間が短絡される。
C CONVERTER)と負荷との間が短絡されるこ
とにより電流の流れが停止するので、有機コンデンサに
過電圧が印加されるのを防止することができる。
CONVERTER)が過電圧を入力した場合は、直流
−直流変換装置(DC−DC CONVERTER)の
入力部に設けられたコンデンサを保護する必要がある。
(DC−DC CONVERTER)の入力部に設けら
れたコンデンサの保護は重要視されていない。なぜなら
ば、直流−直流変換装置(DC−DC CONVERT
ER)は、入力した電圧の経路を切断する機構を有して
いるため、直流−直流変換装置(DC−DC CONV
ERTER)の出力部に設けられた回路に直接の影響を
及ぼさないためである。
CONVERTER)の具体例について図12に基づ
いて説明する。図12には示していないが、直流−直流
変換装置(DC−DC CONVERTER)は、電池
と負荷との間に設けられている。この直流−直流変換装
置(DC−DC CONVERTER)は、メインスイ
ッチングトランジスタTr1、同期整流用トランジスタ
Tr2、ダイオードD1、抵抗R1、コンデンサC1、
チョークコイルL1,及び制御回路CTLを備えてい
る。さらに、直流−直流変換装置(DC−DC CON
VERTER)の出力部分には、ZENERダイオード
D2が設けられている。
は、電界効果トランジスタ(FET)であり、制御回路
CTLからの信号DHによってオンとオフとが切り換え
られる。
ルである。ダイオードD1は、メインスイッチングトラ
ンジスタTr1がオフ状態の間にチョークコイルL1に
蓄積されたエネルギーを出力側へ放出させるためのフリ
ーホイールダイオードである。
ードD1と同様に、メインスイッチングトランジスタT
r1がオフ状態の間にチョークコイルL1に蓄積された
エネルギーを出力側へ放出させるフリーホイール用のス
イッチ回路である。この同期制御用トランジスタTr2
は、制御回路CTLからの信号DLによってオンとオフ
とが切り替えれる電界効果トランジスタ(FET)であ
る。
は、ダイオードD1に引加される電圧が順方向のときに
オン状態となり、逆方向のときにはオフ状態になる。抵
抗R1は、直流−直流変換装置(DC−DC CONV
ERTER)から負荷へ流れる電流値を測定するための
センス抵抗R1である。
力される信号の交流成分を取り除く平滑用のコンデンサ
である。ZENERダイオードD2は、コンデンサC1
によって交流成分を取り除かれた電圧が規格電圧以下で
あるか否か、すなわち、コンデンサC1によって交流成
分を取り除かれた電圧が過電圧であるか否かを監視する
保護回路である。
ンサC1によって交流成分を除去された電圧が規格電圧
を超えると、オン状態になり直流−直流変換装置(DC
−DC CONVERTER)からの出力電圧を規格電
圧にクランプする。さらに、過電圧が大きくなると、Z
ENERダイオードD2は、焼損して、直流−直流変換
装置(DC−DC CONVERTER)と負荷との間
を短絡させる。
ンス抵抗R1に入力される電圧CS、及び、センス抵抗
R1から出力される電圧FBが入力される。さらに、制
御回路CTLには、外部からのオン指令値もしくはオフ
指令値と、目標電圧Vrefとが入力される。
入力される電圧CSとセンス抵抗R1から出力される電
圧FBとの電位差を求め、直流−直流変換装置(DC−
DCCONVERTER)から出力される電流値を測定
する。
出力電圧FBと外部からの目標電圧Vrefとを比較し
て、直流−直流変換装置(DC−DC CONVERT
ER)の出力電圧値が所定の電圧値となるように、メイ
ンスイッチングトランジスタTr1及び同期整流用トラ
ンジスタTr2のオンとオフとを切り換える。
CONVERTER)が正常に動作している場合は、直
流−直流変換装置(DC−DC CONVERTER)
の出力電圧は、ZENERダイオードD2の規格電圧よ
り十分低いため、ZENERダイオードD2はオフ状態
になる。この場合、コンデンサC1によって交流成分を
除去された電圧がそのまま負荷に入力される。
CONVERTER)の出力電圧が過電圧になった場
合、直流−直流変換装置(DC−DC CONVERT
ER)の出力電圧値は、ZENERダイオードD2の規
格電圧値より高くなる。出力電圧が規格電圧より大きく
なると、ZENERダイオードD2がオン状態になる。
この場合、直流−直流変換装置(DC−DC CONV
ERTER)の出力電圧は、ZENERダイオードD2
の規格電圧にクランプされる。これにより、過電圧が負
荷に印加されることを防止することができる。
−DC CONVERTER)は、ZENERダイオー
ドD2に流れる電流を制限する機構を持たないので、過
電圧が続くとZENERダイオードD2が焼損する。こ
の場合、直流−直流変換装置(DC−DC CONVE
RTER)と負荷との間は短絡状態になる。これによ
り、平滑用コンデンサC1には電流が流れなくなり、平
滑用コンデンサC1の焼損を防止することができる。
CONVERTER)に過電圧状態が発生した場合に負
荷短絡を発生させる方法として、サイリスター(SC
R)を利用する方法もあるが、装置の部品点数が増加し
て回路の大型化を招くと共に、生産コストの上昇を招く
という問題があった。
CONVERTER)に過電圧を入力した場合は、制御
回路CTLは、メインスイッチングトランジスタをオフ
状態にする。この場合、直流−直流変換装置(DC−D
C CONVERTER)内には、電流が流れなくなる
ため、直流−直流変換装置(DC−DC CONVER
TER)の出力部の回路に影響を及ぼさないことにな
る。このため、直流−直流変換装置(DC−DC CO
NVERTER)は、入力側の過電圧に対する保護機構
を備えていない。
を保護するためにZENERダイオードを使用する場
合、ZENERダイオードがショートモードで故障すれ
ば保護回路としての機能を果たすが、オープンモードで
故障すると保護回路としての機能を果たさない。ZEN
ERダイオードがオープンモードで故障した場合には、
直流−直流変換装置(DC−DC CONVERTE
R)の出力部に設けられた有機コンデンサが焼損して発
煙もしくは発火の原因になるという問題がある。
モードで故障するか、もしくは、ショートモードで故障
するかを特定することは不可能であるため、直流−直流
変換装置(DC−DC CONVERTER)の保護回
路としてZENERダイオードを利用することは不適切
である。
を防止するために、高耐圧の有機コンデンサを使用する
方法も考えられるが、高耐圧の有機コンデンサは容量が
小さくなるため、所望の容量を得るためには複数の有機
コンデンサが必要になる。このため、回路が大型化して
しまうという問題がある。さらに、高耐圧の有機コンデ
ンサは等価直列抵抗(ESR)の抵抗値が大きいため、
直流−直流変換装置(DC−DC CONVERTE
R)の変換効率を悪化させるという問題もある。
の焼損を防止するために、直流−直流変換装置(DC−
DC CONVERTER)に使用される有機コンデン
サのそれぞれに焼損防止用のフューズを設ける方法があ
る。しかし、この方法では、直流−直流変換装置(DC
−DC CONVERTER)の構成部品数が増加する
と同時に、直流−直流変換装置(DC−DC CONV
ERTER)の生産コストが増加するという問題があ
る。さらに、有機コンデンサ毎にフューズを設けた場
合、フューズの抵抗によって直流−直流変換装置(DC
−DC CONVERTER)の変換効率が低下すると
いう問題がある。
CONVERTER)の入力部には、有機コンデンサが
使用されるようになってきているため、これらの有機コ
ンデンサを保護する必要もある。
されたものであり、同期整流方式の降圧型直流−直流変
換装置(DC−DC CONVERTER)において、
回路構成を複雑にすることなく、出力電圧の過電圧から
直流−直流変換装置(DC−DC CONVERTE
R)を保護する技術を提供することにより、過電圧によ
る発煙及び発火を防止することをはかることを課題とす
る。また、直流−直流変換装置(DC−DC CONV
ERTER)の小型化と変換効率の向上とを図ることを
課題とする。また、回路構成を複雑にすることなく、直
流−直流変換装置(DC−DC CONVERTER)
の負荷に過電圧が印加されることなくを防止することを
課題とする。また、本発明は、前記問題点に鑑みてなさ
れたものであり、同期整流方式の降圧型直流−直流変換
装置(DC−DC CONVERTER)において、回
路を複雑化することなく出力電圧の過電圧を防止させる
技術を提供し、装置の小型化及び信頼性の向上に寄与す
ることを課題とする。
決するために以下のような手段を採用した。まず、第1
の発明は、電源からの電力を蓄積する蓄積手段と、前記
電源と前記蓄積手段との間に設けられ、前記電源と前記
蓄積手段の接続と切断とを切り換える第1のスイッチ素
子と、前記第1のスイッチ素子及び前記蓄積手段の接続
部分とグランドとの間に設けられてグランドと前記第1
のスイッチ素子及び前記蓄積手段の接続部分との接続と
切断とを切り換える第2のスイッチ素子と、前記第1の
スイッチ素子及び第2のスイッチ素子の接続と切断とを
制御して前記蓄積手段からの出力電圧が一定値を保つよ
うにする制御手段と、を備えた同期整流方式の直流−直
流変換装置であり、前記蓄積手段からの出力電圧を監視
して、前記蓄積手段からの出力電圧が所定の電圧値を超
えたときに信号を出力する過電圧検出手段と、前記過電
圧検出手段からの信号を入力したときに、前記第1のス
イッチ素子及び第2のスイッチ素子を接続状態にして、
前記電源からの電圧を短絡させる短絡手段と、前記短絡
手段によって短絡された電力によって前記電源からの入
力を遮断する遮断手段と、を備えている。
電圧を発生する基準電圧発生手段と、基準電圧と蓄積手
段からの出力電圧とを比較して前記蓄積手段からの電圧
が前記基準電圧より大きくなったときに信号を出力する
電圧比較手段と、を備えるようにしてもよい。
段によって短絡された電力によって溶断されるフューズ
を例示することができる。次に、第2の発明は、電源か
らの電力を蓄積する蓄積手段と、前記電源と蓄積手段の
接続と切断とを切り換える第1のスイッチと、前記第1
のスイッチ及び前記蓄積手段の接続部分とグランドとの
間に配置されて、前記第1のスイッチ及び前記蓄積手段
の接続部分とグランドの接続と切断とを切り換える第2
のスイッチと、前記第1及び第2のスイッチの接続と切
断とを制御して、前記蓄積手段からの出力電圧が一定値
を保つようにする制御手段と、を備えた同期整流方式の
直流−直流変換装置であり、前記蓄積手段からの出力電
圧が所定の電圧値を越えたことを検出する検出手段と、
前記検出手段が過電圧を検出したときに、前記第1及び
第2のスイッチを接続状態にすることにより、前記電源
を短絡させる短絡手段とを備えている。
装置は、短絡手段により短絡された電力によって電源か
らの入力を遮断する遮断手段を更に備えるようにしても
よい。この遮断手段としては、フューズを例示すること
ができる。
基準電圧発生手段と、基準電圧と蓄積手段からの出力電
圧とを比較して蓄積手段からの出力電圧が基準電圧より
大きくなったときに信号を出力する電圧比較手段と、を
備えるようにしてもよい。
する蓄積手段と、前記電源と前記蓄積手段との間に設け
られて前記電源と前記蓄積手段の接続と切断とを切り換
える第1のスイッチ素子と、前記第1のスイッチ素子及
び前記蓄積手段の接続部分とグランドとの間に設けられ
て前記第1のスイッチ素子及び前記蓄積手段の接続部分
とグランドとの接続と切断とを切り換える第2のスイッ
チ素子と、前記第1のスイッチ素子及び第2のスイッチ
素子の接続と切断とを制御して、前記蓄積手段からの出
力電圧が一定値を保つようにする制御手段と、を備えた
同期整流方式の直流−直流変換装置のための制御回路で
あり、前記蓄積手段からの出力電圧を監視して、前記蓄
積手段からの出力電圧が所定の電圧値を超えたときに信
号を出力する過電圧検出手段と、前記過電圧検出手段か
らの信号を入力したときに、前記第1のスイッチ素子及
び第2のスイッチ素子を接続状態にして前記電源からの
電圧を短絡させる短絡手段と、前記短絡手段によって短
絡された電力によって前記電源からの入力を遮断する遮
断手段と、を備えている。
電圧を発生する基準電圧発生手段と、基準電圧と蓄積手
段からの出力電圧とを比較して蓄積手段からの出力電圧
が基準電圧より大きくなったときに信号を出力する電圧
比較手段と、を備えるようにしてもよい。
する蓄積手段と、前記電源と蓄積手段の接続とを切り換
える第1のスイッチと、前記第1のスイッチ及び前記蓄
積手段の接続部分とグランドとの間に配置されて前記第
1のスイッチ及び前記蓄積手段の接続部分とグランドの
接続と切断とを切り換える第2のスイッチと、前記第1
及び第2のスイッチの接続と切断と制御して、前記蓄積
手段からの出力電圧が一定値を保つようにする制御手段
と、を備える同期整流方式の直流−直流変換装置のため
の制御回路であり、前記蓄積手段からの出力電圧が所定
の電圧値を越えたことを検出する検出手段と、前記検出
手段が過電圧を検出したときに前記第1及び第2のスイ
ッチを接続状態にすることにより前記電源を短絡させる
短絡手段と、を備えている。
電圧を発生する基準電圧発生手段と、基準電圧と蓄積手
段からの出力電圧とを比較して蓄積手段からの出力電圧
が基準電圧より大きくなったときに信号を出力する電圧
比較手段と、を備えるようにしてもよい。
―直流変換装置であり、メインスイッチと、同期整流用
スイッチと、前記直流―直流変換装置の出力電圧が過電
圧であることを検出する過電圧検出手段と、前記過電圧
検出手段が過電圧を検出したときに、前記メインスイッ
チ及び前記同期整流用スイッチをオンにするための制御
信号を出力する制御手段と、を備えている。
装置において、過電圧検出手段は、直流―直流変換装置
の出力電圧が過電圧であることを検出したときに、検出
信号を出力するようにしてもよい。これに対応して、制
御手段は、過電圧検出手段から出力された検出信号を記
憶するメモリ手段を備え、メモリ手段は、前記した検出
信号を入力したときにメインスイッチ及び同期整流用ス
イッチをオンにするための制御信号を出力するようにし
てもよい。
−直流変換装置であって、メインスイッチと、同期整流
用スイッチと、前記直流―直流変換装置の出力電圧が過
電圧であることを検出する過電圧手段と、前記過電圧検
出手段が過電圧を検出すると、前記メインスイッチ及び
前記同期整流用スイッチをオンにする制御手段と、を備
えている。
直流変換装置は、メインスイッチに接続されたインダク
ターと、前記インダクターに接続されて該インダクター
からの出力電圧を平滑するコンデンサと、を更に備える
ようにしてもよい。。
流変換装置は、電源からの入力を短絡させることにより
電源から直流―直流変換装置への入力を停止する遮断手
段を更に備えるようにしてもよい。
直流変換装置において、制御手段は、メインスイッチ及
び同期整流用スイッチをオンにしたときに発生する電流
を利用して電源から前記直流―直流変換装置への入力を
遮断する遮断手段を更に備えるようにしてもよい。これ
に対応して、直流−直流変換装置は、メインスイッチ及
び同期整流用スイッチをオンにした時点から、電源から
の入力が遮断されるまでの間に、メインスイッチ及び同
期整流用スイッチに駆動電力を供給する緊急電力供給回
路を更に備えるようにしてもよい。
直流変換装置は、該直流−直流変換装置の出力電圧を一
定値に保つべく、メインスイッチ及び同期整流用スイッ
チをフィードバック制御するフィードバック手段を更に
備えるようにしてもよい。
期整流用スイッチとを備えた同期整流方式の直流−直流
変換装置を制御するための制御回路であり、前記直流−
直流変換装置の出力電圧が過電圧であることを検出する
過電圧検出手段と、前記過電圧検出手段が過電圧を検出
したときに、前記メインスイッチ及び前記同期整流用ス
イッチをオンにするための制御信号を出力するコントロ
ール手段と、を備えている。
同期整流用スイッチと、前記メインスイッチに接続され
たインダクターと、前記インダクターに接続されて該イ
ンダクターからの出力電圧を平滑するコンデンサと、を
備えた同期整流方式の直流−直流変換装置を制御するた
めの制御回路であり、前記直流−直流変換装置の出力電
圧が過電圧であることを検出する過電圧検出手段と、前
記過電圧検出手段が過電圧を検出したときに、前記メイ
ンスイッチ及び前記同期整流用スイッチをオンにするた
めの制御信号を出力するコントロール手段と、を備えて
いる。
期整流用スイッチとを備えた同期整流方式の直流−直流
変換装置を制御するための制御回路であり、前記直流−
直流変換装置の出力電圧が過電圧であることを検出する
過電圧検出手段と、前記過電圧検出手段が過電圧を検出
したときに、前記メインスイッチ及び前記同期整流用ス
イッチを強制的にオンにする制御手段と、を備えてい
る。
と、同期整流用スイッチと、前記メインスイッチに接続
されたインダクターと、前記インダクターに接続されて
該インダクターからの出力電圧を平滑するコンデンサ
と、を備えた同期整流方式の直流−直流変換装置を制御
するための制御回路であり、前記直流−直流変換装置の
出力電圧が過電圧であることを検出する過電圧検出手段
と、前記過電圧検出手段が過電圧を検出したときに、前
記メインスイッチ及び前記同期整流用スイッチを強制的
にオンにする制御手段と、を備えている。
おいて、メインスイッチ及び同期整流用スイッチは、オ
ンになったときに電源からの入力を短絡させるようにし
てもよい。
流変換装置は、電源からの入力を遮断する遮断手段を更
に備えるようにしてもよく、その場合、制御手段は、メ
インスイッチ及び同期整流用スイッチをオンにすべく制
御信号を出力することにより電源からの入力を短絡さ
せ、遮断手段は、前記電源からの入力が短絡された際に
発生する電流を利用して前記電源からの入力を遮断する
ようにしてもよい。更に、制御回路は、メインスイッチ
及び同期整流用スイッチをオンにした時点から、前記遮
断手段により前記電源からの入力が遮断されるまでの間
に、前記メインスイッチ及び前記同期整流用スイッチに
駆動電力を供給する緊急電力供給回路を更に備えるよう
にしてもよい。
出手段は、直流−直流変換装置の出力電圧が過電圧であ
ることを検出したときに検出信号を出力するようにして
もよい。これに対応して、制御手段は、過電圧検出手段
から検出信号が出力されると、その検出信号を記憶する
とともに、メインスイッチ及び同期整流用スイッチをオ
ンにするための制御信号を出力するメモリ手段を更に備
えるようにしてもよい。
る制御回路は、直流−直流変換装置の出力電圧を一定値
に保つべく、メインスイッチ及び同期整流用スイッチを
フィードバック制御するフィードバック制御手段を更に
備えるようにしてもよい。
同期整流用スイッチとを備えた同期整流方式の直流−直
流変換装置を制御するための制御回路であり、直流−直
流変換装置の出力電圧が過電圧であることを示す信号を
受信する受信手段と、前記受信手段が前記信号を受信す
ると、前記メインスイッチ及び同期整流用スイッチをオ
ンにするための制御信号を出力する制御手段と、を備え
ている。
と、同期整流用スイッチと、前記メインスイッチに接続
されたインダクターと、前記インダクターに接続されて
該インダクターからの出力電圧を平滑するコンデンサ
と、を備えた同期整流方式の直流−直流変換装置を制御
するための制御回路であり、前記直流−直流変換装置の
出力電圧が過電圧であることを示す信号を受信する受信
手段と、前記受信手段が前記信号を受信すると、前記メ
インスイッチ及び同期整流用スイッチをオンにするため
の制御信号を出力する制御手段と、を備えている。
同期整流用スイッチとを備えた同期整流方式の直流−直
流変換装置を制御するための制御回路であり、前記直流
−直流変換装置の出力電圧が過電圧であることを示す信
号を受信する受信手段と、前記受信手段が前記信号を受
信すると、前記メインスイッチ及び前記同期整流用スイ
ッチをオンする制御手段と、を備えている。
と、同期整流用スイッチと、前記メインスイッチに接続
されたインダクターと、前記インダクターに接続されて
該インダクターからの出力電圧を平滑するコンデンサ
と、を備えた同期整流方式の直流−直流変換装置を制御
するための制御回路であり、前記直流−直流変換装置の
出力電圧が過電圧であることを示す信号を受信する受信
手段と、前記受信手段が前記信号を受信すると、前記メ
インスイッチ及び前記同期整流用スイッチをオンする制
御手段と、を備えている。
において、メインスイッチ及び同期整流用スイッチは、
オンになったときに前記電源からの入力を短絡させるよ
うに構成されることが好ましい。
直流−直流変換装置は前記電源からの入力を遮断する遮
断手段を更に備えるようにしてもよく、その場合、制御
手段は、メインスイッチ及び同期整流用スイッチをオン
にすべく制御信号を出力することにより電源からの入力
を短絡させ、遮断手段は、電源からの入力が遮断された
際に発生する電流を利用して前記電源からの入力を遮断
するようにしてもよい。これに対応して、制御回路は、
メインスイッチ及び同期整流用スイッチをオンにした時
点から、電源からの入力が遮断されるまでの間に、メイ
ンスイッチ及び同期整流用スイッチに駆動電力を供給す
る緊急電力供給回路を更に備えるようにすることが好ま
しい。
係る制御回路は、直流−直流変換装置の出力電圧を一定
値に保つべく、メインスイッチ及び同期整流用スイッチ
をフィードバック制御するフィードバック手段を更に備
えるようにしてもよい。
同期整流用スイッチとを備えた同期整流方式の直流−直
流変換装置を制御するための制御回路であり、直流−直
流変換装置の出力電圧を入力する電圧入力端子と、前記
電圧入力端子に入力された前記出力電圧が所定の値を超
えたときに検出信号を出力する過電圧検出手段と、前記
検出信号に応じて、前記メインスイッチ及び前記同期整
流用スイッチをオンにする制御手段と、を備えている。
に基づいて説明する。 〈実施の形態1〉図1は、本発明の直流−直流変換装置
(DC−DC CONVERTER)の第1の実施の形
態を示す図である。尚、同図において、従来と同一の構
成要素については同一の名称及び符号を付加している。
VERTER)は、電源としての電池と負荷との間に設
けられる。 (直流−直流変換装置(DC−DC CONVERTE
R)の構成)本実施の形態にかかる直流−直流変換装置
(DC−DC CONVERTER)は、制御回路CT
L、メインスイッチングトランジスタTr1、同期整流
用トランジスタTr2、ダイオードD1、チョークコイ
ルL1、コンデンサC1、電圧比較器IC2、及び、基
準電圧e3を発生する電源e3を備えている。
NVERTER)を構成する回路の接続形態)先ず、上
記の構成要素の接続形態について述べる。
信号線14を介して電池と接続される。このメインスイ
ッチングトランジスタTr1は、信号線1を介してチョ
ークコイルL1と接続されるとともに、信号線24を介
して制御回路CTLと接続される。
r1は、例えば、ソース端子、ドレイン端子、及び、ゲ
ート端子の3つの端子を有するMOS−FET(Met
alOxide Semiconductor Fie
ld Effect Transistor)である。
この場合、上記の信号線14は、メインスイッチングト
ランジスタTr1のドレイン端子に接続される。また、
上記の信号線1は、メインスイッチングトランジスタT
r1のソース端子に接続される。さらに、上記の信号線
24は、メインスイッチングトランジスタTr1のゲー
ト端子に接続される。
信号線1を介して接続されたチョークコイルL1は、さ
らに信号線15を介して抵抗R1と接続される。抵抗R
1は、信号線16を介して負荷と接続される。
が接続される。この信号線19は、制御回路CTLに接
続される。また、メインスイッチングトランジスタTr
1とチョークコイルL1とを接続する信号線1の途中に
は、2本の信号線2、3が接続される。
イッチングトランジスタTr1寄りの信号線2は、同期
整流用トランジスタTr2に接続される。この同期整流
用トランジスタTr2は、信号線25を介して制御回路
CTLと接続されるとともに、信号線26を介してグラ
ンドに接続される。
えば、ドレイン端子、ソース端子、ゲート端子の3つの
端子を有するMOS−FET(Metal Oxide
Semiconductor FET)である。この
場合、上記の信号線2は、同期整流用トランジスタTr
2のドレイン端子に接続される。上記の信号線25は、
同期整流用トランジスタTr2のゲート端子に接続され
る。上記の信号線26は、同期整流用トランジスタTr
2のソース端子に接続される。
コイルL1寄りの信号線3は、ダイオードD1のカソー
ド端子に接続される。このダイオードD1のアノード端
子は、信号線27を介してグランドに接続される。
る信号線15の途中には、1本の信号線20が接続され
る。この信号線20は、制御回路CTLと接続されてお
り、抵抗R1に入力される電圧値CSを制御回路CTL
に入力するための信号線である。
6の途中には、3本の信号線4、5、21が接続され
る。上記3本の信号線4、5、21のうち、抵抗R1寄
りの信号線4は、制御回路CTLと接続される。この信
号線4は、直流−直流変換装置(DC−DC CONV
ERTER)から出力される電圧値FBを制御回路CT
Lにフィードバックするための信号線である。
ん中の信号線5は、平滑用のコンデンサC1を介してグ
ランドに接続される。上記3本の信号線4、5、21の
うち、負荷寄りの信号線21は、電圧比較器IC2に接
続される。この電圧比較器IC2は、例えば、非反転入
力端子と反転入力端子と出力端子とを有する電圧比較器
である。
IC2の非反転入力端子に接続される。前記電圧比較器
IC2の反転入力端子は、信号線28を介して電源e3
に接続される。前記電圧比較器IC2の出力端子は、信
号線29を介して制御回路CTLに接続される。
NVERTER)を構成する回路の機能)次に、上記の
各構成要素の機能について述べる。
1)メインスイッチングトランジスタTr1は、制御回
路CTLからの制御信号DHを入力し、入力した信号D
Hに従って信号線14と信号線1との間を接続または切
断する。
Tr1は、ゲート端子に制御回路CTLからの電圧が印
加されるとオン状態になり、ドレイン端子とソース端子
との間を接続して、信号線14と信号線1との間を接続
する。
r1は、ゲート端子に制御回路CTLからの電圧が印加
されていなければオフ状態になり、ドレイン端子とソー
ス端子との間を切断して、信号線14と信号線1との間
を切断する。
1は、電圧変換用のコイルである。 (抵抗R1)抵抗R1は、直流−直流変換装置(DC−
DC CONVERTER)の出力電流値をセンスする
センス抵抗である。
インスイッチングトランジスタTr1がオフ状態のとき
に、チョークコイルL1に蓄積されたエネルギーを出力
側へ放出させるフリーホイールダイオードである。
流用トランジスタTr2は、制御回路CTLからの信号
DLを入力し、入力した信号DLに従って信号線2と信
号線26との間を接続あるいは切断するスイッチ回路で
ある。
は、ゲート端子に制御回路CTLからの電圧が印加され
るとオン状態になり、ドレイン端子とソース端子との間
を接続して、信号線2と信号線26との間を接続する。
端子に制御回路CTLからの電圧が印可されていなけれ
ばオフ状態になり、ドレイン端子とソース端子との間を
切断して、信号線2と信号線26との間を切断する。
r2は、メインスイッチングトランジスタTr1がオフ
状態のときにチョークコイルL1に蓄積されたエネルギ
ーを出力させるフリーホイール用のスイッチ回路であ
る。
は、ダイオードD1に印加される電圧が順方向のときに
オン状態(信号線2と信号線26との間を接続した状
態)になり、ダイオードD1に印加される電圧が逆方向
のときにオフ状態(信号線2と信号線26との間を切断
した状態)になる。このとき、ダイオードD1の電圧降
下は、低減されることになる。
ョークコイルL1から出力された電圧に含まれる脈動成
分を除去する平滑用のコンデンサである。
装置(DC−DC CONVERTER)から出力され
る電圧の基準電圧e3を発生する。
は、直流−直流変換装置(DC−DC CONVERT
ER)の出力電圧を信号線21を介して入力すると同時
に、電源e3からの基準電圧e3を入力する。そして、
電圧比較器IC2は、直流−直流変換装置(DC−DC
CONVERTER)の出力電圧と電源e3からの基
準電圧e3とを比較し、比較した結果を示す信号OVを
出力する。
変換装置(DC−DC CONVERTER)の出力電
圧から基準電圧e3を減算し、その減算結果が「0」以
下ならばLowレベルの信号を出力し、減算結果が正の
値ならばHighレベルの信号を出力する。
前述した信号線19、24、25、4、20、29の他
に、外部からのオン指令値あるいはオフ指令値と、外部
からの目標電圧Vrefとが入力される。外部からの目
標電圧Vrefは、直流−直流変換装置(DC−DC
CONVERTER)が出力すべき電圧の基準電圧であ
る。
の信号OVと、信号線4を介して入力する電圧値FB
と、直流−直流変換装置(DC−DC CONVERT
ER)から出力すべき電圧の目標電圧Vrefとに従っ
て、メインスイッチングトランジスタTr1及び同期整
流用トランジスタTr2のオン状態とオフ状態とを切り
換える。
て述べる。 (制御回路CTLの構成)制御回路CTLは、図2に示
すように、パルス幅変調方式(PWM方式)を採用する
回路であり、電源7、三角波発振器8、PWM比較器
9、チャージポンプ回路12、同期整流制御回路13、
フリップフロップFF、ドライブ−1(10)、及び、
ドライブ−2(11)を備えている。さらに、制御回路
CTLは、分割抵抗R2/R3、エラーアンプERA
1、ERA2、論理積回路AND1、及び、論理和回路
OR1を備えている。
値を入力したときに、制御回路CTLを構成する回路へ
動作電力を供給する。また、電源7は、外部からのオフ
指令値を入力したときに、制御回路CTLを構成する回
路に対する動作電力の供給を停止する。
圧をパルス幅に変換するための変換用三角波を、一定の
周波数で発振する。この三角波発振器8から発振された
三角波は、PWM比較器9に入力される。
3は、信号線4と接続されており、直流−直流変換装置
(DC−DC CONVERTER)の出力電圧FBを
入力するようになっている。この分割抵抗R2/R3
は、出力電圧FBの電圧値をセンスするセンス抵抗であ
る。
電圧値は、エラーアンプERA1に入力される。 (エラーアンプERA1)エラーアンプERA1は、分
割抵抗R2/R3によってセンスされた電圧値FBと、
外部からの目標電圧Vrefとを入力し、これら電圧値
FBと目標電圧Vrefとの誤差を増幅する誤差増幅回
路である。このエラーアンプERA1によって増幅され
た誤差は、PWM比較器9の非反転入力端子に入力され
る。
転入力端子と非反転入力端子とを有する電圧比較器であ
る。PWM比較器9の反転入力端子は、三角波発振器8
から出力された変換用三角波を入力する。PWM比較器
9の非反転入力端子は、エラーアンプERA1から出力
される信号を入力する。
入力された信号と反転入力端子に入力された信号とを比
較する。例えば、PWM比較器9は、非反転入力端子に
入力された信号から反転入力端子に入力された信号を減
算する。PWM比較器9は、減算して得られた値が負の
値を示す間(三角波発振器8から出力された信号がエラ
ーアンプERA1から出力された信号よりも大きい間)
は、Highレベルの信号を出力する。
た値が正の値を示す間(三角波発振器8から出力された
信号がエラーアンプERA1から出力された信号よりも
小さい間)は、Lowレベルの信号を出力する。
れた信号は、論理積回路AND1と同期整流制御回路1
3とに入力される。 (エラーアンプERA2)エラーアンプERA2は、直
流−直流変換装置(DC−DC CONVERTER)
の出力電圧FBを信号線4を介して入力すると同時に、
抵抗R1に入力される電圧値CSを信号線20を介して
入力する。
変換装置(DC−DC CONVERTER)の出力電
圧FBと電圧値CSとの電位差を求め、直流−直流変換
装置(DC−DC CONVERTER)から出力され
る電流値を測定する誤差増幅回路である。
値は、同期整流制御回路13に入力される。 (チャージポンプ回路12)チャージポンプ回路12
は、メインスイッチングトランジスタTr1を駆動する
電圧をドライブ−1(10)に供給し、同期整流用トラ
ンジスタTr2を駆動する電圧をドライブ−2(11)
に供給する。
路13は、PWM比較器9から出力された信号とエラー
アンプERA2から出力された信号とを入力する。そし
て、同期整流制御回路13は、PWM比較器9からの信
号とエラーアンプERA2からの信号とに従って同期整
流用トランジスタTr2のオン状態とオフ状態とを切り
換えることによって、同期整流を行う回路である。
比較器8からのLowレベルの信号を入力し、且つ、エ
ラーアンプERA2からの信号が一定値以下であるとき
に限り、Highレベルの信号を出力する。
た信号は、論理和回路OR1に入力される。 (フリップフロップFF)フリップフロップFFは、セ
ット端子とリセット端子との2つの入力端子、及び、非
反転出力端子Qと反転出力端子*Qとの2つの出力端子
を有している。
電圧比較器IC2からの信号OVを入力する。このと
き、フリップフロップFFは、セット端子に入力した信
号を記憶する。
は、外部からのオン指令値もしくはオフ指令値を入力す
る。リセット端子にオン指令値あるいはオフ指令値が入
力されると、フリップフロップFFに記憶されている信
号は、Lowレベルの信号にリセットされる。
は、論理和回路OR1に接続される。この出力端子Q
は、フリップフロップFFが記憶している信号をそのま
ま出力する。
CONVERTER)の出力電圧FBが基準電圧e3
以下である場合は、フリップフロップFFのセット端子
Sは、電圧比較器IC2からの信号OVとしてLowレ
ベルの信号を入力する。この場合、フリップフロップF
Fがセット端子Sに入力されたLowレベルの信号を記
憶することになり、非反転出力端子Qは、フリップフロ
ップFFが記憶しているLowレベルの信号を出力する
ことになる。
CONVERTER)の出力電圧FBが基準電圧e3を
超えた場合(出力電圧FBが過電圧になった場合)は、
フリップフロップFFのセット端子Sは、電圧比較器I
C2からの信号OVとしてHighレベルの信号を入力
する。この場合、フリップフロップFFがセット端子S
に入力されたHighレベルの信号を記憶することにな
り、非反転出力端子Qは、フリップフロップFFが記憶
しているHighレベルの信号を出力することになる。
は、論理積回路AND1に接続される。この反転出力端
子*Qは、フリップフロップFFが記憶している信号値
を反転した値、つまりLowレベルとHighレベルと
を反転した信号を出力する。
ロップFFが記憶している信号OVがLowレベルの信
号ならば(直流−直流変換装置(DC−DC CONV
ERTER)の出力電圧FBが基準電圧e3以下なら
ば)、Highレベルの信号を出力することになる。ま
た、反転出力端子*Qは、フリップフロップFFが記憶
している信号OVがHighレベルの信号ならば(直流
−直流変換装置(DC−DC CONVERTER)の
出力電圧FBが基準電圧e3を超えているならば)、L
owレベルの信号を出力することになる。
1は、PWM比較器9から出力される信号とフリップフ
ロップFFの反転出力端子*Qから出力される信号とを
入力する。この論理積回路AND1は、PWM比較器9
からの信号とフリップフロップFFからの信号との論理
積を演算し、その演算結果を示す信号を出力する。論理
積回路AND1から出力された信号は、ドライブ−1
(10)に入力される。
CONVERTER)の出力電圧FBが基準電圧e3
以下の場合は、論理積回路AND1は、フリップフロッ
プFFの反転出力端子*QからのHighレベルの信号
を入力することになる。この場合、論理積回路AND1
は、PWM比較器9からの信号をそのまま出力すること
になる。この結果、出力電圧FBが基準電圧e3以下の
場合は、ドライブ−1(10)は、PWM比較器9から
の信号に従って動作することになる。
CONVERTER)の出力電圧FBが基準電圧e3よ
り大きくなった場合(出力電圧FBが過電圧になった場
合)は、論理積回路AND1は、フリップフロップFF
の反転出力端子*QからのLowレベルの信号を入力す
ることになる。この場合、論理積回路AND1は、PW
M比較器9からの信号に関わらず、Lowレベルの信号
を出力することになる。この結果、出力電圧FBが過電
圧になった場合は、ドライブ−1(10)は、PWM比
較器9からの信号に関わらず、フリップフロップFFか
らのLowレベルの信号に従って動作することになる。
は、同期整流制御回路13から出力される信号と、フリ
ップフロップFFの非反転出力端子Qから出力される信
号とを入力する。この論理和回路OR1は、同期整流制
御回路13からの信号とフリップフロップFFからの信
号との論理和を演算し、その演算結果を示す信号を出力
する。論理和回路OR1から出力された信号は、ドライ
ブ−2(11)に入力される。
CONVERTER)の出力電圧FBが基準電圧e3
以下の場合は、論理和回路OR1は、フリップフロップ
FFの非反転出力端子QからのLowレベルの信号を入
力することになる。この場合、論理和回路OR1は、同
期整流制御回路13からの信号をそのまま出力すること
になる。この結果、出力電圧FB基準電圧e3以下の場
合は、ドライブ−2(11)は、同期整流制御回路13
からの信号に従って動作することになる。
CONVERTER)の出力電圧FBが基準電圧e3よ
り大きくなった場合(出力電圧FBが過電圧になった場
合)は、論理和回路OR1は、フリップフロップFFの
非反転出力端子QからのHighレベルの信号を入力す
ることになる。この場合、論理和回路OR1は、同期整
流制御回路13からの信号に関わらず、Highレベル
の信号を出力することになる。この結果、出力電圧FB
が過電圧になった場合は、ドライブ−2(11)は、同
期整流制御回路13からの信号に関わらず、フリップフ
ロップFFからのHighレベルの信号に従って動作す
ることになる。
(10)は、論理積回路AND1からの信号に応じて、
メインスイッチングトランジスタTr1のオン状態とオ
フ状態とを切り換える。
回路AND1からのHighレベルの信号を入力したと
きに、チャージポンプ回路12から供給された電力をメ
インスイッチングトランジスタTr1に供給して、メイ
ンスイッチングトランジスタTr1をオン状態にする。
路AND1からのLowレベルの信号を入力したとき
に、メインスイッチングトランジスタTr1に対する電
力供給を停止して、メインスイッチングトランジスタT
r1をオフ状態にする。
(11)は、論理和回路OR1からの信号に応じて、同
期整流用トランジスタTr2のオン状態とオフ状態とを
切り換える。
回路OR1からのHighレベルの信号を入力したとき
に、チャージポンプ回路12から供給された電力を同期
整流用トランジスタTr2に供給して、同期整流用トラ
ンジスタTr2をオン状態にする。
路OR1からのLowレベルの信号を入力したときに、
同期整流用トランジスタTr2に対する電力供給を停止
して、同期整流用トランジスタTr2をオフ状態にす
る。 (実施の形態1の作用・効果)以下、本実施の形態にか
かる直流−直流変換装置(DC−DC CONVERT
ER)の作用・効果について述べる。
CONVERTER)が正常に動作している場合 直流−直流変換装置(DC−DC CONVERTE
R)が正常に動作している場合、すなわち、直流−直流
変換装置(DC−DC CONVERTER)の出力電
圧FBが正常な電圧値を示している場合は、出力電圧F
Bが基準電圧e3よりも十分小さくなるので、電圧比較
器IC2は、Lowレベルの信号を出力することにな
る。
ベルの信号は、制御回路CTLのフリップフロップFF
のセット端子Sに入力される。そして、フリップフロッ
プFFは、入力したLowレベルの信号を記憶する。こ
のとき、フリップフロップFFの非反転出力端子Qは、
フリップフロップFFに記憶されているLowレベルの
信号を出力する。また、フリップフロップFFの反転出
力端子*Qは、Highレベルの信号を出力する。
から出力されたLowレベルの信号は、論理和回路OR
1に入力される。この場合、論理和回路OR1は、同期
整流制御回路13からの信号(Lowレベルの信号、も
しくは、Highレベルの信号)をそのまま出力する。
論理和回路OR1から出力された信号は、ドライブ−2
(11)に入力される。
1からの信号、すなわち、同期整流制御回路13からの
信号に従って同期整流用トランジスタTr2のオン状態
とオフ状態とを切り換える。この結果、ドライブ−2
(11)は、メインスイッチングトランジスタTr1が
オフ状態にあり、且つ、ダイオードD1がチョークコイ
ルL1に蓄積されたエネルギーを出力側へ放出している
期間、同期整流用トランジスタTr2をオン状態にする
ことができる。
子*Qから出力されたHighレベルの信号は、論理積
回路AND1に入力される。この場合、論理積回路AN
D1は、PWM比較器9からの信号(Lowレベルの信
号、もしくは、Highレベルの信号)をそのまま出力
する。この論理積回路AND1から出力された信号は、
ドライブ−1(10)に入力される。
D1からの信号、すなわち、PWM比較器9からの信号
に従ってメインスイッチングトランジスタTr1のオン
状態とオフ状態とを切り換える。この結果、ドライブ−
1(10)は、三角波発振器8からの三角波がエラーア
ンプERA1からの電圧値よりも高いときにはメインス
イッチングトランジスタTr1をオン状態にし、三角波
発振器8からの三角波がエラーアンプERA1からの電
圧値よりも低いときにはメインスイッチングトランジス
タTr1をオフ状態にすることができる。
−直流変換装置(DC−DC CONVERTER)の
出力電圧FBを入力することができなくなる。このと
き、制御回路CTLの分割抵抗R2/R3には、電圧が
印加されなくなる。この結果、分割抵抗R2/R3から
出力される信号の値は目標電圧Vrefよりも小さくな
る。
が目標電圧Vrefよりも小さくなると、エラーアンプ
ERA1は、負の値を示す信号値を出力する。このと
き、エラーアンプERA1から出力される値は、三角波
発振器8から発振された三角波よりも小さくなる。
波発振器8からの三角波よりも小さくなると、PWM比
較器9は、Highレベルの信号を出力する。PWM比
較器9から出力されたHighレベルの信号は、論理積
回路AND1に入力される。
CONVERTER)の出力電圧は、電源e3の基準電
圧e3よりも十分小さいので、電圧比較器IC2は、L
owレベルの信号を出力する。
ベルの信号は、制御回路CTLのフリップフロップFF
のセット端子Sに入力される。このとき、電圧比較器I
C2の反転出力端子*Qは、Highレベルの信号を出
力する。フリップフロップFFの反転出力端子*Qから
出力されたHighレベルの信号は、論理積回路AND
1に入力される。
PWM比較器9からのHighレベルの信号とフリップ
フロップFFからのHighレベルの信号とを入力する
ことになる。このとき、論理積回路AND1は、Hig
hレベルの信号を出力する。論理積回路AND1から出
力されたHighレベルの信号は、ドライブ−1(1
0)に入力される。
−1(10)は、チャージポンプ回路12からの駆動電
力をメインスイッチングトランジスタTr1に供給し
て、メインスイッチングトランジスタTr1をオン状態
にする。
るため、制御回路CTLは、直流−直流変換装置(DC
−DC CONVERTER)の出力電圧FBを認識す
ることができないまま、上記したような出力電圧FBを
増加させる制御を続けることになる。この結果、直流−
直流変換装置(DC−DC CONVERTER)の実
際の出力電圧が大きくなっていき、過電圧状態が発生す
る虞がある。
VERTER)の出力電圧が過電圧状態に陥ると、出力
電圧が基準電圧e3よりも大きくなるため、電圧比較器
IC2は、Highレベルの信号を出力することにな
る。電圧比較器IC2から出力されたHighレベルの
信号は、制御回路CTLのフリップフロップFFのセッ
ト端子Sに入力される。
入力されたHighレベルの信号を記憶する。このと
き、フリップフロップFFの非反転出力端子Qは、Hi
ghレベルの信号を出力し、反転出力端子*Qは、Lo
wレベルの信号を出力する。
から出力されたHighレベルの信号は、論理和回路O
R1に入力される。このとき、論理和回路OR1は、同
期生流制御回路13からの信号にかかわらずHighレ
ベルの信号を出力することになる。論理和回路OR1か
ら出力されたHighレベルの信号は、ドライブ−2
(11)に入力される。
−2(11)は、チャージポンプ回路13からの駆動電
力を同期整流用トランジスタTr2に供給して、同期整
流用トランジスタTr2をオン状態にする。
子*Qから出力されたLowレベルの信号は、論理積回
路AND1に入力される。このとき、論理積回路AND
1は、PWM比較器9からの信号にかかわらずLowレ
ベルの信号を出力することになる。この論理積回路AN
D1から出力されたLowレベルの信号は、ドライブ−
1(10)に入力される。
1(10)は、メインスイッチングトランジスタTr1
に対する電力供給を停止して、メインスイッチングトラ
ンジスタTr1をオフ状態にする。
DC CONVERTER)の出力電圧が過電圧状態に
なると、メインスイッチングトランジスタTr1が強制
的にオフ状態になると同時に、同期整流用トランジスタ
Tr2が強制的にオン状態になる。
ジスタTr2、信号線2、信号線1、チョークコイルL
1、信号線15、抵抗R1、及び、信号線16が接続さ
れることになり、直流−直流変換装置(DC−DC C
ONVERTER)の出力電圧は、信号線26に接続さ
れたグランドの電圧(0V)にクランプされる。
CONVERTER)の負荷に過電圧が印加されるこ
とを防止することができる。また、本実施の形態にかか
る直流−直流変換装置(DC−DC CONVERTE
R)によれば、平滑用のコンデンサC1として高耐圧の
有機コンデンサを使用する必要がない上、焼損防止用の
フューズが不要になり、構成部品数が削減される。
ューズが不要になったことにより、直流−直流変換装置
(DC−DC CONVERTER)内の抵抗が減少
し、直流−直流変換装置(DC−DC CONVERT
ER)の変換効率が向上する。
r1が短絡故障を発生した場合 メインスイッチングトランジスタTr1が短絡故障を起
こした場合、信号線14と信号線1とが接続した状態に
なるため、直流−直流変換装置(DC−DCCONVE
RTER)の出力電圧が過電圧状態に陥る虞がある。
短絡故障によって出力電圧が過電圧状態に陥ると、出力
電圧が基準電圧e3より大きくなるため、電圧比較器I
C2がHighレベルの信号を出力することになる。
(2)で説明したように、同期整流用トランジスタTr
2を強制的にオン状態にし、直流−直流変換装置(DC
−DCCONVERTER)の出力電圧をグランドレベ
ルにクランプする。これにより、直流−直流変換装置
(DC−DC CONVERTER)の負荷に過電圧が
印加されることを防止することができる。
ジスタTr1とを接続する信号線14の途中にフューズ
を設けておけば、直流−直流変換装置(DC−DC C
ONVERTER)に印加された電圧は、フューズ、信
号線14、メインスイッチングトランジスタTr1、信
号線1、信号線2、及び、同期整流用トランジスタTr
2を介して短絡される。このとき、フューズは、短絡電
流によって溶断される。
C CONVERTER)に印加される電圧が極短時間
のうちに遮断されることになり、直流−直流変換装置
(DC−DC CONVERTER)の負荷に過電圧が
印加されることを早期に防止することができる。
変換装置(DC−DC CONVERTER)によれ
ば、過電圧状態が発生したときに、直流−直流変換装置
(DC−DC CONVERTER)の回路、及び、負
荷を確実に保護することができる。
(DC−DC CONVERTER)によれば、平滑用
のコンデンサC1として高耐圧の有機コンデンサを使用
する必要がない上、焼損防止用のフューズが不要にな
り、構成部品数が削減される。
ューズが不要になったことにより、直流−直流変換装置
(DC−DC CONVERTER)内の抵抗が減少
し、直流−直流変換装置(DC−DC CONVERT
ER)の変換効率が向上する。
NVERTER)の他の実施態様〉前述した第1の実施
の形態にかかる直流−直流変換装置(DC−DC CO
NVERTER)は、制御回路CTLとは別に電圧比較
器IC2及び電源e3を備えているが、これら電圧比較
器IC2及び電源e3を図3、図4に示すように制御回
路CTL内に内蔵するようにしてもよい。
に、制御回路CTLと直接接続される。制御回路CTL
は、図4に示すように、信号線21に接続される分割抵
抗R6/R7と、この分割抵抗R6/R7と接続される
電圧比較器IC2と、この電圧比較器IC2に接続され
る電源e3とを備える。
て入力した電圧をセンスする抵抗である。この分割抵抗
R6/R7によってセンスされた電圧は、電圧比較器I
C2の非反転入力端子に入力される。
線28を介して電源e3と接続される。電圧比較器IC
2の出力端子は、信号線29を介してフリップフロップ
FFのセット端子Sに接続される。
合、直流−直流変換装置(DC−DCCONVERTE
R)の出力電圧が過電圧状態になると、過電圧状態の出
力電圧が制御回路CTLの分割抵抗R6/R7に入力さ
れる。
電圧値をセンスする。この分割抵抗R6/R7によって
センスされた電圧値は、電圧比較器IC2の非反転入力
端子に入力される。
からの電圧値から電源e3からの基準電圧e3を減算す
る。このとき、分割抵抗R6/R7からの電圧値が基準
電圧e3より大きくなるので、電圧比較器IC2は、H
ighレベルの信号を出力する。
レベルの信号は、フリップフロップFFのセット端子S
に入力される。この結果、制御回路CTLは、前述の第
1の実施の形態と同様の制御を行うことができる。
制御回路CTLに内蔵しても、前述の第1の実施の形態
と同様の効果を得ることができる。 〈実施の形態2〉図5は、本発明の直流−直流変換装置
(DC−DC CONVERTER)の第2の実施の形
態を示す図である。尚、同図において、前述の第1の実
施の形態と同一の構成要素については同一の名称及び符
号を付加している。
VERTER)は、図示していない電源としての電池と
負荷との間に設けられ、電池からの電圧を定電圧化して
負荷へ供給する装置である。
NVERTER)の構成)本実施の形態にかかる直流−
直流変換装置(DC−DC CONVERTER)は、
フューズF1、制御回路CTL、メインスイッチングト
ランジスタTr1、同期整流用トランジスタTr2、ダ
イオードD1、チョークコイルL1、コンデンサC1、
電圧比較器IC1、基準電圧e1を発生する電源e1、
コンデンサC2、及び、コンデンサC3を備えている。
NVERTER)を構成する回路の接続形態)ここで、
上記の構成要素の接続形態について述べる。
グトランジスタTr1とを接続する信号線14の途中に
設けられる。前記信号線14を介して電池と接続された
メインスイッチングトランジスタTr1は、信号線1を
介してチョークコイルL1と接続されるとともに、信号
線24を介して制御回路CTLと接続される。
r1は、例えば、ソース端子、ドレイン端子、及び、ゲ
ート端子の3つの端子を有するMOS−FET(Met
alOxide Semiconductor Fie
ld Effect Transistor)である。
この場合、上記の信号線14は、メインスイッチングト
ランジスタTr1のドレイン端子に接続される。また、
上記の信号線1は、メインスイッチングトランジスタT
r1のソース端子に接続される。さらに、上記の信号線
24は、メインスイッチングトランジスタTr1のゲー
ト端子に接続される。
信号線1を介して接続されたチョークコイルL1は、さ
らに信号線15を介して図示しない負荷と接続される。
上記のフューズF1とメインスイッチングトランジスタ
Tr1とを接続する信号線14の途中には、4本の信号
線31、17、18、19が接続される。
9のうちのフューズF1寄りの信号線31は、コンデン
サC3を介してグランドに接続される。上記の4本の信
号線31、17、18、19のうちの信号線17は、電
圧比較器IC1に接続される。この電圧比較器IC1
は、例えば、非反転入力端子、反転入力端子、及び、出
力端子を有する。この場合、上記の信号線17は、電圧
比較器IC1の非反転入力端子に接続される。また、電
圧比較器IC1の反転入力端子は、信号線22を介して
電源e1と接続される。さらに、電圧比較器IC1の出
力端子は、信号線23を介して制御回路CTLに接続さ
れる。
9のうちの信号線18は、制御回路CTLに接続され
る。この信号線18の途中には、信号線18aが接続さ
れている。この信号線18aは、コンデンサC2を介し
てグランドに接続される。
9のうちのメインスイッチングトランジスタTr1寄り
の信号線19は、制御回路CTLに接続される。また、
メインスイッチングトランジスタTr1とチョークコイ
ルL1とを接続する信号線1の途中には、2本の信号線
2、3が接続される。
イッチングトランジスタTr1寄りの信号線2は、同期
整流用トランジスタTr2に接続される。この同期整流
用トランジスタTr2は、信号線25を介して制御回路
CTLと接続されるとともに、信号線26を介してグラ
ンドに接続される。
例えば、ドレイン端子、ソース端子、ゲート端子の3つ
の端子を有するMOS−FET(Metal Oxid
eSemiconductor FET)である。この
場合、上記の信号線2は、同期整流用トランジスタTr
2のドレイン端子に接続される。また、上記の信号線2
5は、同期整流用トランジスタTr2のゲート端子に接
続される。さらに、上記の信号線26は、同期整流用ト
ランジスタTr2のソース端子に接続される。
コイルL1寄りの信号線3は、ダイオードD1のカソー
ド端子に接続される。このダイオードD1のアノード端
子は、信号線27を介してグランドに接続される。
号線15の途中には、2本の信号線4、5が接続され
る。上記の2本の信号線4、5のうち、チョークコイル
L1寄りの信号線4は、制御回路CTLに接続される。
この信号線4は、直流−直流変換装置(DC−DCCO
NVERTER)の出力電圧FBを制御回路CTLにフ
ィードバックするための信号線である。
りの信号線5は、コンデンサC1を介してグランドに接
続される。(直流−直流変換装置(DC−DC CON
VERTER)を構成する回路の機能)次に、上記の各
構成要素の機能について述べる。
機コンデンサであり、直流−直流変換装置(DC−DC
CONVERTER)に入力される電圧に含まれる脈動
成分を除去する平滑用のコンデンサである。
装置(DC−DC CONVERTER)が入力すべき
電圧の基準電圧e1を発生する。
は、電池からの電圧Viと電源e1からの基準電圧e1
とを比較し、比較した結果を示す信号OVを出力する。
電圧比較器IC1から出力された信号OVは、信号線2
3を介して制御回路CTLに入力される。
Viから基準電圧e1を減算し、その減算結果が「0」
以下ならばLowレベルの信号を出力し、減算結果が正
の値ならばHighレベルの信号を出力する。
インスイッチングトランジスタTr1及び同期整流用ト
ランジスタTr2を非常時に駆動するための電力を蓄積
するものである。
1)メインスイッチングトランジスタTr1は、制御回
路CTLからの制御信号DHを入力し、入力した信号D
Hに従って信号線14と信号線1との間を接続または切
断する。
Tr1は、ゲート端子に制御回路CTLからの電圧が印
加されるとオン状態になり、ドレイン端子とソース端子
との間を接続して、信号線14と信号線1との間を接続
する。
r1は、ゲート端子に制御回路CTLからの電圧が印加
されていなければオフ状態になり、ドレイン端子とソー
ス端子との間を切断して、信号線14と信号線1との間
を切断する。
1は、電圧変換用のコイルである。 (ダイオードD1)ダイオードD1は、メインスイッチ
ングトランジスタTr1がオフ状態のときに、チョーク
コイルL1に蓄積されたエネルギーを出力側へ放出させ
るフリーホイールダイオードである。
流用トランジスタTr2は、制御回路CTLからの信号
DLを入力し、入力した信号DLに従って信号線2と信
号線26との間を接続あるいは切断するスイッチ回路で
ある。
は、ゲート端子に制御回路CTLからの電圧が印加され
るとオン状態になり、ドレイン端子とソース端子との間
を接続して、信号線2と信号線26との間を接続する。
端子に制御回路CTLからの電圧が印可されていなけれ
ばオフ状態になり、ドレイン端子とソース端子との間を
切断して、信号線2と信号線26との間を切断する。
r2は、メインスイッチングトランジスタTr1がオフ
状態のときにチョークコイルL1に蓄積されたエネルギ
ーを出力させるフリーホイール用のスイッチ回路であ
る。
は、ダイオードD1に印加される電圧が順方向のときに
オン状態(信号線2と信号線26との間を接続した状
態)になり、ダイオードD1に印加される電圧が逆方向
のときにオフ状態(信号線2と信号線26との間を切断
した状態)になる。このとき、ダイオードD1の電圧降
下は、低減されることになる。
ョークコイルL1から出力された電圧に含まれる脈動成
分を除去する平滑用のコンデンサである。
前述した信号線4、19、23、18、24、25の他
に、外部からのオン指令値あるいはオフ指令値と、外部
からの目標電圧Vrefとが入力される。外部からの目
標電圧Vrefは、直流−直流変換装置(DC−DC
CONVERTER)が出力すべき電圧の基準電圧であ
る。
の信号OVと、信号線4を介して入力する出力電圧FB
と、外部からの目標電圧Vrefとに従って、メインス
イッチングトランジスタTr1及び同期整流用トランジ
スタTr2のオン状態とオフ状態とを切り換える。
て図6に基づいて説明する。 (制御回路CTLの構成)制御回路CTLは、図6に示
すように、パルス幅変調方式(PWM方式)を採用する
回路であり、電源7、三角波発振器8、PWM比較器
9、チャージポンプ回路12、同期整流制御回路13、
フリップフロップFF、ドライブ−1(10)、及び、
ドライブ−2(11)を備えている。さらに、制御回路
CTLは、分割抵抗R2/R3、エラーアンプERA
1、論理和回路OR1、論理和回路OR2を備えてい
る。
値を入力したときに、制御回路CTLを構成する回路へ
動作電力を供給する。また、電源7は、外部からのオフ
指令値を入力したときに、制御回路CTLを構成する回
路に対する動作電力の供給を停止する。
圧をパルス幅に変換するための変換用三角波を、一定の
周波数で発振する。この三角波発振器8から発振された
三角波は、PWM比較器9に入力される。
3は、信号線4と接続されており、直流−直流変換装置
(DC−DC CONVERTER)の出力電圧FBを
入力するようになっている。この分割抵抗R2/R3
は、出力電圧FBの電圧値をセンスするセンス抵抗であ
る。
電圧値は、エラーアンプERA1に入力される。 (エラーアンプERA1)エラーアンプERA1は、分
割抵抗R2/R3によってセンスされた電圧値FBと、
外部からの目標電圧Vrefとを入力し、これら電圧値
FBと目標電圧Vrefとの誤差を増幅する誤差増幅回
路である。このエラーアンプERA1によって増幅され
た誤差は、PWM比較器9の非反転入力端子に入力され
る。
転入力端子と非反転入力端子とを有する電圧比較器であ
る。PWM比較器9の反転入力端子は、三角波発振器8
から出力された変換用三角波を入力する。また、PWM
比較器9の非反転入力端子は、エラーアンプERAから
出力される信号を入力する。
された信号と反転入力端子に入力された信号とを比較す
る。例えば、PWM比較器9は、非反転入力端子に入力
された信号から反転入力端子に入力された信号を減算す
る。そして、PWM比較器9は、減算して得られた値が
負の値を示す間(三角波発振器8から出力された信号が
エラーアンプERA1から出力された信号よりも大きい
間)は、Highレベルの信号を出力する。
正の値を示す間(三角波発振器8から出力された信号が
エラーアンプERA1から出力された信号よりも小さい
間)は、Lowレベルの信号を出力する。
ghレベルの信号、もしくは、Lowレベルの信号)
は、論理和回路OR2と同期整流制御回路13とに入力
される。
プ回路12は、メインスイッチングトランジスタTr1
を駆動する電圧をドライブ−1(10)に供給し、同期
整流用トランジスタTr2を駆動する電圧をドライブ−
2(11)に供給する。
路13は、PWM比較器9から出力される信号を入力す
る。同期整流制御回路13は、PWM比較器9からの信
号に従って、同期整流用トランジスタTr2のオン状態
とオフ状態とを切り換えて同期整流を行う。
比較器8からのLowレベルの信号を入力したとき、H
ighレベルの信号を出力する。一方、同期整流制御回
路13は、PWM比較器8からのHighレベルの信号
を入力したとき、Lowレベルの信号を出力する。
号は、論理和回路OR1に入力される。 (フリップフロップFF)フリップフロップFFは、セ
ット端子Sとリセット端子Rとの2つの入力端子、及
び、出力端子Qを有している。フリップフロップFFの
セット端子Sは、電圧比較器IC1から出力された信号
OVを入力する。このとき、フリップフロップFFは、
セット端子Sに入力した信号を記憶する。
は、外部からのオン指令値もしくはオフ指令値を入力す
る。リセット端子Rにオン指令値あるいはオフ指令値が
入力されると、フリップフロップFFに記憶されている
信号は、Lowレベルの信号にリセットされる。
理和回路OR1、及び、論理和回路OR2に接続され
る。この出力端子Qは、フリップフロップFFが記憶し
ている信号を出力する。
CONVERTER)の入力電圧Viが基準電圧e1
以下である場合は、フリップフロップFFのセット端子
Sは、電圧比較器IC1からの信号OVとしてLowレ
ベルの信号を入力する。この場合、フリップフロップF
Fがセット端子Sに入力されたLowレベルの信号を記
憶することになり、出力端子Qは、フリップフロップF
Fが記憶しているLowレベルの信号を出力することに
なる。
CONVERTER)の入力電圧Viが基準電圧e1を
超えた場合(入力電圧Viが過電圧になった場合)は、
フリップフロップFFのセット端子Sは、電圧比較器I
C1からの信号OVとしてHighレベルの信号を入力
する。
端子Sに入力されたHighレベルの信号を記憶するこ
とになり、出力端子Qは、フリップフロップFFが記憶
しているHighレベルの信号を出力することになる。
は、PWM比較器9からの信号とフリップフロップFF
からの信号との論理和演算を行い、その演算結果を示す
信号をドライブ−1(10)に入力する。
CONVERTER)の入力電圧Viが基準電圧e1
以下である場合は、論理和回路OR2は、フリップフロ
ップFFの出力端子QからのLowレベルの信号を入力
することになる。この場合、論理和回路OR2は、PW
M比較器9からの信号をそのまま出力することになる。
C CONVERTER)の入力電圧が基準電圧e1以
下の場合は、ドライブ−1(10)は、PWM比較器9
からの信号に従って動作することになる。
CONVERTER)の入力電圧が基準電圧e1より大
きくなった場合(入力電圧が過電圧状態になった場合)
は、論理和回路OR2は、フリップフロップFFの出力
端子QからのHighレベルの信号を入力することにな
る。
較器9からの信号に関係なく、Highレベルの信号を
出力することになる。この結果、直流−直流変換装置
(DC−DC CONVERTER)の入力電圧が過電
圧状態になった場合は、ドライブ−1(10)は、PW
M比較器9からの信号に関わらず、フリップフロップF
Fからの信号に従って動作することになる。
は、同期整流制御回路13から出力される信号と、フリ
ップフロップFFから出力される信号との論理和演算を
行い、その演算結果を示す信号を出力する。この論理和
回路OR1から出力された信号は、ドライブ−2(1
1)に入力される。
CONVERTER)の入力電圧Viが基準電圧e1
以下の場合は、論理和回路OR1は、フリップフロップ
FFからのLowレベルの信号を入力することになる。
この場合、論理和回路OR1は、同期整流制御回路13
からの信号をそのまま出力することになる。この結果、
入力電圧Viが基準電圧e1以下の場合は、ドライブ−
1(10)は、同期整流制御回路13からの信号に従っ
て動作することになる。
CONVERTER)の入力電圧Viが基準電圧e1よ
り大きくなった場合(入力電圧Viが過電圧になった場
合)は、論理和回路OR1は、フリップフロップFFか
らのHighレベルの信号を入力することになる。
制御回路13からの信号に関わらず、Highレベルの
信号を出力することになる。すなわち、直流−直流変換
装置(DC−DC CONVERTER)の入力電圧が
過電圧になった場合は、ドライブ−2(11)は、同期
整流制御回路13からの信号に関わらず、フリップフロ
ップFFからのHighレベルの信号に従って動作する
ことになる。
(10)は、論理和回路OR2からの信号に応じて、メ
インスイッチングトランジスタTr1のオン状態とオフ
状態とを切り換える。
回路OR2からのHighレベルの信号を入力したとき
に、チャージポンプ回路12から供給された電力をメイ
ンスイッチングトランジスタTr1に供給して、メイン
スイッチングトランジスタTr1をオン状態にする。
路OR2からのLowレベルの信号を入力したときに、
メインスイッチングトランジスタTr1に対する電力供
給を停止して、メインスイッチングトランジスタTr1
をオフ状態にする。
(11)は、論理和回路OR1からの信号に応じて、同
期整流用トランジスタTr2のオン状態とオフ状態とを
切り換える。
回路OR1からのHighレベルの信号を入力したとき
に、チャージポンプ回路12から供給された電力を同期
整流用トランジスタTr2に供給して、同期整流用トラ
ンジスタTr2をオン状態にする。
路OR1からのLowレベルの信号を入力したときに、
同期整流用トランジスタTr2に対する電力供給を停止
して、同期整流用トランジスタTr2をオフ状態にす
る。 (実施の形態2の作用・効果)以下、本実施の形態にか
かる直流−直流変換装置(DC−DC CONVERT
ER)の作用・効果について述べる。
CONVERTER)が正常に動作している場合 直流−直流変換装置(DC−DC CONVERTE
R)が正常に動作している場合、すなわち、直流−直流
変換装置(DC−DC CONVERTER)の入力電
圧Viが正常な電圧値を示している場合は、入力電圧V
iが基準電圧e1よりも十分小さくなるので、電圧比較
器IC1からの信号OVは、Lowレベルを示す信号に
なる。
たLowレベルの信号は、制御回路CTLのフリップフ
ロップFFのセット端子Sに入力される。フリップフロ
ップFFは、入力したLowレベルの信号を記憶する。
号を記憶すると、フリップフロップFFの出力端子Qか
らLowレベルの信号が出力されることになる。フリッ
プフロップFFの出力端子Qから出力されたLowレベ
ルの信号は、制御回路CTLの論理和回路OR2と論理
和回路OR1とに入力される。
3は、信号線4を介して、直流−直流変換装置(DC−
DC CONVERTER)の出力電圧FBを入力す
る。分割抵抗R2/R3は、入力した出力電圧FBをセ
ンスし、センスした電圧値をエラーアンプERA1に入
力する。
たエラーアンプERA1は、分割抵抗R2/R3からの
電圧値と外部からの目標電圧Vrefとの誤差を増幅し
て出力する。エラーアンプERA1から出力された誤差
は、PWM比較器9に入力される。
からの誤差を入力する一方で、三角波発振器8からの変
換用三角波を入力する。PWM比較器9は、エラーアン
プERA1からの誤差が三角波発振器8からの変換用三
角波よりも小さいと、Highレベルの信号を出力す
る。
RA1からの誤差が三角波発振器8からの変換用三角波
よりも大きいと、Lowレベルの信号を出力する。PW
M比較器9から出力された信号は、論理和回路OR2と
同期整流制御回路13とに入力される。
整流制御回路13は、PWM比較器9からの信号がHi
ghレベルの信号である場合はLowレベルの信号を出
力し、PWM比較器9からの信号がLowレベルの信号
である場合はHighレベルの信号を出力する。同期整
流制御回路13から出力された信号は、論理和回路OR
1に入力される。
リップフロップFFからのLowレベルの信号と、PW
M比較器9からの信号(Highレベルの信号、もしく
は、Lowレベルの信号)とを入力することになり、論
理和回路OR1は、フリップフロップFFからのLow
レベルの信号と、同期整流制御回路13からの信号(H
ighレベルの信号、もしくは、Lowレベルの信号)
とを入力することになる。
FからのLowレベルの信号を入力しているので、PW
M比較器9からの信号をそのまま出力することになる。
例えば、論理和回路OR2は、PWM比較器9からのH
ighレベルの信号を入力すると、Highレベルの信
号を出力する。一方、論理和回路OR2は、PWM比較
器9からのLowレベルの信号を入力すると、Lowレ
ベルの信号を出力する。論理和回路OR2から出力され
た信号は、ドライブ−1(10)に入力される。
ライブ−1(10)は、論理和回路OR2からの信号が
Lowレベルの信号であれば、メインスイッチングトラ
ンジスタTr1に対する電力供給を停止する。
タTr1はオフ状態になり、信号線14と信号線1との
間が切断されることになる。一方、ドライブ−1(1
0)は、論理和回路OR2からの信号がHighレベル
の信号であれば、チャージポンプ回路12からの電力を
メインスイッチングトランジスタTr1に供給する。
タTr1はオン状態になり、信号線14と信号線1との
間を接続する。フリップフロップFFからのLowレベ
ルの信号と同期整流制御回路13からの信号とを入力し
た論理和回路OR1は、同期整流制御回路13からの信
号(Highレベルの信号、もしくは、Lowレベルの
信号)をそのまま出力することになる。論理和回路OR
1から出力された信号は、ドライブ−2(11)に入力
される。
ライブ−2(11)は、論理和回路OR1からの信号が
Lowレベルの信号であれば、同期整流用トランジスタ
Tr2に対する電力供給を停止する。このとき、同期整
流用トランジスタTr2はオフ状態になり、信号線2と
信号線26との間が切断される。
路OR1からの信号がHighレベルの信号であれば、
チャージポンプ回路12からの電力を同期整流用トラン
ジスタTr2に供給する。このとき、同期整流用トラン
ジスタTr2はオン状態になり、信号線2と信号線26
との間が接続される。
CONVERTER)の入力電圧が過電圧状態になった
場合 直流−直流変換装置(DC−DC CONVERTE
R)に入力される電圧が過電圧になった場合、入力電圧
Viが基準電圧e1よりも大きくなるので、電圧比較器
IC1からの信号OVは、Highレベルを示す信号に
なる。
レベルの信号は、制御回路CTLのフリップフロップF
Fのセット端子Sに入力される。このとき、フリップフ
ロップFFは、セット端子Sに入力されたHighレベ
ルの信号を記憶する。そして、フリップフロップFF
は、記憶したHighレベルの信号を出力端子Qから出
力する。
ghレベルの信号は、制御回路CTLの論理和回路OR
2と論理和回路OR1とに入力される。また、制御回路
CTLの分割抵抗R2/R3は、信号線4を介して、直
流−直流変換装置(DC−DC CONVERTER)
の出力電圧FBを入力する。そして、分割抵抗R2/R
3は、入力した出力電圧FBをセンスし、センスした電
圧値をエラーアンプERA1に入力する。
たエラーアンプERA1は、分割抵抗R2/R3からの
電圧値と外部からの目標電圧Vrefとの誤差を増幅し
て出力する。エラーアンプERA1から出力された誤差
は、PWM比較器9に入力される。
からの誤差を入力する一方で、三角波発振器8からの変
換用三角波を入力する。その際、PWM比較器9は、エ
ラーアンプERA1からの誤差が三角波発振器8からの
変換用三角波よりも小さいと、Highレベルの信号を
出力する。
RA1からの誤差が三角波発振器8からの変換用三角波
よりも大きいと、Lowレベルの信号を出力する。PW
M比較器9から出力された信号は、論理和回路OR2と
同期整流制御回路13とに入力される。
整流制御回路13は、PWM比較器9からの信号がHi
ghレベルの信号であるときLowレベルの信号を出力
する。
レベルの信号であるとき、同期整流制御回路13は、H
ighレベルの信号を出力する。この同期整流制御回路
13から出力された信号は、論理和回路OR1に入力さ
れる。
リップフロップFFからのHighレベルの信号とPW
M比較器9からの信号(Highレベルの信号、もしく
は、Lowレベルの信号)とを入力することになる。
FからのHighレベルの信号と、同期整流制御回路1
3からの信号(Highレベルの信号、もしくは、Lo
wレベルの信号)とを入力することになる。
フロップFFからのHighレベルの信号を入力してい
るので、PWM比較器9からの信号に関係なくHigh
レベルの信号を出力する。
レベルの信号は、ドライブ−1(10)に入力される。
論理和回路OR2からのHighレベルの信号を入力し
たドライブ−1(10)は、チャージポンプ回路12か
らの電力をメインスイッチングトランジスタTr1に供
給する。このとき、メインスイッチングトランジスタT
r1はオン状態になり、信号線14と信号線1との間が
接続される。
ップFFからのHighレベルの信号を入力しているの
で、同期整流制御回路13からの信号(Highレベル
の信号、もしくは、Lowレベルの信号)に関係なくH
ighレベルの信号を出力することになる。
レベルの信号は、ドライブ−2(11)に入力される。
論理和回路OR1からのHighレベルの信号を入力し
たドライブ−2(11)は、チャージポンプ回路12か
らの電力を同期整流用トランジスタTr2に供給する。
このとき、同期整流用トランジスタTr2はオン状態に
なり、信号線2と信号線26との間が接続される。
同期整流用トランジスタTr2とがオン状態になると、
電池からの電流は、フューズF1、信号線14、メイン
スイッチングトランジスタTr1、信号線1、信号線
2、同期整流用トランジスタTr2、及び、信号線26
を通ってグランドに流れる。このとき、過大な電流がフ
ューズF1を流れることになり、フューズF1が溶断さ
れる。
より、直流−直流変換装置(DC−DC CONVER
TER)の構成要素、特に、直流−直流変換装置(DC
−DC CONVERTER)の入力部に設けられたコ
ンデンサC3に過大な電圧が印加されることを防止する
ことができ、コンデンサC3の焼損を防止することがで
きる。
換装置(DC−DC CONVERTER)は、制御回
路CTLの電源がメインスイッチングトランジスタTr
1及び同期整流用トランジスタTr2の駆動電力を発生
できなくなった場合に、コンデンサC2に蓄積された電
力によってメインスイッチングトランジスタTr1と同
期整流用トランジスタTr2とを駆動する。これによ
り、直流−直流変換装置(DC−DC CONVERT
ER)は、フューズF1が溶断するまでの間、メインス
イッチングトランジスタTr1及び同期整流用トランジ
スタTr2の動作を保証することができる。
1及び同期整流用トランジスタTr2の駆動電源は、コ
ンデンサC2に限定されないことは勿論である。また、
本実施の形態にかかる直流−直流変換装置(DC−DC
CONVERTER)によれば、コンデンサC3とし
て高耐圧の有機コンデンサを使用する必要がない上、焼
損防止用のフューズが不要になり、構成部品数が削減さ
れる。
ューズが不要になったことにより、直流−直流変換装置
(DC−DC CONVERTER)内の抵抗が減少
し、直流−直流変換装置(DC−DC CONVERT
ER)の変換効率が向上する。
NVERTER)の他の実施態様〉前述した第2の実施
の形態にかかる直流−直流変換装置(DC−DC CO
NVERTER)は、電圧比較器IC1及び電源e1を
制御回路CTLとは別に設けているが、図7、図8に示
すように、制御回路CTL内に電圧比較器IC1及び電
源e1を設けるようにしてもよい。
と直接接続されることになる。そして、制御回路CTL
において、信号線17を介して入力した電圧Viは、分
割抵抗R4/R5に入力される。
て入力した電圧Viをセンスする抵抗である。この分割
抵抗R4/R5によってセンスされた電圧Viは、電圧
比較器IC1の非反転入力端子に入力される。
は、信号線22を介して電源e1と接続される。さら
に、電圧比較器IC1の出力端子は、信号線23を介し
てフリップフロップFFのセット端子Sに接続される。
合、電池からの電圧Viが過電圧状態になると、この過
電圧状態の電圧Viが制御回路CTLの分割抵抗R4/
R5に入力される。
Viの電圧値をセンスする。この分割抵抗R4/R5に
よってセンスされた電圧値は、電圧比較器IC1の非反
転入力端子に入力される。
からの電圧値から電源e1からの基準電圧を減算する。
このとき、分割抵抗R4/R5からの電圧値が基準電圧
より大きくなるので、電圧比較器IC1は、Highレ
ベルの信号を出力する。
たHighレベルの信号は、フリップフロップFFのセ
ット端子Sに入力される。このように、電圧比較器IC
1と電源e1とを制御回路CTLに内蔵しても、前述の
第2の実施の形態と同様の効果を得ることができる。
路CTLは、目標電圧Vrefを発生する電源e2を内
蔵している。このように、図7、図8に示すような構成
を採用すれば、前述の第2の実施の形態と同様の効果が
得られるとともに、直流−直流変換装置(DC−DC
CONVERTER)の回路構成を簡略化することがで
きる。 〈実施の形態3〉図9は、本発明にかかる直流−直流変
換装置(DC−DC CONVERTER)の第3の実
施の形態を示す図である。尚、同図において、前述の第
1及び第2の実施の形態と同一の構成要素には同一の名
称及び符号を付している。
NVERTER)の構成)直流−直流変換装置(DC−
DC CONVERTER)は、フューズF1、電圧比
較器IC1、電源e1、コンデンサC3、コンデンサC
2、論理和回路OR3、制御回路CTL、メインスイッ
チングトランジスタTr1、同期整流用トランジスタT
r2、ダイオードD1、チョークコイルL1、抵抗R
1、コンデンサC1、電圧比較器IC2、及び、電源e
3を備えている。
NVERTER)を構成する回路の接続形態)ここで、
上記の構成要素の接続形態について述べる。
グトランジスタTr1とを接続する信号線14の途中に
設けられる。信号線14を介して電池と接続されたメイ
ンスイッチングトランジスタTr1は、信号線1を介し
てチョークコイルL1と接続されると同時に、信号線2
4を介して制御回路CTLと接続される。
信号線1を介して接続されたチョークコイルL1は、さ
らに信号線15を介して抵抗R1と接続される。チョー
クコイルL1と信号線15を介して接続された抵抗R1
は、信号線16を介して負荷と接続される。
チングトランジスタTr1とを接続する信号線14の途
中には、4本の信号線31、17、18、19が接続さ
れる。
9のうちのフューズF1寄りの信号線31は、コンデン
サC3を介してグランドに接続される。上記の4本の信
号線31、17、18、19のうちの信号線17は、電
圧比較器IC1に接続される。この電圧比較器IC1
は、例えば、非反転入力端子、反転入力端子、及び、出
力端子を有する。この場合、上記の信号線17は、電圧
比較器IC1の非反転入力端子に接続される。また、電
圧比較器IC1の反転入力端子は、信号線22を介して
電源e1と接続される。さらに、電圧比較器IC1の出
力端子は、信号線23を介して論理和回路OR3と接続
される。
9のうちの信号線18は、制御回路CTLに接続され
る。この信号線18の途中には、信号線18aが接続さ
れている。この信号線18aは、コンデンサC2を介し
てグランドに接続される。
9のうちのメインスイッチングトランジスタTr1寄り
の信号線19は、制御回路CTLに接続される。また、
メインスイッチングトランジスタTr1とチョークコイ
ルL1とを接続する信号線1の途中には、2本の信号線
2、3が接続される。
イッチングトランジスタTr1寄りの信号線2は、同期
整流用トランジスタTr2に接続される。この同期整流
用トランジスタTr2は、信号線25を介して制御回路
CTLと接続されると同時に、信号線26を介してグラ
ンドに接続される。
コイルL1寄りの信号線3は、ダイオードD1のカソー
ド端子に接続される。このダイオードD1のアノード端
子は、信号線27を介してグランドに接続される。
を接続する信号線15の途中には、1本の信号線20が
接続される。上記の信号線20は、制御回路CTLと接
続されており、直流−直流変換装置(DC−DC CO
NVERTER)から出力される電圧値CSを制御回路
CTLに入力するための信号線である。
16の途中には、3本の信号線4、5、21が接続され
る。上記3本の信号線4、5、21のうち、抵抗R1寄
りの信号線4は、制御回路CTLと接続される。この信
号線4は、直流−直流変換装置(DC−DC CONV
ERTER)から出力される電圧値FBを制御回路CT
Lにフィードバックするための信号線である。
ん中の信号線5は、平滑用のコンデンサC1を介してグ
ランドに接続される。上記3本の信号線4、5、21の
うち、負荷寄りの信号線21は、電圧比較器IC2に接
続される。この電圧比較器IC2は、例えば、非反転入
力端子と反転入力端子と出力端子とを有する電圧比較器
である。この場合、上記の信号線21は、電圧比較器I
C2の非反転入力端子に接続される。また、上記の電圧
比較器IC2の反転入力端子は、信号線28を介して電
源e3に接続される。さらに、上記の電圧比較器IC2
の出力端子は、信号線29を介して論理和回路OR3と
接続される。
うに、電圧比較器IC1と信号線23を介して接続され
ると同時に、電圧比較器IC2と信号線29を介して接
続される。この論理和回路OR3は、2つの入力端子と
1つの出力端子とを有する回路である。この場合、上記
の2つの入力端子には、上記の信号線23と信号線29
とが接続される。また、論理和回路OR3の出力端子
は、信号線30を介して制御回路CTLと接続される。
に、信号線30、18、19、24、25、20、4が
接続されていると同時に、外部からのオン指令値もしく
はオフ指令値と目標電圧Vrefとが入力されるように
なっている。
NVERTER)を構成する回路の機能)次に、上記の
各構成要素の機能について述べる。尚、前述の第1及び
第2の実施の形態で説明した構成要素については説明を
省略する。
は、電圧比較器IC1から出力される信号と電圧比較器
IC2から出力される信号とを入力する。そして、論理
和回路OR3は、電圧比較器IC1と電圧比較器IC2
との少なくとも一方からのHighレベルの信号を入力
したとき、すなわち、直流−直流変換装置(DC−DC
CONVERTER)の入力電圧が基準電圧e1より
大きくなったとき、もしくは、直流−直流変換装置(D
C−DC CONVERTER)の出力電圧が基準電圧
e3より大きくなったときに、過電圧状態が発生したこ
とを示すHighレベルの信号を出力する。
C1と電圧比較器IC2との双方の回路からLowレベ
ルの信号を入力したとき、すなわち、直流−直流変換装
置(DC−DC CONVERTER)の入力電圧が基
準電圧e1以下であり、且つ、直流−直流変換装置(D
C−DC CONVERTER)の出力電圧が基準電圧
e3以下であるときは、Lowレベルの信号を出力す
る。 (実施の形態3の作用・効果)以下、本実施の形態にか
かる直流−直流変換装置(DC−DC CONVERT
ER)の作用・効果について述べる。
CONVERTER)が正常に動作している場合 直流−直流変換装置(DC−DC CONVERTE
R)が正常に動作している場合、すなわち、直流−直流
変換装置(DC−DC CONVERTER)の入力電
圧が基準電圧e1以下であり、且つ、直流−直流変換装
置(DC−DCCONVERTER)の出力電圧が基準
電圧e3以下である場合は、電圧比較器IC1と電圧比
較器IC2とはLowレベルの信号を出力することにな
る。
出力されたLowレベルの信号は、論理和回路OR3に
入力される。この場合、論理和回路OR3は、Lowレ
ベルの信号を出力する。
ベルの信号は、制御回路CTLのフリップフロップFF
のセット端子Sに入力される。そして、フリップフロッ
プFFは、入力したLowレベルの信号を記憶する。こ
のとき、フリップフロップFFの出力端子Qは、フリッ
プフロップFFに記憶されているLowレベルの信号を
出力する。
力されたLowレベルの信号は、論理和回路OR1と論
理和回路OR2とに入力される。フリップフロップFF
からのLowレベルの信号を入力した論理和回路OR1
は、同期整流制御回路13からの信号(Lowレベルの
信号、もしくは、Highレベルの信号)をそのまま出
力する。論理和回路OR1から出力された信号は、ドラ
イブ−2(11)に入力される。
1からの信号、すなわち、同期整流制御回路13からの
信号に従って同期整流用トランジスタTr2のオン状態
とオフ状態とを切り換える。この結果、ドライブ−2
(11)は、メインスイッチングトランジスタTr1が
オフ状態にあり、且つ、ダイオードD1がチョークコイ
ルL1に蓄積されたエネルギーを出力側へ放出している
期間、同期整流用トランジスタTr2をオン状態にする
ことができる。
レベルの信号を入力した論理和回路OR2は、PWM比
較器9からの信号(Lowレベルの信号、もしくは、H
ighレベルの信号)をそのまま出力する。論理和回路
OR2から出力された信号は、ドライブ−1(10)に
入力される。
2からの信号、すなわわち、PWM比較器9からの信号
に従ってメインスイッチングトランジスタTr1のオン
状態とオフ状態とを切り換える。この結果、ドライブ−
1(10)は、三角波発振器8からの三角波がエラーア
ンプERA1からの電圧値よりも高いときに、メインス
イッチングトランジスタTr1をオン状態にし、三角波
発振器8からの三角波がエラーアンプERA1からの電
圧値よりも低いときにメインスイッチングトランジスタ
Tr1をオフ状態にすることができる。
CONVERTER)の入力電圧が過電圧状態に成った
場合 直流−直流変換装置(DC−DC CONVERTE
R)に入力される電圧が過電圧になった場合、入力電圧
が基準電圧e1よりも大きくなるので、電圧比較器IC
1から出力される信号は、Highレベルを示す信号に
なる。電圧比較器IC1から出力されたHighレベル
の信号は、論理和回路OR3に入力される。
CONVERTER)の出力電圧は、基準電圧e3より
も小さいので、電圧比較器IC2から出力される信号
は、Lowレベルの信号になる。この電圧比較器IC2
から出力されたLowレベルの信号は、論理和回路OR
3に入力される。
較器IC1からのHighレベルの信号と、電圧比較器
IC2からのLowレベルの信号とを入力することにな
る。このとき、論理和回路OR3から出力される信号O
Vは、Highレベルの信号になる。論理和回路OR3
から出力されたHighレベルの信号は、制御回路CT
LのフリップフロップFFに入力される。
信号を入力したフリップフロップFFは、入力したHi
ghレベルの信号を記憶することになる。そして、フリ
ップフロップFFの出力端子Qは、フリップフロップF
Fに記憶されているHighレベルの信号を出力する。
力されたHighレベルの信号は、論理和回路OR1及
び論理和回路OR2に入力される。フリップフロップF
FからのHighレベルの信号を入力した論理和回路O
R1は、同期整流制御回路13からの信号にかかわら
ず、Highレベルの信号を出力する。論理和回路OR
1からのHighレベルの信号を入力したドライブ−2
(11)は、チャージポンプ回路12からの電力を同期
整流用トランジスタTr2に供給する。このとき、同期
整流用トランジスタTr2は、オン状態になり、信号線
2と信号線26との間を接続する。
hレベルの信号を入力した論理和回路OR2は、PWM
比較器9からの信号に関係なくHighレベルの信号を
出力する。
レベルの信号は、ドライブ−1(10)に入力される。
論理和回路OR2からのHighレベルの信号を入力し
たドライブ−1(10)は、チャージポンプ回路12か
らの電力をメインスイッチングトランジスタTr1に供
給する。このとき、メインスイッチングトランジスタT
r1はオン状態になり、信号線14と信号線1との間を
接続する。
C CONVERTER)に入力される電圧は、フュー
ズF1、信号線14、メインスイッチングトランジスタ
Tr1、信号線1、信号線2、同期整流用トランジスタ
Tr2、及び、信号線26を通ってグランドに印加され
る。このとき、過大な電流がフューズF1を流れること
になり、フューズF1が溶断される。
より、直流−直流変換装置(DC−DC CONVER
TER)の構成要素、特に、直流−直流変換装置(DC
−DC CONVERTER)の入力部に設けられたコ
ンデンサC3に過大な電圧が印加されることを防止する
ことができ、コンデンサC3の焼損を防止することがで
きる。
換装置(DC−DC CONVERTER)によれば、
コンデンサC3として高耐圧の有機コンデンサを使用す
る必要がない上、焼損防止用のフューズが不要になり、
構成部品数が削減される。
ューズが不要になったことにより、直流−直流変換装置
(DC−DC CONVERTER)内の抵抗が減少
し、直流−直流変換装置(DC−DC CONVERT
ER)の変換効率が向上する。
CONVERTER)の出力電圧が過電圧状態になった
場合 直流−直流変換装置(DC−DC CONVERTE
R)の出力電圧が過電圧状態になった場合、出力電圧が
基準電圧e3よりも大きくなるので、電圧比較器IC2
は、Highレベルの信号を出力することになる。電圧
比較器IC2から出力されたHighレベルの信号は、
信号線29を介して論理和回路OR3に入力される。
CONVERTER)の入力電圧は、基準電圧e1より
小さいので、電圧比較器IC1は、Lowレベルの信号
を出力することになる。電圧比較器IC1から出力され
たLowレベルの信号は、信号線23を介して論理和回
路OR3に入力される。
号と電圧比較器IC3からのHighレベルの信号とを
入力した論理和回路OR3は、Highレベルの信号を
出力する。この論理和回路OR3から出力されたHig
hレベルの信号は、制御回路CTLに入力される。
(1)で説明したように、メインスイッチングトランジ
スタTr1と同期整流用トランジスタTr2とを強制的
にオン状態にし、直流−直流変換装置(DC−DC C
ONVERTER)の入力電圧を、フューズF1、信号
線14、メインスイッチングトランジスタTr1、信号
線1、信号線2、同期整流用トランジスタTr2、及
び、信号線26を介してグランドへ導通する。このと
き、過大な電流がフューズF1を流れることになり、フ
ューズF1が溶断される。
C CONVERTER)に入力される電圧が遮断され
ることになり、直流−直流変換装置(DC−DC CO
NVERTER)の負荷に過電圧が印加されることを防
止することができる。
変換装置(DC−DC CONVERTER)によれ
ば、直流−直流変換装置(DC−DC CONVERT
ER)の出力電圧が過電圧状態になった場合に、直流−
直流変換装置(DC−DC CONVERTER)の回
路、及び、負荷を確実に保護することができる。
換装置(DC−DC CONVERTER)によれば、
平滑用のコンデンサC1として高耐圧の有機コンデンサ
を使用する必要がない上、焼損防止用のフューズが不要
になり、構成部品数が削減される。
止用のフューズが不要になったことにより、直流−直流
変換装置(DC−DC CONVERTER)内の抵抗
が減少し、直流−直流変換装置(DC−DC CONV
ERTER)の変換効率が向上する。 〈実施の形態4〉図10は、本発明にかかる直流−直流
変換装置(DC−DC CONVERTER)の第4の
実施の形態を示す図である。尚、同図において、前述の
第3の実施の形態と同一の構成要素には同一の名称及び
符号を付している。
NVERTER)の構成)直流−直流変換装置(DC−
DC CONVERTER)は、フューズF1、電圧比
較器IC1、電源e1、コンデンサC3、コンデンサC
2、制御回路CTL、メインスイッチングトランジスタ
Tr1、同期整流用トランジスタTr2、ダイオードD
1、チョークコイルL1、抵抗R1、コンデンサC1、
電圧比較器IC2、及び、電源e3を備えている。
NVERTER)を構成する回路の接続形態)ここで、
上記の構成要素の接続形態について述べる。尚、ここで
は、前述の第3の実施の形態と異なる接続形態について
のみ説明する。
3を介して制御回路CTLと直接接続される。この場
合、電圧比較器IC1から出力される信号OV1は、信
号線23を介して制御回路CTLに入力される。
号線29を介して制御回路CTLと直接接続される。こ
の場合、電圧比較器IC2から出力される信号OV2
は、信号線29を介して制御回路CTLに入力される。
形態と同一である。 (直流−直流変換装置(DC−DC CONVERTE
R)を構成する回路の機能)次に、上記の各構成要素の
機能について述べる。尚、前述の第3の実施の形態と同
一の構成要素については説明を省略する。
圧比較器IC1の出力端子と信号線23を介して接続さ
れており、電圧比較器IC1から出力される信号OV1
を入力する。
2の出力端子と信号線29を介して接続されており、電
圧比較器IC2から出力される信号OV2を入力する。
この場合、制御回路CTLは、電圧比較器IC1からの
信号OV1として、直流−直流変換装置(DC−DC
CONVERTER)の入力電圧が過電圧状態にあるこ
とを示す信号(Highレベルの信号)を入力すると、
メインスイッチングトランジスタTr1及び同期整流用
トランジスタTr2を強制的にオン状態にして、フュー
ズF1が溶断されるようにする。
2からの信号OV2として、直流−直流変換装置(DC
−DC CONVERTER)の出力電圧が過電圧状態
にあることを示す信号(Highレベルの信号)を入力
すると、メインスイッチングトランジスタTr1を強制
的にオフ状態にすると同時に、同期整流用トランジスタ
Tr2を強制的にオン状態にして、直流−直流変換装置
(DC−DC CONVERTER)の出力電圧がグラ
ンドレベルにクランプされるようにする。
TLの内部構成について述べる。 (制御回路CTLの構成)制御回路CTLは、図11に
示すように、電源7、三角波発振器8、PWM比較器
9、チャージポンプ回路12、同期整流制御回路13、
フリップフロップFF1、フリップフロップFF2、ド
ライブ−1(10)、ドライブ−2(11)、分割抵抗
R2/R3、エラーアンプERA1、ERA2、論理積
回路AND1、論理和回路OR1、論理和回路OR4、
及び、論理和回路OR5を備えている (フリップフロップFF1)フリップフロップFF1
は、セット端子Sとリセット端子Rとの2つの入力端
子、及び、出力端子Qを有している。
は、電圧比較器IC1からの信号OV1を入力する。こ
のセット端子Sに信号OV1が入力されると、フリップ
フロップFF1は、入力された信号OV1を記憶する。
端子Rは、外部からのオン指令値もしくはオフ指令値を
入力する。このリセット端子Rにオン指令値あるいはオ
フ指令値が入力されると、フリップフロップFF1は、
記憶内容をリセットして、Lowレベルの信号を記憶す
る。
子Qは、論理和回路OR1、及び、論理和回路OR4と
接続される。この出力端子Qは、フリップフロップFF
1が記憶している信号を出力する。
CONVERTER)の入力電圧が基準電圧e1以下
である場合は、フリップフロップFF1のセット端子S
は、電圧比較器IC1からの信号OV1としてLowレ
ベルの信号を入力する。この場合、フリップフロップF
F1は、セット端子Sに入力されたLowレベルの信号
を記憶することになる。そして、フリップフロップFF
1の出力端子Qは、フリップフロップFF1に記憶され
たLowレベルの信号を出力することになる。
CONVERTER)の入力電圧が基準電圧e1を超え
た場合(入力電圧が過電圧になった場合)は、フリップ
フロップFF1のセット端子Sは、電圧比較器IC1か
らの信号OV1としてHighレベルの信号を入力す
る。この場合、フリップフロップFF1は、セット端子
Sに入力されたHighレベルの信号を記憶することに
なる。そして、フリップフロップFF1の出力端子Q
は、フリップフロップFF1に記憶されたHighレベ
ルの信号を出力することになる。
ップFF2は、セット端子とリセット端子との2つの入
力端子、及び、非反転出力端子Qと反転出力端子*Qと
の2つの出力端子を有している。
は、電圧比較器IC2からの信号OV2を入力する。フ
リップフロップFF2のリセット端子Rは、外部からの
オン指令値もしくはオフ指令値を入力する。リセット端
子にオン指令値あるいはオフ指令値が入力されると、フ
リップフロップFF2に記憶されている信号は、Low
レベルの信号にリセットされる。
Qは、論理和回路OR5に接続される。この出力端子Q
は、フリップフロップFF2が記憶している信号をその
まま出力する。
CONVERTER)の出力電圧が基準電圧e3以下
である場合は、フリップフロップFF2のセット端子S
は、電圧比較器IC2からの信号OV2としてLowレ
ベルの信号を入力する。この場合、フリップフロップF
F2がセット端子Sに入力されたLowレベルの信号を
記憶することになり、非反転出力端子Qは、フリップフ
ロップFF2が記憶しているLowレベルの信号を出力
することになる。
CONVERTER)の出力電圧が基準電圧e3を超え
た場合(出力電圧が過電圧になった場合)は、フリップ
フロップFF2のセット端子Sは、電圧比較器IC2か
らの信号OV2としてHighレベルの信号を入力す
る。この場合、フリップフロップFF2がセット端子S
に入力されたHighレベルの信号を記憶することにな
り、非反転出力端子Qは、フリップフロップFF2が記
憶しているHighレベルの信号を出力することにな
る。
Qは、論理積回路AND1に接続される。この反転出力
端子*Qは、フリップフロップFF2が記憶している信
号値を反転した値、つまりLowレベルとHighレベ
ルとを反転した信号を出力する。
ロップFF2が記憶している信号OV2がLowレベル
の信号ならば(直流−直流変換装置(DC−DC CO
NVERTER)の出力電圧が基準電圧e3以下なら
ば)、Highレベルの信号を出力することになる。ま
た、反転出力端子*Qは、フリップフロップFF2が記
憶している信号OV2がHighレベルの信号ならば
(直流−直流変換装置(DC−DC CONVERTE
R)の出力電圧が基準電圧e3を超えているならば)、
Lowレベルの信号を出力することになる。
1は、PWM比較器9から出力される信号とフリップフ
ロップFF2の反転出力端子*Qから出力される信号と
を入力する。この論理積回路AND1は、PWM比較器
9からの信号とフリップフロップFF2からの信号との
論理積を演算し、その演算結果を示す信号を出力する。
論理積回路AND1から出力された信号は、論理和回路
OR4に入力される。
CONVERTER)の出力電圧が基準電圧e3以下
の場合は、論理積回路AND1は、PWM比較器9から
の信号と、フリップフロップFF2の反転出力端子*Q
からのHighレベルの信号とを入力する。この場合、
論理積回路AND1は、PWM比較器9からの信号をそ
のまま出力することになる。
CONVERTER)の出力電圧が基準電圧e3より大
きくなった場合(出力電圧が過電圧になった場合)は、
論理積回路AND1は、PWM比較器9からの信号と、
フリップフロップFF2の反転出力端子*QからのLo
wレベルの信号とを入力することになる。この場合、論
理積回路AND1は、PWM比較器9からの信号に関係
なく、Lowレベルの信号を出力する。
は、論理積回路AND1から出力される信号と、フリッ
プフロップFF1の出力端子Qから出力される信号とを
入力する。この論理和回路OR4は、論理積回路AND
1からの信号とフリップフロップFF1の出力端子Qか
らの信号との論理和を演算し、その演算結果を示す信号
を出力する。論理和回路OR4から出力された信号は、
ドライブ−1(10)に入力される。
CONVERTER)の入力電圧が基準電圧e1以下
であり、且つ、出力電圧が基準電圧e3以下である場合
は、論理和回路OR4は、論理積回路AND1からの信
号(PWM比較器9から出力された信号と同一の信号)
と、フリップフロップFF1の出力端子QからのLow
レベルの信号とを入力することになる。この場合、論理
和回路OR4は、論理積回路AND1からの信号、すな
わち、PWM比較器9からの信号をそのまま出力する。
VERTER)の入力電圧が基準電圧e1より大きくな
り、且つ、出力電圧が基準電圧e3以下である場合は、
論理和回路OR4は、論理積回路AND1からの信号
(PWM比較器9から出力された信号と同一の信号)
と、フリップフロップFF1の出力端子QからのHig
hレベルの信号とを入力することになる。この場合、論
理和回路OR4は、論理積回路AND1からの信号に関
係なく、Highレベルの信号を出力する。
VERTER)の入力電圧が基準電圧e1以下であり、
且つ、出力電圧が基準電圧e3より大きくなった場合
は、論理和回路OR4は、論理積回路AND1からのL
ow信号と、フリップフロップFF1からのLowレベ
ルの信号とを入力することになる。この場合、論理和回
路OR4は、Lowレベルの信号を出力する。
は、同期整流制御回路13から出力される信号と、フリ
ップフロップFF1の出力端子Qから出力される信号と
を入力する。そして、論理和回路OR1は、同期整流制
御回路13からの信号とフリップフロップFF1からの
信号との論理和を演算し、その演算結果を示す信号を出
力する。論理和回路OR1から出力された信号は、論理
和回路OR5に入力される。
CONVERTER)の入力電圧が基準電圧e1以下
である場合は、論理和回路OR1は、同期整流制御回路
13からの信号と、フリップフロップFF1からのLo
wレベルの信号とを入力することになる。この場合、論
理和回路OR1は、同期整流制御回路13からの信号を
そのまま出力する。
VERTER)の入力電圧が基準電圧e1よりも大きく
なった場合は、論理和回路OR1は、同期整流制御回路
13からの信号と、フリップフロップFF1からのHi
ghレベルの信号とを入力することになる。この場合、
論理和回路OR1は、同期整流制御回路13からの信号
に関係なく、Highレベルの信号を出力する。
は、論理和回路OR1から出力された信号と、フリップ
フロップFF2の出力端子Qから出力された信号とを入
力する。そして、論理和回路OR5は、論理和回路OR
1からの信号と、フリップフロップFF2からの信号と
の論理和を演算し、その演算結果を出力する。この論理
和回路OR5から出力された信号は、ドライブ−2(1
1)に入力される。
CONVERTER)の入力電圧が基準電圧e1以下
であり、且つ、出力電圧が基準電圧e3以下である場合
は、論理和回路OR5は、論理和回路OR1からのHi
ghレベルの信号と、フリップフロップFF2の出力端
子QからのLowレベルの信号とを入力することにな
る。この場合、論理和回路OR5は、Highレベルの
信号を出力する。
VERTER)の入力電圧が基準電圧e1より大きく、
且つ、出力電圧が基準電圧e3以下である場合は、論理
和回路OR5は、論理和回路OR1からのHighレベ
ルの信号と、フリップフロップFF2の出力端子Qから
のLowレベルの信号とを入力することになる。この場
合、論理和回路OR5は、Highレベルの信号を出力
する。
VERTER)の入力電圧が基準電圧e1以下であり、
且つ、出力電圧が基準電圧e3よりも大きくなった場合
は、論理和回路OR1からの信号(同期整流制御回路1
3から出力された信号と同一の信号)と、フリップフロ
ップFF2からのHighレベルの信号とを入力するこ
とになる。この場合、論理和回路OR5は、論理和回路
OR1からの信号に関係なく、Highレベルの信号を
出力する。
(10)は、論理和回路OR4からの信号に応じて、メ
インスイッチングトランジスタTr1のオン状態とオフ
状態とを切り換える。
回路OR4からのHighレベルの信号を入力したとき
に、チャージポンプ回路12から供給された電力をメイ
ンスイッチングトランジスタTr1に供給して、メイン
スイッチングトランジスタTr1をオン状態にする。
路AND1からのLowレベルの信号を入力したとき
に、メインスイッチングトランジスタTr1に対する電
力供給を停止して、メインスイッチングトランジスタT
r1をオフ状態にする。(実施の形態4の作用・効果)
以下、本実施の形態にかかる直流−直流変換装置(DC
−DC CONVERTER)の作用・効果について述
べる。
CONVERTER)が正常に動作している場合 直流−直流変換装置(DC−DC CONVERTE
R)が正常に動作している場合、すなわち、直流−直流
変換装置(DC−DC CONVERTER)の入力電
圧が基準電圧e1以下であり、且つ、直流−直流変換装
置(DC−DCCONVERTER)の出力電圧が基準
電圧e3以下である場合は、電圧比較器IC1と電圧比
較器IC2とはLowレベルの信号を出力することにな
る。
ベルの信号は、制御回路CTLのフリップフロップFF
1のセット端子Sに入力される。また、電圧比較器IC
2から出力されたLowレベルの信号は、制御回路CT
LのフリップフロップFF2のセット端子Sに入力され
る。
号を入力したフリップフロップFF1は、入力したLo
wレベルの信号を記憶する。そして、フリップフロップ
FF1の出力端子Qは、Lowレベルの信号を出力す
る。フリップフロップFF1の出力端子Qから出力され
たLowレベルの信号は、論理和回路OR4と論理和回
路OR1とに入力される。
ルの信号を入力したフリップフロップFF2は、入力し
たLowレベルの信号を記憶する。そして、フリップフ
ロップFF2の出力端子Qは、Lowレベルの信号を出
力し、出力端子*Qは、Highレベルの信号を出力す
る。フリップフロップFF2の出力端子Qから出力され
たLowレベルの信号は、論理和回路OR5に入力さ
れ、出力端子*Qから出力されたHighレベルの信号
は、論理積回路AND1に入力される。
FF2の出力端子*QからのHighレベルの信号を入
力する一方で、PWM比較器9からの信号を入力する。
このとき、論理積回路AND1は、PWM比較器9から
の信号をそのまま出力することになる。論理積回路AN
D1から出力された信号は、論理和回路OR4に入力さ
れる。
リップフロップFF1の出力端子QからのLowレベル
の信号と、論理積回路AND1からの信号(PWM比較
器9からの信号と同一の信号)とを入力する。この場
合、論理和回路OR4は、論理積回路AND1からの信
号、すなわち、PWM比較器9からの信号をそのまま出
力することになる。
WM比較器9から出力された信号と同一の信号)は、ド
ライブ−1(10)に入力される。この結果、ドライブ
−1(10)は、PWM比較器9からの信号に応じてメ
インスイッチングトランジスタTr1のオン状態とオフ
状態とを切り換えることができる。
QからのLowレベルの信号を入力した論理和回路OR
1は、同期整流制御回路13からの信号も入力する。こ
の場合、論理和回路OR1は、同期整流制御回路13か
らの信号をそのまま出力する。論理和回路OR1から出
力された信号(同期整流制御回路13から出力された信
号と同一の信号)は、論理和回路OR5に入力される。
理和回路OR1からの信号(同期整流制御回路13から
出力された信号と同一の信号)と、フリップフロップF
F2の出力端子QからのLowレベルの信号とを入力す
る。このとき、論理和回路OR5は、論理和回路OR1
からの信号、すなわち、同期整流制御回路13から出力
された信号と同一の信号を出力することになる。論理和
回路OR5から出力された信号(同期整流制御回路13
から出力された信号と同一の信号)は、ドライブ−2
(11)に入力される。この結果、ドライブ−2(1
1)は、同期整流制御回路13からの信号に従って、同
期整流用トランジスタTr2のオン状態とオフ状態とを
切り換えることができる。
CONVERTER)の入力電圧が過電圧状態になった
場合、 直流−直流変換装置(DC−DC CONVERTE
R)に入力される電圧が過電圧状態になった場合は、電
圧比較器IC1は、Highレベルの信号を出力する。
また、直流−直流変換装置(DC−DC CONVER
TER)の出力電圧は基準電圧e3以下であるから、電
圧比較器IC2は、Lowレベルの信号を出力する。
レベルの信号は、制御回路CTLのフリップフロップF
F1のセット端子Sに入力される。また、電圧比較器I
C2から出力されたLowレベルの信号は、制御回路C
TLのフリップフロップFF2のセット端子Sに入力さ
れる。
信号を入力したフリップフロップFF1は、入力したH
ighレベルの信号を記憶する。そして、フリップフロ
ップFF1の出力端子Qは、Highレベルの信号を出
力する。フリップフロップFF1の出力端子Qから出力
されたHighレベルの信号は、論理和回路OR4と論
理和回路OR1とに入力される。
ルの信号を入力したフリップフロップFF2は、入力し
たLowレベルの信号を記憶する。そして、フリップフ
ロップFF2の出力端子QはLowレベルの信号を出力
し、出力端子*QはHighレベルの信号を出力する。
フリップフロップFF2の出力端子Qから出力されたL
owレベルの信号は論理和回路OR5に入力され、出力
端子*Qから出力されたHighレベルの信号は論理積
回路AND1に入力される。
FF2の出力端子*QからのHighレベルの信号を入
力する一方で、PWM比較器9からの信号を入力してい
る。この場合、論理積回路AND1は、PWM比較器9
からの信号をそのまま出力することになる。この論理積
回路AND1から出力された信号(PWM比較器9から
出力された信号と同一の信号)は、論理和回路OR4に
入力される。
理積回路AND1からの信号(PWM比較器9から出力
された信号と同一の信号)と、フリップフロップFF1
の出力端子QからのHighレベルの信号とを入力す
る。この場合、論理和回路OR4は、論理積回路AND
1からの信号(PWM比較器9から出力された信号と同
一の信号)に関係なく、Highレベルの信号を出力す
ることになる。この結果、ドライブ−1(10)は、P
WM比較器9から出力される信号に関係なく、メインス
イッチングトランジスタTr1をオン状態にする。
ップFF1の出力端子QからのHighレベルの信号を
入力する一方で、同期整流制御回路13からの信号を入
力する。この場合、論理和回路OR1は、同期整流制御
回路13からの信号に関係なく、Highレベルの信号
を出力する。この論理和回路OR1から出力されたHi
ghレベルの信号は、論理和回路OR5に入力される。
リップフロップFF2の出力端子QからのLowレベル
の信号と、論理和回路OR1からのHighレベルの信
号とを入力する。このとき、論理和回路OR5は、Hi
ghレベルの信号を出力する。この結果、ドライブ−2
(11)は、同期整流制御回路13からの信号に関係な
く、同期整流用トランジスタTr2をオン状態にする。
DC CONVERTER)の入力電圧が過電圧状態に
なると、メインスイッチングトランジスタTr1及び同
期整流用トランジスタTr2は、強制的にオン状態にな
る。
C CONVERTER)に入力される電圧は、フュー
ズF1、信号線14、メインスイッチングトランジスタ
Tr1、信号線1、信号線2、同期整流用トランジスタ
Tr2、及び、信号線26を通ってグランドに印加され
る。このとき、過大な電流がフューズF1を流れること
になり、フューズF1が溶断される。
より、直流−直流変換装置(DC−DC CONVER
TER)の構成要素、特に、直流−直流変換装置(DC
−DC CONVERTER)の入力部に設けられたコ
ンデンサC3に過大な電圧が印加されることを防止する
ことができ、コンデンサC3の焼損を防止することがで
きる。
変換装置(DC−DC CONVERTER)によれ
ば、コンデンサC3の焼損防止用フューズが不要にな
り、構成部品数が削減される。
ーズが不要になったことにより、直流−直流変換装置
(DC−DC CONVERTER)内の抵抗が減少
し、直流−直流変換装置(DC−DC CONVERT
ER)の変換効率が向上する。
で説明したように、直流−直流変換装置(DC−DC
CONVERTER)の出力電圧は、過電圧状態に陥る
虞がある。
VERTER)の出力電圧が過電圧状態に陥ると、出力
電圧が基準電圧e3よりも大きくなるため、電圧比較器
IC2は、Highレベルの信号を出力することにな
る。
CONVERTER)の入力電圧は基準電圧e1以下で
あるから、電圧比較器IC1は、Lowレベルの信号を
出力する。
ベルの信号は、制御回路CTLのフリップフロップFF
1のセット端子Sに入力される。また、電圧比較器IC
2から出力されたHighレベルの信号は、制御回路C
TLのフリップフロップFF2のセット端子Sに入力さ
れる。
号を入力したフリップフロップFF1は、入力したLo
wレベルの信号を記憶する。そして、フリップフロップ
FF1の出力端子Qは、Lowレベルの信号を出力す
る。フリップフロップFF1の出力端子Qから出力され
たLowレベルの信号は、論理和回路OR4と論理和回
路OR1とに入力される。
ベルの信号を入力したフリップフロップFF2は、入力
したHighレベルの信号を記憶する。そして、フリッ
プフロップFF2の出力端子QはHighレベルの信号
を出力し、出力端子*QはLowレベルの信号を出力す
る。フリップフロップFF2の出力端子Qから出力され
たHighレベルの信号は論理和回路OR5に入力さ
れ、出力端子*Qから出力されたLowレベルの信号は
論理積回路AND1に入力される。
FF2の出力端子*QからのLowレベルの信号を入力
する一方で、PWM比較器9からの信号を入力してい
る。この場合、論理積回路AND1は、PWM比較器9
からの信号に関係なく、Lowレベルの信号を出力する
ことになる。この論理積回路AND1から出力されたL
owレベルの信号は、論理和回路OR4に入力される。
理積回路AND1からのLowレベルの信号と、フリッ
プフロップFF1の出力端子QからのLowレベルの信
号とを入力する。この場合、論理和回路OR4は、Lo
wレベルの信号を出力することになる。この結果、ドラ
イブ−1(10)は、PWM比較器9から出力される信
号に関係なく、メインスイッチングトランジスタTr1
をオフ状態にする。
ップFF1の出力端子QからのLowレベルの信号を入
力する一方で、同期整流制御回路13からの信号を入力
する。この場合、論理和回路OR1は、同期整流制御回
路13からの信号をそのまま出力することになる。この
論理和回路OR1から出力された信号(同期整流制御回
路13から出力された信号と同一の信号)は、論理和回
路OR5に入力される。
リップフロップFF2の出力端子QからのHighレベ
ルの信号と、論理和回路OR1からの信号(同期整流制
御回路13から出力された信号と同一の信号)とを入力
する。このとき、論理和回路OR5は、論理和回路OR
1からの信号(同期整流制御回路13から出力された信
号と同一の信号)に関係なく、Highレベルの信号を
出力する。この結果、ドライブ−2(11)は、同期整
流制御回路13からの信号に関係なく、同期整流用トラ
ンジスタTr2をオン状態にする。
DC CONVERTER)の出力電圧が過電圧状態に
なると、メインスイッチングトランジスタTr1が強制
的にオフ状態になると同時に、同期整流用トランジスタ
Tr2が強制的にオン状態になる。
ジスタTr2、信号線2、信号線1、チョークコイルL
1、信号線15、抵抗R1、及び、信号線16が接続さ
れることになり、直流−直流変換装置(DC−DC C
ONVERTER)の出力電圧は、信号線26に接続さ
れたグランドの電圧(0V)にクランプされる。
CONVERTER)の負荷に過電圧が印加されるこ
とを防止することができると同時に、直流−直流変換装
置(DC−DC CONVERTER)の構成要素、特
に、平滑用のコンデンサC1に過電圧が印加されること
を防止することができる。
換装置(DC−DC CONVERTER)によれば、
平滑用のコンデンサC1として高耐圧の有機コンデンサ
を使用する必要がない上、焼損防止用のフューズが不要
になり、構成部品数が削減される。
ーズが不要になったことにより、直流−直流変換装置
(DC−DC CONVERTER)内の抵抗が減少
し、直流−直流変換装置(DC−DC CONVERT
ER)の変換効率が向上する。
r1が短絡故障を発生した場合 メインスイッチングトランジスタTr1が短絡故障を起
こした場合、信号線14と信号線1とが接続した状態に
なるため、直流−直流変換装置(DC−DCCONVE
RTER)の出力電圧が過電圧状態に陥る虞がある。
短絡故障によって出力電圧が過電圧状態に陥ると、出力
電圧が基準電圧e3より大きくなるため、電圧比較器I
C2がHighレベルの信号を出力することになる。
CONVERTER)の入力電圧は基準電圧e1以下で
あるから、電圧比較器IC1から出力される信号OV1
はLowレベルの信号になる。
(2)で説明したように、メインスイッチングトランジ
スタTr1を強制的にオフ状態にすると同時に同期整流
用トランジスタTr2を強制的にオン状態にする制御を
行う。但し、メインスイッチングトランジスタTr1が
短絡故障しているので、直流−直流変換装置(DC−D
CCONVERTER)に印加された電圧は、フューズ
F1、信号線14、メインスイッチングトランジスタT
r1、信号線1、信号線2、及び、同期整流用トランジ
スタTr2を介して短絡される。このとき、フューズF
1は、短絡電流によって溶断される。
C CONVERTER)に印加される電圧が極短時間
のうちに遮断されることになり、直流−直流変換装置
(DC−DC CONVERTER)の負荷に過電圧が
印加されることを防止することができると同時に、直流
−直流変換装置(DC−DC CONVERTER)の
構成要素に過電圧が印加されることを防止することがで
きる。
換装置(DC−DC CONVERTER)によれば、
平滑用のコンデンサC1として高耐圧の有機コンデンサ
を使用する必要がない上、焼損防止用のフューズが不要
になり、構成部品数が削減される。
止用のフューズが不要になったことにより、直流−直流
変換装置(DC−DC CONVERTER)内の抵抗
が減少し、直流−直流変換装置(DC−DC CONV
ERTER)の変換効率が向上する。
C−DC CONVERTER)によれば、直流−直流
変換装置の入出力電圧が過電圧状態になった場に第1の
スイッチ素子と第2のスイッチ素子(メインスイッチン
グトランジスタと同期整流用トランジスタ)とを過電圧
保護回路として使用することにより、回路構成を複雑に
することなく、直流−直流変換装置の構成要素、及び、
直流−直流変換装置の負荷に過電圧が印加されることを
防止することができる。
る有機コンデンサ等の発煙及び発火を防止するととも
に、直流−直流変換装置(DC−DC CONVERT
ER)の小型化と変換効率の向上とを図ることができ
る。
C CONVERTER)の第1の実 施の
形態の構成を示す図
部構成を示す図
(DC−DC CONVERTER) の他
の実施態様を示す図
NVERTER)に対応する制御回 路C
TLの内部構成を示す図
C CONVERTER)の第2の実 施の
形態の構成を示す図
部構成を示す図
(DC−DC CONVERTER) の他
の実施態様を示す図
NVERTER)に対応する制御回 路C
TLの内部構成を示す図
C CONVERTER)の第3の実 施の
形態の構成を示す図
DC CONVERTER)の第4の実 施
の形態の構成を示す図
内部構成を示す図
ONVERTER)の構成を示す図
Claims (40)
- 【請求項1】電源からの電力を蓄積する蓄積手段と、 前記電源と前記蓄積手段との間に設けられ、前記電源と
前記蓄積手段の接続と切断とを切り換える第1のスイッ
チ素子と、 前記第1のスイッチ素子及び前記蓄積手段の接続部分と
グランドとの間に設けられて、グランドと前記第1のス
イッチ素子及び前記蓄積手段の接続部分との接続と切断
とを切り換える第2のスイッチ素子と、前記第1のスイッチ素子と前記第2のスイッチ素子とを
交互に接続状態にし て、前記蓄積手段からの出力電圧が
一定値を保つようにする制御手段と、を備えた同期整流
方式の直流−直流変換装置において、 前記蓄積手段からの出力電圧を監視して、前記蓄積手段
からの出力電圧が所定の電圧値を超えたときに信号を出
力する過電圧検出手段と、 前記過電圧検出手段からの信号を入力したときに、前記
第1のスイッチ素子及び第2のスイッチ素子を接続状態
にして、前記電源からの電圧を短絡させる短絡手段と、 前記短絡手段によって短絡された電力によって前記電源
からの入力を遮断する遮断手段と、を備える同期整流方
式の直流−直流変換装置。 - 【請求項2】 前記過電圧検出手段は、基準電圧を発生
する基準電圧発生手段と、 前記基準電圧と前記蓄積手段からの出力電圧とを比較し
て、前記蓄積手段からの電圧が前記基準電圧より大きく
なったときに信号を出力する電圧比較手段とを備える請
求項1記載の同期整流方式の直流−直流変換装置。 - 【請求項3】 前記遮断手段は、前記短絡手段によって
短絡された電力によって溶断されるフューズである請求
項1記載の同期整流方式の直流−直流変換装置。 - 【請求項4】電源からの電力を蓄積する蓄積手段と、 前記電源と蓄積手段の接続と切断とを切り換える第1の
スイッチと、 前記第1のスイッチ及び前記蓄積手段の接続部分とグラ
ンドとの間に配置されて、前記第1のスイッチ及び前記
蓄積手段の接続部分とグランドの接続と切断とを切り換
える第2のスイッチと、前記第1のスイッチ素子と前記第2のスイッチ素子とを
交互に接続状態にし て、前記蓄積手段からの出力電圧が
一定値を保つようにする制御手段と、 前記蓄積手段からの出力電圧が所定の電圧値を越えたこ
とを検出する検出手段と、 前記検出手段が過電圧を検出したときに、前記第1及び
第2のスイッチを接続状態にすることにより、前記電源
を短絡させる短絡手段と、を備える同期整流方式の同期
整流方式の直流−直流変換装置。 - 【請求項5】 前記短絡手段により短絡された電力によ
って前記電源からの入力を遮断する遮断手段を更に備え
る請求項4記載の同期整流方式の直流−直流変換装置。 - 【請求項6】 前記検出手段は、 基準電圧を発生する基準電圧発生手段と、 前記基準電圧と前記蓄積手段からの出力電圧とを比較
し、前記蓄積手段からの出力電圧が前記基準電圧より大
きくなったときに信号を出力する電圧比較手段と、を備
える請求項4記載の同期整流方式の直流−直流変換装
置。 - 【請求項7】 前記遮断手段は、フューズである請求項
5記載の同期整流方式の直流−直流変換装置。 - 【請求項8】 前記検出手段は、 基準電圧を発生する基準電圧発生手段と、 前記基準電圧と前記蓄積手段からの出力電圧とを比較し
て、前記蓄積手段からの出力電圧が前記基準電圧より大
きくなったときに信号を出力する電圧比較手段と、を備
える請求項5記載の同期整流方式の直流―直流変換装
置。 - 【請求項9】電源から電力を蓄積する蓄積手段と、前記
電源と前記蓄積手段との間に設けられて前記電源と前記
蓄積手段の接続と切断とを切り換える第1のスイッチ素
子と、前記第1のスイッチ素子及び前記蓄積手段の接続
部分とグランドとの間に設けられて前記第1のスイッチ
素子及び前記蓄積手段の接続部分とグランドとの接続と
切断とを切り換える第2のスイッチ素子と、前記第1の
スイッチ素子と前記第2のスイッチ素子とを交互に接続
状態にして、前記蓄積手段からの出力電圧が一定値を保
つようにする制御手段とを備えた同期整流方式の直流−
直流変換装置のための制御回路において、 前記蓄積手段からの出力電圧を監視して、前記蓄積手段
からの出力電圧が所定の電圧値を超えたときに信号を出
力する過電圧検出手段と、 前記過電圧検出手段からの信号を入力したときに、前記
第1のスイッチ素子及び第2のスイッチ素子を接続状態
にして前記電源からの電圧を短絡させる短絡手段と、 前記短絡手段によって短絡された電力によって前記電源
からの入力を遮断する遮断手段と、を備える制御回路。 - 【請求項10】 前記過電圧検出手段は、基準電圧を発
生する基準電圧発生手段と、 前記基準電圧と前記蓄積手段からの出力電圧とを比較し
て、前記蓄積手段からの出力電圧が前記基準電圧より大
きくなったときに信号を出力する電圧比較手段と、を備
える請求項9記載の制御回路。 - 【請求項11】電源からの電力蓄積する蓄積手段と、前
記電源と蓄積手段の接続とを切り換える第1のスイッチ
と、前記第1のスイッチ及び前記蓄積手段の接続部分と
グランドとの間に配置されて前記第1のスイッチ及び前
記蓄積手段の接続部分とグランドの接続と切断とを切り
換える第2のスイッチと、前記第1のスイッチ素子と前
記第2のスイッチ素子とを交互に接続状態にして、前記
蓄積手段からの出力電圧が一定値を保つようにする制御
手段と、を備える同期整流方式の直流−直流変換装置の
ための制御回路において、 前記蓄積手段からの出力電圧が所定の電圧値を越えたこ
とを検出する検出手段と、 前記検出手段が過電圧を検出したとき、前記第1及び第
2のスイッチを接続状態にすることにより前記電源を短
絡させる短絡手段と、を備える制御回路。 - 【請求項12】 前記過電圧検出手段は、基準電圧を発
生する基準電圧発生手段と、 前記基準電圧と前記蓄積手段からの出力電圧とを比較し
て、前記蓄積手段からの出力電圧が前記基準電圧より大
きくなったときに信号を出力する電圧比較手段と、を備
える請求項11記載の制御回路。 - 【請求項13】同期整流方式の直流―直流変換装置にお
いて、 メインスイッチと、前記メインスイッチと交互に接続状態にされる 同期整流
用スイッチと、 前記直流―直流変換装置の出力電圧が過電圧であること
を検出する過電圧検出手段と、 前記過電圧検出手段が過電圧を検出したときに、前記メ
インスイッチ及び前記同期整流用スイッチをオンにする
ための制御信号を出力する制御手段と、を備える同期整
流方式の直流―直流変換装置。 - 【請求項14】同期整流方式の直流−直流変換装置にお
いて、 メインスイッチと、前記メインスイッチと交互に接続状態にされる 同期整流
用スイッチと、 前記直流―直流変換装置の出力電圧が過電圧であること
を検出する過電圧手段と、 前記過電圧検出手段が過電圧を検出すると、前記メイン
スイッチ及び前記同期整流用スイッチをオンにする制御
手段と、を備える同期整流方式の直流―直流変換装置。 - 【請求項15】 前記メインスイッチに接続されたイン
ダクターと、 前記インダクターに接続されて該インダクターからの出
力電圧を平滑するコンデンサと、を更に備える請求項1
3又は請求項14に記載の同期整流方式の直流―直流変
換装置。 - 【請求項16】 前記電源からの入力を短絡させること
により前記電源から前記直流―直流変換装置への入力を
停止する遮断手段を更に備える請求項13又は請求項1
4記載の同期整流方式の直流―直流変換装置。 - 【請求項17】 前記制御手段は、前記メインスイッ
チ及び前記同期整流用スイッチをオンにしたときに発生
する電流を利用して前記電源から前記直流―直流変換装
置への入力を遮断する遮断手段を更に備える請求項13
又は請求項14記載の同期整流方式の直流―直流変換装
置。 - 【請求項18】 前記過電圧検出手段は、前記直流―直
流変換装置の出力電圧が過電圧であることを検出したと
きに、検出信号を出力する請求項13記載の同期整流方
式の直流―直流変換装置。 - 【請求項19】 前記制御手段は、前記過電圧検出手段
から出力された検出信号を記憶するメモリ手段を備え、 前記メモリ手段は、前記検出信号を入力したときに、前
記メインスイッチ及び前記同期整流用スイッチをオンに
するための制御信号を出力する請求項18記載の同期整
流方式の直流−直流変換装置。 - 【請求項20】 前記メインスイッチ及び前記同期整流
用スイッチをオンにした時点から、前記電源からの入力
が遮断されるまでの間に、前記メインスイッチ及び前記
同期整流用スイッチに駆動電力を供給する緊急電力供給
回路を更に備える請求項17記載の同期整流方式の直流
−直流変換装置。 - 【請求項21】 前記直流−直流変換装置の出力電圧を
一定値に保つべく、前記メインスイッチ及び前記同期整
流用スイッチをフィードバック制御するフィードバック
手段を更に備える請求項13又は請求項14記載の同期
整流方式の直流−直流変換装置。 - 【請求項22】メインスイッチと、前記メインスイッチ
と交互に接続状態にされる同期整流用スイッチと、を備
えた同期整流方式の直流−直流変換装置を制御するため
の制御回路において、 前記直流−直流変換装置の出力電圧が過電圧であること
を検出する過電圧検出手段と、 前記過電圧検出手段が過電圧を検出したときに、前記メ
インスイッチ及び前記同期整流用スイッチをオンにする
ための制御信号を出力するコントロール手段と、を備え
る制御回路。 - 【請求項23】メインスイッチと、前記メインスイッチ
と交互に接続状態にされる同期整流用スイッチと、前記
メインスイッチに接続されたインダクターと、前記イン
ダクターに接続されて該インダクターからの出力電圧を
平滑するコンデンサと、を備えた同期整流方式の直流−
直流変換装置を制御するための制御回路において、 前記直流−直流変換装置の出力電圧が過電圧であること
を検出する過電圧検出手段と、 前記過電圧検出手段が過電圧を検出したときに、前記メ
インスイッチ及び前記同期整流用スイッチをオンにする
ための制御信号を出力するコントロール手段と、を備え
る制御回路。 - 【請求項24】メインスイッチと、前記メインスイッチ
と交互に接続状態にされる同期整流用スイッチと、を備
えた同期整流方式の直流−直流変換装置を制御するため
の制御回路において、 前記直流−直流変換装置の出力電圧が過電圧であること
を検出する過電圧検出手段と、 前記過電圧検出手段が過電圧を検出したときに、前記メ
インスイッチ及び前記同期整流用スイッチを強制的にオ
ンにする制御手段と、を備える制御回路。 - 【請求項25】メインスイッチと、前記メインスイッチ
と交互に接続状態にされる同期整流用スイッチと、前記
メインスイッチに接続されたインダクターと、前記イン
ダクターに接続されて該インダクターからの出力電圧を
平滑するコンデンサと、を備えた同期整流方式の直流−
直流変換装置を制御するための制御回路において、 前記直流−直流変換装置の出力電圧が過電圧であること
を検出する過電圧検出手段と、 前記過電圧検出手段が過電圧を検出したときに、前記メ
インスイッチ及び前記同期整流用スイッチを強制的にオ
ンにする制御手段と、を備える制御回路。 - 【請求項26】 前記メインスイッチ及び前記同期整流
用スイッチは、オンになったときに前記電源からの入力
を短絡させる請求項22乃至請求項25の何れか一に記
載の制御回路。 - 【請求項27】 前記直流−直流変換装置は、前記電源
からの入力を遮断する遮断手段を更に備え、 前記制御手段は、前記制御信号を出力して前記メインス
イッチ及び前記同期整流用スイッチをオンにすることに
より前記電源からの入力を短絡させ、 前記遮断手段は、前記電源からの入力が短絡された際に
発生する電流を利用して前記電源からの入力を遮断する
請求項22又は請求項24記載の制御回路。 - 【請求項28】 前記メインスイッチ及び前記同期整流
用スイッチをオンにした時点から、前記遮断手段により
前記電源からの入力が遮断されるまでの間に、前記メイ
ンスイッチ及び前記同期整流用スイッチに駆動電力を供
給する緊急電力供給回路を更に備える請求項27記載の
制御回路。 - 【請求項29】 前記過電圧検出手段は、前記直流−直
流変換装置の出力電圧が過電圧であることを検出したと
きに検出信号を出力する請求項22又は請求項23記載
の制御回路。 - 【請求項30】 前記制御手段は、前記過電圧検出手段
から検出信号が出力されると、前記検出信号を記憶する
とともに、前記メインスイッチ及び前記同期整流用スイ
ッチをオンにするための制御信号を出力するメモリ手段
を更に備える請求項29記載の制御回路。 - 【請求項31】 前記直流−直流変換装置の出力電圧を
一定値に保つべく、前記メインスイッチ及び前記同期整
流用スイッチをフィードバック制御するフィードバック
制御手段を更に備える請求項22乃至請求項25の何れ
か一に記載の制御回路。 - 【請求項32】メインスイッチと、前記メインスイッチ
と交互に接続状態にされる同期整流用スイッチと、を備
えた同期整流方式の直流−直流変換装置を制御するため
の制御回路において、 前記直流−直流変換装置の出力電圧が過電圧であること
を示す信号を受信する受信手段と、 前記受信手段が前記信号を受信すると、前記メインスイ
ッチ及び同期整流用スイッチをオンにするための制御信
号を出力する制御手段と、を備える制御回路。 - 【請求項33】メインスイッチと、前記メインスイッチ
と交互に接続状態にされる同期整流用スイッチと、前記
メインスイッチに接続されたインダクターと、前記イン
ダクターに接続されて該インダクターからの出力電圧を
平滑するコンデンサと、を備えた同期整流方式の直流−
直流変換装置を制御するための制御回路において、 前記直流−直流変換装置の出力電圧が過電圧であること
を示す信号を受信する受信手段と、 前記受信手段が前記信号を受信すると、前記メインスイ
ッチ及び同期整流用スイッチをオンにするための制御信
号を出力する制御手段と、を備える制御回路。 - 【請求項34】メインスイッチと、前記メインスイッチ
と交互に接続状態にされる同期整流用スイッチと、を備
えた同期整流方式の直流−直流変換装置を制御するため
の制御回路において、 前記直流−直流変換装置の出力電圧が過電圧であること
を示す信号を受信する受信手段と、 前記受信手段が前記信号を受信すると、前記メインスイ
ッチ及び前記同期整流用スイッチをオンする制御手段
と、を備える制御回路。 - 【請求項35】メインスイッチと、前記メインスイッチ
と交互に接続状態にされる同期整流用スイッチと、前記
メインスイッチに接続されたインダクターと、前記イン
ダクターに接続されて該インダクターからの出力電圧を
平滑するコンデンサと、を備えた同期整流方式の直流−
直流変換装置を制御するための制御回路において、 前記直流−直流変換装置の出力電圧が過電圧であること
を示す信号を受信する受信手段と、 前記受信手段が前記信号を受信すると、前記メインスイ
ッチ及び前記同期整流用スイッチをオンする制御手段
と、を備える制御回路。 - 【請求項36】 前記メインスイッチ及び前記同期整流
用スイッチは、オンになったときに前記電源からの入力
を短絡させる請求項32乃至請求項35の何れか一に記
載の制御回路。 - 【請求項37】 前記直流−直流変換装置は前記電源か
らの入力を遮断する遮断手段を更に備え、 前記制御手段は、制御信号を出力して前記メインスイッ
チ及び前記同期整流用スイッチをオンにすることにより
前記電源からの入力を短絡させ、 前記遮断手段は、前記電源からの入力が遮断された際に
発生する電流を利用して前記電源からの入力を遮断する
請求項32又は請求項33記載の制御回路。 - 【請求項38】 前記メインスイッチ及び前記同期整流
用スイッチをオンにした時点から、前記電源からの入力
が遮断されるまでの間に、前記メインスイッチ及び前記
同期整流用スイッチに駆動電力を供給する緊急電力供給
回路を更に備える請求項37記載の制御回路。 - 【請求項39】 前記直流−直流変換装置の出力電圧を
一定値に保つべく、前記メインスイッチ及び前記同期整
流用スイッチをフィードバック制御するフィードバック
手段を更に備える請求項32乃至請求項35の何れか一
に記載の制御回路。 - 【請求項40】メインスイッチと、前記メインスイッチ
と交互に接続状態にされる同期整流用スイッチと、を備
えた同期整流方式の直流−直流変換装置を制御するため
の制御回路において、 直流−直流変換装置の出力電圧を入力する電圧入力端子
と、 前記電圧入力端子に入力された前記出力電圧が所定の値
を超えたときに検出信号を出力する過電圧検出手段と、 前記検出信号に応じて、前記メインスイッチ及び前記同
期整流用スイッチをオンにする制御手段と、を備える制
御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000054082A JP3401226B2 (ja) | 1995-08-11 | 2000-02-29 | 直流−直流変換装置 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20593895 | 1995-08-11 | ||
JP7-205939 | 1995-08-11 | ||
JP7-205938 | 1995-08-11 | ||
JP20593995 | 1995-08-11 | ||
JP2000054082A JP3401226B2 (ja) | 1995-08-11 | 2000-02-29 | 直流−直流変換装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20979296A Division JP3349897B2 (ja) | 1995-08-11 | 1996-08-08 | 直流−直流変換装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002350520A Division JP3459245B2 (ja) | 1995-08-11 | 2002-12-02 | 直流−直流変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000217343A JP2000217343A (ja) | 2000-08-04 |
JP3401226B2 true JP3401226B2 (ja) | 2003-04-28 |
Family
ID=27328566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000054082A Expired - Fee Related JP3401226B2 (ja) | 1995-08-11 | 2000-02-29 | 直流−直流変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3401226B2 (ja) |
-
2000
- 2000-02-29 JP JP2000054082A patent/JP3401226B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000217343A (ja) | 2000-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6028755A (en) | DC-to-DC converter capable of preventing overvoltages | |
JP3863273B2 (ja) | 電源装置 | |
US7071667B2 (en) | DC—DC converter | |
US7649281B2 (en) | Low power loss uninterruptible power supply | |
US6420858B1 (en) | DC-to-DC converter circuit having a power saving mode | |
JP2001186689A (ja) | 無停電電源装置 | |
JP3349897B2 (ja) | 直流−直流変換装置 | |
JP2006158038A (ja) | スイッチングレギュレータ及びスイッチングレギュレータの出力電圧切換方法 | |
JP4853182B2 (ja) | 非安定絶縁型dc−dcコンバータおよび電源装置 | |
US20230283169A1 (en) | Power converter, protection method, and system | |
JP3401225B2 (ja) | 直流−直流変換装置 | |
US6166932A (en) | DC-to-AC converter with over-current protection | |
CN117277470A (zh) | 一种充电装置以及充电桩 | |
JP7272897B2 (ja) | 充放電制御装置およびそれを備えたバッテリ並びに直流給電システム | |
JP3459245B2 (ja) | 直流−直流変換装置 | |
JPH11150952A (ja) | スイッチング型直流電源装置 | |
JP3401226B2 (ja) | 直流−直流変換装置 | |
JP2008035573A (ja) | 電気二重層コンデンサを用いた蓄電装置 | |
US5567996A (en) | AC power supply unit | |
JP2002027737A (ja) | Dc−dcコンバータ、dc−dcコンバータ用制御回路、監視回路、電子機器、およびdc−dcコンバータの監視方法 | |
JPH09163730A (ja) | 絶縁型過電流保護回路 | |
JP2825874B2 (ja) | 電源装置のバッテリー充放電回路 | |
JP3527066B2 (ja) | パルス幅変調制御コンバータの補助電源回路 | |
JPH07111741A (ja) | バックアップ機能付き電源装置 | |
CN221058192U (zh) | 具有短路保护的反激开关电源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120221 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130221 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |