JP3396834B2 - IC connection test method - Google Patents
IC connection test methodInfo
- Publication number
- JP3396834B2 JP3396834B2 JP34750197A JP34750197A JP3396834B2 JP 3396834 B2 JP3396834 B2 JP 3396834B2 JP 34750197 A JP34750197 A JP 34750197A JP 34750197 A JP34750197 A JP 34750197A JP 3396834 B2 JP3396834 B2 JP 3396834B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- stage
- terminal
- substrate
- connection test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、電子計算機内部に
おいて半導体素子，スイッチ，電源等の電気部品を、ハ
ンダ等の金属導電体やコネクタを用いて接続した閉回路
に、電気信号を供給して動作させる基板構成に関し、特
に基板上に実装された集積回路（以下、ＩＣと略す）と
基板配線との接続試験方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention supplies an electric signal to a closed circuit in which electric parts such as semiconductor elements, switches, and power supplies are connected inside a computer using a metal conductor such as solder or a connector. The present invention relates to a board configuration to be operated, and particularly to a connection test method between an integrated circuit (hereinafter abbreviated as IC) mounted on a board and board wiring.
【０００２】[0002]
【従来の技術】従来、コンピュータ等の電子計算機に搭
載される基板においては、その実装の多種化・高密度化
に伴い、基板上に実装されたＩＣと配線の接続を確認す
る接続試験が不可欠である。2. Description of the Related Art Conventionally, in a board mounted on an electronic computer such as a computer, a connection test for confirming the connection between the IC mounted on the board and the wiring is indispensable as the mounting is diversified and the density is increased. Is.
【０００３】このような接続試験方法の一例として、特
開平７−８４００８号公報記載の「評価用半導体集積回
路及びこれを用いた試験方法」につき、簡略に概要を説
明する。As an example of such a connection test method, an outline of "evaluation semiconductor integrated circuit and test method using the same" described in Japanese Patent Laid-Open No. 7-84008 will be briefly described.
【０００４】従来技術においては、ＩＣ内部において、
１つの機能別回路ブロックに対し独立に電源電圧を供給
して消費電流を検出し、その評価を行うことを目的とし
ている。In the prior art, inside the IC,
The purpose is to independently supply a power supply voltage to one functional circuit block, detect the consumption current, and evaluate the consumption current.
【０００５】図６に示すように、互いに機能が異なる複
数の回路ブロックをＩＣチップ上に形成し、回路ブロッ
クの電源電圧入力端子を、各回路ブロックに共通の内部
電源配線に接続せず、ＩＣチップ上に設けた専用の電極
パッドに接続する。これにより、その電極パッドを介し
て回路ブロックに独立に電源電圧を供給自在にしてい
る。As shown in FIG. 6, a plurality of circuit blocks having different functions are formed on an IC chip, and the power supply voltage input terminals of the circuit blocks are not connected to the internal power supply wiring common to each circuit block. Connect to the dedicated electrode pad provided on the chip. As a result, the power supply voltage can be independently supplied to the circuit block via the electrode pad.
【０００６】上述の、互いに機能が異なる複数の回路ブ
ロックを有するＩＣに対し、１つの回路ブロックのみに
電流検出器を介して電源電圧を供給することによって、
この回路ブロックのみで消費される電流を測定する。こ
うして、１つの回路ブロックに対して独立に動作電流お
よび非動作電流を測定する。したがってこの回路ブロッ
クを他の回路ブロックと独立に評価することも可能とな
る。By supplying the power supply voltage to only one circuit block through the current detector to the above-mentioned IC having a plurality of circuit blocks having different functions,
The current consumed only by this circuit block is measured. In this way, the operating current and the non-operating current are independently measured for one circuit block. Therefore, this circuit block can be evaluated independently of other circuit blocks.
【０００７】また、回路ブロックの１つに大きな異常電
流が流れ、他の正常な回路ブロックに悪影響を与える恐
れがある場合には、異常のある回路ブロックには電源電
圧を供給しないことにより、正確な評価を行うことがで
きる。Further, when a large abnormal current flows in one of the circuit blocks and may adversely affect other normal circuit blocks, the power supply voltage is not supplied to the abnormal circuit block, so that it is accurate. Can be evaluated.
【０００８】[0008]
【発明が解決しようとする課題】このような従来技術の
ＩＣ接続試験方法は、これを実施するために、ＩＣ内部
の回路ブロック毎にそれぞれ専用の電極パッド及び外部
端子を必要とする。よって、ＩＣ内部の回路ブロック数
が増加した場合、これに比例して専用パッド及び外部端
子の数も増加し、ＩＣチップ上の配線や端子配線が複雑
化する。これによりＩＣチップの表面積拡大、回路ブロ
ック評価工数の増加に伴うコスト上昇が避けられない。In order to carry out this IC connection test method of the prior art, a dedicated electrode pad and an external terminal are required for each circuit block inside the IC. Therefore, when the number of circuit blocks inside the IC increases, the number of dedicated pads and external terminals also increases in proportion to this, and the wiring on the IC chip and the terminal wiring become complicated. As a result, an increase in the surface area of the IC chip and an increase in the number of circuit block evaluation steps inevitably increase costs.
【０００９】また、複数のＩＣが実装、配線された基板
上において、従来技術のＩＣ接続試験を適用しようとす
る場合、各ＩＣ内部の回路ブロック毎に試験を実施する
ことになり、多大な工数を費やさなければならない。し
かも基板に実装、配線された全てのＩＣに対し、ＩＣの
内部共通の電源線に加え回路ブロック試験専用の電極パ
ッド及び外部端子を設けることは、極めて非効率的であ
るとともに、基板上の配線レイアウトに大きな影響を与
えてしまう恐れもある。Further, when the conventional IC connection test is to be applied on a board on which a plurality of ICs are mounted and wired, the test is carried out for each circuit block inside each IC, which requires a great deal of man-hours. Have to spend. Moreover, it is extremely inefficient to provide an electrode pad and an external terminal dedicated to the circuit block test to all the ICs mounted and wired on the board, in addition to the common power supply line inside the IC, and wiring on the board. There is also a risk that it will have a major impact on the layout.
【００１０】本発明は、基板に実装、配線されたＩＣの
接続試験を安価、迅速及び正確に実施することのできる
試験方法の提供を目的としている。An object of the present invention is to provide a test method capable of inexpensively, quickly and accurately performing a connection test of an IC mounted and wired on a substrate.
【００１１】また本発明では、複雑なＩＣ内部回路や多
数の外部端子を必要とせずに、基板に実装ＩＣ各々につ
いて個別に試験することができ、単一電源を用いた方法
よりも精度の高い接続試験が実施可能な試験方法の提供
を目的としている。Further, according to the present invention, each IC mounted on the substrate can be individually tested without requiring a complicated IC internal circuit or a large number of external terminals, which is more accurate than the method using a single power source. The purpose is to provide a test method capable of conducting a connection test.
【００１２】さらに言うならば本発明は、ＩＣの出力端
子および入出力端子にあらかじめ備えられているハイイ
ンピーダンス機能（以下ＨＩ−Ｚ）を利用し、リーク電
流の方向を確定させることにより、基板に実装、配線さ
れた任意のＩＣの接続試験を行い得るＩＣ接続試験方法
の提供を目的としている。More specifically, the present invention utilizes the high impedance function (hereinafter referred to as HI-Z) provided in advance at the output terminal and the input / output terminal of the IC to determine the direction of the leak current, and It is an object of the present invention to provide an IC connection test method capable of performing a connection test of any mounted and wired IC.
【００１３】このＨＩ−Ｚは、共通バスを介して互いに
データ授受を行う複数のＩＣにおいて、該当データに無
関係のＩＣを共通バスから切離させるために設定する機
能である。それにより、任意のＩＣの双方向（入出力兼
用）端子や出力端子からの出力信号を無効にしたり、信
号自体を出力させないようにすることができ、昨今のＩ
Ｃのほとんどに、標準的に備わっている。The HI-Z is a function that is set in a plurality of ICs that exchange data with each other via a common bus to disconnect the ICs unrelated to the data from the common bus. As a result, it is possible to invalidate the output signal from the bidirectional (input / output) terminal or the output terminal of an arbitrary IC or to prevent the signal itself from being output.
Most of C are equipped as standard.
【００１４】[0014]
【課題を解決するための手段】本発明のＩＣ接続試験方
法は、基板上に実装される前段ＩＣと、該基板上に実装
され前記前段ＩＣに接続される後段ＩＣと、前記前段Ｃ
及び後段ＩＣからそれぞれ引き出され、前記基板外に接
地を設ける接地線と、前記前段ＩＣ及び後段ＩＣにそれ
ぞれ個別に接続され、各々のＩＣに任意の電圧を供給す
る可変調整可能な第１及び第２の電源を有し、前記前段
ＩＣ内に設けられ、前記第１の電源から供給される電流
を出力端子から流出させる出力バッファと、前記後段Ｉ
Ｃ内に設けられ、入力端子から流入する電流を前記第２
の電源に対して供給する入力バッファとを接続して構成
される閉回路において、前記第１の電源の電位が前記第
２の電源の電位より大となるよう両電位を設定し、該電
位差によって発生するリーク電流を測定することを特徴
とする。An IC connection test method according to the present invention comprises a pre-stage IC mounted on a substrate, a post-stage IC mounted on the substrate and connected to the pre-stage IC, and the pre-stage C.
And a ground line which is respectively drawn from the rear stage IC and which provides a ground to the outside of the substrate, and first and second variably adjustable devices which are individually connected to the front stage IC and the rear stage IC and supply arbitrary voltages to the respective ICs. An output buffer having two power supplies and provided in the preceding-stage IC for causing a current supplied from the first power supply to flow out from an output terminal;
The current flowing from the input terminal is provided in the C
In a closed circuit configured by connecting an input buffer that supplies power to the power source of
Both potentials are set to be higher than the potential of the second power source, and the leak current generated by the potential difference is measured.
【００１５】またさらに、本発明は上記の構成に加え
て、前記前段ＩＣの出力バッファと前記第２のＩＣの入
力バッファとを接続する線から前記基板外に引き出され
る外部端子を有し、前記前段ＩＣ及び後段ＩＣのいずれ
かをハイインピーダンスに設定して電流を遮断し、前記
外部端子とハイインピーダンスを設定されていないＩＣ
に接続される電源の間で構成される閉回路において、前
記ハイインピーダンスを設定されていないＩＣに接続さ
れる電源と前記外部端子との間の電圧差によって発生す
るリーク電流を測定することを特徴とする。Further, in addition to the above structure, the present invention has an external terminal drawn out of the substrate from a line connecting the output buffer of the preceding IC and the input buffer of the second IC, An IC in which either the front-stage IC or the rear-stage IC is set to high impedance to cut off current and the high impedance is not set to the external terminal.
In a closed circuit formed between power supplies connected to the IC, a leak current generated by a voltage difference between the power supply connected to the IC in which the high impedance is not set and the external terminal is measured. And
【００１６】[0016]
【発明の実施の形態】本発明の一実施例について、図面
を参照して詳細に説明する。BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described in detail with reference to the drawings.
【００１７】図１において、基板１上に２つのＩＣ２お
よび３が実装されている。両ＩＣの電源端子２１および
３１には、それぞれ電源４および５が接続されており、
各ＩＣに対して任意の電圧をかけることができる。両Ｉ
Ｃは信号端子２３および３２の間をボンディングワイヤ
で接続されており、それとは別に、基板外のＧＮＤで共
通に接地されている。In FIG. 1, two ICs 2 and 3 are mounted on a substrate 1. Power supplies 4 and 5 are connected to the power supply terminals 21 and 31 of both ICs,
Any voltage can be applied to each IC. Both I
C is connected between the signal terminals 23 and 32 by a bonding wire, and is separately grounded by a GND outside the substrate.
【００１８】ＩＣ２は、入力バッファ６，内部論理回路
８，および出力バッファ７により構成されている。これ
らの構成要素は、ボンディングワイヤによって相互に接
続されており、前述の電源４から電圧供給を受けるとも
に、ＧＮＤで接地されている。The IC 2 is composed of an input buffer 6, an internal logic circuit 8 and an output buffer 7. These constituent elements are connected to each other by a bonding wire, receive a voltage supply from the power source 4 and are grounded by GND.
【００１９】出力バッファ７は、図２に示すように、２
つのトランジスタ１１と２つの保護ダイオード１０によ
って、出力端子２３からのみ電流を流出し得る。また、
入力バッファも同様に、２つの保護ダイオード１０とト
ランジスタ１１によって、入力端子２２から入力された
電流を電源端子２１に対してのみ流出することができ
る。なお、ＩＣ３の構成はＩＣ２と同一であるので、説
明は割愛する。The output buffer 7, as shown in FIG.
With one transistor 11 and two protection diodes 10, current can only flow out of the output terminal 23. Also,
Similarly, in the input buffer, the two protection diodes 10 and the transistor 11 allow the current input from the input terminal 22 to flow only to the power supply terminal 21. Since the configuration of IC3 is the same as that of IC2, the description will be omitted.
【００２０】次に、本発明のＩＣ接続試験方法の動作に
ついて順を追って説明する。Next, the operation of the IC connection test method of the present invention will be described step by step.
【００２１】電源４および５の電圧が等しくなるよう
に、２つのＩＣの電源電圧を設定し、ＩＣ２の信号端子
から”Ｈ”を出力させるように、基板入力端子への印加
電圧を設定する。そして、この状態における基板１の消
費電流（電源電流）を測定する。The power supply voltages of the two ICs are set so that the voltages of the power supplies 4 and 5 are equal, and the voltage applied to the substrate input terminal is set so that "H" is output from the signal terminal of the IC2. Then, the consumption current (power supply current) of the substrate 1 in this state is measured.
【００２２】このとき、電源４と電源５の間では、電源
４→ＩＣ２（電源端子２１→トランジスタ１１→出力端
子２３→）ボンディングワイヤ→ＩＣ３（入力端子３２
→保護ダイオード１０→電源端子３１）→電源５という
閉回路が形成される。その様子を図３に示す。なお、こ
の段階では、２つの電源電圧は等しいため、閉回路内に
両電源間のリーク電流は発生しない。At this time, between the power supply 4 and the power supply 5, the power supply 4 → IC2 (power supply terminal 21 → transistor 11 → output terminal 23 →) bonding wire → IC3 (input terminal 32)
-> Closed circuit of protection diode 10-> power supply terminal 31)-> power supply 5 is formed. The situation is shown in FIG. At this stage, since the two power supply voltages are equal, a leak current between the two power supplies does not occur in the closed circuit.
【００２３】続いて、２つの電源電圧を調節し、閉回路
内で電圧差を生じさせる。このとき、電圧差が大きすぎ
ると過電流が発生し、バッファを破壊する恐れがあるの
で、電圧差が０．５Ｖになるよう、電源４の電圧＝５．
０Ｖ，電源５の電圧＝４．５Ｖに設定する。そして出力
端子２３から”Ｈ”を出力させるような、入力端子２２
への印加電圧を設定する。Subsequently, the two power supply voltages are adjusted to generate a voltage difference in the closed circuit. At this time, if the voltage difference is too large, an overcurrent may occur and the buffer may be destroyed. Therefore, the voltage of the power supply 4 = 5.
The voltage of the power source 5 is set to 0V and the voltage of the power source 5 is set to 4.5V. Then, the input terminal 22 that outputs “H” from the output terminal 23
Set the applied voltage to.
【００２４】２つの電源間の閉回路が正しく接続されて
いる場合、即ち２つのＩＣ間の接続に異常がない場合
は、電圧差によって、図３の太線矢印で示した経路を通
り一定のリーク電流が発生する。このときの基板１の消
費電流は、２つの電源間のリーク電流を含んでいるの
で、先に測定した消費電流の値から変動する。この変化
を読みとることで、基板１上に実装された２つのＩＣの
接続状態を確認する。When the closed circuit between the two power supplies is properly connected, that is, when there is no abnormality in the connection between the two ICs, due to the voltage difference, there is a constant leak through the path indicated by the thick arrow in FIG. Electric current is generated. Since the current consumption of the substrate 1 at this time includes the leak current between the two power supplies, it varies from the value of the current consumption measured previously. By reading this change, the connection state of the two ICs mounted on the substrate 1 is confirmed.
【００２５】次に、本発明の第２の実施例について、図
面を参照して説明する。Next, a second embodiment of the present invention will be described with reference to the drawings.
【００２６】図４に示すように、基板１上の、２つのＩ
Ｃ間のボンディングワイヤから、外部端子１２が引き出
されている。また、第１の実施例と同様に、基板１に２
系統の電源を配し、電源４をＩＣ２の電源端子に、電源
５をＩＣ３の電源端子にそれぞれ接続する。そして、そ
れぞれのＩＣ中の内部論理回路８には、ＨＩ−Ｚ機能を
設定するためのＨＩ−Ｚ設定端子２４および３４を設け
る。As shown in FIG. 4, two I's on the substrate 1 are
The external terminal 12 is pulled out from the bonding wire between C. In addition, as in the first embodiment, the substrate 1
A power supply for the system is arranged, and the power supply 4 is connected to the power supply terminal of the IC2 and the power supply 5 is connected to the power supply terminal of the IC3. The internal logic circuit 8 in each IC is provided with HI-Z setting terminals 24 and 34 for setting the HI-Z function.
【００２７】電源４から外部端子１２の間の接続を確認
するため、電源４と電源５の電圧を同じ値に調整する。
本実施例でも第１の実施例と同様に双方５．０Ｖに調節
するものとする。それから、ＨＩ−Ｚ設定端子３４から
信号を入力し、ＩＣ３のＨＩ−Ｚ機能を動作させるとと
もに、ＩＣ２の接続を切り離した状態にさせる信号を、
ＨＩ−Ｚ設定端子２４から入力する。こうして、電源５
から外部端子１２の間の接続試験中は、ＩＣ２（電源
４）の電源電圧、信号端子のＨＩ−Ｚを維持し、試験の
対象外に保つ。In order to confirm the connection between the power source 4 and the external terminal 12, the voltages of the power source 4 and the power source 5 are adjusted to the same value.
In this embodiment, both are adjusted to 5.0V as in the first embodiment. Then, a signal is input from the HI-Z setting terminal 34 to activate the HI-Z function of the IC3 and to disconnect the connection of the IC2.
Input from the HI-Z setting terminal 24. Thus, power supply 5
During the connection test between the external terminal and the external terminal 12, the power supply voltage of the IC 2 (power supply 4) and the HI-Z of the signal terminal are maintained and kept out of the test target.
【００２８】信号端子をＨＩ−Ｚにすることにより、電
源５と外部端子１１の間では、外部端子１２→ＩＣ３
（入力端子３２→保護ダイオード１０→電源端子３１）
→電源５という、図７に示すような閉回路が形成され
る。By setting the signal terminal to HI-Z, the external terminal 12 → IC3 is provided between the power source 5 and the external terminal 11.
(Input terminal 32 → protection diode 10 → power supply terminal 31)
→ A closed circuit called the power supply 5 as shown in FIG. 7 is formed.
【００２９】信号端子をＨＩ−Ｚに設定した後、電源４
を０Ｖに設定し、外部端子から印加電圧を与える。この
際、外部端子への印加電圧が大きすぎると、過電流の発
生によりバッファを破壊してしまう恐れがあるので、こ
れは（０Ｖ＜電圧差＜０．５Ｖ）の範囲に設定すること
が望ましい。After setting the signal terminals to HI-Z, the power supply 4
Is set to 0 V and an applied voltage is applied from an external terminal. At this time, if the voltage applied to the external terminal is too large, the buffer may be destroyed due to the occurrence of overcurrent. Therefore, it is desirable to set this in the range of (0V <voltage difference <0.5V). .
【００３０】電源５から外部端子１２の間の接続が正常
であれば、この間の電圧差により、図５の太線矢印に示
す経路で、一定のリーク電流が発生する。このリーク電
流を測定することにより、ＩＣ３と外部端子１２間の接
続を確認することができる。If the connection between the power supply 5 and the external terminal 12 is normal, a constant leak current is generated in the path indicated by the thick arrow in FIG. By measuring this leak current, the connection between the IC 3 and the external terminal 12 can be confirmed.
【００３１】反対に、電源４から外部端子１２の接続試
験を実施した場合、設定した２つの電源電圧を入れ替
え、かつＩＣ３のＨＩ−Ｚ機能を設定するための信号を
ＨＩ−Ｚ設定端子３４に入力する。以下、電源５と外部
端子１２間の場合と同様に、電源４の電圧を０にし、外
部端子１２から０．５Ｖ程度の電圧をかけてリーク電流
を測定し、ＩＣ２と外部端子１２間の接続を確認する。On the contrary, when the connection test from the power source 4 to the external terminal 12 is carried out, a signal for exchanging the two set power source voltages and setting the HI-Z function of the IC 3 is sent to the HI-Z setting terminal 34. input. Similarly to the case between the power source 5 and the external terminal 12, the voltage of the power source 4 is set to 0, a leak current is measured by applying a voltage of about 0.5 V from the external terminal 12, and the connection between the IC 2 and the external terminal 12 is performed. To confirm.
【００３２】[0032]
【発明の効果】本発明によれば、基板に供給する複数系
統の電源を用いて、基板上に実装、配線された複数のＩ
Ｃで形成される閉回路に任意の電圧差を与え、この際に
発生するリーク電流を測定することにより、任意のＩＣ
について個別に試験を行うことが可能となり、単一の電
源を使用した方法に比べて、精度の高い接続試験を実現
することができる。According to the present invention, a plurality of I's mounted and wired on a substrate are supplied by using a plurality of power sources for the substrate.
An arbitrary voltage difference is applied to the closed circuit formed by C, and the leak current generated at this time is measured to determine an arbitrary IC.
It is possible to individually test the above, and it is possible to realize a highly accurate connection test as compared with the method using a single power source.
【００３３】また、本発明によれば、ＩＣの出力端子及
び入出力端子のＨＩ−Ｚ機能を利用して、上述のリーク
電流の方向を設定することにより、基板に実装、配線さ
れた任意のＩＣの接続試験をより詳細に設定し実施する
ことができる。現在のＩＣには、ほとんど出力端子及び
入力端子のＨＩ−Ｚ機能が備えられており、ＩＣの仕様
変更等をする必要もなく、基板に電源系統を追加するだ
けでよい。これによって非常に安価な接続試験を実現す
ることができる。Further, according to the present invention, the HI-Z function of the output terminal and the input / output terminal of the IC is utilized to set the direction of the above-mentioned leakage current, so that the arbitrary mounting and wiring on the substrate is possible. The IC connection test can be set and executed in more detail. Most current ICs are provided with HI-Z functions for output terminals and input terminals, and there is no need to change the specifications of the ICs, and only a power supply system needs to be added to the board. This makes it possible to realize a very inexpensive connection test.
【図１】本発明のＩＣ接続試験方法に用いられる基板の
第一実施例を示すブロック図である。FIG. 1 is a block diagram showing a first embodiment of a substrate used in an IC connection test method of the present invention.
【図２】本発明の第一実施例の基板上に実装されるＩＣ
の内部構成を示したブロック図である。FIG. 2 is an IC mounted on the substrate according to the first embodiment of the present invention.
3 is a block diagram showing the internal configuration of FIG.
【図３】本発明の接続試験の第一実施例における、リー
ク電流の流れを示した図である。FIG. 3 is a diagram showing a flow of a leak current in the first example of the connection test of the present invention.
【図４】本発明のＩＣ接続試験方法に用いられる基板の
第二実施例を示すブロック図である。FIG. 4 is a block diagram showing a second embodiment of a substrate used in the IC connection test method of the present invention.
【図５】本発明の接続試験の第二実施例における、リー
ク電流の流れを示した図である。FIG. 5 is a diagram showing a leak current flow in a second embodiment of the connection test of the present invention.
【図６】従来のＩＣ（集積回路）接続試験方法に用いら
れるＩＣの概略ブロック図である。FIG. 6 is a schematic block diagram of an IC used in a conventional IC (integrated circuit) connection test method.
１ 基板 ２，３ ＩＣ ４，５ 電源 ６ 入力バッファ ７ 出力バッファ ８ 内部論理回路 １０ 保護ダイオード １１ トランジスタ １２ 外部端子 ２１，３１ 電源端子 ２２，３２ 入力端子 ２３ 出力端子 ２４，３４ ＨＩ−Ｚ設定端子 1 substrate 2,3 IC 4, 5 power supply 6 input buffer 7 Output buffer 8 Internal logic circuit 10 Protection diode 11 transistors 12 external terminals 21, 31 Power supply terminal 22, 32 input terminals 23 output terminals 24, 34 HI-Z setting terminal
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−84008（ＪＰ，Ａ) 特開 平５−190637（ＪＰ，Ａ) 特開 平９−260595（ＪＰ，Ａ) 特開 平８−43494（ＪＰ，Ａ) 特開 平４−288900（ＪＰ，Ａ) 特開 平９−130223（ＪＰ，Ａ) 特開 平５−302951（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/02 G01R 31/26 - 31/3193 ─────────────────────────────────────────────────── --- Continuation of the front page (56) References JP-A-7-84008 (JP, A) JP-A-5-190637 (JP, A) JP-A-9-260595 (JP, A) JP-A-8- 43494 (JP, A) JP 4-288900 (JP, A) JP 9-130223 (JP, A) JP 5-302951 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) G01R 31/02 G01R 31/26-31/3193
Claims (3)
上に実装され前記前段ＩＣに接続される後段ＩＣと、 前記前段ＩＣ及び後段ＩＣからそれぞれ引き出され、前
記基板外に接地を設ける接地線と、 前記前段ＩＣ及び後段ＩＣにそれぞれ個別に接続され、
各々のＩＣに任意の電圧を供給する可変調整可能な第１
及び第２の電源を有し、前記前段ＩＣ内に設けられ、前
記第１の電源から供給される電流を出力端子から流出さ
せる出力バッファと、 前記後段ＩＣ内に設けられ、入力端子から流入する電流
を前記第２の電源に対して供給する入力バッファとを接
続して構成される閉回路において、前記第１の電源の電位が前記第２の電源の電位より大と
なるよう両電位を設定し、該電位差 によって発生するリ
ーク電流を測定することを特徴とするＩＣ接続試験方
法。1. A front-stage IC mounted on a substrate, a rear-stage IC mounted on the substrate and connected to the front-stage IC, and drawn out from the front-stage IC and the rear-stage IC respectively, and grounding is provided outside the substrate. A grounding wire, and individually connected to the front IC and the rear IC,
Adjustable first variable voltage supply to each IC
And an output buffer having a second power supply, the output buffer being provided in the front stage IC for flowing out a current supplied from the first power source from an output terminal, and being provided in the rear stage IC, flowing in from an input terminal. In a closed circuit configured by connecting an input buffer that supplies a current to the second power supply, the potential of the first power supply is higher than the potential of the second power supply.
Both potentials are set so that the leak current generated by the potential difference is measured, and an IC connection test method is characterized.
ＩＣの出力バッファと前記第２のＩＣの入力バッファと
を接続する線から前記基板外に引き出される外部端子を
有し、 前記前段ＩＣ及び後段ＩＣのいずれかをハイインピーダ
ンスに設定して電流を遮断し、前記外部端子とハイイン
ピーダンスを設定されていないＩＣに接続される電源の
間で構成される閉回路において、 前記ハイインピーダンスを設定されていないＩＣに接続
される電源と前記外部端子との間の電圧差によって発生
するリーク電流を測定することを特徴とするＩＣ接続試
験方法。2. The apparatus according to claim 1, further comprising an external terminal drawn out of the substrate from a line connecting an output buffer of the preceding IC and an input buffer of the second IC. In a closed circuit configured to set either the IC or the latter-stage IC to high impedance to interrupt current, and to connect the external terminal and a power source connected to an IC not set to high impedance, the high impedance An IC connection test method comprising measuring a leak current generated by a voltage difference between a power supply connected to an IC that is not set and the external terminal.
を０．５Ｖより小さくして行うことを特徴とする請求項
１あるいは２記載のＩＣ接続試験方法。3. The IC connection test method according to claim 1, wherein the voltage difference between the first power supply and the second power supply is smaller than 0.5V.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34750197A JP3396834B2 (en) | 1997-12-17 | 1997-12-17 | IC connection test method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34750197A JP3396834B2 (en) | 1997-12-17 | 1997-12-17 | IC connection test method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11183548A JPH11183548A (en) | 1999-07-09 |
| JP3396834B2 true JP3396834B2 (en) | 2003-04-14 |
Family
ID=18390660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34750197A Expired - Fee Related JP3396834B2 (en) | 1997-12-17 | 1997-12-17 | IC connection test method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3396834B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4710443B2 (en) * | 2005-07-06 | 2011-06-29 | 株式会社デンソー | Multi-chip module |
| KR100647473B1 (en) | 2005-11-16 | 2006-11-23 | 삼성전자주식회사 | Multi chip package semiconductor device and method for detecting fail thereof |
| JP2008122338A (en) * | 2006-11-15 | 2008-05-29 | Univ Of Tokushima | Wiring trouble inspecting method for electronic circuit, and inspection facilitation circuit therefor |
| KR101077434B1 (en) * | 2009-08-12 | 2011-10-26 | 삼성전기주식회사 | Method for testing a substrate |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5111137A (en) * | 1990-10-29 | 1992-05-05 | Hewlett-Packard Company | Method and apparatus for the detection of leakage current |
| JP2919147B2 (en) * | 1992-01-13 | 1999-07-12 | 九州日本電気株式会社 | Test method for semiconductor integrated circuit |
| JP3194040B2 (en) * | 1992-04-27 | 2001-07-30 | カシオ計算機株式会社 | IC module |
| JPH0784008A (en) * | 1993-09-20 | 1995-03-31 | Fujitsu Ltd | Semiconductor integrated circuit for evaluation and testing method using the same |
| JPH0843494A (en) * | 1994-08-02 | 1996-02-16 | Hitachi Ltd | Electronic circuit |
| JP3253502B2 (en) * | 1995-10-26 | 2002-02-04 | 株式会社東芝 | Semiconductor interface device |
| JPH09260595A (en) * | 1996-03-26 | 1997-10-03 | Toshiba Microelectron Corp | Semiconductor integrated circuit device and designing method thereof |
-
1997
- 1997-12-17 JP JP34750197A patent/JP3396834B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11183548A (en) | 1999-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5012185A (en) | Semiconductor integrated circuit having I/O terminals allowing independent connection test | |
| JP6067202B2 (en) | Probe card assembly | |
| KR920002875B1 (en) | Integrated circuit transfer test device system | |
| US4686627A (en) | Electrical test apparatus | |
| JPH08507868A (en) | Separation of signal path and bias path in IC I Bottom DDQ test | |
| JP3396834B2 (en) | IC connection test method | |
| JP3195800B2 (en) | Semiconductor device test system and semiconductor device test method | |
| US5550844A (en) | Printed circuit board fault injection circuit | |
| EP1208568B1 (en) | A memory module test system with reduced driver output impedance | |
| US6433628B1 (en) | Wafer testable integrated circuit | |
| KR100265148B1 (en) | Method and device for isolating noise sensitive circuitry from switching current noise on semiconductor substrate | |
| JP2002005999A (en) | Semiconductor testing device | |
| JP2000009808A (en) | Semiconductor device and liquid crystal driving device | |
| JP3207639B2 (en) | Semiconductor integrated circuit | |
| JPH0658989A (en) | Short circuit detecting/testing method for wiring board | |
| JPH0568103B2 (en) | ||
| JP2002231776A (en) | Semiconductor wafer and its testing method | |
| JP2767845B2 (en) | Probe card | |
| EP0803735A1 (en) | Multi-chip module | |
| JPH07294594A (en) | Noise evaluation device of integrated circuit and noise reducing method using it | |
| JP3132635B2 (en) | Test method for semiconductor integrated circuit | |
| JP2968642B2 (en) | Integrated circuit device | |
| US20030112567A1 (en) | Device preventing from chip damage caused by over voltage | |
| US20090090908A1 (en) | Providing A Duplicate Test Signal Of An Output Signal Under Test In An Integrated Circuit | |
| JPH10213616A (en) | Integrated circuit for driving liquid crystal and method for testing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030107 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |