JP3392771B2 - Frame synchronization signal detecting device and carrier reproducing device using the same - Google Patents
Frame synchronization signal detecting device and carrier reproducing device using the sameInfo
- Publication number
- JP3392771B2 JP3392771B2 JP03856899A JP3856899A JP3392771B2 JP 3392771 B2 JP3392771 B2 JP 3392771B2 JP 03856899 A JP03856899 A JP 03856899A JP 3856899 A JP3856899 A JP 3856899A JP 3392771 B2 JP3392771 B2 JP 3392771B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frame synchronization
- synchronization signal
- carrier
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、例えばＢＳ（Br
oadcasting Satellite）デジタル放送受信機等に使用し
て好適するフレーム同期信号検出装置及びそれを用いた
キャリア再生装置に関する。TECHNICAL FIELD The present invention relates to, for example, BS (Br
The present invention relates to a frame synchronization signal detection device suitable for use in a digital broadcast receiver and the like, and a carrier reproduction device using the same.
【０００２】[0002]
【従来の技術】周知のように、ＢＳデジタル放送波信号
は、位相変調が施されている。このフレーム構成は、図
１１に示すように、フレーム単位で、一定周期かつ規定
のビット数でＢＰＳＫ（Binary Phase Shift Keying）
変調されたフレーム同期信号と、８ＰＳＫ、ＱＰＳＫ
（Quadrature Phase Shift Keying）及びＢＰＳＫのい
ずれかの方式で変調された主信号とからなる。2. Description of the Related Art As is well known, BS digital broadcast wave signals are phase-modulated. As shown in FIG. 11, this frame structure has a BPSK (Binary Phase Shift Keying) with a fixed period and a prescribed number of bits in frame units.
Modulated frame sync signal, 8PSK, QPSK
(Quadrature Phase Shift Keying) and a main signal modulated by any one of BPSK.
【０００３】そして、ＢＳデジタル放送受信機では、受
信信号からフレーム同期信号を検出して、全体の同期を
確立するようにしている。ＢＳデジタル放送受信機がフ
レーム同期信号を復調する際には、図１２（ａ）に示す
ように、ＢＰＳＫ変調波のシンボル間差分を検出（遅延
検波）し、既知である同期信号との比較を行なった上で
同期判定をしている。In the BS digital broadcasting receiver, the frame synchronization signal is detected from the received signal to establish the overall synchronization. When the BS digital broadcast receiver demodulates the frame synchronization signal, as shown in FIG. 12A, the inter-symbol difference of the BPSK modulated wave is detected (delayed detection) and compared with a known synchronization signal. After making the decision, the synchronization is determined.
【０００４】例えば、正規のフレーム同期信号が「１０
１１１００１０１０……」であったとすると、そのシン
ボル間差分は「１１００１０１１１１……」なる固定パ
ターンとなる。このため、受信機では、受信信号を遅延
検波した信号が、この固定パターンに一致したときに、
フレーム同期信号とみなすようにしており、その２値化
の際のスレッショルドは、図１２（ｂ）のＱ′軸にな
る。For example, a regular frame sync signal is "10".
111110010 ... ", the inter-symbol difference has a fixed pattern of" 1100101111 ... ". Therefore, in the receiver, when the signal obtained by delay detection of the received signal matches this fixed pattern,
The frame synchronizing signal is regarded as the frame synchronizing signal, and the threshold when binarized is the Q'axis in FIG.
【０００５】また、ＢＳデジタル放送では、伝送に直交
変調を採用しているため、受信機側で、復調用のキャリ
アを迅速に再生することが重要となる。特に、システム
の初期状態においては、主信号が、８ＰＳＫ、ＱＰＳＫ
及びＢＰＳＫのいずれの変調方式で送られているか不明
であるため、主信号を用いて正確な復調用キャリアを再
生することはできない。このため、復調用キャリアの再
生を行なう場合にも、必ず定められた位置に一定の変調
方式で変調されたフレーム同期信号の存在するＢＰＳＫ
シンボル期間を使用することになる。In addition, since quadrature modulation is used for transmission in BS digital broadcasting, it is important for the receiver side to quickly reproduce the carrier for demodulation. Especially, in the initial state of the system, the main signal is 8PSK, QPSK
Since it is not known which modulation method, BPSK or BPSK, is used for transmission, it is not possible to reproduce an accurate demodulation carrier using the main signal. Therefore, even when the demodulation carrier is reproduced, the BPSK in which the frame synchronization signal modulated by the constant modulation method always exists at the determined position.
The symbol period will be used.
【０００６】ところで、本来、ＢＰＳＫ変調されたシン
ボルは、図１３（ａ）に〇印で示すように、Ｉ軸上の０
°及び１８０°のいずれかに位置している。しかしなが
ら、図１３（ｂ）に示すように、キャリア周波数がオフ
セットした周波数離調時で、さらには受信Ｃ／Ｎ（Carr
ier to Noise ratio）が非常に低い場合には、ＢＰＳＫ
変調されたシンボルの位置は、０（または１８０）°、
０（または１８０）°±α、０（または１８０）°±２
α、……というように時間的に変化をしてしまい、その
オフセット量とノイズ量とによっては、図１３（ｃ）に
斜線で示すように、遅延検波した信号がＱ′軸のスレッ
ショルドを超えてしまい、正しくフレーム同期信号を復
調することができなくなるという問題が生じている。By the way, originally, the BPSK-modulated symbol is 0 on the I-axis as indicated by a circle in FIG.
It is located at either ° or 180 °. However, as shown in FIG. 13B, at the time of frequency detuning in which the carrier frequency is offset, the reception C / N (Carr)
When the ier to Noise ratio) is very low, BPSK
The position of the modulated symbol is 0 (or 180) °,
0 (or 180) ° ± α, 0 (or 180) ° ± 2
.alpha., and so on, and depending on the offset amount and the noise amount, the delayed detection signal exceeds the threshold of the Q'axis, as shown by the diagonal lines in FIG. 13 (c). Therefore, there is a problem that the frame synchronization signal cannot be demodulated correctly.
【０００７】[0007]
【発明が解決しようとする課題】以上のように、ＢＳデ
ジタル放送受信機等に用いるために従来より考えられて
いるフレーム同期信号検出装置では、キャリア周波数が
オフセットすると、そのオフセット量とノイズ量とによ
っては、フレーム同期信号を正確に検出することができ
なくなるという問題を有している。As described above, in the frame synchronization signal detecting device conventionally considered for use in the BS digital broadcasting receiver and the like, when the carrier frequency is offset, the offset amount and the noise amount are In some cases, there is a problem that the frame synchronization signal cannot be detected accurately.
【０００８】そこで、この発明は上記事情を考慮してな
されたもので、キャリア周波数にオフセットが生じてい
ても、フレーム同期信号を正確に検出することができる
極めて良好なフレーム同期信号検出装置を提供すること
を目的とする。Therefore, the present invention has been made in consideration of the above circumstances, and provides a very good frame synchronization signal detecting apparatus capable of accurately detecting a frame synchronization signal even if an offset occurs in the carrier frequency. The purpose is to do.
【０００９】また、この発明は、キャリア周波数にオフ
セットが生じていても、フレーム同期信号を正確に検出
して復調用キャリアを迅速に得ることができ、受信機に
おける同期引き込みを高速化し得る極めて良好なキャリ
ア再生装置を提供することを目的とする。Further, according to the present invention, even if an offset occurs in the carrier frequency, the frame synchronization signal can be accurately detected and the demodulation carrier can be obtained quickly, and the synchronization pull-in in the receiver can be sped up. It is an object of the present invention to provide a simple carrier reproducing device.
【００１０】[0010]
【課題を解決するための手段】この発明に係るフレーム
同期信号検出装置及び方法は、位相変調が施された入力
信号を復調し、該復調信号からフレーム同期信号を検出
するものを対象としている。A frame sync signal detecting apparatus and method according to the present invention is intended for demodulating a phase-modulated input signal and detecting a frame sync signal from the demodulated signal.
【００１１】そして、復調信号のシンボル間差分を相互
に異なる複数のスレッショルドでそれぞれ多値化し、こ
の多値化された各信号と予め設定されたフレーム同期信
号のシンボル間差を示す信号との相関をそれぞれカウン
トし、この各カウント値と予め設定された基準値とを比
較して各カウント値のうちのいずれかが基準値を実質的
に超えたことを検出するようにしたものである。Then, the inter-symbol difference of the demodulated signal is multi-valued at a plurality of mutually different thresholds, and the correlation between each multi-valued signal and a signal indicating the inter-symbol difference of the preset frame synchronization signal. Is counted, and each count value is compared with a preset reference value to detect that any of the count values substantially exceeds the reference value.
【００１２】上記のような構成及び方法によれば、復調
信号のシンボル間差分を相互に異なる複数のスレッショ
ルドでそれぞれ多値化し、この多値化された各信号と予
め設定されたフレーム同期信号のシンボル間差を示す信
号との相関をそれぞれカウントし、この各カウント値の
うちのいずれかが予め設定された基準値を実質的に超え
たフレーム同期信号を検出するようにしたので、キャリ
ア周波数にオフセットが生じていても、フレーム同期信
号を正確に検出することができる。According to the above-described structure and method, the inter-symbol difference of the demodulated signal is multi-valued at a plurality of mutually different thresholds, and the multi-valued signals and the preset frame synchronization signal are set. Since the correlation with the signal indicating the inter-symbol difference is counted, and one of the count values is set to detect the frame synchronization signal substantially exceeding the preset reference value, the carrier frequency is Even if the offset occurs, the frame synchronization signal can be accurately detected.
【００１３】また、この発明に係るキャリア再生装置
は、位相変調が施された入力信号を、相互に直交する位
相を有するキャリアで復調し、該復調信号からフレーム
同期信号を検出するもので、キャリアの入力信号に対す
る位相誤差を検出し、その検出結果に基づいてキャリア
の位相を制御するものを対象としている。Further, the carrier reproducing apparatus according to the present invention demodulates the phase-modulated input signal with carriers having mutually orthogonal phases, and detects a frame synchronization signal from the demodulated signal. Is intended to detect the phase error with respect to the input signal of and to control the phase of the carrier based on the detection result.
【００１４】そして、復調信号のシンボル間差分をそれ
ぞれが相互に異なるスレッショルドで多値化する複数の
多値化手段と、この複数の多値化手段で多値化された各
信号と予め設定されたフレーム同期信号のシンボル間差
を示す信号との相関をそれぞれカウントする複数の相関
手段と、この複数の相関手段の中でカウント値が最大値
になったものに対応して設定された所定のオフセットデ
ータを、キャリアの入力信号に対する位相誤差検出結果
に付加する制御手段とを備えるようにしたものである。Then, a plurality of multi-valued means for converting the inter-symbol difference of the demodulated signal into multi-valued signals at mutually different thresholds, and the respective signals multi-valued by the plurality of multi-valued means are set in advance. A plurality of correlating means for respectively counting the correlation with the signal indicating the difference between symbols of the frame synchronization signal, and a predetermined correlating means set corresponding to the one having the maximum count value among the correlating means. And a control means for adding the offset data to the phase error detection result for the input signal of the carrier.
【００１５】上記のような構成によれば、フレーム同期
信号を検出する際に、どの相関手段の出力カウント値が
最大になったかによって、対応するオフセットデータ
を、キャリアの入力信号に対する位相誤差検出結果に付
加するようにしたので、キャリア周波数にオフセットが
生じていても、フレーム同期信号を正確に検出して復調
用キャリアを迅速に得ることができ、受信機における同
期引き込みを高速化することができる。According to the above structure, when detecting the frame synchronization signal, the offset data corresponding to the output count value of the correlating means becomes the maximum and the phase error detection result for the carrier input signal is detected. Therefore, even if there is an offset in the carrier frequency, it is possible to accurately detect the frame synchronization signal and quickly obtain the demodulation carrier, and to speed up the synchronization pull-in in the receiver. .
【００１６】[0016]
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照して詳細に説明する。図１は、この実
施の形態で説明するＢＳデジタル放送受信機の構成を示
している。すなわち、入力端子１１に供給されたＢＳデ
ジタル放送波信号は、同期検波回路１２，１３にそれぞ
れ入力される。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 1 shows the configuration of the BS digital broadcast receiver described in this embodiment. That is, the BS digital broadcast wave signal supplied to the input terminal 11 is input to the synchronous detection circuits 12 and 13, respectively.
【００１７】このうち、同期検波回路１２には、局部発
振器１４から出力される局部発振信号が、そのまま復調
用キャリアとして供給されている。また、同期検波回路
１３には、局部発振器１４から出力された局部発振信号
を、９０°移相器１５で９０°移送した信号が、復調用
キャリアとして供給されている。Of these, the local oscillation signal output from the local oscillator 14 is directly supplied to the synchronous detection circuit 12 as a demodulation carrier. A signal obtained by transferring the local oscillation signal output from the local oscillator 14 by 90 ° by the 90 ° phase shifter 15 is supplied to the synchronous detection circuit 13 as a demodulation carrier.
【００１８】これら同期検波回路１２，１３の各検波出
力は、それぞれ、ＬＰＦ（Low PassFilter）１６，１７
を介して同期検波信号Ｉ，Ｑとなり、Ａ／Ｄ（Analogue
／Digital）変換器１８，１９でデジタルデータに変換
された後、複素乗算器２０に供給される。The respective detection outputs of the synchronous detection circuits 12 and 13 are LPFs (Low Pass Filters) 16 and 17, respectively.
Becomes the synchronous detection signals I and Q via the A / D (Analogue
After being converted into digital data by the / Digital) converters 18 and 19, it is supplied to the complex multiplier 20.
【００１９】この複素乗算器２０には、後述する分解器
２１から出力される相互に９０°位相差を有する２つの
発振信号が、キャリア誤差修正用の復調キャリアとして
供給されている。このため、複素乗算器２０からは、デ
ジタル化された同期検波信号Ｉ，Ｑが、正確に位相復調
されて出力されている。To this complex multiplier 20, two oscillation signals having a mutual 90 ° phase difference output from a decomposer 21 to be described later are supplied as demodulation carriers for carrier error correction. Therefore, from the complex multiplier 20, the digitized synchronous detection signals I and Q are accurately phase-demodulated and output.
【００２０】この複素乗算器２０から出力された同期検
波信号Ｉ，Ｑは、それぞれ、ロールオフ特性を有する伝
送マッチングフィルタ２２，２３に供給されて波形整形
された後、出力端子２４，２５を介して取り出されると
ともに、同期検波信号Ｉ１，Ｑ１として位相角算出回路
２６に供給されている。The synchronous detection signals I and Q output from the complex multiplier 20 are respectively supplied to the transmission matching filters 22 and 23 having roll-off characteristics to be waveform-shaped and then output via the output terminals 24 and 25. And is supplied to the phase angle calculation circuit 26 as the synchronous detection signals I1 and Q1.
【００２１】この位相角算出回路２６は、伝送マッチン
グフィルタ２２，２３から出力される同期検波信号Ｉ
１，Ｑ１が、それぞれcosθ及びsinθなる電力成分を有
していることを利用して、逆正接関数つまりtan-1の演
算を行なって位相角θを得ている。The phase angle calculating circuit 26 is provided with the synchronous detection signal I output from the transmission matching filters 22 and 23.
Utilizing the fact that 1 and Q1 have power components of cos θ and sin θ, respectively, an arctangent function, that is, tan −1 is calculated to obtain the phase angle θ.
【００２２】すなわち、入力端子１１に供給されたＢＳ
デジタル放送波信号の位相角をθとし、局部発振器１４
から出力される局部発振信号の位相が、入力信号の絶対
位相に一致していれば、位相角算出回路２６からは、入
力信号と同じ位相角θ′を得ることができる。That is, the BS supplied to the input terminal 11
The phase angle of the digital broadcast wave signal is θ, and the local oscillator 14
If the phase of the local oscillation signal output from the input signal coincides with the absolute phase of the input signal, the phase angle calculating circuit 26 can obtain the same phase angle θ ′ as the input signal.
【００２３】しかしながら、受信機の初期状態において
は、局部発振器１４から出力される局部発振信号の位相
は、入力信号の絶対位相に一致していないので、位相角
算出回路２６から出力された位相角θ′をキャリア誤差
検出回路２７に供給することにより、局部発振信号の位
相と入力信号の絶対位相との誤差に対応する誤差信号を
生成する。However, in the initial state of the receiver, the phase of the local oscillation signal output from the local oscillator 14 does not match the absolute phase of the input signal, so the phase angle output from the phase angle calculation circuit 26 By supplying θ ′ to the carrier error detection circuit 27, an error signal corresponding to the error between the phase of the local oscillation signal and the absolute phase of the input signal is generated.
【００２４】そして、この誤差信号を、ループフィルタ
２８、加算器２９及びデジタル発振器３０を介して前記
分解器２１に供給し、局部発振信号の位相と入力信号の
絶対位相とが一致するように、つまり、位相角算出回路
２６から出力される位相角θ′が入力信号の位相角θに
一致するように、デジタル発振器３０の発振周波数が制
御される。Then, this error signal is supplied to the decomposer 21 via the loop filter 28, the adder 29 and the digital oscillator 30 so that the phase of the local oscillation signal and the absolute phase of the input signal match. That is, the oscillation frequency of the digital oscillator 30 is controlled so that the phase angle θ ′ output from the phase angle calculation circuit 26 matches the phase angle θ of the input signal.
【００２５】ここで、上記位相角算出回路２６から出力
される位相角θ′は、ＵＷ（UniqueWord）検出器３１に
供給される。このＵＷ検出器３１は、フレーム同期信号
の位置を検出する機能を有するもので、図２にその詳細
を示している。すなわち、位相角算出回路２６から出力
された位相角θ′は、減算器３１ａにより、Ｄ（Dela
y）タイプのフリップフロップ３１ｂにて１クロック分
遅延された位相角θ″との差分Φの算出に供される。The phase angle θ'output from the phase angle calculating circuit 26 is supplied to the UW (Unique Word) detector 31. The UW detector 31 has a function of detecting the position of the frame synchronization signal, and its details are shown in FIG. That is, the phase angle θ ′ output from the phase angle calculation circuit 26 is D (Dela
The y) type flip-flop 31b is used to calculate the difference Φ from the phase angle θ ″ delayed by one clock.
【００２６】そして、この差分Φは、３種類の２値化回
路３１ｃ，３１ｄ，３１ｅにそれぞれ供給されて「０」
と「１」との判定が行なわれ、遅延検波が行なわれる。
この場合、２値化回路３１ｃは、先に図１３（ａ）で示
したように、正規のシンボル位置に対して±９０°のＱ
軸をスレッショルドとして入力信号を遅延検波し、２値
化回路３１ｄ，３１ｅは、それぞれ、図３（ａ），
（ｂ）に示すように、図１３（ａ）で示したＱ軸に対し
て、正側及び負側に一定のオフセット角を与えたＱ″軸
をスレッショルドとして入力信号を遅延検波する。The difference Φ is supplied to the three types of binarization circuits 31c, 31d, 31e, respectively, and becomes "0".
Is determined to be "1", and differential detection is performed.
In this case, the binarization circuit 31c, as shown in FIG. 13A, has a Q of ± 90 ° with respect to the normal symbol position.
The input signal is differentially detected by using the axis as a threshold, and the binarization circuits 31d and 31e are respectively configured as shown in FIG.
As shown in FIG. 13B, with respect to the Q axis shown in FIG. 13A, the input signal is differentially detected with the Q ″ axis having a constant offset angle on the positive side and the negative side given as a threshold.
【００２７】これら２値化回路３１ｃ，３１ｄ，３１ｅ
の各出力は、それぞれ、相関器３１ｆ，３１ｇ，３１ｈ
に供給される。これらの相関器３１ｆ，３１ｇ，３１ｈ
は、それぞれ、２値化回路３１ｃ，３１ｄ，３１ｅの出
力と、ΔＵＷ（既知のフレーム同期信号と、そのフレー
ム同期信号を１クロック遅延した信号との排他的論理和
演算を行なった出力）とをパターン比較し、一致した回
数をカウントした数値Ａ１，Ａ２，Ａ３を出力してい
る。These binarization circuits 31c, 31d, 31e
The respective outputs of the correlators 31f, 31g, 31h are respectively
Is supplied to. These correlators 31f, 31g, 31h
Are the outputs of the binarization circuits 31c, 31d, 31e and ΔUW (the output of the exclusive OR operation of the known frame synchronization signal and the signal obtained by delaying the frame synchronization signal by one clock). Numerical values A1, A2 and A3, which are obtained by comparing the patterns and counting the number of times of coincidence, are output.
【００２８】このため、例えば、受信したＢＳデジタル
放送波信号のキャリア周波数に正の周波数離調成分が存
在し、かつ受信Ｃ／Ｎが低いときには、図３（ａ）に示
すスレッショルドを有する２値化回路３１ｄの出力がノ
イズマージンに最も余裕があるので、相関器３１ｇの出
力数値Ａ２が最大となる。Therefore, for example, when there is a positive frequency detuning component in the carrier frequency of the received BS digital broadcast wave signal and the received C / N is low, a binary value having the threshold shown in FIG. Since the output of the digitizing circuit 31d has the largest margin in noise margin, the output numerical value A2 of the correlator 31g becomes maximum.
【００２９】逆に、受信したＢＳデジタル放送波信号の
キャリア周波数に負の周波数離調成分が存在し、かつ受
信Ｃ／Ｎが低いときには、図３（ｂ）に示すスレッショ
ルドを有する２値化回路３１ｅの出力がノイズマージン
に最も余裕があるので、相関器３１ｈの出力数値Ａ３が
最大となる。Conversely, when the carrier frequency of the received BS digital broadcast wave signal has a negative frequency detuning component and the received C / N is low, the binarization circuit having the threshold shown in FIG. 3B. Since the output of 31e has the largest margin in the noise margin, the output numerical value A3 of the correlator 31h becomes maximum.
【００３０】そして、これら相関器３１ｆ，３１ｇ，３
１ｈの各出力は、それぞれ、比較器３１ｉ，３１ｊ，３
１ｋに供給されて、予め設定された基準値αと大小比較
される。これら比較器３１ｉ，３１ｊ，３１ｋは、それ
ぞれ、入力された数値Ａ１，Ａ２，Ａ３が基準値αを超
えたとき、Ｈ（High）レベルの信号を出力する。Then, these correlators 31f, 31g, 3
The outputs of 1h are output to the comparators 31i, 31j, 3 respectively.
It is supplied to 1 k and compared with a preset reference value α. These comparators 31i, 31j, 31k respectively output H (High) level signals when the input numerical values A1, A2, A3 exceed the reference value α.
【００３１】これら比較器３１ｉ，３１ｊ，３１ｋの各
出力は、オア回路３１ｌに供給される。すなわち、オア
回路３１ｌの出力がＨレベルになることにより、フレー
ム同期信号が検出されたことになる。The outputs of the comparators 31i, 31j, 31k are supplied to the OR circuit 31l. That is, when the output of the OR circuit 31l becomes H level, the frame sync signal is detected.
【００３２】次に、上記ＵＷ検出器３１の出力は、ＡＦ
Ｃ（Automatic Frequency Control）オフセット算出回
路３２に供給される。このＡＦＣオフセット検出回路３
２は、図４に示すように、ＵＷ検出器３１の相関器３１
ｆ，３１ｇ，３１ｈの出力数値Ａ１，Ａ２，Ａ３を、多
数決判定器３２ａの３つの入力端Ａ，Ｂ，Ｃに入力して
いる。Next, the output of the UW detector 31 is the AF
It is supplied to a C (Automatic Frequency Control) offset calculation circuit 32. This AFC offset detection circuit 3
2 is a correlator 31 of the UW detector 31 as shown in FIG.
The output numerical values A1, A2, A3 of f, 31g, 31h are input to the three input terminals A, B, C of the majority decision determinator 32a.
【００３３】この多数決判定器３２ａは、入力された数
値Ａ１，Ａ２，Ａ３の中から最大の値を選択し、その選
択された値が供給されている入力端Ａ，Ｂ，Ｃを示す信
号を２ビットＹ０，Ｙ１にコード化して、オフセット決
定器３２ｂに出力している。このオフセット決定器３２
ｂは、入力されたコードに応じたＡＦＣのオフセットデ
ータを、前記加算器２９に出力している。The majority decision unit 32a selects the maximum value from the input numerical values A1, A2, A3 and outputs a signal indicating the input terminals A, B, C to which the selected value is supplied. It is encoded into 2 bits Y0 and Y1 and output to the offset determiner 32b. This offset determiner 32
b outputs AFC offset data corresponding to the input code to the adder 29.
【００３４】上記した実施の形態によれば、まず、正規
のシンボル位置に対して±９０°のＱ軸をスレッショル
ドとする２値化回路３１ｃの外に、そのＱ軸に対して正
側及び負側に一定のオフセットを与えたＱ″軸をスレッ
ショルドとする２値化回路３１ｄ，３１ｅを設け、各２
値化回路３１ｃ，３１ｄ，３１ｅの出力と規定のΔＵＷ
とのパターンの一致回数が基準値αを超えたときフレー
ム同期信号を検出するようにしたので、キャリア周波数
にオフセットが生じていても、フレーム同期信号を正確
に検出することができるようになる。According to the above-described embodiment, first, in addition to the binarization circuit 31c having a threshold value of the Q axis of ± 90 ° with respect to the normal symbol position, the positive side and the negative side of the Q axis are provided. Binarization circuits 31d and 31e having thresholds on the Q ″ axis with a constant offset are provided on each side.
Outputs of the digitizing circuits 31c, 31d, 31e and the specified ΔUW
Since the frame synchronization signal is detected when the number of times of matching the patterns exceeds the reference value α, the frame synchronization signal can be accurately detected even if the carrier frequency is offset.
【００３５】また、上記のようにフレーム同期信号を検
出する際に、どの２値化回路３１ｃ，３１ｄ，３１ｅの
出力が、ΔＵＷとのパターンの一致回数が基準値αを超
えたかによって、デジタル発振器３０の発振周波数を制
御する信号に、対応するＡＦＣのオフセットを与えるよ
うにしたので、キャリア周波数にオフセットが生じてい
ても、復調用キャリアを迅速に得ることができ、受信機
におけるキャリア再生を高速化することができる。Further, when detecting the frame synchronization signal as described above, the digital oscillator depends on which of the binarization circuits 31c, 31d and 31e outputs the number of times the pattern matches ΔUW exceeds the reference value α. Since the corresponding AFC offset is given to the signal for controlling the oscillation frequency of 30, even if the carrier frequency has an offset, the demodulation carrier can be quickly obtained, and the carrier reproduction in the receiver can be performed at high speed. Can be converted.
【００３６】次に、図５は、この発明の他の実施の形態
を示している。図５において、図１と同一部分には同一
符号を付して示し、その説明は省略している。すなわ
ち、伝送マッチングフィルタ２２，２３から出力された
同期検波信号Ｉ１，Ｑ１は、Ｃ／Ｎ検出器３３に供給さ
れている。Next, FIG. 5 shows another embodiment of the present invention. 5, the same parts as those in FIG. 1 are designated by the same reference numerals and the description thereof is omitted. That is, the synchronous detection signals I1 and Q1 output from the transmission matching filters 22 and 23 are supplied to the C / N detector 33.
【００３７】このＣ／Ｎ検出器３３は、受信Ｃ／Ｎの状
態が所定の基準値以下であるときＬ（Low）レベル、基
準値を超えているときＨレベルのオフセット選択信号を
出力するもので、その動作の概念を、図６を参照して説
明する。図６は、受信された直交変調波の非同期状態の
コンスタレーションを示している。The C / N detector 33 outputs an L (Low) level offset selection signal when the received C / N state is below a predetermined reference value and an H level offset selection signal when it exceeds the reference value. Then, the concept of the operation will be described with reference to FIG. FIG. 6 shows a constellation of the received quadrature modulated wave in an asynchronous state.
【００３８】すなわち、一定のＣ／Ｎの元では、非同期
状態においても、受信キャリア電力Ｒとノイズ電力ｒと
の比例関係が一定であることは明らかであるから、受信
Ｃ／Ｎを換算するには、
（Ｃ／Ｎ）＝（ｒ／Ｒ）
を計算してやれば良いことがわかる。さらに、その計算
結果に対して、適当なスレッショルドＫを設定し、
（ｒ／Ｒ）＜Ｋ
なる関係が成立した、つまり、設定Ｃ／Ｎよりも高Ｃ／
Ｎ状態であると判定された場合、Ｃ／Ｎ検出器３３は、
Ｈレベルのオフセット選択信号を出力する。That is, under a constant C / N, it is clear that the proportional relationship between the received carrier power R and the noise power r is constant even in the asynchronous state. Therefore, it is necessary to convert the received C / N. It is understood that it is sufficient to calculate (C / N) = (r / R). Further, an appropriate threshold K is set for the calculation result, and the relationship (r / R) <K is established, that is, C / N higher than the set C / N.
When it is determined that the N state, the C / N detector 33
An H level offset selection signal is output.
【００３９】一方、前記位相角算出回路２６から出力さ
れる位相角θ′は、もう１つのＵＷ検出器３４に供給さ
れる。このＵＷ検出器３４は、図７に示すように、位相
角算出回路２６から出力された位相角θ′から、減算器
３４ａにより、Ｄタイプのフリップフロップ３４ｂにて
１クロック分遅延された位相角θ″との差分Φを算出し
ている。On the other hand, the phase angle θ'output from the phase angle calculating circuit 26 is supplied to another UW detector 34. As shown in FIG. 7, the UW detector 34 has a phase angle θ ′ output from the phase angle calculating circuit 26, which is delayed by one clock in the D type flip-flop 34b by the subtractor 34a. The difference Φ with θ ″ is calculated.
【００４０】そして、この差分Φは、複数種類の２値化
回路３４ｃ１，３４ｃ２，３４ｃ３，３４ｃ４，３４ｃ
５，……にそれぞれ供給されて遅延検波され、「０」と
「１」との判定が行なわれる。この場合、２値化回路３
４１は、図８（ａ）に点線で示すように、正規のシンボ
ル位置に対して±９０°以内の判定角度βに設定された
スレッショルドで入力信号を遅延検波する。The difference .PHI. Is obtained from a plurality of types of binarization circuits 34c1, 34c2, 34c3, 34c4, 34c.
5, 5, ..., respectively, and delay detection is performed, and determination of "0" and "1" is performed. In this case, the binarization circuit 3
As shown by the dotted line in FIG. 8A, 41 delay-detects the input signal with the threshold set to the determination angle β within ± 90 ° with respect to the regular symbol position.
【００４１】また、２値化回路３４ｃ２は、図８（ｂ）
に点線で示すように、上記βに対して、正側に一定のオ
フセット角θを与えた判定角度±β＋θをスレッショル
ドとして入力信号を遅延検波する。さらに、２値化回路
３４ｃ３は、図８（ｃ）に点線で示すように、上記βに
対して、負側に一定のオフセット角θを与えた判定角度
±β−θをスレッショルドとして入力信号を遅延検波す
る。The binarization circuit 34c2 is shown in FIG.
As indicated by the dotted line in Fig. 3, the input signal is delayed and detected with the threshold of the judgment angle ± β + θ in which a constant offset angle θ is given to the positive side with respect to β. Further, as shown by the dotted line in FIG. 8 (c), the binarization circuit 34c3 uses the determination angle ± β−θ, which is a constant offset angle θ on the negative side of β, as a threshold to input the input signal. Delay detection.
【００４２】一方、２値化回路３４ｃ４は、図８（ｄ）
に点線で示すように、上記βに対して、正側に一定のオ
フセット角、この例では２θを与えた判定角度±β＋２
θをスレッショルドとして入力信号を遅延検波する。ま
た、２値化回路３４ｃ５は、図８（ｅ）に点線で示すよ
うに、上記βに対して、負側に一定のオフセット角、こ
の例では２θを与えた判定角度±β−２θをスレッショ
ルドとして入力信号を遅延検波する。なお、このオフセ
ット角及びスレッショルドに用いた２θは、必ずしもθ
の２倍である必要はなく、θと異なる所定の値であれば
良い。On the other hand, the binarization circuit 34c4 is shown in FIG.
As indicated by a dotted line in FIG. 3, a determination angle ± β + 2, which is given a constant offset angle on the positive side with respect to β, 2θ in this example.
The input signal is differentially detected with θ as the threshold. Further, the binarization circuit 34c5, as shown by a dotted line in FIG. 8 (e), has a threshold of a determination angle ± β−2θ given a constant offset angle on the negative side with respect to β, 2θ in this example. The input signal is differentially detected as. Note that 2θ used for this offset angle and threshold is not necessarily θ
It is not necessary to be twice as long as it is, and it may be a predetermined value different from θ.
【００４３】これら２値化回路３４ｃ１，３４ｃ２，３
４ｃ３，３４ｃ４，３４ｃ５，……の各出力は、それぞ
れ、相関器３４ｄ１，３４ｄ２，３４ｄ３，３４ｄ４，
３４ｄ５，……に供給される。これら相関器３４ｄ１，
３４ｄ２，３４ｄ３，３４ｄ４，３４ｄ５，……は、そ
れぞれ、２値化回路３４ｃ１，３４ｃ２，３４ｃ３，３
４ｃ４，３４ｃ５，……の出力と、前記したΔＵＷとを
パターン比較し、一致した回数をカウントした数値Ａ
１，Ａ２，Ａ３，Ａ４，Ａ５，……を出力している。These binarization circuits 34c1, 34c2, 3
The outputs of 4c3, 34c4, 34c5, ... Correlator 34d1, 34d2, 34d3, 34d4, respectively.
34d5, ... These correlators 34d1,
34d2, 34d3, 34d4, 34d5, ... Are binarization circuits 34c1, 34c2, 34c3, 3 respectively.
4c4, 34c5, ... The output of 4c4, 34c5 ,.
It outputs 1, A2, A3, A4, A5, ....
【００４４】このため、例えば、受信したＢＳデジタル
放送波信号のキャリア周波数に正の周波数離調成分が多
く存在するほど、数値Ａ２，Ａ４，……が順次最大とな
る。逆に、受信したＢＳデジタル放送波信号のキャリア
周波数に負の周波数離調成分が多く存在するほど、数値
Ａ３，Ａ５，……が順次最大となる。Therefore, for example, the more positive frequency detuning components are present in the carrier frequency of the received BS digital broadcast wave signal, the numerical values A2, A4, ... Conversely, the more negative frequency detuning components are present in the carrier frequency of the received BS digital broadcast wave signal, the numerical values A3, A5, ...
【００４５】そして、これら相関器３４ｄ１，３４ｄ
２，３４ｄ３，３４ｄ４，３４ｄ５，……の各出力は、
それぞれ、比較器３４ｅ１，３４ｅ２，３４ｅ３，３４
ｅ４，３４ｅ５，……に供給されて、予め設定された基
準値αと大小比較される。これら比較器３４ｅ１，３４
ｅ２，３４ｅ３，３４ｅ４，３４ｅ５，……は、それぞ
れ、入力された数値Ａ１，Ａ２，Ａ３，Ａ４，Ａ５，…
…が基準値αを超えたとき、Ｈレベルの信号を出力す
る。Then, these correlators 34d1 and 34d
Each output of 2, 34d3, 34d4, 34d5, ...
Respective comparators 34e1, 34e2, 34e3, 34
It is supplied to e4, 34e5, ... And compared in magnitude with a preset reference value α. These comparators 34e1 and 34e
e2, 34e3, 34e4, 34e5, ... Respectively input numerical values A1, A2, A3, A4, A5 ,.
When .. exceeds the reference value .alpha., An H level signal is output.
【００４６】これら比較器３４ｅ１，３４ｅ２，３４ｅ
３，３４ｅ４，３４ｅ５，……の各出力は、オア回路３
４ｆに供給される。すなわち、オア回路３４ｆの出力が
Ｈレベルになることにより、フレーム同期信号が検出さ
れたことになる。These comparators 34e1, 34e2, 34e
The outputs of 3, 34e4, 34e5, ...
It is supplied to 4f. That is, when the output of the OR circuit 34f becomes H level, the frame sync signal is detected.
【００４７】次に、再び、図５において、上記ＵＷ検出
器３４の出力は、ＡＦＣオフセット算出回路３５に供給
される。このＡＦＣオフセット検出回路３５は、図９に
示すように、ＵＷ検出器３４の相関器３４ｄ１，３４ｄ
２，３４ｄ３，３４ｄ４，３４ｄ５，……の出力数値Ａ
１，Ａ２，Ａ３，Ａ４，Ａ５，……を、多数決判定器３
５ａの複数の入力端Ａ，Ｂ，Ｃ，Ｄ，Ｅ，……に入力し
ている。Next, referring again to FIG. 5, the output of the UW detector 34 is supplied to the AFC offset calculation circuit 35. As shown in FIG. 9, the AFC offset detection circuit 35 includes correlators 34d1 and 34d of the UW detector 34.
2, 34d3, 34d4, 34d5, ... Output numerical value A
1, A2, A3, A4, A5, ...
Input is made to a plurality of input terminals A, B, C, D, E, ... Of 5a.
【００４８】この多数決判定器３５ａは、入力された数
値Ａ１，Ａ２，Ａ３，Ａ４，Ａ５，……の中から最大の
値を選択し、その選択された値が供給されている入力端
Ａ，Ｂ，Ｃ，Ｄ，Ｅ，……を示す信号をｎビットＹ０，
Ｙ１，Ｙ２，……，Ｙｎ−１にコード化して、オフセッ
ト決定器３５ｂに出力している。このオフセット決定器
３５ｂは、入力されたコードに応じたＡＦＣのオフセッ
トデータを出力している。This majority decision unit 35a selects the maximum value from the input numerical values A1, A2, A3, A4, A5, ... And the input terminal A, to which the selected value is supplied. Signals indicating B, C, D, E, ...
Y1, Y2, ..., Yn-1 are coded and output to the offset determiner 35b. The offset determiner 35b outputs AFC offset data corresponding to the input code.
【００４９】ここで、前記ＡＦＣオフセット算出回路３
２，３５から出力される各オフセットデータは、セレク
タ３６に供給されている。このセレクタ３６は、前記Ｃ
／Ｎ検出器３３から出力されるオフセット選択信号がＬ
レベルのとき、ＡＦＣオフセット算出回路３２から出力
されるオフセットデータを加算器２９に導くように切り
替えられる。また、オフセット選択信号がＨレベルのと
き、ＡＦＣオフセット算出回路３５から出力されるオフ
セットデータを加算器２９に導くように切り替えられ
る。Here, the AFC offset calculation circuit 3
The offset data output from the reference numerals 2 and 35 are supplied to the selector 36. This selector 36 is the C
The offset selection signal output from the / N detector 33 is L
At the time of level, the offset data output from the AFC offset calculation circuit 32 is switched so as to be guided to the adder 29. Further, when the offset selection signal is at the H level, the offset data output from the AFC offset calculation circuit 35 can be switched so as to be guided to the adder 29.
【００５０】上記した他の実施の形態によれば、まず、
それぞれ少しづつスレッショルドの異なる複数の２値化
回路３４ｃ１，３４ｃ２，３４ｃ３，３４ｃ４，３４ｃ
５，……を設けておき、各２値化回路３４ｃ１，３４ｃ
２，３４ｃ３，３４ｃ４，３４ｃ５，……の出力と規定
のΔＵＷとのパターンの一致回数が基準値αを超えたと
きフレーム同期信号を検出するようにしたので、キャリ
ア周波数にオフセットが生じていても、高精度でフレー
ム同期信号を検出することが可能になる。According to another embodiment described above, first,
A plurality of binarization circuits 34c1, 34c2, 34c3, 34c4, 34c with slightly different thresholds.
5, ... are provided and each binarization circuit 34c1, 34c
Since the frame sync signal is detected when the number of times the patterns of the outputs 2, 34c3, 34c4, 34c5, ... And the specified ΔUW match the pattern exceeds the reference value α, even if the carrier frequency is offset. It becomes possible to detect the frame synchronization signal with high accuracy.
【００５１】また、低Ｃ／Ｎ時、つまり、Ｃ／Ｎ検出器
３３から出力されるオフセット選択信号がＬレベルのと
きには、ＵＷ検出器３１及びＡＦＣオフセット算出回路
３２の出力を使用して広範囲の周波数離調に対応し、高
Ｃ／Ｎ時、つまり、Ｃ／Ｎ検出器３３から出力されるオ
フセット選択信号がＨレベルのときには、ＵＷ検出器３
４及びＡＦＣオフセット算出回路３５の出力を使用して
高速に周波数離調に対応することができるので、キャリ
ア周波数にオフセットが生じていても、フレーム同期信
号を正確に検出して復調用キャリアを迅速に得ることが
でき、受信機における同期引き込みを高速化することが
できる。When the C / N is low, that is, when the offset selection signal output from the C / N detector 33 is at the L level, the outputs of the UW detector 31 and the AFC offset calculation circuit 32 are used to cover a wide range. In response to frequency detuning, at high C / N, that is, when the offset selection signal output from the C / N detector 33 is at H level, the UW detector 3
4 and the output of the AFC offset calculation circuit 35 can be used for high-speed frequency detuning, so that even if an offset occurs in the carrier frequency, the frame synchronization signal can be accurately detected and the demodulation carrier can be quickly obtained. Therefore, the synchronization pull-in in the receiver can be speeded up.
【００５２】なお、上記した各実施の形態では、位相角
算出回路２６から出力された位相角θ′と、その１クロ
ック分遅延された位相角θ″との差分Φを、２値化回路
３１ｃ，３１ｄ，３１ｅ及び３４ｃ１，３４ｃ２，３４
ｃ３，３４ｃ４，３４ｃ５，……でそれぞれ２値化する
ようにしたが、これは、２値化に限らず、ｎ（２以上の
整数）値化（多値化）するようにしても良いものであ
る。In each of the above-described embodiments, the difference Φ between the phase angle θ ′ output from the phase angle calculation circuit 26 and the phase angle θ ″ delayed by one clock is calculated as the binarization circuit 31c. , 31d, 31e and 34c1, 34c2, 34
Although the binarization is performed in each of c3, 34c4, 34c5, ... However, this is not limited to binarization, and may be n (integer of 2 or more) (multi-valued). Is.
【００５３】次に、図１０は、図１に示した実施の形態
の変形例を示している。すなわち、入力端子１１に供給
されたＢＳデジタル放送波信号を、Ａ／Ｄ変換器３７で
デジタルデータに変換した後、乗算器２０ａによりデジ
タル発振器３０の出力のcos成分を乗算して同期検波信
号Iを得るとともに、乗算器２０ｂによりデジタル発振
器３０の出力のsin成分を乗算して同期検波信号Ｑを得
る。このような入力信号処理を行なう場合にも、この発
明を適用することができる。また、この入力信号処理
は、図５に示した実施の形態にも適用することができ
る。Next, FIG. 10 shows a modification of the embodiment shown in FIG. That is, the BS digital broadcast wave signal supplied to the input terminal 11 is converted into digital data by the A / D converter 37, and then the cos component of the output of the digital oscillator 30 is multiplied by the multiplier 20a to obtain the synchronous detection signal I. And the multiplier 20b multiplies the sin component of the output of the digital oscillator 30 to obtain the synchronous detection signal Q. The present invention can also be applied to the case of performing such input signal processing. Further, this input signal processing can also be applied to the embodiment shown in FIG.
【００５４】なお、この発明は上記した各実施の形態に
限定されるものではなく、この外その要旨を逸脱しない
範囲で種々変形して実施することができる。The present invention is not limited to the above-mentioned respective embodiments, but can be variously modified and implemented without departing from the scope of the invention.
【００５５】[0055]
【発明の効果】以上詳述したようにこの発明によれば、
キャリア周波数にオフセットが生じていても、フレーム
同期信号を正確に検出することができる極めて良好なフ
レーム同期信号検出装置を提供することができる。As described above in detail, according to the present invention,
It is possible to provide a very good frame synchronization signal detection device capable of accurately detecting a frame synchronization signal even if an offset occurs in the carrier frequency.
【００５６】また、この発明によれば、キャリア周波数
にオフセットが生じていても、フレーム同期信号を正確
に検出して復調用キャリアを迅速に得ることができ、受
信機における同期引き込みを高速化し得る極めて良好な
キャリア再生装置を提供することができる。Further, according to the present invention, even if an offset occurs in the carrier frequency, it is possible to accurately detect the frame synchronization signal and quickly obtain the demodulation carrier, and to speed up the synchronization pull-in in the receiver. A very good carrier reproducing device can be provided.
【図１】この発明の実施の形態を示すブロック構成図。FIG. 1 is a block diagram showing an embodiment of the present invention.
【図２】同実施の形態におけるＵＷ検出器の詳細を示す
ブロック構成図。FIG. 2 is a block configuration diagram showing details of a UW detector in the same embodiment.
【図３】同ＵＷ検出器に使用される各２値化回路のスレ
ッショルドを説明するために示す図。FIG. 3 is a diagram shown for explaining thresholds of each binarization circuit used in the UW detector.
【図４】同実施の形態におけるＡＦＣオフセット算出回
路の詳細を示すブロック構成図。FIG. 4 is a block configuration diagram showing details of an AFC offset calculation circuit according to the first embodiment.
【図５】この発明の他の実施の形態を示すブロック構成
図。FIG. 5 is a block diagram showing another embodiment of the present invention.
【図６】同他の実施の形態におけるＣ／Ｎ検出器の動作
概念を説明するために示す図。FIG. 6 is a diagram shown for explaining an operation concept of a C / N detector according to another embodiment.
【図７】同他の実施の形態におけるＵＷ検出器の詳細を
示すブロック構成図。FIG. 7 is a block configuration diagram showing details of a UW detector in the other embodiment.
【図８】同ＵＷ検出器に使用される各２値化回路のスレ
ッショルドを説明するために示す図。FIG. 8 is a diagram shown for explaining a threshold of each binarization circuit used in the UW detector.
【図９】同他の実施の形態におけるＡＦＣオフセット算
出回路の詳細を示すブロック構成図。FIG. 9 is a block configuration diagram showing details of an AFC offset calculation circuit according to another embodiment.
【図１０】図１に示した実施の形態の変形例を示すブロ
ック構成図。FIG. 10 is a block diagram showing a modification of the embodiment shown in FIG.
【図１１】ＢＳデジタル放送信号におけるフレーム構成
を説明するために示す図。FIG. 11 is a diagram shown for explaining a frame structure in a BS digital broadcast signal.
【図１２】ＢＳデジタル放送受信機の遅延検波を説明す
るために示す図。FIG. 12 is a diagram shown for explaining differential detection of a BS digital broadcast receiver.
【図１３】従来より考えられているフレーム同期信号検
出手段の問題点を説明するために示す図。FIG. 13 is a diagram shown for explaining a problem of a frame synchronization signal detecting means conventionally considered.
【符号の説明】
２０…複素乗算器、２１…分解器、２６…位相角算出回
路、２７…キャリア誤差検出回路、２８…ループフィル
タ、２９…加算器、３０…デジタル発振器、３１…ＵＷ
検出器、３２…ＡＦＣオフセット算出回路、３３…Ｃ／
Ｎ検出器、３４…ＵＷ検出器、３５…ＡＦＣオフセット
算出回路、３６…セレクタ。[Explanation of Codes] 20 ... Complex Multiplier, 21 ... Decomposer, 26 ... Phase Angle Calculation Circuit, 27 ... Carrier Error Detection Circuit, 28 ... Loop Filter, 29 ... Adder, 30 ... Digital Oscillator, 31 ... UW
Detector, 32 ... AFC offset calculation circuit, 33 ... C /
N detector, 34 ... UW detector, 35 ... AFC offset calculation circuit, 36 ... Selector.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平11−225124（ＪＰ，Ａ) 特開 平６−120995（ＪＰ，Ａ) 特開 平10−155005（ＪＰ，Ａ) 特開 平９−186730（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/22 H04L 7/00 - 7/08 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-11-225124 (JP, A) JP-A-6-120995 (JP, A) JP-A-10-155005 (JP, A) JP-A-9- 186730 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H04L 27/22 H04L 7 /00-7/08
Claims (7)
該復調信号からフレーム同期信号を検出するフレーム同
期信号検出装置において、 前記復調信号のシンボル間差分を、それぞれが相互に異
なるスレッショルドで多値化する複数の多値化手段と、 この複数の多値化手段で多値化された各信号と、予め設
定された前記フレーム同期信号のシンボル間差を示す信
号との相関をそれぞれカウントする複数の相関手段と、 この複数の相関手段から得られた各カウント値と、予め
設定された基準値とを比較し、前記各カウント値のうち
のいずれかが前記基準値を実質的に超えたことを検出す
る検出手段とを具備してなることを特徴とするフレーム
同期信号検出装置。1. A demodulated phase-modulated input signal,
In a frame synchronization signal detection device for detecting a frame synchronization signal from the demodulated signal, a plurality of multi-value converting means for converting the inter-symbol difference of the demodulated signal into multi-values at mutually different thresholds, and the plurality of multi-values A plurality of correlating means for respectively counting the correlation between each signal multi-valued by the converting means and a signal indicating the inter-symbol difference of the frame synchronization signal set in advance, and each of the correlating means obtained from the plurality of correlating means. A count value and a preset reference value are compared with each other, and a detection means for detecting that any one of the count values substantially exceeds the reference value is provided. Frame synchronization signal detecting device.
同期信号がＢＰＳＫ変調されている場合、少なくともス
レッショルド範囲として、正規のシンボル位置に対して
±９０°、±９０°＋（一定のオフセット角）、±９０
°−（一定のオフセット角）の３種類を備えたものでな
ることを特徴とする請求項１記載のフレーム同期信号検
出装置。2. The plurality of multi-value converting means, when the frame synchronization signal is BPSK-modulated, at least a threshold range of ± 90 ° and ± 90 ° + (constant offset) with respect to a normal symbol position. Angle), ± 90
2. The frame synchronization signal detection device according to claim 1, wherein the frame synchronization signal detection device is provided with three types of-(constant offset angle).
該復調信号からフレーム同期信号を検出するフレーム同
期信号検出方法において、 前記復調信号のシンボル間差分を、相互に異なる複数の
スレッショルドでそれぞれ多値化する第１の工程と、 この第１の工程で多値化された各信号と、予め設定され
た前記フレーム同期信号のシンボル間差を示す信号との
相関をそれぞれカウントする第２の工程と、 この第２の工程で得られた各カウント値と予め設定され
た基準値とを比較し、前記各カウント値のうちのいずれ
かが前記基準値を実質的に超えたことを検出する第３の
工程とを具備してなることを特徴とするフレーム同期信
号検出方法。3. A phase-modulated input signal is demodulated,
In a frame synchronization signal detecting method for detecting a frame synchronization signal from the demodulated signal, a first step of converting the intersymbol difference of the demodulated signal into multiple values at a plurality of mutually different thresholds, and the first step A second step of counting the correlation between each multi-valued signal and a preset signal indicating the inter-symbol difference of the frame synchronization signal; and each count value obtained in the second step. And a third step of comparing with a preset reference value and detecting that any of the count values substantially exceeds the reference value. Sync signal detection method.
直交する位相を有するキャリアで復調し、該復調信号か
らフレーム同期信号を検出するもので、前記キャリアの
前記入力信号に対する位相誤差を検出し、その検出結果
に基づいて前記キャリアの位相を制御するキャリア再生
装置において、 前記復調信号のシンボル間差分を、それぞれが相互に異
なるスレッショルドで多値化する複数の多値化手段と、 この複数の多値化手段で多値化された各信号と、予め設
定された前記フレーム同期信号のシンボル間差を示す信
号との相関をそれぞれカウントする複数の相関手段と、 この複数の相関手段の中でカウント値が最大値になった
ものに対応して設定された所定のオフセットデータを、
前記キャリアの前記入力信号に対する位相誤差検出結果
に付加する制御手段とを具備してなることを特徴とする
キャリア再生装置。4. A phase-modulated input signal is demodulated by carriers having mutually orthogonal phases, and a frame synchronization signal is detected from the demodulated signal. A phase error of the carrier with respect to the input signal is detected. In the carrier reproducing device for detecting and detecting the phase of the carrier based on the detection result, the inter-symbol difference of the demodulated signal, a plurality of multi-valued means for multi-valued at each different threshold, A plurality of correlating means for respectively counting the correlation between each signal multi-valued by a plurality of multi-value converting means and a signal indicating a preset inter-symbol difference of the frame synchronization signal, and a plurality of correlating means Among the predetermined offset data set corresponding to the one with the maximum count value,
A carrier reproducing device, comprising: a control unit that adds a phase error detection result of the carrier to the input signal.
同期信号がＢＰＳＫ変調されている場合、少なくともス
レッショルド範囲として、正規のシンボル位置に対して
±９０°、±９０°＋（一定のオフセット角）、±９０
°−（一定のオフセット角）の３種類を備えたものでな
ることを特徴とする請求項４記載のキャリア再生装置。5. The plurality of multi-value converting means, when the frame synchronization signal is BPSK-modulated, at least a threshold range of ± 90 °, ± 90 ° + (constant offset) with respect to a normal symbol position. Angle), ± 90
5. The carrier reproducing apparatus according to claim 4, wherein the carrier reproducing apparatus is provided with three types of-(constant offset angle).
直交する位相を有するキャリアで復調し、該復調信号か
らフレーム同期信号を検出するもので、前記キャリアの
前記入力信号に対する位相誤差を検出し、その検出結果
に基づいて前記キャリアの位相を制御するキャリア再生
装置において、 前記フレーム同期信号がＢＰＳＫ変調されている場合、
前記復調信号のシンボル間差分を、少なくとも、正規の
シンボル位置に対して±９０°、±９０°＋（一定のオ
フセット角）、±９０°−（一定のオフセット角）の３
種類のスレッショルドでそれぞれ多値化する複数の第１
の多値化手段と、 この複数の第１の多値化手段で多値化された各信号と、
予め設定された前記フレーム同期信号のシンボル間差を
示す信号との相関をそれぞれカウントする複数の第１の
相関手段と、 この複数の第１の相関手段の中でカウント値が最大値に
なったものに対応して設定された所定の第１のオフセッ
トデータを発生する第１のオフセット算出手段と、 前記フレーム同期信号がＢＰＳＫ変調されている場合、
前記復調信号のシンボル間差分を、少なくとも、正規の
シンボル位置に対して±９０°以内の角度±β、±β＋
（オフセット角α１）、±β−（オフセット角α１）、
±β＋（オフセット角α２）、±β−（オフセット角α
２）の５種類のスレッショルドでそれぞれ多値化する複
数の第２の多値化手段と、 この複数の第２の多値化手段で多値化された各信号と、
予め設定された前記フレーム同期信号のシンボル間差を
示す信号との相関をそれぞれカウントする複数の第２の
相関手段と、 この複数の第２の相関手段の中でカウント値が最大値に
なったものに対応して設定された所定の第２のオフセッ
トデータを発生する第２のオフセット算出手段と、 前記入力信号のＣ／Ｎの状態に応じて、前記第１及び第
２のオフセット算出手段から得られる第１及び第２のオ
フセットデータを選択的に、前記キャリアの前記入力信
号に対する位相誤差検出結果に付加する制御手段とを具
備してなることを特徴とするキャリア再生装置。6. A method for demodulating a phase-modulated input signal with carriers having mutually orthogonal phases and detecting a frame synchronization signal from the demodulated signal, wherein a phase error of the carrier with respect to the input signal is detected. In a carrier reproducing device that detects and controls the phase of the carrier based on the detection result, when the frame synchronization signal is BPSK modulated,
The difference between symbols of the demodulated signal is at least ± 90 ° with respect to the regular symbol position, ± 90 ° + (constant offset angle), and ± 90 ° − (constant offset angle).
Multiple 1sts that are multi-valued with different thresholds
And the respective signals multi-valued by the plurality of first multi-valued means,
A plurality of first correlating means for respectively counting the correlation with a signal indicating the inter-symbol difference of the frame synchronization signal set in advance, and the count value becomes the maximum value among the plurality of first correlating means. A first offset calculating means for generating a predetermined first offset data set corresponding to the one, and the frame synchronization signal is BPSK-modulated,
The difference between the symbols of the demodulated signal is at least angles ± β and ± β + ± 90 ° with respect to the regular symbol position.
(Offset angle α1), ± β- (offset angle α1),
± β + (offset angle α2), ± β- (offset angle α
2) a plurality of second multileveling means for multileveling each of the five types of thresholds, and respective signals multileveled by the plurality of second multileveling means,
A plurality of second correlating means for respectively counting the correlation with the signal indicating the inter-symbol difference of the frame synchronization signal set in advance, and the count value becomes the maximum value among the plurality of second correlating means. Second offset calculating means for generating a predetermined second offset data set corresponding to one of the first and second offset calculating means according to the C / N state of the input signal. A carrier reproducing apparatus comprising: control means for selectively adding the obtained first and second offset data to a phase error detection result of the carrier with respect to the input signal.
ア電力とノイズ電力との比を、所定の基準値と比較した
結果に基づいて、前記入力信号のＣ／Ｎを判定すること
を特徴とする請求項６記載のキャリア再生装置。7. The control means determines C / N of the input signal based on a result of comparing a ratio of carrier power to noise power of the input signal with a predetermined reference value. The carrier reproducing device according to claim 6.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03856899A JP3392771B2 (en) | 1999-02-17 | 1999-02-17 | Frame synchronization signal detecting device and carrier reproducing device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03856899A JP3392771B2 (en) | 1999-02-17 | 1999-02-17 | Frame synchronization signal detecting device and carrier reproducing device using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000236363A JP2000236363A (en) | 2000-08-29 |
| JP3392771B2 true JP3392771B2 (en) | 2003-03-31 |
Family
ID=12528915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03856899A Expired - Fee Related JP3392771B2 (en) | 1999-02-17 | 1999-02-17 | Frame synchronization signal detecting device and carrier reproducing device using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3392771B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4484355B2 (en) * | 2000-11-22 | 2010-06-16 | 富士通マイクロエレクトロニクス株式会社 | Demodulator, broadcast system and broadcast receiver |
-
1999
- 1999-02-17 JP JP03856899A patent/JP3392771B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000236363A (en) | 2000-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5430770A (en) | Method and apparatus for composite signal separation and PSK/AM/FM demodulation | |
| US5574399A (en) | Coherent PSK detector not requiring carrier recovery | |
| JPH021675A (en) | Carrier recovering circuit for offset qpsk system | |
| EP0504890B1 (en) | Demodulator for demodulating a pi/4-shift DQPSK signal | |
| US5982821A (en) | Frequency discriminator and method and receiver incorporating same | |
| EP0637883B1 (en) | Carrier recovery circuit for offset QPSK demodulators | |
| JP3743629B2 (en) | Wireless communication terminal that can accurately locate burst and has small frequency error of regenerated carrier wave | |
| US5170131A (en) | Demodulator for demodulating digital signal modulated by minimum shift keying and method therefor | |
| JPH0621992A (en) | Demodulator | |
| JPH09153920A (en) | Digital demodulator | |
| JPH0654008A (en) | Bpsk demodulator | |
| JP3392771B2 (en) | Frame synchronization signal detecting device and carrier reproducing device using the same | |
| US6697440B1 (en) | Demodulator of receiver | |
| EP1039710B1 (en) | Carrier reproduction circuit | |
| JP3489493B2 (en) | Symbol synchronizer and frequency hopping receiver | |
| US7457375B2 (en) | Timing extractor, timing extraction method, and demodulator having the timing extractor | |
| JPS6362931B2 (en) | ||
| JPH0897874A (en) | Offset qpsk demodulator | |
| JP3382891B2 (en) | Demodulation method and digital demodulation device for digitally processing phase modulated signal | |
| JP2005123709A (en) | Clock reproducing circuit | |
| JP4282495B2 (en) | Clock recovery circuit | |
| KR0144828B1 (en) | Qpsk demodulator | |
| JP3230018B2 (en) | Clock recovery circuit of demodulator | |
| JP3792477B2 (en) | Frame sync detector | |
| JP2538888B2 (en) | Digital signal demodulator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130124 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130124 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140124 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |