JP3385981B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3385981B2 JP3385981B2 JP28740298A JP28740298A JP3385981B2 JP 3385981 B2 JP3385981 B2 JP 3385981B2 JP 28740298 A JP28740298 A JP 28740298A JP 28740298 A JP28740298 A JP 28740298A JP 3385981 B2 JP3385981 B2 JP 3385981B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor device
- thickness
- channel stopper
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 41
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 230000007547 defect Effects 0.000 claims description 68
- 239000000758 substrate Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 33
- 150000004767 nitrides Chemical class 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 22
- 238000010438 heat treatment Methods 0.000 claims description 18
- 238000002955 isolation Methods 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 10
- 239000013078 crystal Substances 0.000 description 53
- 239000010703 silicon Substances 0.000 description 25
- 229910052710 silicon Inorganic materials 0.000 description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 238000002513 implantation Methods 0.000 description 24
- 238000007254 oxidation reaction Methods 0.000 description 23
- 230000003647 oxidation Effects 0.000 description 21
- 238000009792 diffusion process Methods 0.000 description 14
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 241000293849 Cordylanthus Species 0.000 description 7
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000001816 cooling Methods 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
- H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
- Weting (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、特に高品質で高い素子間耐圧を有する
半導体装置及びその製造方法に関する。
製造方法に関し、特に高品質で高い素子間耐圧を有する
半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法を図面を参
照して説明する。図１０乃至図１２は、従来の半導体装
置の製造方法を工程順に示す断面図である。なお、図１
０乃至図１２は、作成の都合上、分図したものである。
照して説明する。図１０乃至図１２は、従来の半導体装
置の製造方法を工程順に示す断面図である。なお、図１
０乃至図１２は、作成の都合上、分図したものである。
【０００３】図１０乃至図１２を参照すると、まず、シ
リコン基板１の表面に熱酸化膜１２を、厚さ１０ｎｍ形
成し（図１０（ｂ）参照）、その上に、窒化膜１３を厚
さ１２０ｎｍ堆積する（図１０（ｃ）参照）。この窒化
膜１３を、公知のリソグラフィー技術を用いてフィール
ドパターンにパターニングし（図１１（ｄ）参照）、そ
の後、９８０℃で熱酸化し、フィールド酸化膜３を厚さ
４００ｎｍ以上形成する（図１１（ｅ）参照）。
リコン基板１の表面に熱酸化膜１２を、厚さ１０ｎｍ形
成し（図１０（ｂ）参照）、その上に、窒化膜１３を厚
さ１２０ｎｍ堆積する（図１０（ｃ）参照）。この窒化
膜１３を、公知のリソグラフィー技術を用いてフィール
ドパターンにパターニングし（図１１（ｄ）参照）、そ
の後、９８０℃で熱酸化し、フィールド酸化膜３を厚さ
４００ｎｍ以上形成する（図１１（ｅ）参照）。
【０００４】次に、窒化膜１３を除去し、つづいて窒化
膜１３の下の酸化膜１２を除去する（図１１（ｆ）参
照）。その後、ウェハー全面にボロン６を１００ｋｅｖ
の加速エネルギーで１×１０12注入してチャネルストッ
パーを形成する（図１２（ｇ）参照）。
膜１３の下の酸化膜１２を除去する（図１１（ｆ）参
照）。その後、ウェハー全面にボロン６を１００ｋｅｖ
の加速エネルギーで１×１０12注入してチャネルストッ
パーを形成する（図１２（ｇ）参照）。
【０００５】ここで、フィールド酸化膜について説明す
る。現在、半導体基板の上に形成される半導体素子にお
いては、素子分離のためにＬＯＣＯＳ（Ｌｏｃａｌ Ｏ
ｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）を用いるの
が一般的であるが、素子の微細化に伴い素子領域が狭く
なり、ＬＯＣＯＳ端のバーズビークが素子領域に与える
影響が大きくなってきている。ＬＯＣＯＳ端のバーズビ
ークは、ＬＯＣＯＳの膜厚を薄くすることで小さくする
ことができるため、最近ではＬＯＣＯＳが薄膜化され、
３００ｎｍ程度の厚さで形成される。
る。現在、半導体基板の上に形成される半導体素子にお
いては、素子分離のためにＬＯＣＯＳ（Ｌｏｃａｌ Ｏ
ｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）を用いるの
が一般的であるが、素子の微細化に伴い素子領域が狭く
なり、ＬＯＣＯＳ端のバーズビークが素子領域に与える
影響が大きくなってきている。ＬＯＣＯＳ端のバーズビ
ークは、ＬＯＣＯＳの膜厚を薄くすることで小さくする
ことができるため、最近ではＬＯＣＯＳが薄膜化され、
３００ｎｍ程度の厚さで形成される。
【０００６】
【発明が解決しようとする課題】ところが、前記した従
来の半導体装置の製造方法では、フィールド酸化膜３中
に結晶欠陥２（空隙）を取り込んだ場合、図１１（ｆ）
に示すように、その後の数十ｎｍの酸化膜１２のエッチ
ングにより、取り込んだ結晶欠陥の部分が露出してフィ
ールド酸化膜３に結晶欠陥による窪み４が形成される。
この窪み４の部分では、フィールド酸化膜３の膜厚は、
他の部分のフィールド酸化膜３に比べて結晶欠陥２の分
だけ薄くなってしまう。
来の半導体装置の製造方法では、フィールド酸化膜３中
に結晶欠陥２（空隙）を取り込んだ場合、図１１（ｆ）
に示すように、その後の数十ｎｍの酸化膜１２のエッチ
ングにより、取り込んだ結晶欠陥の部分が露出してフィ
ールド酸化膜３に結晶欠陥による窪み４が形成される。
この窪み４の部分では、フィールド酸化膜３の膜厚は、
他の部分のフィールド酸化膜３に比べて結晶欠陥２の分
だけ薄くなってしまう。
【０００７】この状態で、フィールドスルーでチャネル
ストッパー注入６を行うと、図１２（ｇ）に示すよう
に、窪み４部分のフィールドの下に通常より深くチャネ
ルストッパーが注入され、フィールド直下にボロンが十
分に注入されないため、チャネルストッパーの低濃度領
域１９が形成される。
ストッパー注入６を行うと、図１２（ｇ）に示すよう
に、窪み４部分のフィールドの下に通常より深くチャネ
ルストッパーが注入され、フィールド直下にボロンが十
分に注入されないため、チャネルストッパーの低濃度領
域１９が形成される。
【０００８】更に、この後にソース／ドレイン拡散層形
成のための不純物注入７を行うと、結晶欠陥による窪み
４によりフィールド酸化膜３の膜厚が薄くなった部分で
は、本来注入されないフィールド酸化膜３の下の基板
中、つまりチャネルストッパーの低濃度領域１９に不純
物が注入されてしまい、反転層２０が形成される。この
反転層２０を介して電荷のリークが起こり、素子間の耐
圧が低下し、製品の不良が発生するという問題が生じ
る。
成のための不純物注入７を行うと、結晶欠陥による窪み
４によりフィールド酸化膜３の膜厚が薄くなった部分で
は、本来注入されないフィールド酸化膜３の下の基板
中、つまりチャネルストッパーの低濃度領域１９に不純
物が注入されてしまい、反転層２０が形成される。この
反転層２０を介して電荷のリークが起こり、素子間の耐
圧が低下し、製品の不良が発生するという問題が生じ
る。
【０００９】この不良は、素子の微細化に伴いフィール
ド酸化膜３の膜厚が薄くなるにしたがい発生しやすくな
り、最小配線幅０．３５ｕｍ（マイクロメータ）の製品
で顕著に現れる。ここで、ウェハー受入れ時における半
導体装置１チップ当りの素子分離領域における空孔に起
因する基板ピットの数を表す、ＣＯＰ（Ｃｒｙｓｔａｌ
Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）の数が多
いほど、素子間リーク不良が起こりやすく、従って、素
子間リーク不良を起こさないためには、ウェハー受入時
のＣＯＰ数の小さい結晶を用いるか、基板ビットの影響
を緩和する製造方法が必要となる。
ド酸化膜３の膜厚が薄くなるにしたがい発生しやすくな
り、最小配線幅０．３５ｕｍ（マイクロメータ）の製品
で顕著に現れる。ここで、ウェハー受入れ時における半
導体装置１チップ当りの素子分離領域における空孔に起
因する基板ピットの数を表す、ＣＯＰ（Ｃｒｙｓｔａｌ
Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）の数が多
いほど、素子間リーク不良が起こりやすく、従って、素
子間リーク不良を起こさないためには、ウェハー受入時
のＣＯＰ数の小さい結晶を用いるか、基板ビットの影響
を緩和する製造方法が必要となる。
【００１０】本発明は、上記問題点を鑑みてなされたも
のであって、その主たる目的は、ＬＯＣＯＳの酸化膜厚
を薄くしたまま、素子間リークをなくすことができる半
導体装置及びその製造方法を提供することにある。
のであって、その主たる目的は、ＬＯＣＯＳの酸化膜厚
を薄くしたまま、素子間リークをなくすことができる半
導体装置及びその製造方法を提供することにある。
【００１１】
【００１２】前記目的を達成するため、本発明に係る半
導体装置は、欠陥の存在により基板垂直方向の実効厚み
が縮減する基板上の領域に形成された素子分離用の酸化
膜が、前記欠陥の存在に起因する窪みが現れるまで所定
厚さ分エッチングされた後、前記所定厚さ分新たに酸化
膜が形成されて、前記窪み以外の部分ではエッチング前
の厚さと等しい。
導体装置は、欠陥の存在により基板垂直方向の実効厚み
が縮減する基板上の領域に形成された素子分離用の酸化
膜が、前記欠陥の存在に起因する窪みが現れるまで所定
厚さ分エッチングされた後、前記所定厚さ分新たに酸化
膜が形成されて、前記窪み以外の部分ではエッチング前
の厚さと等しい。
【００１３】本発明に係る半導体装置の製造方法は、欠
陥の存在により基板垂直方向の実効厚みが縮減する基板
上の領域に形成された素子分離用の酸化膜表面に、前記
欠陥の存在に起因する窪みが現れるまで前記酸化膜を所
定厚さ分エッチング除去し、つづいて前記所定厚さ分新
たに酸化膜を形成することで、前記欠陥の存在に起因す
る窪みの深さを縮減し、前記窪み以外の部分ではエッチ
ング前の厚さと等しくする、ことを特徴とする。
陥の存在により基板垂直方向の実効厚みが縮減する基板
上の領域に形成された素子分離用の酸化膜表面に、前記
欠陥の存在に起因する窪みが現れるまで前記酸化膜を所
定厚さ分エッチング除去し、つづいて前記所定厚さ分新
たに酸化膜を形成することで、前記欠陥の存在に起因す
る窪みの深さを縮減し、前記窪み以外の部分ではエッチ
ング前の厚さと等しくする、ことを特徴とする。
【００１４】また、本発明に係る半導体装置の製造方法
は、前記素子分離用の酸化膜の直下を含む前記基板中
に、チャネルストッパーを形成する為のイオン注入を行
うに際して、前記所定厚さ分新たに酸化膜を形成した後
にイオン注入を複数回に分けて行うようにしてもよい。
は、前記素子分離用の酸化膜の直下を含む前記基板中
に、チャネルストッパーを形成する為のイオン注入を行
うに際して、前記所定厚さ分新たに酸化膜を形成した後
にイオン注入を複数回に分けて行うようにしてもよい。
【００１５】例えば、最初のイオン注入では、前記素子
分離用の酸化膜の膜厚最大部を超えて飛程させて第１の
チャネルストッパーを形成し、次回又はそれ以降のイオ
ン注入において、前記素子分離用の酸化膜の窪み部の位
置に対応する前記第１のチャネルストッパーの窪み部を
覆うようにして第２のチャネルストッパーを形成する。
分離用の酸化膜の膜厚最大部を超えて飛程させて第１の
チャネルストッパーを形成し、次回又はそれ以降のイオ
ン注入において、前記素子分離用の酸化膜の窪み部の位
置に対応する前記第１のチャネルストッパーの窪み部を
覆うようにして第２のチャネルストッパーを形成する。
【００１６】また、本発明に係る半導体装置の製造方法
は、欠陥を内在する基板の所定の領域に、酸化膜と窒化
膜を順次形成する工程と、前記酸化膜及び前記窒化膜の
所定の領域をエッチングして、パターンを形成する工程
と、前記酸化膜及び前記窒化膜をマスクとして素子分離
用の酸化膜を形成する工程と、前記素子分離用の酸化膜
の直下を含む前記基板中に、チャネルストッパーを形成
するためのイオン注入を行う工程と、を含む半導体装置
の製造方法において、前記素子分離用の酸化膜を形成す
る前に、高温熱処理工程を行い、前記欠陥の内側に酸化
膜を形成し、前記高温熱処理を、前記窒化膜形成工程後
であって、前記窒化膜のパターン形成の前に行う。
は、欠陥を内在する基板の所定の領域に、酸化膜と窒化
膜を順次形成する工程と、前記酸化膜及び前記窒化膜の
所定の領域をエッチングして、パターンを形成する工程
と、前記酸化膜及び前記窒化膜をマスクとして素子分離
用の酸化膜を形成する工程と、前記素子分離用の酸化膜
の直下を含む前記基板中に、チャネルストッパーを形成
するためのイオン注入を行う工程と、を含む半導体装置
の製造方法において、前記素子分離用の酸化膜を形成す
る前に、高温熱処理工程を行い、前記欠陥の内側に酸化
膜を形成し、前記高温熱処理を、前記窒化膜形成工程後
であって、前記窒化膜のパターン形成の前に行う。
【００１７】本発明の製造方法においては、高温熱処理
を、温度１１００〜１２００℃で４〜６時間行う、こと
もできる。
を、温度１１００〜１２００℃で４〜６時間行う、こと
もできる。
【００１８】
【発明の実施の形態】本発明に係る半導体装置の製造方
法は、その好ましい一実施の形態において、結晶欠陥
（図１（ａ）の２）の存在により基板垂直方向の実効厚
みが縮減する、基板上の領域に形成されたフィールド酸
化膜（図２（ｅ）の３）表面に、欠陥の存在に起因する
窪み（図２（ｆ）の４）が現れるまでフィールド酸化膜
を所定厚さ分エッチング除去し（図２（ｆ）工程）、つ
づいてフィールド酸化膜上に前記所定厚さ分新たに酸化
膜を形成することで（図３（ｇ）工程）、欠陥の存在に
起因する窪みの深さを縮減する。
法は、その好ましい一実施の形態において、結晶欠陥
（図１（ａ）の２）の存在により基板垂直方向の実効厚
みが縮減する、基板上の領域に形成されたフィールド酸
化膜（図２（ｅ）の３）表面に、欠陥の存在に起因する
窪み（図２（ｆ）の４）が現れるまでフィールド酸化膜
を所定厚さ分エッチング除去し（図２（ｆ）工程）、つ
づいてフィールド酸化膜上に前記所定厚さ分新たに酸化
膜を形成することで（図３（ｇ）工程）、欠陥の存在に
起因する窪みの深さを縮減する。
【００１９】
【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について図面を参照
して以下に説明する。
詳細に説明すべく、本発明の実施例について図面を参照
して以下に説明する。
【００２０】［実施例１］まず、本発明の第１の実施例
について、図１乃至図３を参照して説明する。図１乃至
図３は、本発明の第１の実施例に係る半導体装置の製造
方法を工程順に説明するための断面図である。
について、図１乃至図３を参照して説明する。図１乃至
図３は、本発明の第１の実施例に係る半導体装置の製造
方法を工程順に説明するための断面図である。
【００２１】図１乃至図３を参照して説明すると、ま
ず、Ｃｚ（チョクラルスキー）法等の方法により結晶成
長したインゴットをスライスして製作したシリコン基板
１を用意する（図１（ａ）参照）。このシリコン基板１
には、空孔に起因する結晶欠陥（空隙）を含んでいる。
ず、Ｃｚ（チョクラルスキー）法等の方法により結晶成
長したインゴットをスライスして製作したシリコン基板
１を用意する（図１（ａ）参照）。このシリコン基板１
には、空孔に起因する結晶欠陥（空隙）を含んでいる。
【００２２】次に、熱酸化膜１２を厚さ１０ｎｍ形成し
（図１（ｂ）参照）、つづいて窒化膜１３を厚さ１２０
ｎｍ成長する（図１（ｃ）参照）。この窒化膜１３を公
知のリソグラフィ技術及びエッチング技術を用いて、フ
ィールドパターンにドライエッチングする（図２（ｄ）
参照）。その後、熱酸化によりフィールド酸化膜３（Ｌ
ＯＣＯＳ）を厚さ３００ｎｍ形成する（図２（ｅ）参
照）。
（図１（ｂ）参照）、つづいて窒化膜１３を厚さ１２０
ｎｍ成長する（図１（ｃ）参照）。この窒化膜１３を公
知のリソグラフィ技術及びエッチング技術を用いて、フ
ィールドパターンにドライエッチングする（図２（ｄ）
参照）。その後、熱酸化によりフィールド酸化膜３（Ｌ
ＯＣＯＳ）を厚さ３００ｎｍ形成する（図２（ｅ）参
照）。
【００２３】この後、図２（ｃ）に示すように、例え
ば、厚さ１００ｎｍ程度の酸化膜エッチを行い、フィー
ルド酸化膜３中に取り込んだ、例えば、大きさ１００〜
２００ｎｍ程度の結晶欠陥２に、故意に窪み４を形成
し、つづいて、図３（ｇ）に示すように、再度、厚さ１
００ｎｍのフィールド酸化を行う。
ば、厚さ１００ｎｍ程度の酸化膜エッチを行い、フィー
ルド酸化膜３中に取り込んだ、例えば、大きさ１００〜
２００ｎｍ程度の結晶欠陥２に、故意に窪み４を形成
し、つづいて、図３（ｇ）に示すように、再度、厚さ１
００ｎｍのフィールド酸化を行う。
【００２４】ここで、酸化膜のエッチングは、エッチン
グ液が十分に供給される領域ではレートが速く、エッチ
ング液が滞留する領域ではレートが遅い。従って、窪み
４の部分は、フィールド酸化膜３の他の部分に比べてエ
ッチングレートが遅くなるため、窪み４の深さは、エッ
チングが進行するに従って浅くなっていく。また、フィ
ールド酸化では、窪み４の部分の方がフィールド酸化膜
３の他の部分に比べて酸化膜の形成が速いために、エッ
チングの場合と同様に、窪み４の深さは、酸化の進行に
従って浅くなっていく。このように、エッチングと再度
の酸化を行うことによって、窪み４の実効的な深さを浅
くすることができる。
グ液が十分に供給される領域ではレートが速く、エッチ
ング液が滞留する領域ではレートが遅い。従って、窪み
４の部分は、フィールド酸化膜３の他の部分に比べてエ
ッチングレートが遅くなるため、窪み４の深さは、エッ
チングが進行するに従って浅くなっていく。また、フィ
ールド酸化では、窪み４の部分の方がフィールド酸化膜
３の他の部分に比べて酸化膜の形成が速いために、エッ
チングの場合と同様に、窪み４の深さは、酸化の進行に
従って浅くなっていく。このように、エッチングと再度
の酸化を行うことによって、窪み４の実効的な深さを浅
くすることができる。
【００２５】このように、フィールド酸化膜の膜厚を厚
くした後、チャネルストッパー用のボロン６を加速エネ
ルギー１００ｋｅｖ、ドーズ量１×１０12の条件で注入
する。次に、ソース／ドレイン拡散層１６形成のために
Ｐ、またはＡｓの注入を行う。
くした後、チャネルストッパー用のボロン６を加速エネ
ルギー１００ｋｅｖ、ドーズ量１×１０12の条件で注入
する。次に、ソース／ドレイン拡散層１６形成のために
Ｐ、またはＡｓの注入を行う。
【００２６】ｐ−ｃｈトランジスタを形成する場合は、
上記と同様の工程を行うが、ｐ−ｃｈトランジスタのソ
ース／ドレイン拡散層１６を形成するために注入する元
素としては、ＢもしくはＢＦ2を用いる。また、ｎ−型
Ｓｉ基板にｎ−ｃｈ、ｐ−ｃｈトランジスタを形成する
場合も同様の工程を行う。
上記と同様の工程を行うが、ｐ−ｃｈトランジスタのソ
ース／ドレイン拡散層１６を形成するために注入する元
素としては、ＢもしくはＢＦ2を用いる。また、ｎ−型
Ｓｉ基板にｎ−ｃｈ、ｐ−ｃｈトランジスタを形成する
場合も同様の工程を行う。
【００２７】上述した方法では、チャネルストッパー注
入前のフィールド酸化膜３は、結晶欠陥２により生じた
窪み４の部分では、少なくとも厚さ１００ｎｍ以上の酸
化膜ができ、窪み４以外の部分では、酸化膜エッチと再
度酸化により酸化膜は元の厚さの３００ｎｍであり、Ｌ
ＯＣＯＳ端のバーズビークは大きくなることはない。
入前のフィールド酸化膜３は、結晶欠陥２により生じた
窪み４の部分では、少なくとも厚さ１００ｎｍ以上の酸
化膜ができ、窪み４以外の部分では、酸化膜エッチと再
度酸化により酸化膜は元の厚さの３００ｎｍであり、Ｌ
ＯＣＯＳ端のバーズビークは大きくなることはない。
【００２８】ここで、窪み４の部分の酸化膜の厚さは、
ソース／ドレイン拡散層１６形成のための注入の平均飛
程距離（Ｒｐ）より厚くする必要がある。それは、ソー
ス／ドレイン拡散層１６形成のための注入を行う際、フ
ィールド酸化膜スルーで注入するため、窪み４の部分の
フィールド酸化膜３の膜厚がソース／ドレイン注入のＲ
ｐより薄いとフィールドの下のシリコン基板１中に注入
されてしまい、チャネルストッパー領域１に反転層が形
成されてしまうためである。
ソース／ドレイン拡散層１６形成のための注入の平均飛
程距離（Ｒｐ）より厚くする必要がある。それは、ソー
ス／ドレイン拡散層１６形成のための注入を行う際、フ
ィールド酸化膜スルーで注入するため、窪み４の部分の
フィールド酸化膜３の膜厚がソース／ドレイン注入のＲ
ｐより薄いとフィールドの下のシリコン基板１中に注入
されてしまい、チャネルストッパー領域１に反転層が形
成されてしまうためである。
【００２９】しかし、本実施例では、フィールド酸化膜
３形成後からチャネルストッパー注入、ソース／ドレイ
ン拡散層形成時の注入までの間に数十ｎｍの酸化膜エッ
チングを経ても、２回目の酸化で十分フィールド酸化膜
を厚くしているのでフィールド下にチャネルストッパー
の低濃度領域は形成されることはない。
３形成後からチャネルストッパー注入、ソース／ドレイ
ン拡散層形成時の注入までの間に数十ｎｍの酸化膜エッ
チングを経ても、２回目の酸化で十分フィールド酸化膜
を厚くしているのでフィールド下にチャネルストッパー
の低濃度領域は形成されることはない。
【００３０】［実施例２］次に、本発明の第２の実施例
について図４を参照にして説明する。図４は、本発明の
第２の実施例に係る半導体装置の製造方法の一部を工程
順に説明するための断面図である。
について図４を参照にして説明する。図４は、本発明の
第２の実施例に係る半導体装置の製造方法の一部を工程
順に説明するための断面図である。
【００３１】第２の実施例と前記した第１の実施例の主
な相違点は、図２（ｆ）の工程で、フィールド酸化膜中
の結晶欠陥を露出させるために酸化膜エッチの後に、再
度酸化膜形成を行わないことと、チャネルストッパ注入
６を２回にわけて行うことである。従って、本実施例で
は、図１（ａ）から図２（ｆ）までは前記した第１の実
施例と同様の工程で製造を行う。
な相違点は、図２（ｆ）の工程で、フィールド酸化膜中
の結晶欠陥を露出させるために酸化膜エッチの後に、再
度酸化膜形成を行わないことと、チャネルストッパ注入
６を２回にわけて行うことである。従って、本実施例で
は、図１（ａ）から図２（ｆ）までは前記した第１の実
施例と同様の工程で製造を行う。
【００３２】図４を参照して本実施例の特徴を説明する
と、図２（ｆ）の工程まで前記した第１の実施例と同様
に製造した半導体装置を、チャネルストッパー用のボロ
ンを注入の平均飛程距離（Ｒｐ）がフィールド酸化膜よ
り大きくなるようにエネルギーを設定して、注入する
（図４（ａ）参照）。この後、再度、１回目のチャネル
ストッパー注入より低いエネルギー条件で２回目のチャ
ネルストッパー注入を行う（図４（ｂ）参照）。
と、図２（ｆ）の工程まで前記した第１の実施例と同様
に製造した半導体装置を、チャネルストッパー用のボロ
ンを注入の平均飛程距離（Ｒｐ）がフィールド酸化膜よ
り大きくなるようにエネルギーを設定して、注入する
（図４（ａ）参照）。この後、再度、１回目のチャネル
ストッパー注入より低いエネルギー条件で２回目のチャ
ネルストッパー注入を行う（図４（ｂ）参照）。
【００３３】このようにすることで、空孔に起因する結
晶欠陥２（空隙）によりフィールド酸化膜３の窪み４の
部分の直下のシリコン基板中にチャネルストッパーの低
濃度領域が形成されたとしても、２回目のチャネルスト
ッパー注入で低濃度領域を補強することができるので、
フィールド下にチャネルストッパーの低濃度領域は形成
されることはない。
晶欠陥２（空隙）によりフィールド酸化膜３の窪み４の
部分の直下のシリコン基板中にチャネルストッパーの低
濃度領域が形成されたとしても、２回目のチャネルスト
ッパー注入で低濃度領域を補強することができるので、
フィールド下にチャネルストッパーの低濃度領域は形成
されることはない。
【００３４】これは、２回目のチャネルストッパー注入
を１回目チャネルストッパー注入より低エネルギー条件
で行っているため、１回目より浅い部分に不純物が注入
されるためである。窪みが形成されていないフィールド
では、２回目の注入ではＲｐがフィールド酸化膜中に設
定されているため、フィールド酸化膜中で注入原子は留
まり、１回目の注入のみでチャネルが形成される。従っ
て、窪みが形成されていないフィールドにおいても、２
回目のチャネルストッパー注入でフィールド下にチャネ
ルストッパーの低濃度領域は形成されることはない。
を１回目チャネルストッパー注入より低エネルギー条件
で行っているため、１回目より浅い部分に不純物が注入
されるためである。窪みが形成されていないフィールド
では、２回目の注入ではＲｐがフィールド酸化膜中に設
定されているため、フィールド酸化膜中で注入原子は留
まり、１回目の注入のみでチャネルが形成される。従っ
て、窪みが形成されていないフィールドにおいても、２
回目のチャネルストッパー注入でフィールド下にチャネ
ルストッパーの低濃度領域は形成されることはない。
【００３５】［実施例３］次に、本発明の第３の実施例
について図５、図６及び図１３を参照して説明する。図
５及び図６は、本発明の第３の実施例に係る半導体装置
の製造方法の一部を工程順に説明するための断面図であ
り、図１３は、結晶欠陥の内壁酸化レートと温度との関
係を説明するための図である。
について図５、図６及び図１３を参照して説明する。図
５及び図６は、本発明の第３の実施例に係る半導体装置
の製造方法の一部を工程順に説明するための断面図であ
り、図１３は、結晶欠陥の内壁酸化レートと温度との関
係を説明するための図である。
【００３６】第３の実施例と前記した第１の実施例の主
な相違点は、シリコン基板中に形成された結晶欠陥をガ
ス雰囲気中でアニールすることにより、欠陥を酸素で埋
め込むことである。従って、本実施例では、図１（ａ）
から図１（ｃ）までは前記した第１の実施例と同様の工
程で製造を行う。
な相違点は、シリコン基板中に形成された結晶欠陥をガ
ス雰囲気中でアニールすることにより、欠陥を酸素で埋
め込むことである。従って、本実施例では、図１（ａ）
から図１（ｃ）までは前記した第１の実施例と同様の工
程で製造を行う。
【００３７】図５及び図６参照して本実施例の特徴を説
明すると、図１（ｃ）の工程まで前記した第１の実施例
と同様に製造した半導体装置を、窒素雰囲気中で温度１
１００℃、５ｈｒの高温熱処理を行う。この熱処理によ
りシリコン結晶中の酸素原子９が結晶中を拡散し、欠陥
２の部分で酸化反応し、欠陥２の内壁に酸化膜を形成す
る（図５（ａ）参照）。このため欠陥２は酸化膜で埋め
られる（図５（ｂ）参照）。
明すると、図１（ｃ）の工程まで前記した第１の実施例
と同様に製造した半導体装置を、窒素雰囲気中で温度１
１００℃、５ｈｒの高温熱処理を行う。この熱処理によ
りシリコン結晶中の酸素原子９が結晶中を拡散し、欠陥
２の部分で酸化反応し、欠陥２の内壁に酸化膜を形成す
る（図５（ａ）参照）。このため欠陥２は酸化膜で埋め
られる（図５（ｂ）参照）。
【００３８】その後、窒化膜１３を公知のリソグラフィ
技術及びエッチング技術を用いて、フィールドパターン
にドライエッチし（図５（ｃ）参照）、熱酸化によりフ
ィールド酸化膜３を３００ｎｍ形成する（図６（ｄ）参
照）。この時、結晶欠陥２をフィールド酸化膜３中に取
り込んだ場合でも、欠陥２の内壁は酸化膜で十分小さく
なっているので、その後に酸化膜エッチを行ってもフィ
ールド酸化膜３に窪み４は形成されない。
技術及びエッチング技術を用いて、フィールドパターン
にドライエッチし（図５（ｃ）参照）、熱酸化によりフ
ィールド酸化膜３を３００ｎｍ形成する（図６（ｄ）参
照）。この時、結晶欠陥２をフィールド酸化膜３中に取
り込んだ場合でも、欠陥２の内壁は酸化膜で十分小さく
なっているので、その後に酸化膜エッチを行ってもフィ
ールド酸化膜３に窪み４は形成されない。
【００３９】従って、フィールドスルーでチャネルスト
ッパー注入６を行ってもフィールド酸化膜３の下にチャ
ネルストッパーの低濃度領域は形成されず（図６（ｅ）
参照）、素子間リークを防ぐことができる。その後、ソ
ース／ドレイン拡散層形成のための注入を行い、拡散層
を形成する。
ッパー注入６を行ってもフィールド酸化膜３の下にチャ
ネルストッパーの低濃度領域は形成されず（図６（ｅ）
参照）、素子間リークを防ぐことができる。その後、ソ
ース／ドレイン拡散層形成のための注入を行い、拡散層
を形成する。
【００４０】この図５（ａ）で示した窒素雰囲気で行う
高温熱処理は、図５（ａ）以外の工程でも行うことがで
き、例えば、パッド酸化膜形成直後（図１（ｂ）の工
程）、または窒化膜ドライエッチ直後（図５（ｃ）の工
程）に行っても良い。つまりフィールド酸化膜３形成時
に結晶欠陥２の内壁を酸化膜で埋めておけばよく、フィ
ールド酸化までに高温熱処理を行えば良い。
高温熱処理は、図５（ａ）以外の工程でも行うことがで
き、例えば、パッド酸化膜形成直後（図１（ｂ）の工
程）、または窒化膜ドライエッチ直後（図５（ｃ）の工
程）に行っても良い。つまりフィールド酸化膜３形成時
に結晶欠陥２の内壁を酸化膜で埋めておけばよく、フィ
ールド酸化までに高温熱処理を行えば良い。
【００４１】ここで、欠陥の内壁酸化膜の成長は、格子
間酸素の拡散に律速されている。一般に、シリコン基板
１中に含まれる素子間リークの原因となる結晶欠陥２に
よるフィールド酸化膜の薄膜化は１００ｎｍ前後であ
る。この場合は、結晶欠陥を１００ｎｍ小さくすると素
子間リークをなくすことができ、結晶欠陥の内壁に５０
ｎｍの酸化膜を形成すればよい。
間酸素の拡散に律速されている。一般に、シリコン基板
１中に含まれる素子間リークの原因となる結晶欠陥２に
よるフィールド酸化膜の薄膜化は１００ｎｍ前後であ
る。この場合は、結晶欠陥を１００ｎｍ小さくすると素
子間リークをなくすことができ、結晶欠陥の内壁に５０
ｎｍの酸化膜を形成すればよい。
【００４２】そのためには、欠陥の内壁酸化レートと温
度との関係を示す図１３を参照すると、１１００℃で熱
処理を行う場合、内壁酸化膜の酸化レートは０．１ｎｍ
／ｍｉｎ程度であるので、５０ｎｍの内壁酸化膜を形成
するためには８ｈｒの熱処理が必要となる。同様に１２
００℃では酸化レートは０．２ｎｍ／ｍｉｎ程度なので
４ｈｒで良く、１０５０℃では０．０５ｎｍ／ｍｉｎ程
度なので１６ｈｒ必要である。熱処理時間は、工数削減
の観点から、あまり長いことは好ましくないため、１１
００℃以上で熱処理を行うことが望ましい。
度との関係を示す図１３を参照すると、１１００℃で熱
処理を行う場合、内壁酸化膜の酸化レートは０．１ｎｍ
／ｍｉｎ程度であるので、５０ｎｍの内壁酸化膜を形成
するためには８ｈｒの熱処理が必要となる。同様に１２
００℃では酸化レートは０．２ｎｍ／ｍｉｎ程度なので
４ｈｒで良く、１０５０℃では０．０５ｎｍ／ｍｉｎ程
度なので１６ｈｒ必要である。熱処理時間は、工数削減
の観点から、あまり長いことは好ましくないため、１１
００℃以上で熱処理を行うことが望ましい。
【００４３】［参考例１］
次に、参考例１について図７、図１４及び図１５を参照
にして説明する。図７は、参考例１に係る半導体装置の
製造方法の一部を工程順に説明するための断面図であ
る。図１４は、参考例１に係る半導体装置の基板内部に
含まれる欠陥について説明するための図面であり、図１
５は、結晶欠陥のサイズとその密度との関係を説明する
ための図である。
にして説明する。図７は、参考例１に係る半導体装置の
製造方法の一部を工程順に説明するための断面図であ
る。図１４は、参考例１に係る半導体装置の基板内部に
含まれる欠陥について説明するための図面であり、図１
５は、結晶欠陥のサイズとその密度との関係を説明する
ための図である。
【００４４】参考例１と前記した第３の実施例の主な相
違点は、結晶成長条件を改善し、結晶欠陥のサイズを小
さくしたことである。
違点は、結晶成長条件を改善し、結晶欠陥のサイズを小
さくしたことである。
【００４５】図１４及び図１５を参照すると、シリコン
結晶インゴット引き上げ時の冷却過程で、１０８０℃〜
１１５０℃付近の冷却速度を速くすることにより、結晶
欠陥の凝集を抑制することができるため、結晶欠陥のサ
イズを小さくすることができる。好ましくは、１０８０
℃〜１１５０℃付近の冷却速度を２．５℃／ｍｉｎ以上
にすると欠陥サイズを十分小さくすることができ、高温
熱処理を行わなくてもフィールド下にチャネルストッパ
ーの低濃度領域は形成されることはなく、また、高温熱
処理を行うとしてもその時間を更に短くすることができ
る。
結晶インゴット引き上げ時の冷却過程で、１０８０℃〜
１１５０℃付近の冷却速度を速くすることにより、結晶
欠陥の凝集を抑制することができるため、結晶欠陥のサ
イズを小さくすることができる。好ましくは、１０８０
℃〜１１５０℃付近の冷却速度を２．５℃／ｍｉｎ以上
にすると欠陥サイズを十分小さくすることができ、高温
熱処理を行わなくてもフィールド下にチャネルストッパ
ーの低濃度領域は形成されることはなく、また、高温熱
処理を行うとしてもその時間を更に短くすることができ
る。
【００４６】［参考例２］
次に、参考例２について図８及び図９を参照にして説明
する。図８及び図９は、参考例２に係る半導体装置の製
造方法の一部を工程順に説明するための断面図である。
する。図８及び図９は、参考例２に係る半導体装置の製
造方法の一部を工程順に説明するための断面図である。
【００４７】図８及び図９を用いて、参考例２の製造方
法について説明する。まず、結晶欠陥２を含むシリコン
基板１（図８（ａ）参照）に熱酸化膜１２及び窒化膜１
３を堆積した後、フィールドパターンに選択エッチする
（図８（ｂ）参照）。次に、図８（ｃ）に示すように、
全面に酸化膜を堆積し、この酸化膜を異方性エッチング
によりエッチバックしてサイドウォール１７を形成す
る。そして、図９（ｄ）に示すように、シリコン、ゲル
マニウム、アルゴンのいずれかを注入し、シリコン基板
１の表面が露出している部分を非晶質化１８する。その
後、図９（ｅ）に示すように、酸化膜エッチングにより
サイドウォール酸化膜１７及び露出した熱酸化膜１２を
除去し、続いて、図９（ｆ）に示すように、窒化膜１３
をマスクとして９８０℃〜１１００℃の温度でフィール
ドを選択酸化する。
法について説明する。まず、結晶欠陥２を含むシリコン
基板１（図８（ａ）参照）に熱酸化膜１２及び窒化膜１
３を堆積した後、フィールドパターンに選択エッチする
（図８（ｂ）参照）。次に、図８（ｃ）に示すように、
全面に酸化膜を堆積し、この酸化膜を異方性エッチング
によりエッチバックしてサイドウォール１７を形成す
る。そして、図９（ｄ）に示すように、シリコン、ゲル
マニウム、アルゴンのいずれかを注入し、シリコン基板
１の表面が露出している部分を非晶質化１８する。その
後、図９（ｅ）に示すように、酸化膜エッチングにより
サイドウォール酸化膜１７及び露出した熱酸化膜１２を
除去し、続いて、図９（ｆ）に示すように、窒化膜１３
をマスクとして９８０℃〜１１００℃の温度でフィール
ドを選択酸化する。
【００４８】上記の方法で半導体装置を作製すると、シ
リコンが非晶質化した領域１８は単結晶部より酸化速度
が速い。従って、シリコン、ゲルマニウム、アルゴンを
注入することによりシリコンを非晶質化しているため、
単結晶部より酸化が進み、フィールド酸化膜３が厚くな
る。一方、サイドウォール酸化膜１７の下にはイオンが
注入されないため、この部分は非晶質化せず、ＬＯＣＯ
Ｓ端の酸化レートは速くならないのでバーズビークが大
きくなることはない。従って、フィールド部に結晶欠陥
２が存在しても、フィールド端のバーズビークを大きく
することなく、フィールド酸化膜３の膜厚を厚くするこ
とができる。よって、図９（ｇ）に示すように、結晶欠
陥がフィールド部に存在しても、チャネルストッパー注
入によってフィールド酸化膜３直下の領域に低濃度領域
は形成されることはない。
リコンが非晶質化した領域１８は単結晶部より酸化速度
が速い。従って、シリコン、ゲルマニウム、アルゴンを
注入することによりシリコンを非晶質化しているため、
単結晶部より酸化が進み、フィールド酸化膜３が厚くな
る。一方、サイドウォール酸化膜１７の下にはイオンが
注入されないため、この部分は非晶質化せず、ＬＯＣＯ
Ｓ端の酸化レートは速くならないのでバーズビークが大
きくなることはない。従って、フィールド部に結晶欠陥
２が存在しても、フィールド端のバーズビークを大きく
することなく、フィールド酸化膜３の膜厚を厚くするこ
とができる。よって、図９（ｇ）に示すように、結晶欠
陥がフィールド部に存在しても、チャネルストッパー注
入によってフィールド酸化膜３直下の領域に低濃度領域
は形成されることはない。
【００４９】参考例２では、シリコン基板１の表面が露
出した部分を非晶質化するに際して、シリコン、ゲルマ
ニウム、アルゴンのイオンを注入する場合について述べ
たが、注入イオンはこれらに限定されず、例えば、ボロ
ン、リンを高濃度に注入しても酸化速度が上げることが
でき、注入部分のみフィールド酸化膜を厚くすることが
できる。
出した部分を非晶質化するに際して、シリコン、ゲルマ
ニウム、アルゴンのイオンを注入する場合について述べ
たが、注入イオンはこれらに限定されず、例えば、ボロ
ン、リンを高濃度に注入しても酸化速度が上げることが
でき、注入部分のみフィールド酸化膜を厚くすることが
できる。
【００５０】
【発明の効果】以上説明したように、本発明によれば、
下記記載の効果を奏する。
下記記載の効果を奏する。
【００５１】本発明の第１の効果は、ＬＯＣＯＳ形成後
に、酸化膜エッチングと再度の酸化膜形成を行うことに
より、フィールド酸化膜の下に反転層が形成されること
がなく、素子間リーク不良のない半導体装置を提供する
ことができるということである。
に、酸化膜エッチングと再度の酸化膜形成を行うことに
より、フィールド酸化膜の下に反転層が形成されること
がなく、素子間リーク不良のない半導体装置を提供する
ことができるということである。
【００５２】すなわち、ＬＯＣＯＳ形成後にフィールド
酸化膜を所定の厚さエッチングして、基板中に含まれる
結晶欠陥を露出させ、その後再度酸化膜を形成すること
によって、結晶中に結晶欠陥が存在しても酸化膜の厚さ
が薄くなりすぎず、フィールドの下にチャネルストッパ
ーの低濃度領域ができることはなく、その後のソース／
ドレイン拡散層形成のための注入によって反転層は形成
されないため、素子間の耐圧が低下することがないから
である。
酸化膜を所定の厚さエッチングして、基板中に含まれる
結晶欠陥を露出させ、その後再度酸化膜を形成すること
によって、結晶中に結晶欠陥が存在しても酸化膜の厚さ
が薄くなりすぎず、フィールドの下にチャネルストッパ
ーの低濃度領域ができることはなく、その後のソース／
ドレイン拡散層形成のための注入によって反転層は形成
されないため、素子間の耐圧が低下することがないから
である。
【００５３】本発明の第２の効果は、チャネルストッパ
ー注入を２回にわけて行うことにより、フィールド酸化
膜の下にチャネルストッパーとしてのイオンを十分注入
することができ、同様に素子間リーク不良のない半導体
装置を提供することができるということである。
ー注入を２回にわけて行うことにより、フィールド酸化
膜の下にチャネルストッパーとしてのイオンを十分注入
することができ、同様に素子間リーク不良のない半導体
装置を提供することができるということである。
【００５４】すなわち、ＬＯＣＯＳ形成後にフィールド
酸化膜を所定の厚さのエッチングによって結晶欠陥を露
出し、酸化膜の厚さが薄くなった場合でも、チャネルス
トッパー注入を２回にわけ、かつ、２回目のチャネルス
トッパー注入のエネルギーを１回目低くし、ドーズ量を
ソース／ドレイン拡散層形成のための注入濃度より高く
することによって、ソース／ドレイン注入後にフィール
ド下に反転層が形成されることはなく、素子間リークを
防止することができるからである。
酸化膜を所定の厚さのエッチングによって結晶欠陥を露
出し、酸化膜の厚さが薄くなった場合でも、チャネルス
トッパー注入を２回にわけ、かつ、２回目のチャネルス
トッパー注入のエネルギーを１回目低くし、ドーズ量を
ソース／ドレイン拡散層形成のための注入濃度より高く
することによって、ソース／ドレイン注入後にフィール
ド下に反転層が形成されることはなく、素子間リークを
防止することができるからである。
【００５５】本発明の第３の効果は、窒素雰囲気で高温
熱処理を行うことにより、基板中の結晶欠陥の実効的な
サイズを小さくすることができ、素子間リークを防止す
ることができるということである。
熱処理を行うことにより、基板中の結晶欠陥の実効的な
サイズを小さくすることができ、素子間リークを防止す
ることができるということである。
【００５６】すなわち、フィールド形成時の窒化膜形成
前、または、窒化膜形成後、またはフィールド酸化工程
の直前に、窒素雰囲気で高温熱処理を行うことにより、
結晶中の格子間酸素を拡散させて、結晶欠陥（空隙）の
内壁に酸化膜を形成し、空洞を小さく、または完全に埋
めることができ、フィールド酸化膜に窪みが形成される
ことがなく、フィールドの下にチャネルストッパーの低
濃度領域ができることがないからである。
前、または、窒化膜形成後、またはフィールド酸化工程
の直前に、窒素雰囲気で高温熱処理を行うことにより、
結晶中の格子間酸素を拡散させて、結晶欠陥（空隙）の
内壁に酸化膜を形成し、空洞を小さく、または完全に埋
めることができ、フィールド酸化膜に窪みが形成される
ことがなく、フィールドの下にチャネルストッパーの低
濃度領域ができることがないからである。
【００５７】なお、シリコン結晶インゴットの引き上げ
速度を速くすることにより、基板中の結晶欠陥のサイズ
そのものを小さくすることができ、素子間リークを防止
することができる。
速度を速くすることにより、基板中の結晶欠陥のサイズ
そのものを小さくすることができ、素子間リークを防止
することができる。
【００５８】すなわち、シリコン結晶インゴットの引き
上げ時に、引き上げ速度を速くすることにより、結晶に
導入される欠陥を小さくすることができ、フィールド酸
化膜に窪みが形成されることがなく、フィールドの下に
チャネルストッパーの低濃度領域ができることがないか
らである。
上げ時に、引き上げ速度を速くすることにより、結晶に
導入される欠陥を小さくすることができ、フィールド酸
化膜に窪みが形成されることがなく、フィールドの下に
チャネルストッパーの低濃度領域ができることがないか
らである。
【００５９】なお、参考例２の効果は、ＬＯＣＯＳ形成
前に、窒化膜の内側にサイドウォール酸化膜を形成後イ
オンを注入することにより、フィールド酸化膜を十分厚
くすることができるということである。
前に、窒化膜の内側にサイドウォール酸化膜を形成後イ
オンを注入することにより、フィールド酸化膜を十分厚
くすることができるということである。
【００６０】その理由は、フィールドの中央部にシリコ
ン、アルゴン、ゲルマニウム、ボロン、リンのいずれか
を注入することによりシリコンが非晶質化し、単結晶部
より酸化が進行しやすくなるため、フィールド酸化膜を
厚くすることができる。一方、サイドウォールの下には
イオンが注入されないためにＬＯＣＯＳ端の酸化レート
が速くなることはなく、バーズビークは大きくならな
い。従って、フィールド部に結晶欠陥が存在しても、フ
ィールド端のバーズビークを大きくすることなく、フィ
ールド酸化膜の膜厚を厚くすることができるからであ
る。
ン、アルゴン、ゲルマニウム、ボロン、リンのいずれか
を注入することによりシリコンが非晶質化し、単結晶部
より酸化が進行しやすくなるため、フィールド酸化膜を
厚くすることができる。一方、サイドウォールの下には
イオンが注入されないためにＬＯＣＯＳ端の酸化レート
が速くなることはなく、バーズビークは大きくならな
い。従って、フィールド部に結晶欠陥が存在しても、フ
ィールド端のバーズビークを大きくすることなく、フィ
ールド酸化膜の膜厚を厚くすることができるからであ
る。
【図１】本発明の第１の実施例の製造工程を工程順に説
明するための断面図である。
明するための断面図である。
【図２】本発明の第１の実施例の製造工程を工程順に説
明するための断面図である。
明するための断面図である。
【図３】本発明の第１の実施例の製造工程を工程順に説
明するための断面図である。
明するための断面図である。
【図４】本発明の第２の実施例の製造工程を工程順に説
明するための断面図である。
明するための断面図である。
【図５】本発明の第３の実施例の製造工程を工程順に説
明するための断面図である。
明するための断面図である。
【図６】本発明の第３の実施例の製造工程を工程順に説
明するための断面図である。
明するための断面図である。
【図７】参考例１の製造工程を工程順に説明するための
断面図である。
断面図である。
【図８】参考例２の製造工程を工程順に説明するための
断面図である。
断面図である。
【図９】参考例２の製造工程を工程順に説明するための
断面図である。
断面図である。
【図１０】従来の半導体装置の製造工程を工程順に説明
するための断面図である。
するための断面図である。
【図１１】従来の半導体装置の製造工程を工程順に説明
するための断面図である。
するための断面図である。
【図１２】従来の半導体装置の製造工程を工程順に説明
するための断面図である。
するための断面図である。
【図１３】シリコン結晶中の格子間酸素原子の拡散係数
の温度依存性を示す図である。
の温度依存性を示す図である。
【図１４】結晶欠陥サイズの冷却速度依存性を示す図で
ある。
ある。
【図１５】ＯＰＰ測定による結晶欠陥サイズと欠陥密度
の関係を示す図である。
の関係を示す図である。
１ シリコン基板
２ 結晶欠陥（空隙）
３ フィールド酸化膜
４ 結晶欠陥による窪み
５ 再度フィールド酸化
６ チャネルストッパー注入
７ ソース／ドレイン拡散層形成用注入
８ ２回目のチャネルストッパー注入
９ 格子間酸素
１０ 酸化膜で埋められた欠陥
１１ シリコン結晶インゴット
１２ 酸化膜
１３ 窒化膜
１４ チャネルストッパ領域（１回目）
１５ チャネルストッパ領域（２回目）
１６ ソース／ドレイン拡散層
１７ サイドウォール酸化膜
１８ 非晶質化した領域
１９ チャネルストッパ低濃度領域
２０ 反転層
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/316
H01L 21/306
H01L 21/76
Claims (6)
- 【請求項１】欠陥の存在により基板垂直方向の実効厚み
が縮減する基板上の領域に形成された素子分離用の酸化
膜が、前記欠陥の存在に起因する窪みが現れるまで所定
厚さ分エッチングされた後、前記所定厚さ分新たに酸化
膜が形成されて、前記窪み以外の部分ではエッチング前
の厚さと等しいことを特徴とする半導体装置。 - 【請求項２】欠陥の存在により基板垂直方向の実効厚み
が縮減する基板上の領域に形成された素子分離用の酸化
膜表面に、前記欠陥の存在に起因する窪みが現れるまで
前記酸化膜を所定厚さ分エッチング除去し、つづいて前
記所定厚さ分新たに酸化膜を形成することで、前記欠陥
の存在に起因する窪みの深さを縮減し、前記窪み以外の
部分ではエッチング前の厚さと等しくする、ことを特徴
とする半導体装置の製造方法。 - 【請求項３】前記素子分離用の酸化膜の直下を含む前記
基板中に、チャネルストッパーを形成する為のイオン注
入を行うに際して、前記所定厚さ分新たに酸化膜を形成
した後にイオン注入を複数回に分けて行う、ことを特徴
とする請求項２記載の半導体装置の製造方法。 - 【請求項４】前記チャネルストッパーを形成する為のイ
オン注入を行うに際して、最初のイオン注入では、前記
素子分離用の酸化膜の膜厚最大部を超えて飛程させて第
１のチャネルストッパーを形成し、 次回又はそれ以降のイオン注入において、前記素子分離
用の酸化膜の窪み部の位置に対応する前記第１のチャネ
ルストッパーの窪み部を覆うようにして第２のチャネル
ストッパーを形成する、ことを特徴とする請求項３記載
の半導体装置の製造方法。 - 【請求項５】欠陥を内在する基板の所定の領域に、酸化
膜と窒化膜を順次形成する工程と、前記酸化膜及び前記
窒化膜の所定の領域をエッチングして、パターンを形成
する工程と、 前記酸化膜及び前記窒化膜をマスクとして素子分離用の
酸化膜を形成する工程と、 前記素子分離用の酸化膜の直下を含む前記基板中に、チ
ャネルストッパーを形成するためのイオン注入を行う工
程と、を含む半導体装置の製造方法において、 前記素子分離用の酸化膜を形成する前に、高温熱処理工
程を行い、前記欠陥の内側に酸化膜を形成し、 前記高温熱処理を、前記窒化膜形成工程後であって、前
記窒化膜のパターン形成の前に行う、 ことを特徴とする
半導体装置の製造方法。 - 【請求項６】前記高温熱処理を、温度１１００〜１２０
０℃で４〜６時間行うことを特徴とする請求項５記載の
半導体装置の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28740298A JP3385981B2 (ja) | 1998-06-01 | 1998-10-09 | 半導体装置及びその製造方法 |
| US09/321,885 US6214700B1 (en) | 1998-06-01 | 1999-05-28 | Semiconductor device and method for producing same |
| KR1019990019808A KR100350774B1 (ko) | 1998-06-01 | 1999-05-31 | 반도체 장치 및 그 제조 방법 |
| TW088109085A TW478067B (en) | 1998-06-01 | 1999-05-31 | Semiconductor device and its manufacture method |
| US09/764,055 US6291311B2 (en) | 1998-06-01 | 2001-01-19 | Semiconductor device and method for producing same |
| US09/764,057 US20010015466A1 (en) | 1998-06-01 | 2001-01-19 | Semiconductor device and method for producing same |
| US09/764,056 US20010008297A1 (en) | 1998-06-01 | 2001-01-19 | Semiconductor device and method for producing same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-151600 | 1998-06-01 | ||
| JP15160098 | 1998-06-01 | ||
| JP28740298A JP3385981B2 (ja) | 1998-06-01 | 1998-10-09 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000058539A JP2000058539A (ja) | 2000-02-25 |
| JP3385981B2 true JP3385981B2 (ja) | 2003-03-10 |
Family
ID=26480796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28740298A Expired - Fee Related JP3385981B2 (ja) | 1998-06-01 | 1998-10-09 | 半導体装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (4) | US6214700B1 (ja) |
| JP (1) | JP3385981B2 (ja) |
| KR (1) | KR100350774B1 (ja) |
| TW (1) | TW478067B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6610581B1 (en) * | 1999-06-01 | 2003-08-26 | Sanyo Electric Co., Ltd. | Method of forming isolation film in semiconductor device |
| US7045404B2 (en) * | 2004-01-16 | 2006-05-16 | Cree, Inc. | Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof |
| US7642181B2 (en) * | 2006-01-30 | 2010-01-05 | Atmel Corporation | LOCOS self-aligned twin well with a co-planar silicon surface |
| US7692263B2 (en) | 2006-11-21 | 2010-04-06 | Cree, Inc. | High voltage GaN transistors |
| JP5047243B2 (ja) * | 2008-09-26 | 2012-10-10 | シャープ株式会社 | 光学素子ウエハモジュール、光学素子モジュール、光学素子モジュールの製造方法、電子素子ウエハモジュール、電子素子モジュールの製造方法、電子素子モジュールおよび電子情報機器 |
| US8501885B2 (en) | 2009-07-29 | 2013-08-06 | Dow Global Technologies, Llc | Dual- or multi-headed chain shuttling agents and their use for preparation of block copolymers |
| EP2378549A1 (en) * | 2010-04-06 | 2011-10-19 | S.O.I.Tec Silicon on Insulator Technologies | Method for manufacturing a semiconductor substrate |
| US8402835B2 (en) | 2011-02-16 | 2013-03-26 | Silicon Microstructures, Inc. | Compensation of stress effects on pressure sensor components |
| US9363421B1 (en) * | 2015-01-12 | 2016-06-07 | Google Inc. | Correcting for artifacts in an encoder and decoder |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2602598B2 (ja) * | 1992-03-27 | 1997-04-23 | 信越半導体株式会社 | 半導体基板の処理方法 |
| JPH07245397A (ja) * | 1994-03-07 | 1995-09-19 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| DE19503641A1 (de) * | 1995-02-06 | 1996-08-08 | Forschungszentrum Juelich Gmbh | Schichtstruktur mit einer Silicid-Schicht, sowie Verfahren zur Herstellung einer solchen Schichtstruktur |
| US5869405A (en) * | 1996-01-03 | 1999-02-09 | Micron Technology, Inc. | In situ rapid thermal etch and rapid thermal oxidation |
| US5821153A (en) * | 1996-12-09 | 1998-10-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to reduce field oxide loss from etches |
| US6087241A (en) * | 1997-09-05 | 2000-07-11 | Microchip Technology Incorporated | Method of forming side dielectrically isolated semiconductor devices and MOS semiconductor devices fabricated by this method |
| JP3274638B2 (ja) * | 1997-10-29 | 2002-04-15 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1998
- 1998-10-09 JP JP28740298A patent/JP3385981B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-28 US US09/321,885 patent/US6214700B1/en not_active Expired - Fee Related
- 1999-05-31 KR KR1019990019808A patent/KR100350774B1/ko not_active IP Right Cessation
- 1999-05-31 TW TW088109085A patent/TW478067B/zh not_active IP Right Cessation
-
2001
- 2001-01-19 US US09/764,055 patent/US6291311B2/en not_active Expired - Fee Related
- 2001-01-19 US US09/764,057 patent/US20010015466A1/en not_active Abandoned
- 2001-01-19 US US09/764,056 patent/US20010008297A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| KR100350774B1 (ko) | 2002-08-28 |
| US6214700B1 (en) | 2001-04-10 |
| KR20000005766A (ko) | 2000-01-25 |
| US20010015466A1 (en) | 2001-08-23 |
| TW478067B (en) | 2002-03-01 |
| US6291311B2 (en) | 2001-09-18 |
| JP2000058539A (ja) | 2000-02-25 |
| US20010008297A1 (en) | 2001-07-19 |
| US20010001500A1 (en) | 2001-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5151381A (en) | Method for local oxidation of silicon employing two oxidation steps | |
| US5395790A (en) | Stress-free isolation layer | |
| JP3880207B2 (ja) | トレンチ隔離の形成方法 | |
| US4178191A (en) | Process of making a planar MOS silicon-on-insulating substrate device | |
| US5895252A (en) | Field oxidation by implanted oxygen (FIMOX) | |
| JPH04234146A (ja) | 半導体装置のフィールド酸化膜形成方法 | |
| JPH0279445A (ja) | 素子分離領域の形成方法 | |
| JPH088297B2 (ja) | 半導体装置の素子分離方法 | |
| US5926721A (en) | Isolation method for semiconductor device using selective epitaxial growth | |
| JP3385981B2 (ja) | 半導体装置及びその製造方法 | |
| US5937310A (en) | Reduced bird's beak field oxidation process using nitrogen implanted into active region | |
| EP0641022B1 (en) | Isolation structure and method for making same | |
| US5972777A (en) | Method of forming isolation by nitrogen implant to reduce bird's beak | |
| JPH0684891A (ja) | 半導体装置の製造方法 | |
| JPH11145273A (ja) | 半導体装置の製造方法 | |
| JPH0628282B2 (ja) | 半導体装置の製造方法 | |
| US5726093A (en) | Two-step planer field oxidation method | |
| JPH08125010A (ja) | 半導体装置の隔離構造とその製造方法 | |
| US7632735B2 (en) | Process for manufacturing silicon-on-insulator substrate | |
| JP2620403B2 (ja) | 半導体装置の製造方法 | |
| KR100290901B1 (ko) | 반도체소자의격리막형성방법 | |
| JPH01295438A (ja) | 半導体装置の製造方法 | |
| KR100546752B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| JPS58190040A (ja) | 半導体装置の製造方法 | |
| JP3142303B2 (ja) | 高速バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021203 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |