JP3385752B2 - Ceramic printed wiring board and method of manufacturing the same - Google Patents
Ceramic printed wiring board and method of manufacturing the sameInfo
- Publication number
- JP3385752B2 JP3385752B2 JP26547594A JP26547594A JP3385752B2 JP 3385752 B2 JP3385752 B2 JP 3385752B2 JP 26547594 A JP26547594 A JP 26547594A JP 26547594 A JP26547594 A JP 26547594A JP 3385752 B2 JP3385752 B2 JP 3385752B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- palladium
- nickel
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、例えば、携帯電話やテ
ープレコーダー等の電子機器等に用いられるセラミック
プリント配線板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic printed wiring board used in electronic equipment such as mobile phones and tape recorders.
【０００２】[0002]
【従来の技術】従来、導体回路部の表面が金層であるセ
ラミック配線板については、銅やニッケル等の下地層の
金属の上に直接金層を配置した場合、４５０℃付近の加
熱によって、下地層の銅が金層表面に拡散するため、半
導体チップをダイボンドにより強固に接合できなくなる
という問題があった。また、セラミック基板上に形成さ
れている導体回路部に半導体チップを金シリコン共晶板
を介在させて、加熱接合する、いわゆるダイボンドは、
通常４５０℃程度の温度条件で行われるため、使用する
セラミック配線板は４５０℃程度の耐熱性が要求されて
いる。そこで、本発明者等は、特願平６−７３８２で上
記条件を満足するセラミック配線板として、導体回路部
が、下地層が銅層で、中間金属層が特定の厚みのパラジ
ウム層であり、かつ最表面層が金層であるセラミック配
線板を提案した。しかし、上記構成の導体回路部に、半
田付けをおこなった後、高温下にてエージングすると、
錫が銅層に拡散することによって、銅と錫の金属間化合
物が形成し、導体回路部とセラミック基板との密着力が
低下するという現象が生じ、この問題の改善が望まれて
いるのが現状である。2. Description of the Related Art Conventionally, in the case of a ceramic wiring board in which the surface of a conductor circuit portion is a gold layer, when a gold layer is directly placed on a metal of an underlying layer such as copper or nickel, heating at about 450.degree. Since the copper of the underlayer diffuses to the surface of the gold layer, there is a problem that the semiconductor chip cannot be firmly bonded by die bonding. In addition, a so-called die bond, in which a semiconductor chip is heat-bonded to a conductor circuit portion formed on a ceramic substrate with a gold silicon eutectic plate interposed,
Since it is usually performed under a temperature condition of about 450 ° C., the ceramic wiring board used is required to have a heat resistance of about 450 ° C. Therefore, the inventors of the present invention have disclosed that, as a ceramic wiring board satisfying the above conditions in Japanese Patent Application No. 6-7382, the conductor circuit portion has a copper layer as an underlayer and a palladium layer having a specific thickness as an intermediate metal layer. Moreover, we proposed a ceramic wiring board whose outermost layer is a gold layer. However, after soldering the conductor circuit section with the above configuration, when aging at high temperature,
When tin is diffused into the copper layer, an intermetallic compound of copper and tin is formed, and the adhesion between the conductor circuit part and the ceramic substrate is reduced, which is desired to be improved. The current situation.
【０００３】[0003]
【発明が解決しようとする課題】本発明は前記の事情に
鑑みてなされたもので、その目的とするところは、導体
回路部上に錫、鉛よりなる半田を用いて部品を実装した
場合で、実装後の導体回路部の使用温度が高いときで
も、半田の錫成分の拡散による導体回路部とセラミック
基板との密着力の低下を防ぐことができる導体回路部の
表面層が金層であるセラミックプリント配線板及びその
製造方法を提供することにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to mount a component on a conductor circuit portion using solder made of tin or lead. The surface layer of the conductor circuit portion is a gold layer, which can prevent the adhesion force between the conductor circuit portion and the ceramic substrate from being lowered due to the diffusion of the tin component of the solder even when the temperature of the conductor circuit portion after mounting is high. A ceramic printed wiring board and a method for manufacturing the same are provided.
【０００４】[0004]
【課題を解決するための手段】本発明の請求項１に係る
セラミックプリント配線板は、セラミック基板の面上に
下地層が銅層であり、中間層がパラジウム層であり、表
面層が金層である導体回路部が形成されているセラミッ
クプリント配線板において、前記銅層とパラジウム層と
の間に、パラジウムとニッケルとの合金層が形成されて
いることを特徴とする。In a ceramic printed wiring board according to claim 1 of the present invention, a base layer is a copper layer, an intermediate layer is a palladium layer, and a surface layer is a gold layer on the surface of the ceramic substrate. In the ceramic printed wiring board on which the conductor circuit part is formed, an alloy layer of palladium and nickel is formed between the copper layer and the palladium layer.
【０００５】本発明の請求項２に係るセラミックプリン
ト配線板は、前記パラジウムとニッケルとの合金層中の
ニッケル元素の含有量が、合金層全量に対して１０〜３
０重量％であることを特徴とする。In the ceramic printed wiring board according to claim 2 of the present invention, the content of nickel element in the alloy layer of palladium and nickel is 10 to 3 with respect to the total amount of the alloy layer.
It is characterized by being 0% by weight.
【０００６】本発明の請求項３に係るセラミックプリン
ト配線板は、前記合金層の膜厚が、１〜５μｍであるこ
とを特徴とする。A ceramic printed wiring board according to a third aspect of the present invention is characterized in that the film thickness of the alloy layer is 1 to 5 μm.
【０００７】本発明の請求項４に係るセラミックプリン
ト配線板の製造方法は、前記合金層を電気メッキにより
形成することを特徴とする。A method for manufacturing a ceramic printed wiring board according to a fourth aspect of the present invention is characterized in that the alloy layer is formed by electroplating.
【０００８】本発明の請求項５に係るセラミックプリン
ト配線板の製造方法は、前記請求項１乃至請求項３いず
れかに記載のセラミックプリント配線板を２５０〜５０
０℃で１時間以上熱処理を行うことを特徴とする。A method for manufacturing a ceramic printed wiring board according to a fifth aspect of the present invention is the ceramic printed wiring board according to any one of the first to third aspects.
The heat treatment is performed at 0 ° C. for 1 hour or more.
【０００９】以下、本発明を詳細に説明する。本発明で
用いるセラミック基板としては、焼結セラミックを用
い、材質としては、例えば、アルミナ、フォルステナイ
ト、ジルコニア、ムライト、コージェライト、チタニ
ア、チタン酸バリウム、チタン酸カルシウム等の酸化物
系のセラミックが主として使用されるが、炭化物系のセ
ラミック、窒化物系のセラミック等が使用されてもよ
く、これらの２種以上が併用されてもよい。また、セラ
ミック基板の表面は、導体回路部との密着を強固にする
ために粗面化処理を行うことが好ましく、この粗面化処
理の方法としては、サンドブラスト等を用いる機械的な
粗面化処理と熱リン酸等の処理剤を用いる化学的な粗面
化処理とがある。本発明における、導体回路部の下地層
の銅層の形成手法は、例えば、無電解メッキ法、スパッ
タリング法、真空蒸着等があり、特に限定するものでは
ないが銅層を無電解メッキ法により形成することは、真
空蒸着やスパッタリング等の方法で形成する場合に比べ
て、簡便な設備で銅層を形成できるという利点がある。
無電解メッキ法により、銅層を形成する場合には、予め
セラミック基板にアルカリ核付け法、コロイド核付け法
等の通常の核付け処理を施すことが望ましく、無電解メ
ッキ液成分には、例えば、ポリエチレングリコール（Ｐ
ＥＧ）等の有機界面活性剤、ＮａＣＮやジピリジル等の
窒化物系添加剤または２−メルカプトベンゾチアゾール
等のイオウ系添加剤等の添加剤を添加して、得られるメ
ッキ皮膜を緻密化することが望ましい。このような添加
剤を添加せずにメッキした場合、得られるメッキ皮膜
は、ポーラス構造となり、その上に形成するパラジウム
とニッケルとの合金層が粒界の多い構造となり、そのた
めチップのダイボンド等のボンディング時に加わる熱に
よって、銅元素がパラジウムとニッケルとの合金層およ
びパラジウム層を粒界拡散して、金層表面まで到達し、
ボンディング性を損ねる問題が生じる。The present invention will be described in detail below. As the ceramic substrate used in the present invention, a sintered ceramic is used, and as the material, for example, an oxide-based ceramic such as alumina, forsterite, zirconia, mullite, cordierite, titania, barium titanate, or calcium titanate is used. Although mainly used, carbide-based ceramics, nitride-based ceramics, etc. may be used, and two or more of these may be used in combination. In addition, the surface of the ceramic substrate is preferably subjected to a surface roughening treatment in order to firmly adhere it to the conductor circuit portion. As a method of this surface roughening treatment, mechanical surface roughening using sandblasting or the like is performed. There is a treatment and a chemical surface roughening treatment using a treatment agent such as hot phosphoric acid. In the present invention, the method of forming the copper layer of the underlying layer of the conductor circuit portion includes, for example, electroless plating, sputtering, vacuum deposition, etc., but is not particularly limited, and the copper layer is formed by electroless plating. Doing so has an advantage that the copper layer can be formed with simple equipment as compared with the case of forming by a method such as vacuum deposition or sputtering.
When the copper layer is formed by the electroless plating method, it is desirable to subject the ceramic substrate to an ordinary nucleating treatment such as an alkali nucleating method and a colloid nucleating method in advance. , Polyethylene glycol (P
EG) or the like, an organic surfactant such as NaCN or dipyridyl, or a sulfur-based additive such as 2-mercaptobenzothiazole may be added to densify the plating film obtained. desirable. When plating is performed without adding such an additive, the obtained plating film has a porous structure, and the alloy layer of palladium and nickel formed thereon has a structure with many grain boundaries. By the heat applied at the time of bonding, the copper element diffuses through the grain boundaries in the alloy layer of palladium and nickel and the palladium layer, and reaches the surface of the gold layer,
This causes a problem of impairing the bondability.
【００１０】本発明におけるパラジウムとニッケルとの
合金層及びパラジウム層及び金層の形成手法は、例え
ば、電気メッキ法、無電解メッキ法、スパッタリング、
真空蒸着等があり、特に限定するものではないが、製造
効率の点で電気メッキ法が好ましい。パラジウムとニッ
ケルとの合金層及びパラジウム層及び金層の形成に電気
メッキ法を用いる場合、セラミック基板表面に形成した
銅層上にメッキレジストにより所望のパターンを形成
し、次いで電気メッキによりパラジウムとニッケルとの
合金層及びパラジウム層及び金層を形成する。The method for forming the alloy layer of palladium and nickel and the palladium layer and the gold layer in the present invention includes, for example, electroplating, electroless plating, sputtering,
Although there is vacuum vapor deposition and the like, and there is no particular limitation, the electroplating method is preferable from the viewpoint of production efficiency. When the electroplating method is used to form the alloy layer of palladium and nickel, the palladium layer and the gold layer, a desired pattern is formed on the copper layer formed on the surface of the ceramic substrate with a plating resist, and then palladium and nickel are electroplated. To form an alloy layer, a palladium layer, and a gold layer.
【００１１】パラジウムとニッケルとの合金層のニッケ
ル元素の含有量が、合金層全量に対して１０〜３０重量
％であることが望ましい。すなわち、ニッケル元素含有
率が１０％未満の場合には、チップ部品等の半田付け実
装後の１５０℃のエージングによって、半田が下地層で
ある銅層まで容易に熱拡散し、銅と錫の金属間化合物を
形成し、導体回路部とセラミック基板との密着力が低下
してしまう。また、ニッケル元素含有率が４０％を越え
る場合には、ニッケルの金表面への拡散を防ぐために、
その上層であるパラジウム層の厚みを厚くする必要があ
るが、４５０℃の熱処理を施すとセラミック基板と銅層
の間で剥離するという問題が生じる。The content of nickel element in the alloy layer of palladium and nickel is preferably 10 to 30% by weight based on the total amount of the alloy layer. That is, when the nickel element content is less than 10%, the solder is easily thermally diffused to the copper layer which is the base layer by aging at 150 ° C. after soldering and mounting the chip component, and the metal of copper and tin. An intermetallic compound is formed, and the adhesion between the conductor circuit section and the ceramic substrate decreases. Further, when the nickel element content exceeds 40%, in order to prevent the diffusion of nickel to the gold surface,
Although it is necessary to increase the thickness of the palladium layer which is the upper layer thereof, heat treatment at 450 ° C. causes a problem of separation between the ceramic substrate and the copper layer.
【００１２】また、パラジウムとニッケルとの合金層の
厚みは、１〜５μｍであることが好ましい。パラジウム
とニッケルとの合金層の厚みが１μｍ未満の場合には、
ニッケル元素含有率が４０％以上であっても、チップ部
品等の半田付け実装後の１５０℃の長時間のエージング
によって、半田が下地層である銅層まで熱拡散し、銅と
錫の金属間化合物を形成し、導体回路部とセラミック基
板との密着力が低下してしまう。また、パラジウムとニ
ッケルとの合金層の厚みが５μｍを越える場合、４５０
℃の熱処理を施すとセラミック基板と銅層の間で剥離す
るという問題が生じ易い。これは、パラジウムとニッケ
ルとの合金層を電気メッキで５μｍ以上形成すると、形
成される皮膜は、かなり緻密化され、４５０℃の熱処理
にてガス化した皮膜中に取り込まれたメッキ液成分等の
抜け道がないため、密着の弱いセラミック基板と銅層と
の界面で剥離してしまうからである。The thickness of the alloy layer of palladium and nickel is preferably 1 to 5 μm. When the thickness of the alloy layer of palladium and nickel is less than 1 μm,
Even if the nickel element content is 40% or more, due to long-term aging at 150 ° C after soldering and mounting of chip components, the solder thermally diffuses to the copper layer as the base layer, and the metal between copper and tin A compound is formed, and the adhesion between the conductor circuit section and the ceramic substrate is reduced. If the thickness of the alloy layer of palladium and nickel exceeds 5 μm,
The heat treatment at ℃ tends to cause a problem of peeling between the ceramic substrate and the copper layer. This is because when an alloy layer of palladium and nickel is formed to a thickness of 5 μm or more by electroplating, the film formed is considerably densified, and the plating solution components taken into the gasified film by heat treatment at 450 ° C. This is because there is no escape path, and peeling occurs at the interface between the ceramic substrate and the copper layer, which have weak adhesion.
【００１３】本発明のセラミック配線板は、上記のよう
にしてパラジウムとニッケルとの合金層及びパラジウム
層及び金層を形成した後、メッキレジストを剥離し、露
出した銅層をエッチング除去することにより得ることが
できる。In the ceramic wiring board of the present invention, after the alloy layer of palladium and nickel, the palladium layer and the gold layer are formed as described above, the plating resist is peeled off and the exposed copper layer is removed by etching. Obtainable.
【００１４】さらに、得られたセラミック配線板を２５
０℃以上、５００℃以下で、１時間以上の熱処理を行
と、パラジウムとニッケルとの合金層及びパラジウム層
が緻密化するので、チップ部品等の半田付け実装後の１
５０℃の長時間のエージングによって生じる半田の銅層
への拡散を抑制する効果が得られる。Further, the obtained ceramic wiring board is made into 25
When the heat treatment is performed at 0 ° C. or higher and 500 ° C. or lower for 1 hour or longer, the alloy layer of palladium and nickel and the palladium layer are densified.
The effect of suppressing the diffusion of solder into the copper layer caused by aging at 50 ° C. for a long time can be obtained.
【００１５】[0015]
【作用】本発明の請求項１乃至請求項３に係るセラミッ
クプリント配線板は、銅層とパラジウム層との間に、パ
ラジウムとニッケルとの合金層が形成されているので、
チップ部品等の半田付け実装後の１５０℃の長時間のエ
ージングによって、半田がパラジウムとニッケルとの合
金層中のニッケルと金属間化合物を形成する。したがっ
て、この合金層の存在は、錫の銅層への拡散バリヤー効
果を示す。In the ceramic printed wiring board according to the first to third aspects of the present invention, since the alloy layer of palladium and nickel is formed between the copper layer and the palladium layer,
The solder forms an intermetallic compound with nickel in the alloy layer of palladium and nickel by aging at 150 ° C. for a long time after soldering and mounting a chip component or the like. Therefore, the presence of this alloy layer exhibits a diffusion barrier effect of tin on the copper layer.
【００１６】本発明の請求項４に係るセラミック配線板
の製造方法は、前記合金層を電気メッキにより形成する
ので、合金層のニッケル含有量の制御が容易である。In the method for manufacturing a ceramic wiring board according to the fourth aspect of the present invention, since the alloy layer is formed by electroplating, it is easy to control the nickel content of the alloy layer.
【００１７】本発明の請求項５に係るセラミック配線板
の製造方法は、２５０〜５００℃で１時間以上熱処理を
行うことは、パラジウムとニッケルとの合金層及びパラ
ジウム層を緻密化させるので、チップ部品等の半田付け
実装後に１５０℃の長時間のエージングを行った際の、
半田中の錫の銅層への拡散を抑制し、導体回路部とセラ
ミック基板との接続部の脆化を防止する。In the method for manufacturing a ceramic wiring board according to the fifth aspect of the present invention, the heat treatment at 250 to 500 ° C. for 1 hour or more causes the alloy layer of palladium and nickel and the palladium layer to be densified. When aging at 150 ℃ for a long time after soldering and mounting parts etc.,
It suppresses the diffusion of tin in the solder into the copper layer and prevents the connecting portion between the conductor circuit portion and the ceramic substrate from becoming brittle.
【００１８】[0018]
【実施例】以下、本発明を実施例及び比較例によって、
具体的に説明する。EXAMPLES Hereinafter, the present invention will be described with reference to Examples and Comparative Examples.
This will be specifically described.
【００１９】（実施例１〜実施例５）１００ｍｍ角の９
６％アルミナセラミック基板を３３０℃の熱リン酸にて
粗面化した後、アルカリ核付け法により核付け処理し、
無電解銅メッキを行い、セラミック基板の表面全面に
１．０μｍの銅層を形成した。各層の膜厚は蛍光Ｘ線膜
厚計により測定した。ただし、無電解銅メッキ浴組成
は、ＣｕＳＯ4 ・５Ｈ2 Ｏ；１０ｇ／リットル、ＥＤＴ
Ａ・２Ｎａ；３０ｇ／リットル、ＨＣＨＯ（３７％）；
１０ミリリットル／リットルであり、ｐＨ１２に調整
し、浴温度６０℃の条件で行った。得られた銅層が形成
されたセラミック基板に、感光性のネガ型液状レジスト
（メッキレジスト）を塗布した後、乾燥し、次いで露光
し、２．０ｍｍ角のテストパターンを形成した。次に、
電気メッキ法により表１に示す厚み及び組成のパラジウ
ムとニッケルとの合金層を形成した。ここで、パラジウ
ムとニッケルとの合金層のメッキ液として、ニッケル含
有量１０重量％のパラブライト−Ｎ１０（日本高純度化
学株式会社商品名）、ニッケル含有量２０重量％のパラ
ブライト−Ｎ２０（日本高純度化学株式会社商品名）及
びニッケル含有量２５重量％のパラブライト−Ｎ２５
（日本高純度化学株式会社商品名）を使用した。次いで
さらに電気メッキ法により、パラジウム層を２．０μ
ｍ、次いで、金層を１．０μｍ形成した。上記のように
してパラジウムとニッケルとの合金層、パラジウム層、
金層を形成した後、メッキレジストを剥離し、非導体回
路部の銅層を、組成がＮａ2 Ｓ2 Ｏ8 ；３０ｇ／リット
ル、Ｈ2 ＳＯ4 ；１０ミリリットル／リットルであるエ
ッチング液を用いて除去して、テスト用のセラミック配
線板を得た。また、実施例５については、得られたセラ
ミック配線板を４００℃で１時間空気中で加熱した。得
られたテスト用のセラミック配線板について下記に示す
方法にて、セラミック基板と導体回路との密着力を測定
し、結果を表１に示した。(Examples 1 to 5) 100 mm square 9
After roughening a 6% alumina ceramic substrate with hot phosphoric acid at 330 ° C., it is subjected to a nucleating treatment by an alkali nucleating method,
Electroless copper plating was performed to form a 1.0 μm copper layer on the entire surface of the ceramic substrate. The film thickness of each layer was measured by a fluorescent X-ray film thickness meter. However, the electroless copper plating bath composition is CuSO 4 .5H 2 O; 10 g / liter, EDT
A · 2Na; 30 g / liter, HCHO (37%);
The amount was 10 ml / liter, the pH was adjusted to 12, and the bath temperature was 60 ° C. A photosensitive negative type liquid resist (plating resist) was applied to the obtained ceramic substrate on which the copper layer was formed, dried, and then exposed to form a 2.0 mm square test pattern. next,
An alloy layer of palladium and nickel having the thickness and composition shown in Table 1 was formed by electroplating. Here, as a plating solution for an alloy layer of palladium and nickel, Parabright-N10 (trade name of Nippon Kojundo Chemical Co., Ltd.) having a nickel content of 10% by weight, and Parabright-N20 (Japan: 20% by weight) were used. High-purity chemical Co., Ltd. product name) and nickel content 25 weight% of Parabright-N25
(Trade name of Nippon Kojundo Chemical Co., Ltd.) was used. Then, the palladium layer was further 2.0 μm thick by electroplating.
Then, a gold layer having a thickness of 1.0 μm was formed. An alloy layer of palladium and nickel as described above, a palladium layer,
After forming the gold layer, the plating resist was peeled off, and the copper layer of the non-conductor circuit part was used with an etching solution having a composition of Na 2 S 2 O 8 ; 30 g / liter and H 2 SO 4 ; 10 ml / liter. And removed to obtain a test ceramic wiring board. Further, in Example 5, the obtained ceramic wiring board was heated in air at 400 ° C. for 1 hour. With respect to the obtained test ceramic wiring board, the adhesion between the ceramic substrate and the conductor circuit was measured by the method described below, and the results are shown in Table 1.
【００２０】半田付け後の接着強度については、得られ
たセラミックプリント配線板の導体回路部の上にφ０．
８ｍｍの銅ワイヤを半田付けをして、前記銅ワイヤを垂
直に引っ張ることにより、各層の密着強度として、２ｃ
ｍ×２ｃｍのパターンでの、エージング前後のＬ字型の
ピール強度を測定し、これらの値を表１に示した。エー
ジングは、１５０℃、５００時間の条件で行った。な
お、エージング前のＬ字型のピール強度は実施例１〜実
施例５について全て４ｋｇｆ／４ｍｍ2 であった。With respect to the adhesive strength after soldering, φ0.
By soldering a copper wire of 8 mm and pulling the copper wire vertically, the adhesion strength of each layer is 2c.
The L-shaped peel strength before and after aging in a m × 2 cm pattern was measured, and these values are shown in Table 1. Aging was performed under the conditions of 150 ° C. and 500 hours. The L-shaped peel strength before aging was 4 kgf / 4 mm 2 for all of Examples 1 to 5.
【００２１】[0021]
【表１】 [Table 1]
【００２２】（比較例１）パラジウムとニッケルとの合
金層を形成しなかった以外は、実施例１と同様にして、
セラミック配線板を得て、Ｌ字型のピール強度を測定し
表１に示した。(Comparative Example 1) The procedure of Example 1 was repeated except that the alloy layer of palladium and nickel was not formed.
A ceramic wiring board was obtained and the L-shaped peel strength was measured and shown in Table 1.
【００２３】なお、エージング前のＬ字型のピール強度
は４ｋｇｆ／４ｍｍ2 であった。表１の結果、実施例は
比較例に比べて、導体回路部上に錫、鉛よりなる半田を
用いて部品を実装した場合で、実装後の導体回路部の使
用温度が高いときでも、半田の錫成分の拡散による導体
回路部６とセラミック基板１との密着力の低下を防ぐこ
とができるということが確認できた。The L-shaped peel strength before aging was 4 kgf / 4 mm 2 . As a result of Table 1, in the example, as compared with the comparative example, when the component is mounted on the conductor circuit part using solder made of tin and lead, even when the operating temperature of the conductor circuit part after mounting is high, the soldering is performed. It has been confirmed that it is possible to prevent the decrease in the adhesive force between the conductor circuit portion 6 and the ceramic substrate 1 due to the diffusion of the tin component.
【００２４】[0024]
【発明の効果】本発明の請求項１乃至請求項３に係るセ
ラミックプリント配線板は、銅層とパラジウム層との間
に、パラジウムとニッケルとの合金層が形成されている
ので、チップ部品等の半田付け実装後の１５０℃の長時
間のエージングによって、半田がパラジウムとニッケル
との合金層中のニッケルと金属間化合物を形成し、錫の
銅層への拡散バリヤー効果を示すため、導体回路部上に
錫、鉛よりなる半田を用いて部品を実装した場合で、実
装後の導体回路部の使用温度が高いときでも、半田の錫
成分の拡散による導体回路部とセラミック基板との密着
力の低下を防ぐことができる。In the ceramic printed wiring board according to the first to third aspects of the present invention, the alloy layer of palladium and nickel is formed between the copper layer and the palladium layer. After soldering and mounting for a long time at 150 ° C, the solder forms an intermetallic compound with nickel in the alloy layer of palladium and nickel, and exhibits a diffusion barrier effect of tin to the copper layer. Adhesion between the conductor circuit part and the ceramic substrate due to the diffusion of the tin component of the solder even when the component is mounted using solder consisting of tin and lead on the part and the operating temperature of the conductor circuit part after mounting is high. Can be prevented.
【００２５】本発明の請求項４に係るセラミックプリン
ト配線板の製造方法は、前記合金層を電気メッキにより
形成することは、合金層のニッケル含有量の制御が容易
である。ので、本発明の請求項４に係るセラミック配線
板の製造方法によると、安定した品質で得ることが可能
になる。In the method for manufacturing a ceramic printed wiring board according to the fourth aspect of the present invention, the nickel content of the alloy layer can be easily controlled by forming the alloy layer by electroplating. Therefore, according to the method for manufacturing a ceramic wiring board according to the fourth aspect of the present invention, it is possible to obtain a stable quality.
【００２６】本発明の請求項５に係るセラミック配線板
の製造方法は、２５０〜５００℃で１時間以上熱処理を
行うことは、パラジウムとニッケルとの合金層及びパラ
ジウム層を緻密化させるので、本発明の請求項５に係る
セラミック配線板の製造方法によると、チップ部品等の
半田付け実装後に１５０℃の長時間のエージングを行っ
た際の半田中の錫の銅層への拡散を抑制し、導体回路部
とセラミック基板との接続部の脆化を防止したセラミッ
ク配線板を効率よく、かつ、安定した品質で得ることが
可能になる。In the method for manufacturing a ceramic wiring board according to the fifth aspect of the present invention, heat treatment at 250 to 500 ° C. for 1 hour or more causes the alloy layer of palladium and nickel and the palladium layer to be densified. According to the method for manufacturing a ceramic wiring board according to claim 5 of the invention, it is possible to suppress the diffusion of tin in the solder into the copper layer when aging is performed at 150 ° C. for a long time after soldering and mounting a chip component, It becomes possible to efficiently and stably obtain a ceramic wiring board in which brittleness of the connecting portion between the conductor circuit portion and the ceramic substrate is prevented.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金谷 大介 大阪府門真市大字門真1048番地松下電工 株式会社内 (56)参考文献 特開 平５−327187（ＪＰ，Ａ) 実開 昭48−40042（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/24 H01L 23/13 H05K 3/38 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Daisuke Kanaya 1048, Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Works, Ltd. (56) Reference JP-A-5-327187 (JP, A) SAIKAI 48-40042 ( (58) Fields surveyed (Int.Cl. 7 , DB name) H05K 3/24 H01L 23/13 H05K 3/38
Claims (5)
あり、中間層がパラジウム層であり、表面層が金層であ
る導体回路部が形成されているセラミックプリント配線
板において、前記銅層とパラジウム層との間に、パラジ
ウムとニッケルとの合金層が形成されていることを特徴
とするセラミックプリント配線板。1. A ceramic printed wiring board in which a conductor circuit portion in which a base layer is a copper layer, an intermediate layer is a palladium layer, and a surface layer is a gold layer is formed on a surface of a ceramic substrate, wherein the copper layer is a copper layer. A ceramic printed wiring board, wherein an alloy layer of palladium and nickel is formed between the layer and the palladium layer.
のニッケル元素の含有量が、合金層全量に対して１０〜
３０重量％であることを特徴とする請求項１記載のセラ
ミックプリント配線板。2. The content of nickel element in the alloy layer of palladium and nickel is 10 to 10 with respect to the total amount of the alloy layer.
The ceramic printed wiring board according to claim 1, which is 30% by weight.
ことを特徴とする請求項１又は請求項２記載のセラミッ
クプリント配線板。3. The ceramic printed wiring board according to claim 1 or 2, wherein the alloy layer has a thickness of 1 to 5 μm.
ことを特徴とする請求項１乃至請求項３いずれかに記載
のセラミックプリント配線板の製造方法。4. The method for manufacturing a ceramic printed wiring board according to claim 1, wherein the alloy layer is formed by electroplating.
載のセラミックプリント配線板を２５０〜５００℃で１
時間以上熱処理を行うことを特徴とするセラミックプリ
ント配線板の製造方法。5. The ceramic printed wiring board according to any one of claims 1 to 3 at 250 to 500 ° C.
A method for manufacturing a ceramic printed wiring board, characterized by performing heat treatment for not less than an hour.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26547594A JP3385752B2 (en) | 1994-10-28 | 1994-10-28 | Ceramic printed wiring board and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26547594A JP3385752B2 (en) | 1994-10-28 | 1994-10-28 | Ceramic printed wiring board and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08125310A JPH08125310A (en) | 1996-05-17 |
| JP3385752B2 true JP3385752B2 (en) | 2003-03-10 |
Family
ID=17417695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26547594A Expired - Fee Related JP3385752B2 (en) | 1994-10-28 | 1994-10-28 | Ceramic printed wiring board and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3385752B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2425545A (en) * | 2005-04-25 | 2006-11-01 | Ian Clive Butcher | Decking with artificial grass or other non-slip surface |
-
1994
- 1994-10-28 JP JP26547594A patent/JP3385752B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08125310A (en) | 1996-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007123883A (en) | Method of forming plating layer of print circuit board and print circuit board manufactured by the method | |
| US20100302748A1 (en) | Ceramic substrate part and electronic part comprising it | |
| JPH0463838B2 (en) | ||
| JPS61197488A (en) | Formation of copper electrode on aluminum nitride | |
| JP5069485B2 (en) | Metal base circuit board | |
| JP3385752B2 (en) | Ceramic printed wiring board and method of manufacturing the same | |
| JP2008227055A (en) | Circuit board | |
| JP3495773B2 (en) | Circuit board | |
| JPH05191038A (en) | Ceramic board with metallic layer and manufacturing method thereof | |
| JPH08293654A (en) | Formation of metal film on ceramic base material and metal-coated ceramic structure | |
| JP3801334B2 (en) | Semiconductor device mounting substrate and manufacturing method thereof | |
| JP4683768B2 (en) | Wiring board | |
| JP2001024296A (en) | Ceramic circuit board | |
| JPH0454378B2 (en) | ||
| JP2003258161A (en) | Printed wiring board for mounting electronic component | |
| JPH08102578A (en) | Ceramic printed wiring board and its manufacture | |
| JPH08102580A (en) | Ceramic printed wiring board and its manufacture | |
| JP3740407B2 (en) | Wiring board | |
| JPH08102579A (en) | Ceramic printed wiring board and its manufacture | |
| JP2648408B2 (en) | Printed circuit board for mounting semiconductor elements | |
| JP5865921B2 (en) | Circuit board and electronic device using the same | |
| JP2002234781A (en) | Copper-metallized composition, ceramic wiring board using the composition and production method therefor | |
| JPH08125309A (en) | Ceramic printed wiring board | |
| JPH07212009A (en) | Ceramic wiring board and its manufacture | |
| JP2002353586A (en) | Wiring board and electronic device using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |