JP3380164B2 - 周辺装置の集積回路のデータ送信機能をテスト及び表示するシミュレーション・システム - Google Patents
周辺装置の集積回路のデータ送信機能をテスト及び表示するシミュレーション・システムInfo
- Publication number
- JP3380164B2 JP3380164B2 JP13354898A JP13354898A JP3380164B2 JP 3380164 B2 JP3380164 B2 JP 3380164B2 JP 13354898 A JP13354898 A JP 13354898A JP 13354898 A JP13354898 A JP 13354898A JP 3380164 B2 JP3380164 B2 JP 3380164B2
- Authority
- JP
- Japan
- Prior art keywords
- simulation
- peripheral device
- interface
- module
- logic module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Tests Of Electronic Circuits (AREA)
- Debugging And Monitoring (AREA)
- Small-Scale Networks (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
ストに関連する。より詳細には、本発明は、周辺装置を
用いたデータ送信機能がテストされその結果が表示され
るように、ホスト・コンピュータ環境と周辺装置との間
で動作するシミュレーション・システムに関連する。
ように動作する殆どのシステムは、集積回路(IC)又
はフィールド・プログラマブル・ゲート・アレイ(FP
GA)のような前段階のものを、周辺装置の他のコンポ
ーネント及び構造と実際に一体化することにより、テス
トを実行しなければならない。例えば、CD−ROMの
デコーディングICは、データ・デコーディング機能の
実際の検査が行われる前に、CD−ROMのサーボIC
と組み合わされねばならない。プリンタのパラレル・イ
ンターフェースICは、印刷機構と組み合わされねばな
らない。スキャナのスキャナ−ホスト・バス・インター
フェースICは、スキャナのデータ送信機能及び処理機
能を検査するために、スキャナのコンポーネント及び構
造の一部と組み合わされねばならない。
あり、周辺装置の設計はそれよりかなり下にある。周辺
装置の集積回路の設計の機能を検査するために、殆どの
会社では、2つの主なルートが一般的に選択されてい
る。すなわち、 I.集積回路を共同で開発するために、周辺装置の製造
者又は会社との同意が求められる。それによって、集積
回路及び周辺装置を動作させる設計規則が完全に議論さ
れ、設計スキームが個別に実現される。その後に、2つ
の設計が合わされ、設計機能がテストされる。この段階
の間に発生し得るシステムのいかなるエラーも、元の設
計を更に議論することによって、取り除かれる。しか
し、このタイプの共同作業の欠点には、以下のものがあ
る。
ーが集積回路の設計の欠陥から発生したものか、又は周
辺装置からか、又はその両方から発生したものかを判定
することが大変困難であること。
ド・シークレット又はビジネス機会が関係するときに
は、時には完全な協力が困難であること。更に、共同作
業を行う当事者間で契約上の不一致を起こすことなし
に、同じ集積回路設計を別の顧客に紹介することが大変
困難であること。
る優先順位が異なり得ること。従って、ICの設計にお
いて容易に対立が起き、結果として協力の障壁となるこ
と。
と責任が関与し、利益の対立が容易に生じ得ること。従
って、集積回路の開発が、実際に、不都合なものとな
る。
的な周辺装置を購入し、次に、集積回路の機能テストを
可能にするために幾つかの変更を行う。しかしながら、
これには、以下の短所が存在する。
の製造者によって完全に固定されており、新たな機能を
テストすることが大変困難であること。
ピン毎の互換性を有しない場合には、効率的に動作させ
ることが大変困難であること。
的遅いこと。従って、設計の信頼性を向上させることが
困難であり、バージョンの変更の回数及び可能性がより
頻繁になること。結果的に、設計及びサンプル作成コス
トが比較的高くなり、集積回路を市場に迅速に出すため
には、好ましくない環境が生じる。
と、現在の状況を改善する方法を設計する必要がある。
であり実現が容易なシミュレーション・システムを提供
する。このシステムは、集積回路設計者が、集積回路の
機能と、ターゲットとなる周辺装置上でのそのシーケン
シャルな実行の関係とのテストを、実際にターゲットの
周辺装置に接続せずに、完了することを容易にする。
て、集積回路の設計の信頼性を大きく向上させることが
できる。更に、集積回路の製品の質を改善することがで
き、かつ、ICの設計、製作、テストのコストを低減さ
せることができる。更に、本発明は、顧客の要求に従っ
て特定の集積回路製品上での機能テストを行うために用
いることができ、従って、任意の時に特定の集積回路製
品の動作の原理を顧客に対して実証することができる。
本発明の目的に従うと、ここで実現されかつ広く説明さ
れるように、本発明は、ホスト・コンピュータと周辺装
置とを有する環境をシミュレートするシミュレーション
・システムを提供する。
トウェア・シミュレーション・モジュールと、周辺装置
の集積回路及びその接続ロジック・モジュールと、シミ
ュレーション・ファームウェア及びその接続ロジック・
モジュールと、第1送信インターフェースと、第2送信
インターフェースと、第3の送信インターフェースとを
備える。ソフトウェア・シミュレーション・モジュール
は、第1送信インターフェースを通じて、周辺装置IC
及びその接続ロジック・モジュールに接続される。周辺
装置IC及びその接続ロジック・モジュールは、第3の
送信インターフェースを通じて、シミュレーション・フ
ァームウェア及びその接続ロジック・モジュールに接続
される。そして、ソフトウェア・シミュレーション・モ
ジュールは、第2送信インターフェースを通じて、シミ
ュレーション・ファームウェア及びその接続ロジック・
モジュールに接続される。
ア・シミュレーション・モジュールは、第1オペレーテ
ィング・プログラムと、第2オペレーティング・プログ
ラムとを更に備える。第1オペレーティング・プログラ
ムは、データ送信を実行するために、第1送信インター
フェースから来て周辺装置を制御するデータを処理す
る。第2オペレーティング・プログラムは、周辺装置I
C及びその接続ロジック・モジュールとの信号応答及び
データ送信を行うために、第2送信インターフェースか
ら来てシミュレーション・ファームウェア及びその接続
ロジック・モジュールを制御するデータを処理する。
・シミュレーション・モジュールは、ホスト・コンピュ
ータ環境の下で動作し、制御命令及びデータの送信及び
受信を行う。それらの命令は処理され、次に、データは
意図された結果と比較されて戻り(リターン)信号の精
度が評価され、このようにして、周辺装置に必要な機能
テストが達成される。
IC及びその接続ロジック・モジュールは、シミュレー
ション・システムによるテストのターゲットとなる装置
である。周辺装置IC及びその接続ロジック・モジュー
ルは、第1送信インターフェースから信号を受信し、シ
ミュレーション・ファームウェア及びその接続ロジック
・モジュールから応答信号(correspondence signal)
を受信し、次に、周辺装置における正確性を検査するた
めに、機能動作及びデータ送信が実行される。
ション・ファームウェア及びその接続ロジック・モジュ
ールは、特定の周辺装置インターフェースの応答信号を
シミュレートするために用いられる。シミュレーション
・ファームウェア及びその接続ロジック・モジュール
は、データ送信及び処理のために、周辺装置IC及びそ
の接続ロジック・モジュールと、第2オペレーティング
・プログラムとの間に配置される。
ーティング・プログラムは、第1送信インターフェース
からのデータを処理し、周辺装置のデータ送信を制御す
る。第2オペレーティング・プログラムは、第2送信イ
ンターフェースからのデータを処理し、また、シミュレ
ーション・ファームウェア及びその接続ロジック・モジ
ュールと、周辺装置IC及びその接続ロジック・モジュ
ールとの間の信号応答及びデータ送信を制御する。
周辺装置IC及びその接続ロジック・モジュールと、シ
ミュレーション・ファームウェア及びその接続ロジック
・モジュールと、第2オペレーティング・プログラム
と、第2送信インターフェースと、第3送信インターフ
ェースとを用い、任意の特定の周辺装置のすべての可能
な機能動作をシミュレートする。
は例示的なものであり、特許請求の範囲に記載されてい
る発明の更なる説明を意図するものであることが理解さ
れるであろう。
され、本明細書の一部を構成するものである。図面は本
発明の一実施例を示し、詳細な説明とともに、本発明の
原理を説明するために使用される。
施形態の詳細についてを参照する。この実施形態の例
は、図面に示されている。図面及び説明において、同じ
又は同様の部品を言及するために、可能なかぎり同じ参
照番号を用いている。
は、3つの主なモジュール、即ち、ソフトウェア・シミ
ュレーション・モジュールと、周辺装置IC及びその接
続ロジック・モジュールと、シミュレーション・ファー
ムウェア及びその接続ロジック・モジュールとに分けら
れる。これらは、ホスト・コンピュータ環境又は周辺装
置の何れかの下で働く。
ション・システムを示すブロック図である。図1に示さ
れるように、M1は、ホスト・コンピュータ環境E1の
下で働くソフトウェア・シミュレーション・モジュール
を表す。ソフトウェア・シミュレーション・モジュール
M1は、周辺装置の機能の正確度を確かめるために、制
御命令及びデータの送信及び受信、及び命令の処理及び
データ比較処理の実行に用いられる。
ールM1は、任意のコンピュータ言語で書くことがで
き、このモジュールは、第1オペレーティング・プログ
ラム(スレッド1)T1と第2オペレーティング・プロ
グラム(スレッド2)T2とを含む。第1オペレーティ
ング・プログラムT1は、標準のソフトウェア/ハード
ウェア・インターフェースI1から来る信号を処理し、
周辺装置への又は周辺装置からのデータ送信を制御す
る。第2オペレーティング・プログラムT2は、別のソ
フトウェア/ハードウェア・インターフェースI2から
来る信号を処理し、シミュレーション・ファームウェア
・モジュールM3への又はシミュレーション・ファーム
ウェアモジュールM3からのデータ送信を制御し、この
モジュールM3は、周辺装置ICモジュールM2との信
号応答及びデータ送信を実行する。
ク・モジュールを表し、かつ本シミュレーション・シス
テムにおいて機能検査を実行するためのターゲット・モ
ジュールである。モジュールM2は、ホスト・コンピュ
ータの標準の周辺装置インターフェースI1から来る信
号と、シミュレーション・ファームウェア及びその接続
ロジック・モジュールM3からの応答信号とを受信し、
次に、機能動作(機能演算)及びデータ送信を実行す
る。これから、これら機能動作及びデータ送信の正確度
が検査される。
ア及びその接続ロジック・モジュールを表す。M3は、
指定された装置インターフェースに現れる応答信号をシ
ミュレートするために用いられる。モジュールM3は、
データ送信プロセッサとして働くシミュレーション・ソ
フトウェアT2と周辺装置ICモジュールM2との間に
配置される。シミュレーション・ファームウェア及びそ
の接続ロジック・モジュールM3は、ファームウェア・
シミュレーションを行うためにマイクロプロセッサを用
いる。
との間の標準のインターフェースとして動作する第1送
信インターフェースを表す。第1送信インターフェース
I1は、標準のデータ送信及び通信機能を行い、標準の
ホスト−周辺インターフェース、例えば、IEEE13
94、USB、AC97、PCMCIA、SCSI、A
TA、ATAPI、RS232及びパラレル(Paralle
l)を含む。
は非標準のインターフェース、例えば、RS232、パ
ラレル、ECP、EPP、I2C、SCSI、USB、
IEEE1394として、又は、マイクロプロセッサ・
ファームウェアとの制御された通信及びデータ送信が可
能なカスタムの設計のインターフェースとして働く第2
送信インターフェースを表す。
の多種のICコンポーネントに送ることを可能にするイ
ンターフェースとして、及びデータ送信のためのインタ
ーフェースとして働く第3送信インターフェースを表
す。
本シミュレーション・システムは、また、エラー処理機
能及びエラー・リターン機能を検査することが可能であ
る。更に、シミュレーションを通じて送信されるデータ
の量を、一度にすべて送信する必要はない。データ送信
は、周辺装置及びその動作スキームにおいて使用可能な
バッファ・メモリの量に応じて、複数の段階で行われて
よい。
インターフェースI1から来る信号を処理し周辺装置と
の間のデータ送信を制御する第1オペレーティング・プ
ログラムT1を備えている。シミュレーション・システ
ムは、更に、第2オペレーティング・プログラムT2を
備えているが、この第2オペレーティング・プログラム
T2は、第2送信インターフェースI2から来る信号を
処理し、シミュレーション・ファームウェアとその制御
ロジック・モジュールM3とを制御して、周辺装置IC
及びその接続ロジック・モジュールM2との間で、信号
の応答(signalcorrespondence)とデータ送信とを行う
ものである。
は、更に、周辺装置の機能性能をシミュレートするため
に、周辺装置IC及びその接続ロジック・モジュールM
2、シミュレーション・ファームウェア及びその接続ロ
ジック・モジュールM3、第2オペレーティング・プロ
グラムT2、第2送信インターフェースI2、及び第3
送信インターフェースI3用いるシミュレーション・シ
ステムを備える。
カテゴリに分類できる。それらは、データ入力用に特別
に設計されたもの、データ出力用に特別に設計されたも
の、及びデータ入力及び出力の両方のために特別に設計
されたものである。ここでの入力及び出力は、ホスト・
コンピュータに対してのものである。
の例には、デジタル・スキャナ、デジタル・スチル・カ
メラ(DSC)、デジタル・ビデオ・カメラ(DVC)
などが含まれる。データ出力用に特別に設計された周辺
装置の例には、プリンタ、製図用装置などが含まれる。
データ入力機能及びデータ出力機能を有する周辺装置の
例には、ハード・ディスク、フロッピー・ディスク、バ
ックアップ・テープ・システム、光学ディスクなどが含
まれる。
は、以下に説明する一連のステップ従ってシミュレート
され得る。
ョン・モジュールM1の第1オペレーティング・プログ
ラムT1が、データ要求命令及び制御信号を標準インタ
ーフェースI1に送る。
が、インターフェースI1から命令及び制御信号を受信
し、適当な処理動作を行い、次に、データ入力命令が、
第3インターフェースI3を通じてシミュレーション・
ファームウェア・モジュールM3に送信される。
ウェア・モジュールM3は、インターフェースI3との
応答信号をシミュレートし、次に、インターフェースI
3からデータ入力命令を受け取る。このデータ入力命令
は、後に、第2インターフェースI2を介して、ソフト
ウェア・シミュレーション・モジュールM1の第2オペ
レーティング・プログラムT2に、送られる。
レーション・モジュールM1の第2オペレーティング・
プログラムT2は、第2インターフェースI2を通じ
て、シミュレーション・ファームウェア・モジュールM
3に、指定されたデータを送る。
ウェア・モジュールM3は、インターフェースI3との
間の信号応答動作をシミュレートし、次に、検査の準備
が完了している周辺装置ICであるM2にデータを送信
する。
インターフェースI1を通じて、ソフトウェア・シミュ
レーション・モジュールM1の第1オペレーティング・
プログラムT1にデータを送る。
レーション・モジュールM1の第1オペレーティング・
プログラムT1は、周辺装置ICのM2から受信したデ
ータと予期されるデータとを比較し、周辺装置ICのM
2が適正に動作しているかを検査する。同時に、受信さ
れたデータは、また、ホスト・コンピュータに表示され
ることができる。
信されるまでステップ1〜7を繰り返す。
ップ3〜5が動作の中心であり、そこでは、第2オペレ
ーティング・プログラムT2は、シミュレーション・フ
ァームウェア・モジュールM3と共に作用し、入力用の
周辺装置の実際の動作をシミュレートする。
は、以下に説明する一連のステップに従ってシミュレー
トされ得る。
ション・モジュールM1の第1オペレーティング・プロ
グラムT1が、データ出力要求命令及び制御信号を標準
インターフェースI1に送る。
るM2が、命令及び制御信号の指示に従う。これらの信
号は、M2自体にいくつかの処理動作を実行させること
によって、検査の準備を行わせるものである。次に、M
2は、データ出力命令を、第3インターフェースI3を
介して、シミュレーション・ファームウェア・モジュー
ルM3に送る。
ウェア・モジュールM3は、インターフェースI3との
間の応答信号をシミュレートし、出力データを受信する
準備を完了する。次に、シミュレーション・ファームウ
ェア・モジュールM3は、第2インターフェースI2を
介して、ソフトウェア・シミュレーション・モジュール
M1の第2オペレーティング・プログラムT2に、その
状態を信号で知らせる。
ィ(準備完了)信号を受信した後で、ソフトウェア・シ
ミュレーション・モジュールM1の第1オペレーティン
グ・プログラムT1は、標準インターフェースI1を通
じて、周辺装置ICであるM2に、出力データを送る。
を受信し、次に、第3インターフェースI3を通じてシ
ミュレーション・ファームウェア・モジュールM3に送
る。
ウェア・モジュールM3は、インターフェースI3との
信号応答動作をシミュレートし、次に、第2インターフ
ェースI2を通じて、ソフトウェア・シミュレーション
・モジュールM1の第2オペレーティング・プログラム
T2に、受信したデータを送る。
レーション・モジュールM1の第2オペレーティング・
プログラムT2は、周辺装置ICのM2から受信したデ
ータと予期されるデータとを比較し、周辺装置ICのM
2が適正に動作しているかを検査する。同時に、受信さ
れたデータは、また、ホスト・コンピュータ上に表示さ
れることができる。
ランで完了しなければ、データ送信が完了するまでステ
ップ1〜7が繰り返される。
プ3、5、6はこの動作の中心であり、そこでは、第2
オペレーティング・プログラムT2は、シミュレーショ
ン・ファームウェア・モジュールM3と共になって働
き、出力用の周辺装置の実際の動作をシミュレートす
る。
設計された周辺装置に対しては、入力をシミュレートす
るステップは、データ入力用に特別に設計された周辺装
置のシミュレーションの説明と類似し、出力をシミュレ
ートするステップは、データ出力用に特別に設計された
周辺装置のシミュレーションの説明と類似する。
レーション・ファームウェア及びその接続ロジック・モ
ジュールと第2オペレーティング・プログラムが、共
に、周辺装置の「コア・エンジン」と言われるものの実
際の動作をシミュレートするように働く。周辺装置のコ
ア・エンジンの制御のシミュレーションは、ソフトウェ
ア・シミュレーション・モジュールの第2オペレーティ
ング・プログラム、又はシミュレーション・ファームウ
ェア・モジュール内部のマイクロプロセッサを用いて行
われる。
ション・システムを用いることの効果は、以下のことを
含む。
在しなくてもよい。本発明のソフトウェア・モジュール
を実行するホスト・コンピュータと、ターゲット周辺装
置シミュレーション・ハードウェア及びファームウェア
・モジュールとだけが必要である。
ールド・プログラマブル・ゲート・アレイ(FPGA)
用いて回路の設計を行い、次に、一体化された全体を検
査する前に回路の各機能を個別に検査することができ
る。この検査は、本発明のシミュレーション・システム
を用いて、エラーを除くため又は機能を向上させるため
に、一度に一段階ずつ行うことができる。
ムは、集積回路の初期の設計段階の間に、機能テスタ及
び開発ディスプレイ装置として用いられ得る。
ストが低減される。
ージョンの変更回数を最小化することができる。
トウェア及びファームウェアの使用により、機能的変更
の実現を柔軟化でき、それら機能的変更の後の検査をよ
り便利になる。
く、本発明の構成に対して様々な修正及び変更を行い得
ることが当業者には明白である。上述の記載に鑑み、本
発明は、特許請求の範囲とその均等物の範囲に属する修
正及び変更とを含むものとする。
テムを示すブロック図である。
Claims (18)
- 【請求項1】 周辺装置の集積回路によって行われるデ
ータ送信機能を検査し表示するシミュレーション・シス
テムであって、ホスト・コンピュータ環境及び周辺装置
の下で動作するシミュレーション・システムにおいて、 第1オペレーティング・プログラム及び第2オペレーテ
ィング・プログラムを含むソフトウェア・シミュレーシ
ョン・モジュールと、 周辺装置集積回路及びその接続ロジック・モジュール
と、 シミュレーション・ファームウェア及びその接続ロジッ
ク・モジュールと、 前記ソフトウェア・シミュレーション・モジュールと前
記周辺装置集積回路及びその接続ロジック・モジュール
との間にあり、前記ホスト・コンピュータ環境と前記周
辺装置との間の標準インターフェースとして働き、標準
データ送信動作に対する通信リンク及び媒体として機能
する第1送信インターフェースと、 前記シミュレーション・ファームウェア及びその接続ロ
ジック・モジュールと前記ソフトウェア・シミュレーシ
ョン・モジュールとの間にあり、前記ホスト・コンピュ
ータ環境によって与えられる別の標準又は非標準のイン
ターフェースとして動作し、通信及びデータ送信を制御
するように働く第2送信インターフェースと、 前記周辺装置集積回路及びその接続ロジック・モジュー
ルと前記シミュレーション・ファームウェア及びその接
続ロジック・モジュールとの間にあり、データ送信のた
めのインターフェースとして、及び周辺装置内の様々な
集積回路制御装置を制御する指定された制御信号に対す
るインターフェースとして働く第3送信インターフェー
スと、 を備えており、前記ソフトウェア・シミュレーション・
モジュールは、前記ホスト・コンピュータ環境におい
て、制御命令及びデータを供給及び受信し、次に、前記
命令を処理し、データの正確度を確かめるためにデータ
比較を行うよう動作し、それによって前記周辺装置の機
能が検査され、 前記第1オペレーティング・プログラムは、前記第1送
信インターフェースから来る、かつ前記周辺装置のデー
タ送信動作を制御する信号を処理し、前記第2オペレー
ティング・プログラムは、前記第2送信インターフェー
スから来る、かつ前記シミュレーション・ファームウェ
ア及びその接続ロジック・モジュールが前記周辺装置集
積回路及びその接続ロジック・モジュールとの信号応答
及びデータ送信を実行するように制御する信号を処理
し、 前記周辺装置集積回路及びその接続ロジック・モジュー
ルは、シミュレーション・システムにおける検査のター
ゲットであり、前記周辺装置集積回路及びその接続ロジ
ック・モジュールは、前記第1送信インターフェースか
ら来る信号及び前記シミュレーション・ファームウェア
及びその接続ロジック・モジュールから来る応答信号を
受信し、次に、機能動作及びデータ送信動作の正確度を
検査するためにこれらの動作を行うものであり、前記シ
ミュレーション・ファームウェア及びその接続ロジック
・モジュールは、周辺装置のインターフェースで特定の
応答信号をシミュレートするために用いられ、かつこの
モジュールは、データ送信を処理するために、前記第2
オペレーティング・プログラムと前記周辺装置集積回路
及びその接続ロジック・モジュールとの間に配置されて
いることを特徴とするシミュレーション・システム。 - 【請求項2】 請求項1記載のシミュレーション・シス
テムにおいて、前記シミュレーション・ファームウェア
及びその接続ロジック・モジュールと、前記第2オペレ
ーティング・プログラムとは共に働き、前記集積回路の
コア・エンジンの実際の動作をシミュレートすることを
特徴とするシミュレーション・システム。 - 【請求項3】 請求項1記載のシミュレーション・シス
テムにおいて、前記第1送信インターフェースは、前記
ホスト・コンピュータ環境と前記周辺装置との間の標準
インターフェースとして機能し、標準データ送信動作の
ための通信リンク及び媒体として動作することを特徴と
するシミュレーション・システム。 - 【請求項4】 請求項1記載のシミュレーション・シス
テムにおいて、前記第2送信インターフェースは、前記
ホスト・コンピュータ環境によって供給される別の標準
又は非標準のインターフェースを含み、通信及びデータ
送信を制御するように機能することを特徴とするシミュ
レーション・システム。 - 【請求項5】 請求項1記載のシミュレーション・シス
テムにおいて、前記第3送信インターフェースは、デー
タ送信に対するインターフェースとして、及び周辺装置
内の様々な集積回路制御装置を制御する指定された制御
信号に対するインターフェースとして機能することを特
徴とするシミュレーション・システム。 - 【請求項6】 請求項1記載のシミュレーション・シス
テムにおいて、前記シミュレーション・ファームウェア
及びその接続ロジック・モジュールは、ファームウェア
・シミュレーションを行うためにマイクロプロセッサを
用いることを特徴とするシミュレーション・システム。 - 【請求項7】 請求項1記載のシミュレーション・シス
テムにおいて、周辺装置のコア・エンジンの制御機構の
シミュレーションは、前記ソフトウェア・シミュレーシ
ョン・モジュール内の前記第2オペレーティング・プロ
グラム、又は前記シミュレーション・ファームウェア・
モジュール内のマイクロプロセッサの何れかによって行
われることを特徴とするシミュレーション・システム。 - 【請求項8】 請求項1記載のシミュレーション・シス
テムにおいて、前記ソフトウェア・シミュレーション・
モジュールのソフトウェアは、任意のコンピュータ言語
によって書くことができることを特徴とするシミュレー
ション・システム。 - 【請求項9】 請求項1記載のシミュレーション・シス
テムにおいて、前記ホスト・コンピュータ環境と前記周
辺装置との間の標準インターフェースとして働く前記第
1送信インターフェースは、IEEE1394、US
B、AC97、PCMCIA、SCSI、ATA、AT
API、RS232、又はParallelを含むこと
を特徴とするシミュレーション・システム。 - 【請求項10】 周辺装置内の集積回路の機能をシミュ
レートするシミュレーション・システムにおいて、ホス
ト・コンピュータ環境及び周辺装置の下で動作するシミ
ュレーション・システムにおいて、 第1オペレーティング・プログラム及び第2オペレーテ
ィング・プログラムを含むソフトウェア・シミュレーシ
ョン・モジュールと、 周辺装置集積回路及びその接続ロジック・モジュール
と、 シミュレーション・ファームウェア及びその接続ロジッ
ク・モジュールと、 前記ソフトウェア・シミュレーション・モジュールと前
記周辺装置集積回路及びその接続ロジック・モジュール
との間にある第1送信インターフェースと、 前記シミュレーション・ファームウェア及びその接続ロ
ジック・モジュールと前記ソフトウェア・シミュレーシ
ョン・モジュールとの間にある第2送信インターフェー
スと、 前記周辺装置集積回路及びその接続ロジック・モジュー
ルと前記シミュレーション・ファームウェア及びその接
続ロジック・モジュールとの間にある第3送信インター
フェースと、 を備えており、前記第1オペレーティング・プログラム
は、前記第1送信インターフェースから来る、かつ前記
周辺装置のデータ送信動作を制御する信号を処理し、 前記第2オペレーティング・プログラムは、前記第2送
信インターフェースから来る、かつ前記シミュレーショ
ン・ファームウェア及びその接続ロジック・モジュール
が前記周辺装置集積回路及びその接続ロジック・モジュ
ールとの信号応答及びデータ送信を実行することを制御
する信号を処理し、 前記シミュレーション・ファームウェア及びその接続ロ
ジック・モジュールと、前記第2オペレーティング・プ
ログラムと、前記第2送信インターフェースと、前記第
3送信インターフェースとを用い、前記周辺装置の実際
の機能動作をシミュレートすることを特徴とするシミュ
レーション・システム。 - 【請求項11】 請求項10記載のシミュレーション・
システムにおいて、前記第1送信インターフェースは、
前記ホスト・コンピュータ環境と前記周辺装置との間の
標準インターフェースとして機能し、標準データ送信動
作のための通信リンク及び媒体として動作することを特
徴とするシミュレーション・システム。 - 【請求項12】 請求項10記載のシミュレーション・
システムにおいて、前記第2送信インターフェースは、
前記ホスト・コンピュータ環境によって供給される別の
標準又は非標準のインターフェースを含み、通信及びデ
ータ送信を制御するように機能することを特徴とするシ
ミュレーション・システム。 - 【請求項13】 請求項10記載のシミュレーション・
システムにおいて、前記第3送信インターフェースは、
データ送信に対するインターフェースとして、及び周辺
装置内の様々な集積回路制御装置を制御する指定された
制御信号に対するインターフェースとして機能すること
を特徴とするシミュレーション・システム。 - 【請求項14】 請求項10記載のシミュレーション・
システムにおいて、前記ホスト・コンピュータ環境と前
記周辺装置との間の標準インターフェースとして働く前
記第1送信インターフェースは、IEEE1394、U
SB、AC97、PCMCIA、SCSI、ATA、A
TAPI、RS232、又はParallelを含むこ
とを特徴とするシミュレーション・システム。 - 【請求項15】 請求項10記載のシミュレーション・
システムにおいて、前記シミュレーション・ファームウ
ェア及びその接続ロジック・モジュールは、ファームウ
ェア・シミュレーションを行うためにマイクロプロセッ
サを用いることを特徴とするシミュレーション・システ
ム。 - 【請求項16】 請求項10記載のシミュレーション・
システムにおいて、周辺装置のコア・エンジンの制御機
構のシミュレーションは、前記ソフトウェア・シミュレ
ーション・モジュール内の前記第2オペレーティング・
プログラム、又は前記シミュレーション・ファームウェ
ア・モジュール内のマイクロプロセッサの何れかによっ
て行われることを特徴とするシミュレーション・システ
ム。 - 【請求項17】 請求項10記載のシミュレーション・
システムにおいて、前記ソフトウェア・シミュレーショ
ン・モジュールのソフトウェアは、任意のコンピュータ
言語によって書くことができることを特徴とするシミュ
レーション・システム。 - 【請求項18】 請求項10記載のシミュレーション・
システムにおいて、前記第2送信インターフェースは、
RS232、パラレル、ECP、I2C、SCSI、U
SB、又はIEEE1394を含むことを特徴とするシ
ミュレーション・システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW86220885 | 1997-12-16 | ||
TW86220885 | 1997-12-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11194977A JPH11194977A (ja) | 1999-07-21 |
JP3380164B2 true JP3380164B2 (ja) | 2003-02-24 |
Family
ID=21629154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13354898A Expired - Fee Related JP3380164B2 (ja) | 1997-12-16 | 1998-05-15 | 周辺装置の集積回路のデータ送信機能をテスト及び表示するシミュレーション・システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US6047387A (ja) |
JP (1) | JP3380164B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010031703A (ko) * | 1998-09-02 | 2001-04-16 | 추후제출 | 마이크로 컨트롤러/마이크로 프로세서 및 관련 주변모듈의 시스템 시뮬레이션을 위한 장치 및 방법 |
US8160863B2 (en) * | 2000-03-28 | 2012-04-17 | Ionipas Transfer Company, Llc | System and method for connecting a logic circuit simulation to a network |
US7266490B2 (en) | 2000-12-28 | 2007-09-04 | Robert Marc Zeidman | Apparatus and method for connecting hardware to a circuit simulation |
USRE42227E1 (en) * | 2000-03-28 | 2011-03-15 | Ionipas Transfer Company, Llc | Apparatus and method for connecting hardware to a circuit simulation |
KR20020039062A (ko) * | 2000-11-20 | 2002-05-25 | 엄영준 | 통합 메모리를 이용한 시뮬레이션 시스템 및 그 운영방법 |
US20070016396A9 (en) * | 2000-12-28 | 2007-01-18 | Zeidman Robert M | Apparatus and method for connecting a hardware emulator to a computer peripheral |
US7865349B2 (en) * | 2001-01-19 | 2011-01-04 | National Instruments Corporation | Simulation, measurement and/or control system and method with coordinated timing |
US7362089B2 (en) * | 2004-05-21 | 2008-04-22 | Advantest Corporation | Carrier module for adapting non-standard instrument cards to test systems |
CN100517255C (zh) * | 2004-08-25 | 2009-07-22 | 鸿富锦精密工业(深圳)有限公司 | 主机板的串行高阶硬盘架构接口功能测试装置 |
US7337104B2 (en) * | 2005-02-03 | 2008-02-26 | International Business Machines Corporation | Device emulation in programmable circuits |
US20070043548A1 (en) * | 2005-07-29 | 2007-02-22 | International Business Machines Corporation | Verifying a simulated hardware environment for a simulated device under test |
US7562001B2 (en) | 2005-07-29 | 2009-07-14 | International Business Machines Corporation | Creating a behavioral model of a hardware device for use in a simulation environment |
US20090119542A1 (en) * | 2007-11-05 | 2009-05-07 | Advantest Corporation | System, method, and program product for simulating test equipment |
TW201118558A (en) * | 2009-11-18 | 2011-06-01 | Inventec Corp | Virtual hard disk drive |
CN102012743A (zh) * | 2010-12-16 | 2011-04-13 | 成都西麦克虚拟现实电子技术有限公司 | 可组态通用模拟器输入输出*** |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5629876A (en) * | 1992-07-10 | 1997-05-13 | Lsi Logic Corporation | Method and apparatus for interim in-situ testing of an electronic system with an inchoate ASIC |
DE69415593T2 (de) * | 1993-06-30 | 1999-05-20 | Microsoft Corp | Verfahren zur Überprüfung eines nachrichtengesteuerten Betriebssystems |
US5680542A (en) * | 1995-06-07 | 1997-10-21 | Motorola, Inc. | Method and apparatus for synchronizing data in a host memory with data in target MCU memory |
US5684946A (en) * | 1995-09-11 | 1997-11-04 | Digital Equipment Corporation | Apparatus and method for improving the efficiency and quality of functional verification |
US5950004A (en) * | 1996-09-13 | 1999-09-07 | The United States Of America As Represented By The Secretary Of The Navy | Model-based process for translating test programs |
-
1998
- 1998-03-20 US US09/045,760 patent/US6047387A/en not_active Expired - Fee Related
- 1998-05-15 JP JP13354898A patent/JP3380164B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11194977A (ja) | 1999-07-21 |
US6047387A (en) | 2000-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3380164B2 (ja) | 周辺装置の集積回路のデータ送信機能をテスト及び表示するシミュレーション・システム | |
US6498999B1 (en) | Method and apparatus for design verification of an integrated circuit using a simulation test bench environment | |
US6282501B1 (en) | Disk drive testing | |
TWI436204B (zh) | 測試系統及測試方法 | |
US20070204246A1 (en) | Method and system for logic verification using mirror interface | |
US6826721B2 (en) | Data accelerator and methods for increasing data throughput | |
US5047926A (en) | Development and debug tool for microcomputers | |
JPH113245A (ja) | スマートデバッグインターフェース回路 | |
US20060136794A1 (en) | Computer peripheral connecting interface system configuration debugging method and system | |
KR20030011650A (ko) | 집적 회로와 집적 회로 테스트 방법 | |
US11302412B2 (en) | Systems and methods for simulated device testing using a memory-based communication protocol | |
JPH0328949A (ja) | 装置アダプタ及びその診断システム | |
US6745345B2 (en) | Method for testing a computer bus using a bridge chip having a freeze-on-error option | |
US8117430B2 (en) | Boot test system and method thereof | |
US20060212768A1 (en) | Verification circuitry for master-slave system | |
US8250545B2 (en) | Associated apparatus and method for supporting development of semiconductor device | |
US7168029B2 (en) | Method for testing a universal serial bus host controller | |
CN100403275C (zh) | 应用于固件程序除错的微处理器与方法 | |
US7017097B1 (en) | Simultaneously driving a hardware device and a software model during a test | |
US7415560B2 (en) | Method of automatically monitoring computer system debugging routine | |
CN112463172B (zh) | 数据烧录方法及*** | |
US9576090B2 (en) | Co-design of a testbench and driver of a device | |
CN111221684B (zh) | 伺服器的检测方法 | |
TWI234705B (en) | Detecting method for PCI system | |
KR20130032151A (ko) | 바이패스 경로를 이용하여 신뢰성 검증을 할 수 있는 플래시 메모리 저장 장치, 및 이를 이용한 플래시 메모리 저장 장치의 신뢰성 검증 시스템 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071213 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081213 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081213 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091213 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |