JP3375283B2 - 半導体装置及びそれを備えた回路モジュール - Google Patents

半導体装置及びそれを備えた回路モジュール

Info

Publication number
JP3375283B2
JP3375283B2 JP18697998A JP18697998A JP3375283B2 JP 3375283 B2 JP3375283 B2 JP 3375283B2 JP 18697998 A JP18697998 A JP 18697998A JP 18697998 A JP18697998 A JP 18697998A JP 3375283 B2 JP3375283 B2 JP 3375283B2
Authority
JP
Japan
Prior art keywords
external lead
semiconductor device
lead terminals
circuit module
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18697998A
Other languages
English (en)
Other versions
JP2000012742A (ja
Inventor
泰男 長谷川
徳次 松沼
善博 毛塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Origin Electric Co Ltd
Original Assignee
Origin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Origin Electric Co Ltd filed Critical Origin Electric Co Ltd
Priority to JP18697998A priority Critical patent/JP3375283B2/ja
Publication of JP2000012742A publication Critical patent/JP2000012742A/ja
Application granted granted Critical
Publication of JP3375283B2 publication Critical patent/JP3375283B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】 この発明は、比較的高い直流電
圧を取り扱う半導体装置、特にその端子間の電気絶縁を
確保し得る構造に関する。
【0002】
【従来の技術】 例えば、人工衛星に搭載する進行波管
(TWT) 駆動用電源に用いられる整流器としては、複数直
列接続した高耐圧ダイオードを4個ブリッジに接続して
なる半導体装置が一般的である。この半導体装置は数kV
以上の直流高電圧を扱うにもかかわらず、小型で軽量で
あることが強く求められる。
【0003】 このため、図4に示すようにかかる従来
の半導体装置では、高電圧ダイオードD1〜D4を4個
ほぼ正四角形のそれぞれの頂点に、互いに並行するよう
に配置して、内部リード線にてブリッジに結線すると共
に、外囲体1で被覆する前に外部リード端子2A〜2D
を結線部分にそれぞれ機械的にからめ、ハンダSにて固
定する。しかる後に、電気絶縁樹脂のような外囲体1に
よってそれらをモールドし、外囲体1の対向する一対の
短辺側面1Xに外部リード端子2A、2B、2C、2D
をそれぞれ導出している。導出された各外部リード端子
は、図5に示すようにプリント基板3側に折り曲げて適
当な長さに切断され、プリント基板3のスルーホール
(図示せず)を通してハンダ付けにより取り付けられて
いた。
【0004】 ここで、外部リード端子2Aと2Bは直
流出力端子であり、外部リード端子2Cと2Dは交流入
力端子である。内部構造上から、外部リード端子2Aと
2Bはほぼ同一の高さで外囲体1から導出され、外部リ
ード端子2Cと2Dは高さは異なるが、左右方向のずれ
はない位置で外囲体1から導出され、外囲体1の外部に
て図5のように曲げられる。
【0005】 また、半導体装置は勿論のこと、これを
搭載する回路モジュールにも非常に高い信頼性が求めら
れるために、前述のような半導体装置が回路モジュール
のプリント基板3に搭載された後に、半導体装置のすべ
ての外部リード端子2A〜2Dが露出しないように、特
定の樹脂などで少なくとも最も高い位置にある外部リー
ド端子2の根元部分からプリント基板3の表面までを電
気絶縁樹脂4でモールドすることが多い。また、図示し
ていないが、プリント基板3における外部リード端子2
A〜2Dのハンダ付け部分5も気中に露出されないよう
に電気絶縁樹脂4と同じ樹脂6でモールドすることも行
われる。
【0006】
【発明が解決しようとする課題】 しかしかかる構造の
ものは、外部リード端子2A〜2Dの一部、例えば2C
が外囲体1のかなり上側から導出されているために、モ
ールド樹脂の量が多くなり、半導体装置を小型・軽量化
しても回路モジュールとしては軽量化されないという問
題があった。
【0007】 また、半導体装置の外囲体1の下面をプ
リント基板3に接触させて樹脂モールドしているので、
外囲体1の下面とプリント基板3表面との間に多数のボ
イドが残留することになり、外部リード端子2Aと2B
との間の絶縁耐力が低下するという問題もあった。
【0008】 さらに、半導体装置の小型化が達成され
て、外部リード端子間の間隔が狭くなるほど、そのまま
外部リード端子をプリント基板3のスルーホールに挿入
すると、プリント基板3の表面における外部リード端子
間の沿面距離が短くなり、リーク電流の増大や電気絶縁
破壊を招く問題があった。
【0009】
【問題を解決するための手段】 前述のような課題を解
決するため、第1の発明では、一つ以上の半導体素子を
封止してなる外囲器の同一露出面から複数の外部リード
端子が導出された半導体装置において、前記外部リード
端子間の沿面距離を長くするための突起部を前記外部リ
ード端子間に形成すると共に、前記突起部が形成された
同一露出面に該突起部よりも背の高いストッパ部を備え
たことを特徴とする半導体装置を提供する。
【0010】 前述のような課題を解決するため、第2
の発明では、一つ以上の半導体素子を封止してなる外囲
体の同一露出面から複数の外部リード端子が導出された
半導体装置において、ほぼ等間隔に互いに並行するよう
複数の高電圧ダイオードを配置して全波整流回路を構成
し、該全波整流回路の正電極、負電極、交流電極それぞ
れ外部リード端子を接続し、これら外部リード端子を一
方向に折り曲げ、その折り曲げ部分を外囲体で包囲し、
外部リード端子の導出された前記外囲体外面に突起部を
設けると共にそれよりも背の高いストッパ部を備えたこ
とを特徴とする半導体装置を提供する。
【0011】 前述のような課題を解決するため、第3
の発明では、請求項1又は請求項2の半導体装置を備え
た回路モジュールにおいて、前記半導体装置の外部リー
ド端子が挿入され半田付けされるスルーホールとスルー
ホールとの間隔の狭いスルーホール間のプリント基板に
狭いスリットを設けて前記スルーホール間の沿面距離を
長くしたことを特徴とする回路モジュールを提供する。
【0012】 前述のような課題を解決するため、第4
の発明では、請求項1又は請求項2の半導体装置を備え
た回路モジュールにおいて、前記半導体装置の外部リー
ド端子が挿入され半田付けされるスルーホールとスルー
ホールとの間隔は前記外部リード端子の根元の間隔より
も広く、これら外部リード端子を拡げて前記スルーホー
ルに挿入したことを特徴とする回路モジュールを提供す
る。
【0013】
【発明の実施の形態及び実施例】 図1乃至図3により
本発明にかかる半導体装置の一実施例を説明する。これ
ら図において、図4及び図5で用いた記号と同一の記号
は相当する部材を示すものとする。
【0014】 この半導体装置は図1から分かるよう
に、ダイオードD1〜D4の配置と接続構造は従来と同
じであるが、外部リード端子2A、2B、2C、2Dは
ハンダSでハンダ付けした後、一方向に折り曲げ、その
折り曲げ部分も含めて外囲体1で被覆する構造になって
いる。簡単に説明すると、図2(D)に示すように、複
数のダイオードペレットを積層し接着してなるガラスモ
ールドタイプのダイオードD1〜D4を4個ブリッジ構
成に接続して全波整流回路を構成し、その正電極2aに
接続された外部リード端子2A、負電極2bに接続され
た外部リード端子2B、交流電極2c、2dにそれぞれ
接続された外部リード端子2C、2Dを有する。これら
外部リード端子は外囲体1の底面からほぼ垂直に導出さ
れている。
【0015】 外部リード端子2Aと2B間,2Cと2
D間は、小型軽量化という制約から外部リード端子2A
と2C間、2Bと2D間よりも狭くなっており、電気絶
縁の面から不安がある。したがって、外部リード端子2
Aと2B間,2Cと2D間の沿面距離を大きくして電気
絶縁距離を確保するため、それらの間に突起部1A、1
Bを形成した。また、外囲体1の底面中央に短円筒状の
ストッパ部1Cを形成した。これは沿面距離拡大用の突
起部1A、1Bの高さよりも高くなっており、外囲体1
をプリント基板3に搭載するとき、沿面距離拡大用の突
起部1A、1Bがプリント基板3に接触しないようなス
トッパ機能を果たす。突起部1A、1Bとストッパ部1
Cとの高さの差は、突起部1A、1Bとプリント基板3
との間にモールド樹脂が容易に流れ込む程度の間隔が開
けば良い。
【0016】 また、この実施例ではプリント基板3の
スルーホールに外部リード端子2A〜2Dを挿入し、は
んだ付けしたときにプリント基板3における外部リード
端子2Aと2B間及び2Cと2D間の沿面距離が短くな
り、電気絶縁上での不安があるために、外部リード端子
2Aと2B間,2Cと2D間に対応するプリント基板3
に細長い透孔であるスリット3Aを形成してある。
【0017】 図2はプリント基板3にこの半導体装置
を搭載した例を示す。この図からも分かるように、プリ
ント基板3の表面にはストッパ部1Cが当接し、プリン
ト基板3の表面と沿面距離拡大用の突起部1A、1Bと
の間には隙間が形成されており、外部リード端子2A〜
2Dが露出しないように半導体装置の下部からプリント
基板3面までを電気絶縁樹脂4でモールドするとき、プ
リント基板3の表面と沿面距離拡大用の突起部1A、1
Bとの間に電気絶縁樹脂4が容易に入り込むので、従来
のようなボイドがそれらの間に形成されない。したがっ
て、外部リード端子2Aと2B間,2Cと2D間には所
期の電気絶縁が得られる。
【0018】 以上の実施例では、沿面距離拡大用の突
起部1A、1Bを直線状のものにしたが、外部リード端
子2A〜2Dをそれぞれ囲むリング状の突起部、あるい
は波状などそれら外部リード端子間の沿面を増大させる
構造ならば特に形状を制限するものではない。
【0019】 また、同様にストッパ機能を行うストッ
パ部1Cも外部リード端子間の沿面距離を低減しない限
り、外囲体1の底面における設置箇所、大きさ、個数、
形状などを制限するものではなく、同じ高さのものを複
数個設けてももちろん良い。
【0020】 プリント基板3のスリットは必ずしも必
要ではなく、プリント基板3のスルーホール間隔を所望
の電気絶縁が確保できる程度に拡げて形成し、外部リー
ド端子2A〜2Dの間隔を拡げてスルーホールに挿入し
てももちろん良い。さらに、実施例では整流用ダイオー
ドについて述べたが、数kV以上の比較的高電圧を扱う
半導体装置については、同様に本発明を適用することが
できる。
【0021】
【発明の効果】 以上述べたようにこの発明では、比較
的高電圧を取り扱う半導体装置を小型化した場合にも外
部リード端子間の電気絶縁距離を十分に確保でき、しか
も外部リード端子が露出しないように外部リード端子と
これを取り付けるプリント基板間を樹脂などでモールド
した場合にも、半導体装置の外囲体の突起とプリント基
板間にボイドができないので電気絶縁性を確保できる。
【図面の簡単な説明】
【図1】 本発明の半導体装置を説明するための図であ
る。
【図2】 本発明の実施例にかかる半導体装置を示す図
である。
【図3】 本発明の実施例にかかる回路モジュールを示
す図である。
【図4】 従来の半導体装置を示す図である。
【図5】 従来の回路モジュールを示す図である。
【符号の説明】
1・・・半導体装置の外囲体 1A、1B・・・半導体装置の底面に形成された突起部 1C・・・ストッパ部 2・・・外部リード端子 3・・・プリント基板 4、6・・・接触防止用シート 5・・・はんだ D1〜D4・・・ダイオード
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭50−79268(JP,A) 特開 昭54−159867(JP,A) 特開 昭63−18653(JP,A) 特開 平5−235501(JP,A) 特開 平8−97333(JP,A) 特開 平6−45478(JP,A) 実開 昭59−173372(JP,U) 実開 昭62−140744(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 23/28 H01L 25/04 H01L 25/18 H05K 1/18

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 一つ以上の半導体素子を封止してなる外
    囲器の同一露出面から複数の外部リード端子が導出され
    た半導体装置において、前記外部リード端子間の沿面距
    離を長くするための突起部を前記外部リード端子間に形
    成すると共に、前記突起部が形成された同一露出面に該
    突起部よりも背の高いストッパ部を備えたことを特徴と
    する半導体装置。
  2. 【請求項2】 一つ以上の半導体素子を封止してなる外
    囲体の同一露出面から複数の外部リード端子が導出され
    た半導体装置において、ほぼ等間隔に互いに並行するよ
    う複数の高電圧ダイオードを配置して全波整流回路を構
    成し、該全波整流回路の正電極、負電極、交流電極それ
    ぞれ外部リード端子を接続し、これら外部リード端子を
    一方向に折り曲げ、その折り曲げ部分を外囲体で包囲
    し、外部リード端子の導出された前記外囲体外面に突起
    部を設けると共にそれよりも背の高いストッパ部を備え
    たことを特徴とする半導体装置。
  3. 【請求項3】 請求項1又は請求項2のいずれかの半導
    体装置を備えた回路モジュールにおいて、前記半導体装
    置の外部リード端子が挿入され半田付けされるスルーホ
    ールとスルーホールとの間隔の狭いスルーホール間のプ
    リント基板に狭いスリットを設けて前記スルーホール間
    の沿面距離を長くしたことを特徴とする回路モジュー
    ル。
  4. 【請求項4】 請求項1又は請求項2のいずれかのの半
    導体装置を備えた回路モジュールにおいて、前記半導体
    装置の外部リード端子が挿入され半田付けされるスルー
    ホールとスルーホールとの間隔は前記外部リード端子の
    根元の間隔よりも広く、これら外部リード端子を拡げて
    前記スルーホールに挿入したことを特徴とする回路モジ
    ュール。
JP18697998A 1998-06-17 1998-06-17 半導体装置及びそれを備えた回路モジュール Expired - Fee Related JP3375283B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18697998A JP3375283B2 (ja) 1998-06-17 1998-06-17 半導体装置及びそれを備えた回路モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18697998A JP3375283B2 (ja) 1998-06-17 1998-06-17 半導体装置及びそれを備えた回路モジュール

Publications (2)

Publication Number Publication Date
JP2000012742A JP2000012742A (ja) 2000-01-14
JP3375283B2 true JP3375283B2 (ja) 2003-02-10

Family

ID=16198086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18697998A Expired - Fee Related JP3375283B2 (ja) 1998-06-17 1998-06-17 半導体装置及びそれを備えた回路モジュール

Country Status (1)

Country Link
JP (1) JP3375283B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5067437B2 (ja) * 2010-03-19 2012-11-07 株式会社安川電機 電子部品の実装構造、該実装構造を用いた電力変換装置、および電子部品の実装方法
JP6539998B2 (ja) * 2014-11-26 2019-07-10 富士電機株式会社 半導体電力変換装置

Also Published As

Publication number Publication date
JP2000012742A (ja) 2000-01-14

Similar Documents

Publication Publication Date Title
US6473304B1 (en) Thermally conductive case for electrical components and method of manufacture therefor
EP0702509B1 (en) Packaging electrical components
EP1193761A2 (en) Semiconductor device including intermediate wiring element
EP0488783A2 (en) Lead frame for semiconductor device comprising a heat sink
EP0752720A2 (en) Lead for semiconductor device
EP0418891B1 (en) Moulded plastic power semiconductor device
KR100352760B1 (ko) 세라믹 콘덴서 실장 구조
JP2003197858A (ja) 電力半導体装置及びその製造方法
JP3375283B2 (ja) 半導体装置及びそれを備えた回路モジュール
JPH10294495A (ja) 電子部品
JP7137516B2 (ja) 半導体装置および電力変換装置
JPH06302734A (ja) 電力用半導体モジュール
JP2004349300A (ja) 半導体装置及びその製造方法
US7087990B2 (en) Power semiconductor device
JP5683777B2 (ja) 高電圧航空機イグニションシステム用スイッチング組立体、およびスイッチング組立体
JP2001144251A (ja) 複合半導体装置
JPH1050897A (ja) 半導体装置
JP2004039700A (ja) 半導体パワーモジュール
JPH05283300A (ja) 固体電解コンデンサ
JP2007150347A (ja) セラミックコンデンサ実装構造
JPH0452998Y2 (ja)
JPH0613152U (ja) 複合半導体装置
JPH03206690A (ja) 半導体装置
JPS59208765A (ja) 半導体装置用パツケ−ジ
JPH0817188B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081129

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091129

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091129

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101129

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101129

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111129

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111129

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121129

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121129

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121129

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131129

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees