JP3374788B2 - Analog signal processing device - Google Patents
Analog signal processing deviceInfo
- Publication number
- JP3374788B2 JP3374788B2 JP17792099A JP17792099A JP3374788B2 JP 3374788 B2 JP3374788 B2 JP 3374788B2 JP 17792099 A JP17792099 A JP 17792099A JP 17792099 A JP17792099 A JP 17792099A JP 3374788 B2 JP3374788 B2 JP 3374788B2
- Authority
- JP
- Japan
- Prior art keywords
- analog signal
- switch
- short
- signal processing
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、複数のアナログ信
号を選択して処理を行うアナログ信号処理装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog signal processing device for selecting and processing a plurality of analog signals.
【０００２】[0002]
【従来の技術】自動制御等の信号処理システム等では、
処理すべきアナログ信号が複数ある場合が多い。このよ
うな場合、以前は、アナログ信号の数に相当するアナロ
グ信号処理装置を設け、それぞれ処理していたが、近
年、アナログ信号処理装置が高速化してきたために複数
のアナログ信号を選択入力して一つのアナログ信号処理
装置で処理することが可能となってきた。このことによ
り、信号処理システムのコストダウンを図ることができ
る。2. Description of the Related Art In signal processing systems such as automatic control,
Often there are multiple analog signals to be processed. In such a case, in the past, analog signal processing devices corresponding to the number of analog signals were provided and processed respectively, but in recent years, since the analog signal processing devices have become faster, a plurality of analog signals are selectively input. It has become possible to process with one analog signal processing device. As a result, the cost of the signal processing system can be reduced.
【０００３】図４は従来のアナログ信号処理装置の一例
としてＡＤ変換装置を示すもので、以下、図面と共に説
明する。FIG. 4 shows an AD converter as an example of a conventional analog signal processor, which will be described below with reference to the drawings.
【０００４】１、２は処理すべき第１、第２のアナログ
信号がそれぞれ入力される入力端子である。なお、第
１、第２のアナログ信号はアンプなど駆動能力の高い素
子から供給されている。３は抵抗４および容量５により
構成されたローパスフィルタ、６は抵抗７および容量８
で構成されたローパスフィルタである。９は制御端子１
０に印加された制御信号によりオンオフ（短絡／開放）
制御されるスイッチで、第１のアナログ信号をＡＤ変換
する場合に短絡する。１１は制御端子１２に印加された
制御信号により制御されるスイッチで、第２のアナログ
信号をＡＤ変換する場合に短絡する。Reference numerals 1 and 2 are input terminals to which the first and second analog signals to be processed are input. The first and second analog signals are supplied from an element such as an amplifier having high driving ability. 3 is a low-pass filter composed of a resistor 4 and a capacitor 5, and 6 is a resistor 7 and a capacitor 8.
It is a low-pass filter composed of. 9 is a control terminal 1
ON / OFF by the control signal applied to 0 (short circuit / open)
The controlled switch short-circuits when AD-converting the first analog signal. A switch 11 is controlled by a control signal applied to the control terminal 12, and is short-circuited when AD-converting the second analog signal.
【０００５】１３は信号線路に分布的に形成された容量
（浮遊容量）である。１４は入力されたアナログ信号を
デジタル値に変換するＡＤ変換装置で、スイッチ１５、
容量１６および比較ブロック１７から構成されている。
なお、スイッチ１５は制御端子１８に印加された制御信
号により制御され、入力されたアナログ信号をサンプリ
ングする場合に短絡され、ＡＤ変換中は開放される。ま
た容量１６はサンプリングしたアナログ信号を電荷量と
して保存し、比較ブロック１７はこの容量１６に蓄積さ
れた電荷を元にＡＤ変換を実施し、出力端子１９に出力
する。Reference numeral 13 is a capacitance (stray capacitance) distributedly formed on the signal line. Reference numeral 14 is an AD conversion device for converting an input analog signal into a digital value, which includes a switch 15,
It is composed of a capacitor 16 and a comparison block 17.
The switch 15 is controlled by the control signal applied to the control terminal 18, short-circuited when sampling the input analog signal, and opened during AD conversion. The capacitor 16 stores the sampled analog signal as a charge amount, and the comparison block 17 performs AD conversion based on the charge accumulated in the capacitor 16 and outputs it to the output terminal 19.
【０００６】以上のように構成されたアナログ信号処理
装置について、その動作を説明する。図５は図４に示す
アナログ信号処理装置の動作を説明するタイミング図
で、スイッチ９、１１、１５の短絡（ＯＮ）／開放（Ｏ
ＦＦ）の状態を示すものである。The operation of the analog signal processing device configured as described above will be described. FIG. 5 is a timing diagram for explaining the operation of the analog signal processing device shown in FIG. 4, in which the switches 9, 11, and 15 are short-circuited (ON) / opened (O
FF).
【０００７】最初（ｔ１以前）、スイッチ９のみが短絡
状態である。これにより入力端子１に入力された第１の
アナログ信号がローパスフィルタ３、スイッチ９を介し
てＡＤ変換装置１４に入力されるが、スイッチ１５は開
放のため、このＡＤ変換装置１４は入力信号のサンプリ
ングを行なわない。ｔ１において、スイッチ１５が短絡
され、ＡＤ変換装置１４が入力信号のサンプリングを開
始する。Initially (before t1), only the switch 9 is in a short circuit state. As a result, the first analog signal input to the input terminal 1 is input to the AD conversion device 14 via the low-pass filter 3 and the switch 9, but since the switch 15 is open, the AD conversion device 14 outputs the input signal. Do not sample. At t1, the switch 15 is short-circuited and the AD conversion device 14 starts sampling the input signal.
【０００８】ｔ２において、ＡＤ変換装置１４が入力信
号のサンプリングを終了し、スイッチ１５を開放する。
ｔ３において、スイッチ９を開放し、スイッチ１１を短
絡する。これにより入力端子２に加わった第２のアナロ
グ信号がローパスフィルタ６、スイッチ１１を介してＡ
Ｄ変換装置１４に入力されるが、スイッチ１５は開放の
ため、この変換装置１４は入力信号のサンプリングを行
わない。ｔ４において、スイッチ１５が短絡され、ＡＤ
変換装置１４が入力信号のサンプリングを開始する。ｔ
５においてＡＤ変換装置がサンプリングを終了し、スイ
ッチ１５を開放する。At t2, the AD converter 14 finishes sampling the input signal and opens the switch 15.
At t3, the switch 9 is opened and the switch 11 is short-circuited. As a result, the second analog signal applied to the input terminal 2 is passed through the low-pass filter 6 and the switch 11 to A
Although input to the D conversion device 14, the conversion device 14 does not sample the input signal because the switch 15 is open. At t4, the switch 15 is short-circuited and AD
The converter 14 starts sampling the input signal. t
In 5, the AD converter ends sampling and opens the switch 15.
【０００９】以降は、上記動作と同様にしてスイッチ９
とスイッチ１１の切替えを行うと共に、スイッチ１５の
短絡／開放を繰り返してＡＤ変換を行う。Thereafter, the switch 9 is operated in the same manner as the above operation.
The switch 11 is switched and the switch 15 is repeatedly short-circuited / opened to perform AD conversion.
【００１０】[0010]
【発明が解決しようとする課題】このようなアナログ信
号処理装置の場合、実際の回路には容量１３で示す浮遊
容量が存在する。この容量１３は、ｔ３以前には第１の
アナログ信号による電荷蓄積が行われている。次にｔ３
にスイッチ９が開放されてスイッチ１１が短絡された場
合、第１のアナログ信号による電荷を容量８に再配分す
る。その結果、ｔ３以降にＡＤ変換装置に入力すべき第
２のアナログ信号に第１のアナログ信号成分が加わり、
正しいＡＤ変換結果が得られないという問題があった。In the case of such an analog signal processing device, there is a stray capacitance indicated by the capacitance 13 in the actual circuit. In the capacitor 13, charge accumulation by the first analog signal is performed before t3. Then t3
When the switch 9 is opened and the switch 11 is short-circuited, the charge due to the first analog signal is redistributed to the capacitor 8. As a result, the first analog signal component is added to the second analog signal to be input to the AD converter after t3,
There is a problem that a correct AD conversion result cannot be obtained.
【００１１】また、ｔ４以前には、容量１６には第１の
アナログ信号による電荷が蓄積されているが、ｔ４にス
イッチ１８が短絡されるとその電荷が容量８に再配分さ
れる。ここでも、ＡＤ変換装置１４に入力すべき第２の
アナログ信号に第１のアナログ信号成分が加わり、正し
いＡＤ変換結果が得られないという問題があった。Further, before t4, the charge due to the first analog signal is accumulated in the capacitor 16, but when the switch 18 is short-circuited at t4, the charge is redistributed to the capacitor 8. Here again, there is a problem that the first analog signal component is added to the second analog signal to be input to the AD conversion device 14, and a correct AD conversion result cannot be obtained.
【００１２】本発明はこれらの問題を考慮してなされた
もので、選択するアナログ信号を切り替えても以前の信
号成分が新しい信号に洩れ込まないようにし、その結
果、本来の信号成分のみを処理するアナログ信号処理装
置を提供することを目的とするものである。The present invention has been made in consideration of these problems, and prevents the previous signal component from leaking into the new signal even when the analog signal to be selected is switched, so that only the original signal component is processed. It is an object of the present invention to provide an analog signal processing device that operates.
【００１３】[0013]
【課題を解決するための手段】本発明によるアナログ信
号処理装置は上記目的を達成するためにｎ個のアナログ
信号入力手段の出力端子に各々接続された第１の端子と
アナログ信号処理手段の入力端子に共通に接続された第
２の端子を有するｎ個のスイッチと、電位の固定された
端子に一端が接続され、他端が前記アナログ信号処理手
段の入力端子に接続された特定スイッチとを設け、前記
ｎ個スイッチのうちの一つが短絡した状態から他のスイ
ッチの一つが短絡した状態に移る前に前記特定スイッチ
を短絡させるようにしたものである。In order to achieve the above object, an analog signal processing device according to the present invention has a first terminal and an input of the analog signal processing means which are respectively connected to output terminals of n analog signal input means. N switches each having a second terminal commonly connected to the terminal, and a specific switch having one end connected to the terminal having a fixed potential and the other end connected to the input terminal of the analog signal processing means. The specific switch is arranged to be short-circuited before one of the n switches is short-circuited and one of the other switches is short-circuited.
【００１４】したがってアナログ信号入力手段の切替え
時に、信号線路等に分布した浮遊容量に蓄積された電荷
を制御することができ、その蓄積電荷による悪影響を防
止することができる。Therefore, at the time of switching the analog signal input means, it is possible to control the electric charge accumulated in the stray capacitance distributed in the signal line or the like and prevent the adverse effect of the accumulated electric charge.
【００１５】またアナログ信号処理手段の内部スイッチ
の短絡期間のうち最初の一定期間は同時に特定スイッチ
を短絡し、ｎ個のスイッチを開放する手段とを設けるこ
とにより、アナログ信号処理手段の内部容量の蓄積電荷
による悪影響を防止することができる。By providing means for simultaneously short-circuiting a specific switch and opening n switches during the first fixed period of the short circuit period of the internal switches of the analog signal processing means, the internal capacitance of the analog signal processing means is reduced. It is possible to prevent the adverse effect of the accumulated charges.
【００１６】[0016]
【発明の実施の形態】（実施の形態１）図１は、本発明
の実施の形態１に係わるアナログ信号処理装置の回路図
である。同図において、符号１〜１９で示したものは図
４に示した従来のアナログ信号処理装置の同符号のもの
にそれぞれ対応する。２０は変動しない固定の基準電位
が加わる端子、２１は制御端子２２に印加される制御信
号により制御されるスイッチで、容量１３や容量１５の
電荷を放電する際に短絡する。(Embodiment 1) FIG. 1 is a circuit diagram of an analog signal processing apparatus according to Embodiment 1 of the present invention. In the figure, reference numerals 1 to 19 correspond to those of the conventional analog signal processing apparatus shown in FIG. Reference numeral 20 denotes a terminal to which a fixed reference potential that does not change is applied, and 21 denotes a switch controlled by a control signal applied to the control terminal 22, which is short-circuited when the charges of the capacitors 13 and 15 are discharged.
【００１７】以上のように構成されたアナログ信号処理
装置について、その動作を説明する。図２は図１に示す
アナログ信号選択装置の動作を示すタイミング図であ
る。The operation of the analog signal processing device configured as described above will be described. FIG. 2 is a timing chart showing the operation of the analog signal selection device shown in FIG.
【００１８】最初（ｔ１１以前）、スイッチ９のみが短
絡状態である。これにより入力端子１に加わった第１の
アナログ信号がローパスフィルタ３、スイッチ９を介し
てＡＤ変換装置１４に入力されるが、スイッチ１５は開
放のため、ＡＤ変換装置１４は入力信号のサンプリング
を行わない。ｔ１１において、スイッチ１５が短絡さ
れ、ＡＤ変換装置１４が入力信号のサンプリングを開始
する。Initially (before t11), only the switch 9 is in a short circuit state. As a result, the first analog signal applied to the input terminal 1 is input to the AD conversion device 14 via the low-pass filter 3 and the switch 9, but since the switch 15 is open, the AD conversion device 14 samples the input signal. Not performed. At t11, the switch 15 is short-circuited, and the AD conversion device 14 starts sampling the input signal.
【００１９】ｔ１２において、ＡＤ変換装置１４が入力
信号サンプリングを終了し、スイッチ１５を開放する。
ｔ１３において、スイッチ９を開放し、スイッチ２１を
短絡する。これにより容量１３に蓄積された第１のアナ
ログ信号による電荷を端子２０を介して基準電位に向け
て放電する。At t12, the AD converter 14 finishes sampling the input signal and opens the switch 15.
At t13, the switch 9 is opened and the switch 21 is short-circuited. As a result, the electric charge due to the first analog signal accumulated in the capacitor 13 is discharged toward the reference potential via the terminal 20.
【００２０】ｔ１４において、スイッチ２１を開放しス
イッチ１１を短絡する。これにより入力端子２に加わっ
た第２のアナログ信号がローパスフィルタ６、スイッチ
１１を介して、ＡＤ変換装置１４に入力されが、スイッ
チ１５は開放のため、ＡＤ変換装置１４は入力信号のサ
ンプリングを行わない。ｔ１５において、スイッチ１５
が短絡され、ＡＤ変換装置１４が入力信号のサンプリン
グを開始する。At t14, the switch 21 is opened and the switch 11 is short-circuited. As a result, the second analog signal applied to the input terminal 2 is input to the AD conversion device 14 via the low-pass filter 6 and the switch 11, but since the switch 15 is open, the AD conversion device 14 samples the input signal. Not performed. At t15, the switch 15
Are short-circuited, and the AD converter 14 starts sampling the input signal.
【００２１】ｔ１６において、ＡＤ変換装置１４が入力
信号サンプリングを終了し、スイッチ１５を開放する。
ｔ１７において、スイッチ１１を開放し、スイッチ２１
を短絡する。これにより容量１３に蓄積された第１のア
ナログ信号による電荷を端子２０を介して基準電位に向
けて放電する。At t16, the AD converter 14 finishes sampling the input signal and opens the switch 15.
At t17, the switch 11 is opened and the switch 21
Short circuit. As a result, the electric charge due to the first analog signal accumulated in the capacitor 13 is discharged toward the reference potential via the terminal 20.
【００２２】以降は、上記動作と同様にしてスイッチ９
とスイッチ１１とスイッチ２１の切替えを行うと共に、
スイッチ１５の短絡／開放を繰り返してＡＤ変換を行
う。After that, the switch 9 is operated in the same manner as described above.
And switch 11 and switch 21, and
AD conversion is performed by repeatedly shorting / opening the switch 15.
【００２３】以上のように、この実施形態１では第１の
入力信号選択と第２の入力信号選択の切替えの間に基準
電位を選択するようにしたので、容量１３に蓄積された
以前のアナログ信号成分の電荷は基準電位に放電されて
容量５や容量８に再配分されることが無い。これは、容
量１３のような浮遊容量が、フィルタの容量５や容量８
に比べて無視できない場合に有効である。As described above, in the first embodiment, the reference potential is selected during the switching between the selection of the first input signal and the selection of the second input signal. The electric charge of the signal component is not discharged to the reference potential and redistributed to the capacitors 5 and 8. This is because stray capacitance such as capacitance 13 is equivalent to capacitance 5 or capacitance 8 of the filter.
It is effective when it cannot be ignored compared to.
【００２４】（実施の形態２）図１のアナログ信号処理
装置の回路図は、本発明の実施の形態２にも係わる。図
３は図１に示すアナログ信号選択装置の本発明の実施の
形態２に係わる動作を示すタイミング図である。(Second Embodiment) The circuit diagram of the analog signal processing device shown in FIG. 1 is also related to the second embodiment of the present invention. FIG. 3 is a timing chart showing the operation of the analog signal selection device shown in FIG. 1 according to the second embodiment of the present invention.
【００２５】最初（ｔ２１以前）、スイッチ９のみが短
絡状態である。これにより入力端子１に加わった第１の
アナログ信号がローパスフィルタ３、スイッチ９を介し
てＡＤ変換装置１４に入力されるが、スイッチ１５は開
放のためＡＤ変換装置１４は入力信号のサンプリングを
行なわない。Initially (before t21), only the switch 9 is in a short circuit state. As a result, the first analog signal applied to the input terminal 1 is input to the AD conversion device 14 via the low-pass filter 3 and the switch 9, but since the switch 15 is open, the AD conversion device 14 samples the input signal. Absent.
【００２６】ｔ２１において、スイッチ９を開放すると
ともに、スイッチ１５とスイッチ２１を同時に短絡す
る。これにより容量１６に蓄積されていた以前のアナロ
グ信号の電荷が端子２０を介して基準電位に放電され
る。ｔ２２において、スイッチ２１を開放するとともに
スイッチ９を短絡する。これにより、ＡＤ変換装置１４
には本来サンプリングすべき第１のアナログ信号が入力
され、そのサンプリングを行う。ｔ２３において、ＡＤ
変換装置１４が入力信号のサンプリングを終了し、スイ
ッチ１５を開放する。At t21, the switch 9 is opened and the switches 15 and 21 are short-circuited at the same time. As a result, the electric charge of the previous analog signal accumulated in the capacitor 16 is discharged to the reference potential via the terminal 20. At t22, the switch 21 is opened and the switch 9 is short-circuited. As a result, the AD converter 14
A first analog signal to be originally sampled is input to and is sampled. At t23, AD
The converter 14 finishes sampling the input signal and opens the switch 15.
【００２７】ｔ２４において、スイッチ９を開放しスイ
ッチ１１を短絡する。これにより入力端子２に加わった
第２のアナログ信号がローパスフィルタ６、スイッチ１
１を介してＡＤ変換装置１４に入力されるが、スイッチ
１５は開放のためＡＤ変換装置１４は入力信号のサンプ
リングを行なわない。At t24, the switch 9 is opened and the switch 11 is short-circuited. This causes the second analog signal applied to the input terminal 2 to pass through the low-pass filter 6 and the switch 1.
Although it is input to the AD converter 14 via 1, the AD converter 14 does not sample the input signal because the switch 15 is open.
【００２８】ｔ２５において、スイッチ１１を開放する
とともに、スイッチ１５とスイッチ２１を同時に短絡す
る。これにより容量１６に蓄積されていた以前のアナロ
グ信号の電荷が端子２０を介して基準電位に放電され
る。ｔ２６において、スイッチ２１を開放するとともに
スイッチ１１を短絡する。これにより、ＡＤ変換装置１
４には本来サンプリングすべき第１のアナログ信号が入
力され、そのサンプリングを行う。ｔ２７において、Ａ
Ｄ変換装置１４が入力信号のサンプリングを終了し、ス
イッチ１５を開放する。At t25, the switch 11 is opened and the switches 15 and 21 are short-circuited at the same time. As a result, the electric charge of the previous analog signal accumulated in the capacitor 16 is discharged to the reference potential via the terminal 20. At t26, the switch 21 is opened and the switch 11 is short-circuited. As a result, the AD converter 1
A first analog signal to be sampled is input to 4 and sampling is performed. At t27, A
The D conversion device 14 finishes sampling the input signal and opens the switch 15.
【００２９】以降は、上記動作と同様にして、スイッチ
９とスイッチ１１の切り替えを行うと共に、スイッチ１
６の短絡直後はスイッチ２１も短絡することを繰り返し
てＡＤ変換を行う。After that, the switch 9 and the switch 11 are switched and the switch 1 is operated in the same manner as the above operation.
Immediately after the short circuit of 6, the switch 21 is also short circuited repeatedly to perform AD conversion.
【００３０】以上のように、スイッチ１５の短絡時には
同時にスイッチ２１を短絡するようにしたので、容量１
６に蓄積された以前のアナログ信号成分の電荷は基準電
位に放電されて容量５や容量８に再配分されることが無
い。これは、容量１６のようなＡＤ変換装置の入力容量
が、フィルタの容量５や容量８に比べて無視できない場
合に有効である。As described above, when the switch 15 is short-circuited, the switch 21 is short-circuited at the same time.
The charge of the previous analog signal component accumulated in 6 is not discharged to the reference potential and redistributed to the capacitors 5 and 8. This is effective when the input capacitance of the AD converter such as the capacitance 16 cannot be ignored as compared with the capacitances 5 and 8 of the filter.
【００３１】なお、上記した実施の形態１および実施の
形態２においてはそれぞれ容量１３および容量１６の充
電電荷を巧みに個々に処理するものであるが、先ず容量
１３の充電電荷を処理し、続いて容量１６の充電電荷を
連続処理する手段を設けることにより、各容量１３、１
６の充電電荷による相互干渉を同時に防止することがで
きる。In the first and second embodiments described above, the charge charges of the capacitors 13 and 16 are skillfully processed individually. First, the charge charges of the capacitor 13 are processed, and then, By providing a means for continuously processing the charged electric charge of the capacitor 16,
Mutual interference due to the charging charges of 6 can be prevented at the same time.
【００３２】また上記実施の形態１、２ではブロック
３、４としてローパスフィルタを用いたものであるが、
これに代えハイパスフィルタ、バンドパスフィルタ、増
幅器、単なる抵抗結合の入力回路などのようなアナログ
回路であっても本発明を適用することができる。同様に
ブロック１４はＡＤ変換装置であるが、他のアナログ回
路でも本発明を適用することができる。In the first and second embodiments, blocks 3 and 4 use low-pass filters.
Instead of this, the present invention can be applied to an analog circuit such as a high-pass filter, a band-pass filter, an amplifier, or a simple resistance-coupling input circuit. Similarly, the block 14 is an AD converter, but the present invention can be applied to other analog circuits.
【００３３】また実施の形態１、２のように入力回路が
２個の装置に限らず、任意の数（ｎ個）の入力回路の装
置にも本発明を適用することができる。The present invention can be applied not only to the device having two input circuits as in the first and second embodiments but also to a device having an arbitrary number (n) of input circuits.
【００３４】さらに実施の形態１、２では、ブロック
３、４は入力端子１、２からそれぞれ外部のアナログ信
号を印加されるもの（ローパスフィルタ）であるが、そ
のブロック３、４自身がアナログ信号を発生するもの
（アナログ信号発生手段）であっても同様に本発明を適
用することができる。Further, in the first and second embodiments, the blocks 3 and 4 are those to which external analog signals are applied from the input terminals 1 and 2, respectively (low-pass filters), but the blocks 3 and 4 themselves are analog signals. The present invention can be similarly applied to a device that generates (analog signal generating means).
【００３５】[0035]
【発明の効果】以上のように、本発明のアナログ信号処
理装置によれば、以前のアナログ信号成分の電荷を蓄積
している容量成分を基準電位に接続してその電荷を放電
するようにしたので、以前の信号成分が新しい信号に洩
れ込まず、アナログ信号処理装置に本来の信号成分のみ
を供給して処理することができる効果がある。As described above, according to the analog signal processing device of the present invention, the capacitance component accumulating the electric charge of the previous analog signal component is connected to the reference potential to discharge the electric charge. Therefore, there is an effect that the previous signal component does not leak into the new signal and only the original signal component can be supplied to the analog signal processing device for processing.
【図１】本発明の実施の形態１に係わるアナログ信号処
理装置の回路図FIG. 1 is a circuit diagram of an analog signal processing device according to a first embodiment of the present invention.
【図２】本発明の実施の形態１のアナログ信号処理装置
のタイミング図FIG. 2 is a timing diagram of the analog signal processing device according to the first embodiment of the present invention.
【図３】本発明の実施の形態２のアナログ信号処理装置
のタイミング図FIG. 3 is a timing diagram of the analog signal processing device according to the second embodiment of the present invention.
【図４】従来のアナログ信号処理装置の回路図FIG. 4 is a circuit diagram of a conventional analog signal processing device.
【図５】同アナログ信号処理装置のタイミング図FIG. 5 is a timing diagram of the analog signal processing device.
３ フィルタ ５ 容量 ６ フィルタ ８ 容量 ９ スイッチ １１ スイッチ １３ 容量 １４ ＡＤ変換装置 １５ スイッチ １６ 容量 １７ 比較ブロック ２１ スイッチ 3 filters 5 capacity 6 filters 8 capacity 9 switch 11 switch 13 capacity 14 AD converter 15 switch 16 capacity 17 comparison blocks 21 switch
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山元 猛晴 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平５−54688（ＪＰ，Ａ) 特開 平４−7914（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/00 H03M 1/00 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Takeharu Yamamoto 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (56) Reference JP 5-54688 (JP, A) JP 4 −7914 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H03K 17/00 H03M 1/00
Claims (3)
端子と内部の容量成分に接続された出力端子を有するｎ
個のアナログ信号入力手段と、 １つの入力端子を有し、この入力端子に内部スイッチを
介して内部の容量成分が短絡される状態を有するアナロ
グ信号処理手段と、 前記ｎ個のアナログ信号入力手段の出力端子に各々接続
された第１の端子と前記アナログ信号処理手段の入力端
子に共通に接続された第２の端子を有するｎ個のスイッ
チと、 電位の固定された端子に一端が接続され、他端が前記ア
ナログ信号処理手段の入力端子に接続された特定スイッ
チとを有し、前記アナログ信号処理手段の前記内部スイッチの短絡の
期間のうち、最初の一定期間は前記特定スイッチを短絡
し、残りの期間は前記特定スイッチを開放して前記ｎ個
のスイッチのいずれか１つを短絡する ことを特徴とする
アナログ信号処理装置。1. An n having n analog signal input terminals, an input terminal connected to each of the n analog signal input terminals, and an output terminal connected to an internal capacitance component.
And pieces of analog signal input means, have a single input terminal, an internal switch to the input terminal
An analog signal processing means for have a state in which the inside of the capacitance component is short-circuited through, to the input terminal of the first terminal and the analog signal processing means are respectively connected to the output terminal of the n analog signal input means And n switches each having a second terminal commonly connected, and a specific switch having one end connected to a terminal whose potential is fixed and the other end connected to an input terminal of the analog signal processing means. A short circuit of the internal switch of the analog signal processing means
The specific switch is short-circuited for the first fixed period of time.
However, for the rest of the period, the specific switch is opened and the n
An analog signal processing device, characterized in that any one of the switches is short-circuited .
端子と内部の容量成分に接続された出力端子を有するｎ
個のアナログ信号入力手段と、 １つの入力端子を有し、この入力端子に内部スイッチを
介して内部の容量成分が短絡される状態を有するアナロ
グ信号処理手段と、 前記ｎ個のアナログ信号入力手段の出力端子に各々接続
された第１の端子と前記アナログ信号処理手段の入力端
子に共通に接続された第２の端子を有するｎ個のスイッ
チと、 電位の固定された端子に一端が接続され、他端が前記ア
ナログ信号処理手段の入力端子に接続された特定スイッ
チとを有し、前記ｎ個スイッチのうちの一つが短絡した状態から他の
スイッチの一つが短絡した状態に移る前に前記特定スイ
ッチを短絡させ、 前記アナログ信号処理手段の前記内部スイッチの短絡の
期間のうち、最初の一定期間は前記特定スイッチを短絡
し、残りの期間は前記特定スイッチを開放して 前記ｎ個
のスイッチのいずれか１つを短絡することを特徴とする
アナログ信号処理装置。2. An n having n analog signal input terminals, an input terminal connected to each of the n analog signal input terminals, and an output terminal connected to an internal capacitance component.
Number of analog signal input means, one input terminal, an analog signal processing means having a state where an internal capacitance component is short-circuited to the input terminal via an internal switch, and the n analog signal input means N switches each having a first terminal connected to an output terminal of the analog signal and a second terminal commonly connected to an input terminal of the analog signal processing means, and one end connected to a terminal having a fixed potential. , A specific switch having the other end connected to the input terminal of the analog signal processing means, and one of the n switches is short-circuited to another switch.
Before switching one of the switches to the short-circuited state,
The pitch is short, of the period of short-circuit of the internal switch of the analog signal processing means, the first predetermined period shorting the specific switch
However, for the rest of the period, the specific switch is opened and the n
An analog signal processing device, characterized in that any one of the switches is short-circuited .
有するｎ個のアナログ信号発生手段と、 １つの入力端子を有し、この入力端子に内部スイッチを
介して内部の容量成分が短絡される状態を有するアナロ
グ信号処理手段と、 前記ｎ個のアナログ信号発生手段の出力端子に各々接続
された第１の端子と前記アナログ信号処理手段の入力端
子に共通に接続された第２の端子を有するｎ個のスイッ
チと、 電位の固定された端子に一端が接続され、他端が前記ア
ナログ信号処理手段の入力端子に接続された特定スイッ
チと、 前記アナログ信号処理手段の前記内部スイッチの短絡の
期間のうち、最初の一定期間は前記特定スイッチを短絡
し、残りの期間は前記特定スイッチを開放して前記ｎ個
のスイッチのいずれか１つを短絡することを特徴とする
アナログ信号処理装置。 3. An output terminal connected to an internal capacitance component
It has n analog signal generating means and one input terminal, and an internal switch is provided at this input terminal.
An analog having a state in which the internal capacitive component is short-circuited via
Signal processing means and output terminals of the n analog signal generating means, respectively.
First terminal and the input end of the analog signal processing means
N switches having a second terminal commonly connected to the child
And a terminal whose potential is fixed, one end is connected to
A specific switch connected to the input terminal of the analog signal processing means.
And Ji, the short circuit of the internal switch of the analog signal processing means
The specific switch is short-circuited for the first fixed period of time.
However, for the rest of the period, the specific switch is opened and the n
Characterized by short-circuiting any one of the switches
Analog signal processor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17792099A JP3374788B2 (en) | 1999-06-24 | 1999-06-24 | Analog signal processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17792099A JP3374788B2 (en) | 1999-06-24 | 1999-06-24 | Analog signal processing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001007689A JP2001007689A (en) | 2001-01-12 |
| JP3374788B2 true JP3374788B2 (en) | 2003-02-10 |
Family
ID=16039387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17792099A Expired - Fee Related JP3374788B2 (en) | 1999-06-24 | 1999-06-24 | Analog signal processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3374788B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011077847A (en) * | 2009-09-30 | 2011-04-14 | Renesas Electronics Corp | A/d converter and open detection method thereof |
-
1999
- 1999-06-24 JP JP17792099A patent/JP3374788B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001007689A (en) | 2001-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5973536A (en) | Switched capacitor filter | |
| US5081372A (en) | Sample-and-hold device | |
| JPH0313677B2 (en) | ||
| JPH06338798A (en) | Low-pass filter device | |
| JPH056688A (en) | Sample and hold circuit | |
| JP3374788B2 (en) | Analog signal processing device | |
| US4218665A (en) | Band-pass filter | |
| JPS61276411A (en) | Removal filter | |
| EP0312142A1 (en) | Read circuit for a delay circuit | |
| JPS58124317A (en) | Primary high pass filter | |
| JPS6218095B2 (en) | ||
| JP2001111424A (en) | Method for a/d conversion | |
| JPH04220016A (en) | Successive approximation a/d converter | |
| JP2788684B2 (en) | Sample hold circuit | |
| JPH06209244A (en) | Linear converter | |
| JP3467392B2 (en) | Programmable controller | |
| JPH0310420A (en) | Analog/digital converter | |
| JPS62122315A (en) | Switched capacitor circuit | |
| JP2919985B2 (en) | Peak hold circuit | |
| JPH05290596A (en) | Switched capacitor sample-and-hold delay circuit | |
| JP6158373B1 (en) | Averaging circuit | |
| JPS5928459Y2 (en) | reverberation device | |
| KR0174708B1 (en) | Active Filter with Switched Capacitor | |
| JPH0744604B2 (en) | Subscriber line monitoring circuit | |
| JP2776058B2 (en) | Sample hold circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071129 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091129 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091129 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101129 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111129 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121129 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |