JP3372142B2 - 液晶表示装置及びその駆動回路 - Google Patents
液晶表示装置及びその駆動回路Info
- Publication number
- JP3372142B2 JP3372142B2 JP17342295A JP17342295A JP3372142B2 JP 3372142 B2 JP3372142 B2 JP 3372142B2 JP 17342295 A JP17342295 A JP 17342295A JP 17342295 A JP17342295 A JP 17342295A JP 3372142 B2 JP3372142 B2 JP 3372142B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- switching element
- period
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示パネルを駆動
する回路及びその回路により駆動される液晶表示装置に
関し、特にＴＦＴ（thin film transistor）を用いたア
クティブマトリクス型の液晶表示パネルを駆動する際
に、表示データを制御するソースドライバとして用いる
のに好適な回路及びその回路により駆動される液晶表示
装置に関する。
する回路及びその回路により駆動される液晶表示装置に
関し、特にＴＦＴ（thin film transistor）を用いたア
クティブマトリクス型の液晶表示パネルを駆動する際
に、表示データを制御するソースドライバとして用いる
のに好適な回路及びその回路により駆動される液晶表示
装置に関する。
【０００２】
【従来の技術】液晶パネルを駆動する場合、最小の輝度
から最大の輝度まで表現するのに、一般には５Ｖ程度の
電圧幅があればよい。しかし、液晶を駆動する場合はそ
の特性が劣化しないように、交流駆動する必要がある。
このため、液晶駆動には５Ｖの電圧を中心として１０Ｖ
の電圧幅を持つ信号電圧を必要としていた。
から最大の輝度まで表現するのに、一般には５Ｖ程度の
電圧幅があればよい。しかし、液晶を駆動する場合はそ
の特性が劣化しないように、交流駆動する必要がある。
このため、液晶駆動には５Ｖの電圧を中心として１０Ｖ
の電圧幅を持つ信号電圧を必要としていた。
【０００３】図９に、従来の液晶表示用駆動回路の構成
を示す。表示データ発生回路１０から、０〜１０Ｖの範
囲を持つ画像信号ｖsig が出力され、電圧フォロワ回路
を構成する演算増幅器２０の非反転入力端子に入力され
る。演算増幅器２０の反転入力端子は出力端子に接続さ
れており、インピーダンス変換が行われて、同じ電圧ｖ
sig が出力端子３より外部へ出力される。
を示す。表示データ発生回路１０から、０〜１０Ｖの範
囲を持つ画像信号ｖsig が出力され、電圧フォロワ回路
を構成する演算増幅器２０の非反転入力端子に入力され
る。演算増幅器２０の反転入力端子は出力端子に接続さ
れており、インピーダンス変換が行われて、同じ電圧ｖ
sig が出力端子３より外部へ出力される。
【０００４】出力端子３と、液晶パネル５に設けられた
一画素分の画素電極５ａとの間には、ＴＦＴ４の両端が
接続されている。このＴＦＴ４のゲートには、ゲート制
御信号ｖg が入力されてオン・オフ動作が制御される。
液晶パネル５の画素電極５ａの対向面には共通電極５ｂ
が設けられ、５Ｖの共通電圧ｖcom が印加される。
一画素分の画素電極５ａとの間には、ＴＦＴ４の両端が
接続されている。このＴＦＴ４のゲートには、ゲート制
御信号ｖg が入力されてオン・オフ動作が制御される。
液晶パネル５の画素電極５ａの対向面には共通電極５ｂ
が設けられ、５Ｖの共通電圧ｖcom が印加される。
【０００５】図１０に示されたように、共通電圧ｖcom
を中心として輝度が最大となり、５Ｖから１０Ｖへ向か
って上昇するにつれて輝度が低下していき、また５Ｖか
ら０Ｖへ向かって下降するにつれて輝度が低下してい
く。
を中心として輝度が最大となり、５Ｖから１０Ｖへ向か
って上昇するにつれて輝度が低下していき、また５Ｖか
ら０Ｖへ向かって下降するにつれて輝度が低下してい
く。
【０００６】このように、従来は表示データ発生回路１
０からの出力電圧ｖsig は１０Ｖの電圧幅を持つ必要が
あり、表示データ発生回路１０と演算増幅器２０から成
るインピーダンス変換回路は、１０Ｖ系の回路で構成さ
れていた。
０からの出力電圧ｖsig は１０Ｖの電圧幅を持つ必要が
あり、表示データ発生回路１０と演算増幅器２０から成
るインピーダンス変換回路は、１０Ｖ系の回路で構成さ
れていた。
【０００７】
【発明が解決しようとする課題】しかし、１０Ｖで動作
することが可能なように表示データ発生回路１０と演算
増幅器２０とを製造すると、消費電流の増加を招くと共
に、チップ面積が増大するという問題があった。
することが可能なように表示データ発生回路１０と演算
増幅器２０とを製造すると、消費電流の増加を招くと共
に、チップ面積が増大するという問題があった。
【０００８】従来の駆動回路には、出力電圧ｖsig の範
囲を５Ｖに限定する替わりに、共通電極５ｂに印加する
電圧ｖcom を表示サイクル毎に反転することで、交流駆
動を実現するものもあった。しかし、このような回路で
は回路が複雑化し、部品点数の増加を招き、結果的に消
費電流が増加するという問題があった。
囲を５Ｖに限定する替わりに、共通電極５ｂに印加する
電圧ｖcom を表示サイクル毎に反転することで、交流駆
動を実現するものもあった。しかし、このような回路で
は回路が複雑化し、部品点数の増加を招き、結果的に消
費電流が増加するという問題があった。
【０００９】本発明は上記事情に鑑みてなされたもの
で、消費電力の低減及びチップ面積の縮小が可能な液晶
表示装置の駆動回路及びその回路により駆動される液晶
表示装置を提供することを目的とする。
で、消費電力の低減及びチップ面積の縮小が可能な液晶
表示装置の駆動回路及びその回路により駆動される液晶
表示装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明による液晶表示装
置の駆動回路は、一方の入力端子に液晶表示に用いられ
る表示データを入力される演算増幅器と、演算増幅器の
他方の入力端子と外部出力端子との間に接続されたコン
デンサと、第１の電圧を入力される第１の外部入力端子
と演算増幅器の他方の入力端子との間に接続された第１
のスイッチング素子と、第２の電圧を入力される第２の
外部入力端子と外部出力端子との間に接続された第２の
スイッチング素子と、演算増幅器の出力端子と外部出力
端子との間に接続された第３のスイッチング素子とを備
え、第１のスイッチング素子と第２のスイッチング素子
は、各々の液晶表示サイクル内の第１の期間はオンする
ことでコンデンサの両端に所定電位差を発生させ、液晶
表示サイクル内の残りの第２の期間はオフし、第３のス
イッチング素子は第１の期間はオフし、第２の期間はオ
ンすることで所定電位差と演算増幅器の出力端子の電圧
とを加えたものを第２の期間において外部出力端子から
出力させることを特徴としている。
置の駆動回路は、一方の入力端子に液晶表示に用いられ
る表示データを入力される演算増幅器と、演算増幅器の
他方の入力端子と外部出力端子との間に接続されたコン
デンサと、第１の電圧を入力される第１の外部入力端子
と演算増幅器の他方の入力端子との間に接続された第１
のスイッチング素子と、第２の電圧を入力される第２の
外部入力端子と外部出力端子との間に接続された第２の
スイッチング素子と、演算増幅器の出力端子と外部出力
端子との間に接続された第３のスイッチング素子とを備
え、第１のスイッチング素子と第２のスイッチング素子
は、各々の液晶表示サイクル内の第１の期間はオンする
ことでコンデンサの両端に所定電位差を発生させ、液晶
表示サイクル内の残りの第２の期間はオフし、第３のス
イッチング素子は第１の期間はオフし、第２の期間はオ
ンすることで所定電位差と演算増幅器の出力端子の電圧
とを加えたものを第２の期間において外部出力端子から
出力させることを特徴としている。
【００１１】ここで、第３のスイッチング素子の替わり
に制御信号を入力されてイネーブル又はディスエーブル
状態に切り替わる演算増幅器を用いてもよい。
に制御信号を入力されてイネーブル又はディスエーブル
状態に切り替わる演算増幅器を用いてもよい。
【００１２】また本発明の他の駆動回路は、一方の入力
端子に液晶表示に用いられる表示データを入力される演
算増幅器と、演算増幅器の他方の入力端子と外部出力端
子との間に接続されたコンデンサと、第１の電圧を入力
される第１の外部入力端子と演算増幅器の他方の入力端
子との間に接続された第１のスイッチング素子と、第２
の電圧を入力される第２の外部入力端子と外部出力端子
との間に接続された第２のスイッチング素子と、第３の
電圧を入力される第３の外部入力端子と外部出力端子と
の間に接続された第３のスイッチング素子と、演算増幅
器の出力端子と外部出力端子との間に接続された第４の
スイッチング素子とを備え、第１のスイッチング素子は
液晶表示サイクル内の第１の期間オンし、第２のスイッ
チング素子は１つおきの液晶表示サイクルにおける第１
の期間オンし、第３のスイッチング素子は第２のスイッ
チング素子がオンしていない液晶表示サイクルにおける
第１の期間オンすることで、コンデンサの両端に所定電
位差を発生させ、第３のスイッチング素子は第１の期間
はオフし第２の期間はオンすることで所定の電位差と演
算増幅器の出力端子の電圧とを加えたものを第２の期間
において外部出力端子から出力させることを特徴として
いる。
端子に液晶表示に用いられる表示データを入力される演
算増幅器と、演算増幅器の他方の入力端子と外部出力端
子との間に接続されたコンデンサと、第１の電圧を入力
される第１の外部入力端子と演算増幅器の他方の入力端
子との間に接続された第１のスイッチング素子と、第２
の電圧を入力される第２の外部入力端子と外部出力端子
との間に接続された第２のスイッチング素子と、第３の
電圧を入力される第３の外部入力端子と外部出力端子と
の間に接続された第３のスイッチング素子と、演算増幅
器の出力端子と外部出力端子との間に接続された第４の
スイッチング素子とを備え、第１のスイッチング素子は
液晶表示サイクル内の第１の期間オンし、第２のスイッ
チング素子は１つおきの液晶表示サイクルにおける第１
の期間オンし、第３のスイッチング素子は第２のスイッ
チング素子がオンしていない液晶表示サイクルにおける
第１の期間オンすることで、コンデンサの両端に所定電
位差を発生させ、第３のスイッチング素子は第１の期間
はオフし第２の期間はオンすることで所定の電位差と演
算増幅器の出力端子の電圧とを加えたものを第２の期間
において外部出力端子から出力させることを特徴として
いる。
【００１３】また、第３のスイッチング素子の替わりに
制御信号を入力されてイネーブル又はディスエーブル状
態に切り替わる演算増幅器を用いてもよい。
制御信号を入力されてイネーブル又はディスエーブル状
態に切り替わる演算増幅器を用いてもよい。
【００１４】さらに本発明の液晶表示装置は、上記いず
れかの駆動回路と、この駆動回路により駆動される液晶
パネルとを備えている。また、本願発明は、一方の入力
端子に液晶表示に用いられる表示データを入力される演
算増幅器と、前記演算増幅器の他方の入力端子と外部出
力端子との間に接続されたコンデンサと、第１の電圧を
入力される第１の外部入力端子と前記演算増幅器の他方
の入力端子との間に接続された第１のスイッチング素子
と、第２の電圧を入力される第２の外部入力端子と前記
外部出力端子との間に接続された第２のスイッチング素
子と、前記演算増幅器の出力端子と前記外部出力端子と
の間に接続された第３のスイッチング素子とを備え、前
記第１、第２及び第３のスイッチング素子に接続された
スイッチ制御回路とを備え、前記スイッチ制御回路は、
各々の液晶表示サイクル内の第１の期間において、前記
容量の両端に所定電位差を発生させるために前記第１及
び第２のスイッチング素子をオンさせ、各々の液晶表示
サイクル内の第２の期間において、前記第１及び第２の
スイッチング素子をオフさせ、前記第１の期間におい
て、前記第３のスイッチング素子をオフさせ、前記第２
の期間において、前記第３のスイッチング素子をオンさ
せることにより、前記第２の期間において前記外部出力
端子から、前記所定電位差と、前記演算増幅器の一方の
入力端子の電圧とが加算された電圧を出力することを特
徴としている。
れかの駆動回路と、この駆動回路により駆動される液晶
パネルとを備えている。また、本願発明は、一方の入力
端子に液晶表示に用いられる表示データを入力される演
算増幅器と、前記演算増幅器の他方の入力端子と外部出
力端子との間に接続されたコンデンサと、第１の電圧を
入力される第１の外部入力端子と前記演算増幅器の他方
の入力端子との間に接続された第１のスイッチング素子
と、第２の電圧を入力される第２の外部入力端子と前記
外部出力端子との間に接続された第２のスイッチング素
子と、前記演算増幅器の出力端子と前記外部出力端子と
の間に接続された第３のスイッチング素子とを備え、前
記第１、第２及び第３のスイッチング素子に接続された
スイッチ制御回路とを備え、前記スイッチ制御回路は、
各々の液晶表示サイクル内の第１の期間において、前記
容量の両端に所定電位差を発生させるために前記第１及
び第２のスイッチング素子をオンさせ、各々の液晶表示
サイクル内の第２の期間において、前記第１及び第２の
スイッチング素子をオフさせ、前記第１の期間におい
て、前記第３のスイッチング素子をオフさせ、前記第２
の期間において、前記第３のスイッチング素子をオンさ
せることにより、前記第２の期間において前記外部出力
端子から、前記所定電位差と、前記演算増幅器の一方の
入力端子の電圧とが加算された電圧を出力することを特
徴としている。
【００１５】
【作用】演算増幅器の一方の入力端子に液晶表示データ
が入力され、インピーダンス変換が行われて出力端子か
らはこの液晶表示データが出力される。液晶表示サイク
ルの第１の期間において、第１のスイッチング素子と第
２のスイッチング素子とがオンし、コンデンサの両端に
所定電位差が発生する。この第１の期間では第３のスイ
ッチング素子はオフしており、演算増幅器から出力され
た液晶表示データは外部端子へは出力されない。次に、
当該液晶表示サイクルの第２の期間において、第１及び
第２のスイッチング素子がオフし、第３のスイッチング
素子がオンする。これにより、外部出力端子からは液晶
表示データにコンデンサの両端に発生した所定電位差が
加算された電圧が出力される。
が入力され、インピーダンス変換が行われて出力端子か
らはこの液晶表示データが出力される。液晶表示サイク
ルの第１の期間において、第１のスイッチング素子と第
２のスイッチング素子とがオンし、コンデンサの両端に
所定電位差が発生する。この第１の期間では第３のスイ
ッチング素子はオフしており、演算増幅器から出力され
た液晶表示データは外部端子へは出力されない。次に、
当該液晶表示サイクルの第２の期間において、第１及び
第２のスイッチング素子がオフし、第３のスイッチング
素子がオンする。これにより、外部出力端子からは液晶
表示データにコンデンサの両端に発生した所定電位差が
加算された電圧が出力される。
【００１６】第２の外部入力端子と外部出力端子との間
に第２及び第３のスイッチング素子が並列に接続され、
第３の外部入力端子と外部出力端子との間に第４のスイ
ッチング素子が接続されている場合は、１つおきの液晶
表示サイクルにおける第１の期間第２のスイッチング素
子がオンし、これとは交互に他の１つおきの液晶表示サ
イクルにおける第１の期間第３のスイッチング素子がオ
ンする。これにより、コンデンサの両端に所定電位差が
発生する。液晶表示サイクルの第２の期間になると、第
１、第２及び第３のスイッチング素子は何れもオフし、
第４のスイッチング素子がオンする。演算増幅器から出
力された表示データにコンデンサの両端に発生した所定
電位差が加算されて、外部出力端子より外部へ出力され
る。
に第２及び第３のスイッチング素子が並列に接続され、
第３の外部入力端子と外部出力端子との間に第４のスイ
ッチング素子が接続されている場合は、１つおきの液晶
表示サイクルにおける第１の期間第２のスイッチング素
子がオンし、これとは交互に他の１つおきの液晶表示サ
イクルにおける第１の期間第３のスイッチング素子がオ
ンする。これにより、コンデンサの両端に所定電位差が
発生する。液晶表示サイクルの第２の期間になると、第
１、第２及び第３のスイッチング素子は何れもオフし、
第４のスイッチング素子がオンする。演算増幅器から出
力された表示データにコンデンサの両端に発生した所定
電位差が加算されて、外部出力端子より外部へ出力され
る。
【００１７】ここで、演算増幅器にイネーブル機能が備
わっている場合は、制御信号に応じて第１の期間はディ
スエーブル状態になり、第２の期間はイネーブル状態に
なることで、上述した場合と同様に演算増幅器から出力
された表示データにコンデンサの両端に発生した所定電
位差が加算されて外部へ出力される。
わっている場合は、制御信号に応じて第１の期間はディ
スエーブル状態になり、第２の期間はイネーブル状態に
なることで、上述した場合と同様に演算増幅器から出力
された表示データにコンデンサの両端に発生した所定電
位差が加算されて外部へ出力される。
【００１８】このように、コンデンサの両端に所定電位
差を発生させて表示データにサイクル毎に加算すること
で、演算増幅器に入力される表示データよりも広い電位
幅を持つデータを外部に出力することができる。
差を発生させて表示データにサイクル毎に加算すること
で、演算増幅器に入力される表示データよりも広い電位
幅を持つデータを外部に出力することができる。
【００１９】
【実施例】以下、本発明の一実施例による液晶表示装置
の駆動回路について、図面を参照して説明する。
の駆動回路について、図面を参照して説明する。
【００２０】先ず、本発明の基本的な原理を図１を用い
て述べる。表示データ発生回路１は、従来の装置におけ
る図９に示された表示データ発生回路１０とは異なり、
出力する信号電圧ｖsig の電圧範囲は０〜５Ｖである。
なお、この信号電圧ｖsig を入力される演算増幅器２か
ら成るインピーダンス変換回路は１０Ｖ系の回路で構成
されている。
て述べる。表示データ発生回路１は、従来の装置におけ
る図９に示された表示データ発生回路１０とは異なり、
出力する信号電圧ｖsig の電圧範囲は０〜５Ｖである。
なお、この信号電圧ｖsig を入力される演算増幅器２か
ら成るインピーダンス変換回路は１０Ｖ系の回路で構成
されている。
【００２１】表示データ発生回路１から出力される信号
電圧ｖsig は、演算増幅器２の非反転入力端子に入力さ
れ、反転入力端子と出力端子との間には、コンデンサＣ
の両端が接続されている。
電圧ｖsig は、演算増幅器２の非反転入力端子に入力さ
れ、反転入力端子と出力端子との間には、コンデンサＣ
の両端が接続されている。
【００２２】このコンデンサＣに電荷が充電されるとそ
の両端に電位差△ｖが生じる。これにより、演算増幅器
２から外部出力端子３に出力される電圧ｖout は、反転
入力端子に入力される電圧をｖsig とすると、 ｖout ＝ｖsig ＋△ｖ … （１） となる。
の両端に電位差△ｖが生じる。これにより、演算増幅器
２から外部出力端子３に出力される電圧ｖout は、反転
入力端子に入力される電圧をｖsig とすると、 ｖout ＝ｖsig ＋△ｖ … （１） となる。
【００２３】即ち、表示データ発生回路１から出力され
た信号電圧ｖsig に、コンデンサＣの両端に生じた電位
差△ｖが加算されて、外部へ出力されることになる。
た信号電圧ｖsig に、コンデンサＣの両端に生じた電位
差△ｖが加算されて、外部へ出力されることになる。
【００２４】図２（ａ）に信号電圧ｖsig の時間に対す
る電位変化を示し、図２（ｂ）にコンデンサＣの両端に
生じる電位差△ｖの変化を、さらに図２（ｃ）に演算増
幅器２から出力される出力電圧ｖout の変化を示す。
る電位変化を示し、図２（ｂ）にコンデンサＣの両端に
生じる電位差△ｖの変化を、さらに図２（ｃ）に演算増
幅器２から出力される出力電圧ｖout の変化を示す。
【００２５】コンデンサＣの両端に発生させる電位差△
ｖは、図２（ｂ）に示されたように、液晶表示サイクル
毎に、△ｖ１と△ｖ２とを周期的に繰り返す必要があ
る。例えば、△ｖ１を接地電位とした場合には、△ｖ２
は＋５Ｖとなる。信号電圧ｖsig は、図２（ａ）に示さ
れたように０〜５Ｖの範囲でｖ１からｖ４まで変化す
る。このような信号電圧ｖsig に△ｖが加算されて、出
力電圧ｖout は図２（ｃ）のように変化する。この結
果、外部出力端子３からは１０Ｖの範囲を持つ信号が出
力され、交流駆動が実現される。
ｖは、図２（ｂ）に示されたように、液晶表示サイクル
毎に、△ｖ１と△ｖ２とを周期的に繰り返す必要があ
る。例えば、△ｖ１を接地電位とした場合には、△ｖ２
は＋５Ｖとなる。信号電圧ｖsig は、図２（ａ）に示さ
れたように０〜５Ｖの範囲でｖ１からｖ４まで変化す
る。このような信号電圧ｖsig に△ｖが加算されて、出
力電圧ｖout は図２（ｃ）のように変化する。この結
果、外部出力端子３からは１０Ｖの範囲を持つ信号が出
力され、交流駆動が実現される。
【００２６】このような原理を有する本発明の具体的な
一実施例として、第１の実施例の構成を図３に示す。図
１に示されたコンデンサＣに電位差△ｖを生じさせるた
めに、本実施例では次のように構成されている。入力端
子１１及び１２には、それぞれ外部から電圧ｖ１及びｖ
２が入力される。入力端子１１と演算増幅器２の反転入
力端子との間にはスイッチＳＷ１が接続され、入力端子
１２と外部出力端子３との間にはスイッチＳＷ２が接続
され、外部出力端子３と演算増幅器２の出力端子との間
にはスイッチＳＷ３が接続されている。
一実施例として、第１の実施例の構成を図３に示す。図
１に示されたコンデンサＣに電位差△ｖを生じさせるた
めに、本実施例では次のように構成されている。入力端
子１１及び１２には、それぞれ外部から電圧ｖ１及びｖ
２が入力される。入力端子１１と演算増幅器２の反転入
力端子との間にはスイッチＳＷ１が接続され、入力端子
１２と外部出力端子３との間にはスイッチＳＷ２が接続
され、外部出力端子３と演算増幅器２の出力端子との間
にはスイッチＳＷ３が接続されている。
【００２７】図４（ａ）に、５Ｖの範囲で変化する信号
電圧ｖsig の時間的変化を示し、図４（ｂ）に電圧ｖ１
の時間的変化を示し、図４（ｃ）に電圧ｖ２の時間的変
化を示す。図４（ｄ）にスイッチＳＷ１及びＳＷ２がオ
ン・オフするタイミングを示し、図４（ｅ）にスイッチ
ＳＷ３がオン・オフするタイミングを示す。さらに、図
４（ｆ）に外部出力端子３から出力される出力電圧ｖou
t の時間的変化を示す。
電圧ｖsig の時間的変化を示し、図４（ｂ）に電圧ｖ１
の時間的変化を示し、図４（ｃ）に電圧ｖ２の時間的変
化を示す。図４（ｄ）にスイッチＳＷ１及びＳＷ２がオ
ン・オフするタイミングを示し、図４（ｅ）にスイッチ
ＳＷ３がオン・オフするタイミングを示す。さらに、図
４（ｆ）に外部出力端子３から出力される出力電圧ｖou
t の時間的変化を示す。
【００２８】先ず、液晶表示サイクル１、２、３、…の
始めの期間Ｔ１において、スイッチＳＷ１及びＳＷ２を
オンさせ、スイッチＳＷ３をオフさせる。これにより、
コンデンサＣには△ｖ＝ｖ２−ｖ１で表される電位差△
ｖがその両端に発生する。この期間Ｔ１は、コンデンサ
Ｃを充電するために必要な最小限の時間であることが望
ましい。
始めの期間Ｔ１において、スイッチＳＷ１及びＳＷ２を
オンさせ、スイッチＳＷ３をオフさせる。これにより、
コンデンサＣには△ｖ＝ｖ２−ｖ１で表される電位差△
ｖがその両端に発生する。この期間Ｔ１は、コンデンサ
Ｃを充電するために必要な最小限の時間であることが望
ましい。
【００２９】次に、当該サイクル内における残りの期間
Ｔ２において、スイッチＳＷ１及びＳＷ２をオフさせ、
スイッチＳＷ３をオンさせる。これにより、外部出力端
子３からは、ｖout ＝ｖsig ＋△ｖ＝ｖsig ＋（ｖ２−
ｖ１）で表される電圧ｖoutが出力される。
Ｔ２において、スイッチＳＷ１及びＳＷ２をオフさせ、
スイッチＳＷ３をオンさせる。これにより、外部出力端
子３からは、ｖout ＝ｖsig ＋△ｖ＝ｖsig ＋（ｖ２−
ｖ１）で表される電圧ｖoutが出力される。
【００３０】このように、第１の実施例によれば、表示
データ発生回路１からは５Ｖの電圧範囲を持つ信号電圧
ｖsig を発生させ、液晶表示サイクル毎にコンデンサＣ
に△ｖを発生させて、外部出力端子３からは信号電圧ｖ
sig に△Ｖを加算した１０Ｖの電圧幅を持つ電圧ｖout
を出力させることができる。これにより、表示データ発
生回路１を５Ｖ系の回路で製造することができ、消費電
力を低減することが可能である。また、本実施例では共
通電極に印加すべき共通電圧の極性をサイクル毎に反転
しなくとも一定にしておいて液晶を交流駆動することが
でき、回路構成の複雑化を防止することが可能である。
データ発生回路１からは５Ｖの電圧範囲を持つ信号電圧
ｖsig を発生させ、液晶表示サイクル毎にコンデンサＣ
に△ｖを発生させて、外部出力端子３からは信号電圧ｖ
sig に△Ｖを加算した１０Ｖの電圧幅を持つ電圧ｖout
を出力させることができる。これにより、表示データ発
生回路１を５Ｖ系の回路で製造することができ、消費電
力を低減することが可能である。また、本実施例では共
通電極に印加すべき共通電圧の極性をサイクル毎に反転
しなくとも一定にしておいて液晶を交流駆動することが
でき、回路構成の複雑化を防止することが可能である。
【００３１】次に、本願発明の第２の実施例について図
５及び図６を用いて説明する。本実施例による駆動回路
は、図５に示された構成を備えている。上述した第１の
実施例では、出力端子３には一つの入力端子１２がスイ
ッチＳＷ２を介して接続されており、この入力端子１２
から周期的に電圧ｖ２ａと電圧ｖ２ｂとが交互に入れ替
わる電圧ｖ２が入力される。
５及び図６を用いて説明する。本実施例による駆動回路
は、図５に示された構成を備えている。上述した第１の
実施例では、出力端子３には一つの入力端子１２がスイ
ッチＳＷ２を介して接続されており、この入力端子１２
から周期的に電圧ｖ２ａと電圧ｖ２ｂとが交互に入れ替
わる電圧ｖ２が入力される。
【００３２】これに対し、第２の実施例では出力端子３
にはそれぞれスイッチＳＷ２ａ及びスイッチＳＷ２ｂを
介して二つの入力端子１２及び１３が接続されている。
入力端子１２からは、図６（ｃ）に示されたような一定
の電圧ｖ２ａが入力され、入力端子１３からは一定の電
圧ｖ２ｂが入力される。この電圧ｖａ及びｖ２ｂは、図
４（ｃ）に示された第１の実施例における電圧ｖ２ａ及
びｖ２ｂとそれぞれ同一である。そして、スイッチＳＷ
２ａ及びＳＷ２ｂの開閉動作は、図６（ｄ）に示される
ようなタイミングに従って制御される。スイッチＳＷ２
ａは１つおきの表示サイクルの始めの期間Ｔ１において
オンし、他の１つおきの表示サイクルの期間Ｔ１ではオ
フする。スイッチＳＷ２ｂはこれとは逆に、スイッチＳ
Ｗ２ａがオフしている１つおきの表示サイクルの期間Ｔ
１においてオンし、他の１つおきの表示サイクルにおけ
る期間Ｔ１ではオフする。他の第１の実施例と同一の構
成要素には、同一の番号を付して説明を省略する。ま
た、スイッチＳＷ２ａ及びＳＷ２ｂ以外のスイッチＳＷ
１及びＳＷ３の開閉するタイミングは第１の実施例と同
一である。
にはそれぞれスイッチＳＷ２ａ及びスイッチＳＷ２ｂを
介して二つの入力端子１２及び１３が接続されている。
入力端子１２からは、図６（ｃ）に示されたような一定
の電圧ｖ２ａが入力され、入力端子１３からは一定の電
圧ｖ２ｂが入力される。この電圧ｖａ及びｖ２ｂは、図
４（ｃ）に示された第１の実施例における電圧ｖ２ａ及
びｖ２ｂとそれぞれ同一である。そして、スイッチＳＷ
２ａ及びＳＷ２ｂの開閉動作は、図６（ｄ）に示される
ようなタイミングに従って制御される。スイッチＳＷ２
ａは１つおきの表示サイクルの始めの期間Ｔ１において
オンし、他の１つおきの表示サイクルの期間Ｔ１ではオ
フする。スイッチＳＷ２ｂはこれとは逆に、スイッチＳ
Ｗ２ａがオフしている１つおきの表示サイクルの期間Ｔ
１においてオンし、他の１つおきの表示サイクルにおけ
る期間Ｔ１ではオフする。他の第１の実施例と同一の構
成要素には、同一の番号を付して説明を省略する。ま
た、スイッチＳＷ２ａ及びＳＷ２ｂ以外のスイッチＳＷ
１及びＳＷ３の開閉するタイミングは第１の実施例と同
一である。
【００３３】各液晶画素に信号電圧ｖsig を印加する表
示サイクル１、２、３、…における期間Ｔ１で、スイッ
チＳＷ２ａとＳＷ２ｂは、図６（ｄ）に示されたように
１つおきのサイクルで交互にオン又はオフする。これに
より、第１の実施例と同様に、出力端子３には第１の実
施例における図４（ｂ）に示されたような電圧ｖ２ａと
電圧ｖ２ｂとが交互に現れることになる。この出力端子
３に印加される電圧と、スイッチＳＷ１を介して入力端
子１１から入力される電圧ｖ１との電位差△ｖがコンデ
ンサＣの両端に生じる。
示サイクル１、２、３、…における期間Ｔ１で、スイッ
チＳＷ２ａとＳＷ２ｂは、図６（ｄ）に示されたように
１つおきのサイクルで交互にオン又はオフする。これに
より、第１の実施例と同様に、出力端子３には第１の実
施例における図４（ｂ）に示されたような電圧ｖ２ａと
電圧ｖ２ｂとが交互に現れることになる。この出力端子
３に印加される電圧と、スイッチＳＷ１を介して入力端
子１１から入力される電圧ｖ１との電位差△ｖがコンデ
ンサＣの両端に生じる。
【００３４】各液晶表示サイクルにおいて、期間Ｔ２に
なるとスイッチＳＷ２ａ及びスイッチＳＷ２ｂは共にオ
フし、スイッチＳＷ３がオンして、演算増幅器２から出
力された信号電圧ｖsig が出力端子３に出力される。こ
の結果、出力端子３からは図６（ｆ）に示されたよう
に、信号電圧ｖsig にコンデンサＣの両端に生じた電位
差△ｖが印加された電圧ｖout が出力される。従って、
第１の実施例と同様に表示データ発生回路１を５Ｖ系の
回路で製造し、かつ１０の電圧幅を持つ信号ｖout を出
力することができる。
なるとスイッチＳＷ２ａ及びスイッチＳＷ２ｂは共にオ
フし、スイッチＳＷ３がオンして、演算増幅器２から出
力された信号電圧ｖsig が出力端子３に出力される。こ
の結果、出力端子３からは図６（ｆ）に示されたよう
に、信号電圧ｖsig にコンデンサＣの両端に生じた電位
差△ｖが印加された電圧ｖout が出力される。従って、
第１の実施例と同様に表示データ発生回路１を５Ｖ系の
回路で製造し、かつ１０の電圧幅を持つ信号ｖout を出
力することができる。
【００３５】本発明の第３の実施例による駆動回路を、
図７を参照して述べる。第１の実施例及び第２の実施例
では、演算増幅器２から信号電圧ｖsig が出力されるタ
イミングを、出力端子３と演算増幅器２の出力端子との
間に接続したスイッチＳＷ３によって設定していた。こ
れに対し、第３の実施例ではスイッチＳＷ３を設けない
替わりに、出力イネーブル／ディスエーブル機能を持た
せた演算増幅器２ａを用いる点に特徴がある。他の第１
の実施例と同一の構成要素には、同一の番号を伏して説
明を省略する。また、スイッチＳＷ１及びＳＷ２が開閉
するタイミングは第１の実施例と同一であるとする。
図７を参照して述べる。第１の実施例及び第２の実施例
では、演算増幅器２から信号電圧ｖsig が出力されるタ
イミングを、出力端子３と演算増幅器２の出力端子との
間に接続したスイッチＳＷ３によって設定していた。こ
れに対し、第３の実施例ではスイッチＳＷ３を設けない
替わりに、出力イネーブル／ディスエーブル機能を持た
せた演算増幅器２ａを用いる点に特徴がある。他の第１
の実施例と同一の構成要素には、同一の番号を伏して説
明を省略する。また、スイッチＳＷ１及びＳＷ２が開閉
するタイミングは第１の実施例と同一であるとする。
【００３６】各液晶表示サイクル１、２、３、…の始め
の期間Ｔ１において、第１の実施例と同様にスイッチＳ
Ｗ１及びＳＷ２がオンし、コンデンサＣの両端には電位
差△ｖが生じる。この段階では、演算増幅器２ａのイネ
ーブル端子１４にはイネーブル信号Ｅが与えられておら
ず、演算増幅器２ａはディスエーブル状態にあり、信号
電圧ｖsig は出力されない。次に、当該サイクルの期間
Ｔ２においてスイッチＳＷ１及びＳＷ２がオフし、替わ
りにイネーブル端子１４にはイネーブル信号Ｅが入力さ
れて演算増幅器２はイネーブル状態になる。これによ
り、出力端子３からは信号電圧ｖsig にコンデンサ２の
電位差△ｖが加算された電圧ｖout が外部へ出力され
る。
の期間Ｔ１において、第１の実施例と同様にスイッチＳ
Ｗ１及びＳＷ２がオンし、コンデンサＣの両端には電位
差△ｖが生じる。この段階では、演算増幅器２ａのイネ
ーブル端子１４にはイネーブル信号Ｅが与えられておら
ず、演算増幅器２ａはディスエーブル状態にあり、信号
電圧ｖsig は出力されない。次に、当該サイクルの期間
Ｔ２においてスイッチＳＷ１及びＳＷ２がオフし、替わ
りにイネーブル端子１４にはイネーブル信号Ｅが入力さ
れて演算増幅器２はイネーブル状態になる。これによ
り、出力端子３からは信号電圧ｖsig にコンデンサ２の
電位差△ｖが加算された電圧ｖout が外部へ出力され
る。
【００３７】本発明の第４の実施例は、図８に示された
ような構成を備えている。この実施例は、図５に示され
た第２の実施例において、スイッチＳＷ３を設けない替
わりに、出力イネーブル機能を有する演算増幅器２ａを
用いたものに相当する。他の構成は第２の実施例におけ
るものと同一であり、同一の番号を付して説明を省略す
る。
ような構成を備えている。この実施例は、図５に示され
た第２の実施例において、スイッチＳＷ３を設けない替
わりに、出力イネーブル機能を有する演算増幅器２ａを
用いたものに相当する。他の構成は第２の実施例におけ
るものと同一であり、同一の番号を付して説明を省略す
る。
【００３８】各サイクルの始めの期間Ｔ１において、ス
イッチＳＷ１がオンし、スイッチＳＷ２ａ及びＳＷ２ｂ
のいずれか一方が交互にオンし、コンデンサＣに電位差
△ｖが発生する。このときに入力端子１１…１３にそれ
ぞれ入力される電圧ｖ１、ｖ２ａ、ｖ２ｂは、第２の実
施例におけるものと同一である。演算増幅器２ａのイネ
ーブル端子１４には、イネーブル信号Ｅは入力されず、
ディスエーブル状態にある。次に、スイッチＳＷ１、ス
イッチＳＷ２ａ及びＳＷ２ｂが共にオフし、イネーブル
端子１４にはイネーブル信号Ｅが入力されて演算増幅器
２ａがイネーブル状態になり、信号電圧ｖsig が出力端
子３へ出力される。この結果、出力端子３からは信号電
圧ｖsig に電位差△ｖが加算された電圧ｖout が出力さ
れる。
イッチＳＷ１がオンし、スイッチＳＷ２ａ及びＳＷ２ｂ
のいずれか一方が交互にオンし、コンデンサＣに電位差
△ｖが発生する。このときに入力端子１１…１３にそれ
ぞれ入力される電圧ｖ１、ｖ２ａ、ｖ２ｂは、第２の実
施例におけるものと同一である。演算増幅器２ａのイネ
ーブル端子１４には、イネーブル信号Ｅは入力されず、
ディスエーブル状態にある。次に、スイッチＳＷ１、ス
イッチＳＷ２ａ及びＳＷ２ｂが共にオフし、イネーブル
端子１４にはイネーブル信号Ｅが入力されて演算増幅器
２ａがイネーブル状態になり、信号電圧ｖsig が出力端
子３へ出力される。この結果、出力端子３からは信号電
圧ｖsig に電位差△ｖが加算された電圧ｖout が出力さ
れる。
【００３９】以上のように、第１〜第４の実施例は演算
増幅器２又は２ａの出力端子と反転入力端子との間に接
続したコンデンサＣの両端に電位差△ｖを発生させ、こ
の電位差△ｖを演算増幅器２又は２ａから出力された信
号電圧ｖsig に加算した電圧ｖout を外部へ出力する。
これにより、表示データ回路１から出力される信号電圧
ｖsig の電圧幅が５Ｖであっても、５Ｖの電位差△ｖを
１つおきの液晶表示サイクルで加算することで、１０Ｖ
の電圧幅を持つ電圧ｖout を用いて液晶を交流駆動する
ことができる。従って、表示データ発生回路１を５Ｖ系
の回路として製造することが可能であり、消費電流の増
加を抑制することができる。また、液晶の共通電極に印
加する共通電圧を交流駆動しなくとも液晶を１０Ｖの電
圧幅を持つ電圧ｖout で交流駆動することができ、回路
構成の複雑化を防止することができる。
増幅器２又は２ａの出力端子と反転入力端子との間に接
続したコンデンサＣの両端に電位差△ｖを発生させ、こ
の電位差△ｖを演算増幅器２又は２ａから出力された信
号電圧ｖsig に加算した電圧ｖout を外部へ出力する。
これにより、表示データ回路１から出力される信号電圧
ｖsig の電圧幅が５Ｖであっても、５Ｖの電位差△ｖを
１つおきの液晶表示サイクルで加算することで、１０Ｖ
の電圧幅を持つ電圧ｖout を用いて液晶を交流駆動する
ことができる。従って、表示データ発生回路１を５Ｖ系
の回路として製造することが可能であり、消費電流の増
加を抑制することができる。また、液晶の共通電極に印
加する共通電圧を交流駆動しなくとも液晶を１０Ｖの電
圧幅を持つ電圧ｖout で交流駆動することができ、回路
構成の複雑化を防止することができる。
【００４０】上述した実施例はいずれも一例であり、本
発明を限定するものではない。例えば、スイッチＳＷ
１、ＳＷ２、ＳＷ２ａ、ＳＷ２ｂ、及びＳＷ３は図面上
では機械的なスイッチとして描かれているが、トランジ
スタ等のようにスイッチング動作をするものであれば何
れを用いてもよい。また、第３及び第４の実施例ではイ
ネーブル信号Ｅを入力されるとイネーブル状態になる演
算増幅器２ａを用いている。しかし、これとは逆に通常
はイネーブル状態にあり、ディスエーブル信号ＤＥを入
力されてディスエーブル状態になるものを用いてもよ
い。
発明を限定するものではない。例えば、スイッチＳＷ
１、ＳＷ２、ＳＷ２ａ、ＳＷ２ｂ、及びＳＷ３は図面上
では機械的なスイッチとして描かれているが、トランジ
スタ等のようにスイッチング動作をするものであれば何
れを用いてもよい。また、第３及び第４の実施例ではイ
ネーブル信号Ｅを入力されるとイネーブル状態になる演
算増幅器２ａを用いている。しかし、これとは逆に通常
はイネーブル状態にあり、ディスエーブル信号ＤＥを入
力されてディスエーブル状態になるものを用いてもよ
い。
【００４１】
【発明の効果】以上説明したように、本発明の液晶表示
装置の駆動回路は、演算増幅器の出力端子と演算増幅器
の表示データが入力される入力端子とは異なる他方の入
力端子に接続されたコンデンサの両端に所定の電位差を
発生させ、この電位差に表示データを加算させて出力す
ることで、表示データよりも電圧幅の広い信号を外部に
出力することが可能であり、液晶を交流駆動する際に演
算増幅器を低い電圧系の回路で製造することができ、消
費電流を低減することが可能である。また、このような
駆動回路を用いて液晶パネルを駆動することで、消費電
流の低い液晶表示装置を得ることができる。
装置の駆動回路は、演算増幅器の出力端子と演算増幅器
の表示データが入力される入力端子とは異なる他方の入
力端子に接続されたコンデンサの両端に所定の電位差を
発生させ、この電位差に表示データを加算させて出力す
ることで、表示データよりも電圧幅の広い信号を外部に
出力することが可能であり、液晶を交流駆動する際に演
算増幅器を低い電圧系の回路で製造することができ、消
費電流を低減することが可能である。また、このような
駆動回路を用いて液晶パネルを駆動することで、消費電
流の低い液晶表示装置を得ることができる。
【図１】本発明による液晶表示装置の駆動回路の概念を
説明するための説明図。
説明するための説明図。
【図２】図１に示された駆動回路における各電圧の波形
を示したタイムチャート。
を示したタイムチャート。
【図３】本発明の第１の実施例による液晶表示装置の駆
動回路の構成を示した回路図。
動回路の構成を示した回路図。
【図４】同駆動回路における各電圧波形と各スイッチの
開閉動作のタイミングを示したタイムチャート。
開閉動作のタイミングを示したタイムチャート。
【図５】本発明の第２の実施例による液晶表示装置の駆
動回路の構成を示した回路図。
動回路の構成を示した回路図。
【図６】同駆動回路における各電圧波形と各スイッチの
開閉動作のタイミングを示したタイムチャート。
開閉動作のタイミングを示したタイムチャート。
【図７】本発明の第３の実施例による液晶表示装置の駆
動回路の構成を示した回路図。
動回路の構成を示した回路図。
【図８】本発明の第４の実施例による液晶表示装置の駆
動回路の構成を示した回路図。
動回路の構成を示した回路図。
【図９】従来の液晶表示装置の駆動回路の構成を示した
回路図。
回路図。
【図１０】同駆動回路により生成される１０Ｖ幅を持つ
信号電圧を示した説明図。
信号電圧を示した説明図。
１ 表示データ発生回路
２、２ａ 演算増幅器
３ 出力端子
１１、１２、１２、１３ 入力端子
１４ イネーブル端子
Ｃ コンデンサ
ＳＷ１、ＳＷ２、ＳＷ２ａ、ＳＷ２ｂ、ＳＷ３ スイッ
チ
チ
Claims (13)
- 【請求項１】一方の入力端子に液晶表示に用いられる表
示データを入力される演算増幅器と、 前記演算増幅器の他方の入力端子と外部出力端子との間
に接続されたコンデンサと、 第１の電圧を入力される第１の外部入力端子と前記演算
増幅器の他方の入力端子との間に接続された第１のスイ
ッチング素子と、 第２の電圧を入力される第２の外部入力端子と外部出力
端子との間に接続された第２のスイッチング素子と、 前記演算増幅器の出力端子と外部出力端子との間に接続
された第３のスイッチング素子とを備え、 前記第１のスイッチング素子と前記第２のスイッチング
素子は、各々の液晶表示サイクル内の第１の期間はオン
することで前記コンデンサの両端に所定電位差を発生さ
せ、前記液晶表示サイクル内の第２の期間はオフし、前
記第３のスイッチング素子は前記第１の期間はオフし、
前記第２の期間はオンすることで前記所定電位差と前記
演算増幅器の出力端子の電圧とを加えたものを前記第２
の期間において前記外部出力端子から出力させることを
特徴とする液晶表示装置の駆動回路。 - 【請求項２】一方の入力端子に液晶表示に用いられる表
示データを入力される演算増幅器と、 前記演算増幅器の他方の入力端子と外部出力端子との間
に接続されたコンデンサと、 第１の電圧を入力される第１の外部入力端子と前記演算
増幅器の他方の入力端子との間に接続された第１のスイ
ッチング素子と、 第２の電圧を入力される第２の外部入力端子と外部出力
端子との間に接続された第２のスイッチング素子と、 第３の電圧を入力される第３の外部入力端子と外部出力
端子との間に接続された第３のスイッチング素子と、 前記演算増幅器の出力端子と外部出力端子との間に接続
された第４のスイッチング素子とを備え、 前記第１のスイッチング素子は液晶表示サイクル内の第
１の期間オンし、前記第２のスイッチング素子は１つお
きの前記液晶表示サイクルにおける前記第１の期間オン
し、前記第３のスイッチング素子は前記第２のスイッチ
ング素子がオンしていない前記液晶表示サイクルにおけ
る前記第１の期間オンすることで、前記コンデンサの両
端に所定電位差を発生させ、前記第４のスイッチング素
子は前記第１の期間はオフし第２の期間はオンすること
で前記所定の電位差と前記演算増幅器の出力端子の電圧
とを加えたものを前記第２の期間において前記外部出力
端子から出力させることを特徴とする液晶表示装置の駆
動回路。 - 【請求項３】一方の入力端子に液晶表示に用いられる表
示データを入力され、制御信号を入力されてイネーブル
又はディスイネーブル状態に切り替わる演算増幅器と、 前記演算増幅器の他方の入力端子と外部出力端子との間
に接続されたコンデンサと、 第１の電圧を入力される第１の外部入力端子と前記演算
増幅器の他方の入力端子との間に接続された第１のスイ
ッチング素子と、 第２の電圧を入力される第２の外部入力端子と外部出力
端子との間に接続された第２のスイッチング素子とを備
え、 前記第１のスイッチング素子と前記第２のスイッチング
素子は、各々の液晶表示サイクル内の第１の期間はオン
することで前記コンデンサの両端に所定電位差を発生さ
せ、前記液晶表示サイクル内の第２の期間はオフし、前
記演算増幅器は前記制御信号を入力されて前記第１の期
間はディスエーブル状態になり前記第２の期間はイネー
ブル状態になることで、前記所定電位差と前記演算増幅
器の出力端子の電圧とを加えたものを前記第２の期間に
おいて前記外部出力端子から出力させることを特徴とす
る液晶表示装置の駆動回路。 - 【請求項４】一方の入力端子に液晶表示に用いられる表
示データを入力され、制御信号を入力されてイネーブル
又はディスエーブル状態に切り替わる演算増幅器と、 前記演算増幅器の他方の入力端子と外部出力端子との間
に接続されたコンデンサと、 第１の電圧を入力される第１の外部入力端子と前記演算
増幅器の他方の入力端子との間に接続された第１のスイ
ッチング素子と、 第２の電圧を入力される第２の外部入力端子と外部出力
端子との間に接続された第２のスイッチング素子と、 第３の電圧を入力される第３の外部入力端子と外部出力
端子との間に接続された第３のスイッチング素子とを備
え、 前記第１のスイッチング素子は液晶表示サイクル内の第
１の期間オンし、前記第２のスイッチング素子は１つお
きの前記液晶表示サイクルにおける前記第１の期間オン
し、前記第３のスイッチング素子は前記第２のスイッチ
ング素子がオンしていない前記液晶表示サイクルにおけ
る前記第１の期間オンすることで、前記コンデンサの両
端に所定電位差を発生させ、前記演算増幅器は前記制御
信号を入力されて前記第１の期間はディスエーブル状態
になり前記第２の期間はイネーブル状態になることで、
前記所定電位差と前記演算増幅器の出力端子の電圧とを
加えたものを前記第２の期間において前記外部出力端子
から出力させることを特徴とする液晶表示装置の駆動回
路。 - 【請求項５】請求項１ないし４のいずれかに記載の液晶
表示装置の駆動回路と、 前記駆動回路により駆動される液晶パネルとを備えたこ
とを特徴とする液晶表示装置。 - 【請求項６】一方の入力端子に液晶表示に用いられる表
示データを入力される演算増幅器と、 前記演算増幅器の他方の入力端子と外部出力端子との間
に接続されたコンデンサと、 第１の電圧を入力される第１の外部入力端子と前記演算
増幅器の他方の入力端子との間に接続された第１のスイ
ッチング素子と、 第２の電圧を入力される第２の外部入力端子と前記外部
出力端子との間に接続された第２のスイッチング素子
と、 前記演算増幅器の出力端子と前記外部出力端子との間に
接続された第３のスイッチング素子とを備え、 前記第１、第２及び第３のスイッチング素子に接続され
たスイッチ制御回路と、 を備え、 前記スイッチ制御回路は、 各々の液晶表示サイクル内の第１の期間において、前記
容量の両端に所定電位差を発生させるために前記第１及
び第２のスイッチング素子をオンさせ、 各々の液晶表示サイクル内の第２の期間において、前記
第１及び第２のスイッチング素子をオフさせ、 前記第１の期間において、前記第３のスイッチング素子
をオフさせ、 前記第２の期間において、前記第３のスイッチング素子
をオンさせることにより、前記第２の期間において前記
外部出力端子から、前記所定電位差と、前記演算増幅器
の一方の入力端子の電圧とが加算された電圧を出力する
ことを特徴とする液晶表示装置の駆動回路。 - 【請求項７】液晶表示装置において、 請求項６記載の液晶表示装置の駆動回路と、 前記駆動回路により駆動される液晶パネルと、 を備えたことを特徴とする液晶表示装置。
- 【請求項８】一方の入力端子に液晶表示に用いられる表
示データを入力される演算増幅器と、 前記演算増幅器の他方の入力端子と外部出力端子との間
に接続されたコンデンサと、 第１の電圧を入力される第１の外部入力端子と前記演算
増幅器の他方の入力端子との間に接続された第１のスイ
ッチング素子と、 第２の電圧を入力される第２の外部入力端子と前記外部
出力端子との間に接続された第２のスイッチング素子
と、 第３の電圧を入力される第３の外部入力端子と前記外部
出力端子との間に接続された第３のスイッチング素子
と、 前記演算増幅器の出力端子と前記外部出力端子との間に
接続された第４のスイッチング素子とを備え、 前記第１、第２、第３及び第４のスイッチング素子に接
続されたスイッチ制御回路と、 を備え、 前記スイッチ制御回路は、 各々の液晶表示サイクルにおける第１の期間、前記第１
のスイッチング素子をオンさせ、 １つおきの前記液晶表示サイクルにおける前記第１の期
間、前記第２のスイッチング素子をオンさせ、 前記第２のスイッチング素子がオンしていない前記液晶
表示サイクルにおける前記第１の期間、第３のスイッチ
ング素子をオンさせることで、前記容量の両端に所定電
位差を発生させ、 前記第４のスイッチング素子を、前記第１の期間オフさ
せ、前記第２の期間オンさせることで、前記第２の期間
において前記外部出力端子から、前記所定電位差と、前
記演算増幅器の一方の入力端子の電圧とが加算された電
圧を出力することを特徴とする液晶表示装置の駆動回
路。 - 【請求項９】液晶表示装置において、 請求項８記載の液晶表示装置の駆動回路と、 前記駆動回路により駆動される液晶パネルと、 を備えたことを特徴とする液晶表示装置。
- 【請求項１０】一方の入力端子に液晶表示に用いられる
表示データを入力され、入力される制御信号に従い、イ
ネーブル状態とディスイネーブル状態との間でスイッチ
ングが行われるように動作する演算増幅器と、 前記演算増幅器の他方の入力端子と前記外部出力端子と
の間に接続されたコンデンサと、 第１の電圧を入力される第１の外部入力端子と前記演算
増幅器の他方の入力端子との間に接続された第１のスイ
ッチング素子と、 第２の電圧を入力される第２の外部入力端子と前記外部
出力端子との間に接続された第２のスイッチング素子
と、 前記第１及び第２のスイッチング素子に接続されたスイ
ッチ制御回路であって、各々の液晶表示サイクルにおけ
る第１の期間、前記第１及び第２のスイッチング素子を
オンさせることで前記容量の両端に所定電位差を発生さ
せ、各々の前記液晶表示サイクルにおける第２の期間、
前記第１及び第２のスイッチング素子をオフさせる、前
記スイッチング制御回路と、 前記演算増幅器に接続された制御回路であって、前記演
算増幅器に前記制御信号を与えることにより、前記演算
増幅器を前記第１の期間ディスエーブル状態に、前記第
２の期間イネーブル状態にする、前記制御回路とを備
え、 前記第２の期間において前記外部出力端子から、前記所
定電位差と、前記演算増幅器の一方の入力端子の電圧と
が加算された電圧を出力することを特徴とする液晶表示
装置の駆動回路。 - 【請求項１１】液晶表示装置において、 請求項１０記載の液晶表示装置の駆動回路と、 前記駆動回路により駆動される液晶パネルと、 を備えたことを特徴とする液晶表示装置。
- 【請求項１２】一方の入力端子に液晶表示に用いられる
表示データを入力され、入力される制御信号に従い、イ
ネーブル状態とディスイネーブル状態との間でスイッチ
ングが行われるように動作する演算増幅器と、 前記演算増幅器の他方の入力端子と前記外部出力端子と
の間に接続されたコンデンサと、 第１の電圧を入力される第１の外部入力端子と前記演算
増幅器の他方の入力端子との間に接続された第１のスイ
ッチング素子と、 第２の電圧を入力される第２の外部入力端子と前記外部
出力端子との間に接続された第２のスイッチング素子
と、 第３の電圧を入力される第３の外部入力端子と前記外部
出力端子との間に接続された第３のスイッチング素子
と、 前記第１、第２及び第３のスイッチング素子に接続され
たスイッチ制御回路であって、各々の液晶表示サイクル
における第１の期間、前記第１のスイッチング素子をオ
ンさせ、１つおきの前記液晶表示サイクルにおける第１
の期間、前記第２のスイッチング素子をオンさせ、前記
第２のスイッチング素子がオンしていない前記液晶表示
サイクルにおける前記第１の期間、前記第３のスイッチ
ング素子をオンさせることで、前記容量の両端に所定電
位差を発生させる前記スイッチング制御回路と、 前記演算増幅器に接続された制御回路であって、前記演
算増幅器に前記制御信号を与えることにより、前記演算
増幅器を前記第１の期間をディスエーブル状態に、前記
第２の期間イネーブル状態にする、前記制御回路とを備
え、 前記第２の期間において前記外部出力端子から、前記所
定電位差と、前記演算増幅器の一方の入力端子の電圧と
が加算された電圧を出力することを特徴とする液晶表示
装置の駆動回路。 - 【請求項１３】液晶表示装置において、 請求項１２記載の液晶表示装置の駆動回路と、 前記駆動回路により駆動される液晶パネルと、 を備えたことを特徴とする液晶表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17342295A JP3372142B2 (ja) | 1995-07-10 | 1995-07-10 | 液晶表示装置及びその駆動回路 |
| US08/679,751 US5729246A (en) | 1995-07-10 | 1996-07-10 | Liquid crystal display device and drive circuit therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17342295A JP3372142B2 (ja) | 1995-07-10 | 1995-07-10 | 液晶表示装置及びその駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0922276A JPH0922276A (ja) | 1997-01-21 |
| JP3372142B2 true JP3372142B2 (ja) | 2003-01-27 |
Family
ID=15960163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17342295A Expired - Fee Related JP3372142B2 (ja) | 1995-07-10 | 1995-07-10 | 液晶表示装置及びその駆動回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5729246A (ja) |
| JP (1) | JP3372142B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0140041B1 (ko) | 1993-02-09 | 1998-06-15 | 쯔지 하루오 | 표시 장치용 전압 발생 회로, 공통 전극 구동 회로, 신호선 구동 회로 및 계조 전압 발생 회로 |
| US6067066A (en) * | 1995-10-09 | 2000-05-23 | Sharp Kabushiki Kaisha | Voltage output circuit and image display device |
| JP2809180B2 (ja) | 1996-03-22 | 1998-10-08 | 日本電気株式会社 | 液晶表示装置 |
| JP3281290B2 (ja) * | 1997-06-19 | 2002-05-13 | シャープ株式会社 | 電圧作成回路およびこれを備えた液晶表示装置 |
| US6140993A (en) * | 1998-06-16 | 2000-10-31 | Atmel Corporation | Circuit for transferring high voltage video signal without signal loss |
| JP4570718B2 (ja) * | 1999-12-28 | 2010-10-27 | ティーピーオー ホンコン ホールディング リミテッド | 液晶駆動回路装置 |
| US7102608B2 (en) * | 2002-06-21 | 2006-09-05 | Himax Technologies, Inc. | Method and related apparatus for driving pixels located in a row of an LCD panel toward the same average voltage value |
| JP2005215052A (ja) * | 2004-01-27 | 2005-08-11 | Nec Electronics Corp | 液晶駆動電源回路、液晶駆動装置、液晶表示装置 |
| KR101258644B1 (ko) * | 2006-09-20 | 2013-04-26 | 삼성전자주식회사 | 시분할 구동 방식을 이용한 소스 드라이버, 이를 포함하는 디스플레이 장치, 및 이의 구동 방법 |
| JP6587002B2 (ja) * | 2018-01-26 | 2019-10-09 | セイコーエプソン株式会社 | 表示ドライバー、電気光学装置及び電子機器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3071642D1 (en) * | 1979-12-19 | 1986-07-24 | Seiko Epson Corp | A voltage regulator for a liquid crystal display |
| US5229761A (en) * | 1989-12-28 | 1993-07-20 | Casio Computer Co., Ltd. | Voltage generating circuit for driving liquid crystal display device |
| JP2743683B2 (ja) * | 1991-04-26 | 1998-04-22 | 松下電器産業株式会社 | 液晶駆動装置 |
| EP0542307B1 (en) * | 1991-11-15 | 1997-08-06 | Asahi Glass Company Ltd. | Image display device and a method of driving the same |
| JPH07135625A (ja) * | 1993-11-10 | 1995-05-23 | Fujitsu Ltd | 液晶表示装置のコントラスト調整回路 |
-
1995
- 1995-07-10 JP JP17342295A patent/JP3372142B2/ja not_active Expired - Fee Related
-
1996
- 1996-07-10 US US08/679,751 patent/US5729246A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0922276A (ja) | 1997-01-21 |
| US5729246A (en) | 1998-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100237685B1 (ko) | 전력 제어 회로를 갖는 액정 표시 장치 | |
| JPH10319368A (ja) | 表示パネルの駆動装置 | |
| JPH1130974A (ja) | 液晶表示装置の駆動制御用半導体装置および液晶表示装置 | |
| JPH10260664A (ja) | 液晶駆動回路とこれを用いた液晶装置 | |
| JP4378125B2 (ja) | 液晶表示装置 | |
| US5300945A (en) | Dual oscillating drive circuit for a display apparatus having improved pixel off-state operation | |
| JP3372142B2 (ja) | 液晶表示装置及びその駆動回路 | |
| US20080204121A1 (en) | Voltage generating circuit having charge pump and liquid crystal display using same | |
| KR20040079565A (ko) | 액정표시장치 구동을 위한 디지털-아날로그 변환회로 | |
| JP3526244B2 (ja) | 液晶表示装置 | |
| US6504521B1 (en) | Method of driving liquid crystal display device | |
| US6084580A (en) | Voltage generating circuit and liquid crystal display device incorporating the voltage generating circuit | |
| KR100281210B1 (ko) | 단순 스위치 캐패시터 어레이로 구현된 디지털 아날로그 변환기및 그 제어 방법 | |
| KR20050064564A (ko) | 능동 구동형 ｅｌ의 소스 구동회로 및 그 구동방법 | |
| JP4160141B2 (ja) | 液晶表示装置 | |
| JP3642343B2 (ja) | 表示装置の駆動回路 | |
| EP1063558B1 (en) | Liquid-crystal display, electronic device, and power supply circuit for driving liquid-crystal display | |
| JP2849034B2 (ja) | 表示駆動装置 | |
| US20050206640A1 (en) | Image display panel and level shifter | |
| JP2005010697A (ja) | 表示装置 | |
| JP4039414B2 (ja) | 電圧供給回路、電源回路、表示ドライバ、電気光学装置及び電子機器 | |
| JPH0843792A (ja) | 薄膜トランジスタ型液晶表示装置の電力駆動回路 | |
| JP3121714B2 (ja) | 電圧出力回路並びに表示装置の共通電極駆動回路及び表示装置の階調電圧発生回路 | |
| JPH05134627A (ja) | 液晶表示体駆動装置 | |
| JP2006195019A (ja) | 液晶表示装置ならびにその駆動回路および駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |