JP3371845B2 - モード設定確定信号生成回路及び半導体記憶装置 - Google Patents
モード設定確定信号生成回路及び半導体記憶装置Info
- Publication number
- JP3371845B2 JP3371845B2 JP08408099A JP8408099A JP3371845B2 JP 3371845 B2 JP3371845 B2 JP 3371845B2 JP 08408099 A JP08408099 A JP 08408099A JP 8408099 A JP8408099 A JP 8408099A JP 3371845 B2 JP3371845 B2 JP 3371845B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- mode setting
- power
- logic
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Read Only Memory (AREA)
- Static Random-Access Memory (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、モード設定確定信
号生成回路及び半導体記憶装置に関し、特に、電源立ち
上げ時の動作モードの初期設定を変更する機能を備えた
モード設定確定信号生成回路及び半導体記憶装置に関す
る。
号生成回路及び半導体記憶装置に関し、特に、電源立ち
上げ時の動作モードの初期設定を変更する機能を備えた
モード設定確定信号生成回路及び半導体記憶装置に関す
る。
【０００２】
【従来の技術】図８は従来の半導体記憶装置を示す。こ
の半導体記憶装置は、ＮＡＮＤ回路１００、インバータ
（ＮＯＴ回路）１０１，１０２、転送回路（トランスフ
ァーゲート： transfer-gate）１０３，１０４より構成
される。ＮＡＮＤ回路１００の一方の入力端子には、負
論理のＰＯＷＥＲ−ＯＮ（パワーオン）信号（電源立ち
上げ時にワンショットパルスが発生するような回路から
の出力信号、以下、ＰＯＷＥＲ−ＯＮ信号バーという）
が入力され、他方の入力の入力端子には転送回路１０
３，１０４の出力信号が入力される。ＮＡＮＤ回路１０
０の出力信号は、インバータ１０１に入力され、インバ
ータ１０２にはモード設定制御信号が入力される。ここ
で、モード設定確定信号は、デバイスの動作モードを選
択をする働きをする。インバータ１０１の出力端子は転
送回路１０３のソースに接続され、その第１の回路には
モード設定制御信号が印加され、その第２の回路にはイ
ンバータ１０２の出力端子が接続されている。転送回路
１０４のソースにはモード設定信号が印加され、その第
１の回路にはインバータ１０２の出力端子が接続され、
その第２の回路にはモード設定制御信号が印加される。
転送回路１０３のドレインと転送回路１０４のドレイン
は共通接続され、ＮＡＮＤ回路１００の他方の入力端子
に接続される。
の半導体記憶装置は、ＮＡＮＤ回路１００、インバータ
（ＮＯＴ回路）１０１，１０２、転送回路（トランスフ
ァーゲート： transfer-gate）１０３，１０４より構成
される。ＮＡＮＤ回路１００の一方の入力端子には、負
論理のＰＯＷＥＲ−ＯＮ（パワーオン）信号（電源立ち
上げ時にワンショットパルスが発生するような回路から
の出力信号、以下、ＰＯＷＥＲ−ＯＮ信号バーという）
が入力され、他方の入力の入力端子には転送回路１０
３，１０４の出力信号が入力される。ＮＡＮＤ回路１０
０の出力信号は、インバータ１０１に入力され、インバ
ータ１０２にはモード設定制御信号が入力される。ここ
で、モード設定確定信号は、デバイスの動作モードを選
択をする働きをする。インバータ１０１の出力端子は転
送回路１０３のソースに接続され、その第１の回路には
モード設定制御信号が印加され、その第２の回路にはイ
ンバータ１０２の出力端子が接続されている。転送回路
１０４のソースにはモード設定信号が印加され、その第
１の回路にはインバータ１０２の出力端子が接続され、
その第２の回路にはモード設定制御信号が印加される。
転送回路１０３のドレインと転送回路１０４のドレイン
は共通接続され、ＮＡＮＤ回路１００の他方の入力端子
に接続される。
【０００３】以上の構成において、電源立ち上げ時に、
ＰＯＷＥＲ−ＯＮバー信号に基づいて動作モードの設定
（モード設定確定信号の送出）が行われる。まず、転送
回路１０４に印加するモード設定信号をＨレベルにす
る。Ｈレベルのモード設定信号が印加されると、転送回
路１０４を通してＮＡＮＤ回路１００の他方の入力端子
に印加される。ここで、ＮＡＮＤ回路１００の一方の入
力端子にＰＯＷＥＲ−ＯＮ信号バー（Ｌレベル）が印加
されると、ＮＡＮＤ回路１００の出力端子はＨレベルに
なる。この信号がモード設定確定信号になる。
ＰＯＷＥＲ−ＯＮバー信号に基づいて動作モードの設定
（モード設定確定信号の送出）が行われる。まず、転送
回路１０４に印加するモード設定信号をＨレベルにす
る。Ｈレベルのモード設定信号が印加されると、転送回
路１０４を通してＮＡＮＤ回路１００の他方の入力端子
に印加される。ここで、ＮＡＮＤ回路１００の一方の入
力端子にＰＯＷＥＲ−ＯＮ信号バー（Ｌレベル）が印加
されると、ＮＡＮＤ回路１００の出力端子はＨレベルに
なる。この信号がモード設定確定信号になる。
【０００４】図９は従来の他の半導体記憶装置を示す。
この半導体記憶装置は、ＮＯＲ回路１１０、インバータ
１１１，１１２、転送回路１１３，１１４より構成され
る。図９の半導体記憶装置は、図８のＮＡＮＤ回路１０
０をＮＯＲ回路１１０に代えれば、全体の回路構成は同
一である。すなわち、インバータ１１１，１１２はイン
バータ１０１，１０２に相当し、転送回路１１３，１１
４は転送回路１０３，１０４に相当する。
この半導体記憶装置は、ＮＯＲ回路１１０、インバータ
１１１，１１２、転送回路１１３，１１４より構成され
る。図９の半導体記憶装置は、図８のＮＡＮＤ回路１０
０をＮＯＲ回路１１０に代えれば、全体の回路構成は同
一である。すなわち、インバータ１１１，１１２はイン
バータ１０１，１０２に相当し、転送回路１１３，１１
４は転送回路１０３，１０４に相当する。
【０００５】図９の構成においては、電源立ち上げ時
に、ＰＯＷＥＲ−ＯＮ信号（Ｈレベル）によって回路的
に動作モードの設定が行われる。まず、転送回路１０４
に印加するモード設定信号をＨレベルにする。この半導
体記憶装置では、ＨレベルのＰＯＷＥＲ−ＯＮ信号がＮ
ＯＲ回路１１０に印加される。転送回路１０４を通して
ＮＡＮＤ回路１００の他方の入力端子に印加される。Ｎ
ＯＲ回路１１０は両入力端子が共にＬレベルのとき以外
はＬレベルを出力する。したがって、モード設定信号が
Ｈレベルのときには、Ｌレベルのモード設定確定信号が
出力される。
に、ＰＯＷＥＲ−ＯＮ信号（Ｈレベル）によって回路的
に動作モードの設定が行われる。まず、転送回路１０４
に印加するモード設定信号をＨレベルにする。この半導
体記憶装置では、ＨレベルのＰＯＷＥＲ−ＯＮ信号がＮ
ＯＲ回路１１０に印加される。転送回路１０４を通して
ＮＡＮＤ回路１００の他方の入力端子に印加される。Ｎ
ＯＲ回路１１０は両入力端子が共にＬレベルのとき以外
はＬレベルを出力する。したがって、モード設定信号が
Ｈレベルのときには、Ｌレベルのモード設定確定信号が
出力される。
【０００６】なお、図８及び図９において、ＮＡＮＤ回
路１００又はＮＯＲ回路１１０の出力がＬレベルになっ
た後は、ＮＡＮＤ回路１００とインバータ１０１の経
路、又はＮＯＲ回路１１０とインバータ１１１の経路に
よってデータがラッチされる。以上のように、電源立ち
上げ時の動作モードの設定は、１通りになる。
路１００又はＮＯＲ回路１１０の出力がＬレベルになっ
た後は、ＮＡＮＤ回路１００とインバータ１０１の経
路、又はＮＯＲ回路１１０とインバータ１１１の経路に
よってデータがラッチされる。以上のように、電源立ち
上げ時の動作モードの設定は、１通りになる。
【０００７】また、図８及び図９において、電源立ち上
げ後に動作モードの設定を変更するには、外部から与え
られるモード設定制御信号をＨレベルからＬレベルにす
る。これにより、転送回路１０３，１１３がＯＦＦにな
り、転送回路１０４、１１４がＯＮになって動作モード
の設定が変更される。
げ後に動作モードの設定を変更するには、外部から与え
られるモード設定制御信号をＨレベルからＬレベルにす
る。これにより、転送回路１０３，１１３がＯＦＦにな
り、転送回路１０４、１１４がＯＮになって動作モード
の設定が変更される。
【０００８】
【発明が解決しようとする課題】しかし、従来の半導体
記憶装置によると、電源立ち上げ時にＰＯＷＥＲ−ＯＮ
信号のみによって動作モードの設定（モード設定確定信
号）を決定しているため、Ｈ又はＬレベルのいずれか１
通りの動作モードの設定しか行えない。近年、電源立ち
上げ時の動作モードの初期設定は、ユーザによって様々
な要求があると考えられるが、従来の半導体記憶装置で
は対応できない。
記憶装置によると、電源立ち上げ時にＰＯＷＥＲ−ＯＮ
信号のみによって動作モードの設定（モード設定確定信
号）を決定しているため、Ｈ又はＬレベルのいずれか１
通りの動作モードの設定しか行えない。近年、電源立ち
上げ時の動作モードの初期設定は、ユーザによって様々
な要求があると考えられるが、従来の半導体記憶装置で
は対応できない。
【０００９】したがって、本発明は、電源立ち上げ時の
動作モードの初期設定の内容を増やせるようにしたモー
ド設定確定信号生成回路及び半導体記憶装置を提供する
ことを目的とする。
動作モードの初期設定の内容を増やせるようにしたモー
ド設定確定信号生成回路及び半導体記憶装置を提供する
ことを目的とする。
【００１０】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、第１の特徴として、動作モードの設定を
行うモード設定確定信号を生成するモード設定確定信号
生成回路において、イオン注入によって論理値が固定さ
れた立ち上げ時モード設定信号を発生する信号発生手段
を１つ或いは複数を含み、電源立ち上げ時に入力される
電源オン信号と前記立ち上げ時モード設定信号とに基づ
いて前記モード設定確定信号を生成することを特徴とす
るモード設定確定信号生成回路を提供する。
達成するため、第１の特徴として、動作モードの設定を
行うモード設定確定信号を生成するモード設定確定信号
生成回路において、イオン注入によって論理値が固定さ
れた立ち上げ時モード設定信号を発生する信号発生手段
を１つ或いは複数を含み、電源立ち上げ時に入力される
電源オン信号と前記立ち上げ時モード設定信号とに基づ
いて前記モード設定確定信号を生成することを特徴とす
るモード設定確定信号生成回路を提供する。
【００１１】この構成によれば、信号発生手段は、外部
からイオン注入が行なわれると、しきい値が変化するこ
とにより論理値が固定され、その論理値に応じた立ち上
げ時モード設定信号を発生する。この立ち上げ時モード
設定信号と、電源オン信号とに基づいてモード設定確定
信号が生成される。これにより、立ち上げ時の動作モー
ドの初期設定の変更が電源オン信号のほか信号発生手段
によって変更することが可能になり、動作モードを多様
化することができる。
からイオン注入が行なわれると、しきい値が変化するこ
とにより論理値が固定され、その論理値に応じた立ち上
げ時モード設定信号を発生する。この立ち上げ時モード
設定信号と、電源オン信号とに基づいてモード設定確定
信号が生成される。これにより、立ち上げ時の動作モー
ドの初期設定の変更が電源オン信号のほか信号発生手段
によって変更することが可能になり、動作モードを多様
化することができる。
【００１２】本発明は、上記の目的を達成するため、第
２の特徴として、イオン注入によって論理値が固定され
る立ち上げ時モード設定信号を発生する信号発生手段を
１あるいは複数を含み、電源立ち上げ時に入力される電
源オン信号と前記立ち上げ時モード設定信号とに基づい
て動作モードの設定を行うモード設定確定信号を生成す
るモード設定確定信号生成回路を備えることを特徴とす
る半導体記憶装置を提供する。
２の特徴として、イオン注入によって論理値が固定され
る立ち上げ時モード設定信号を発生する信号発生手段を
１あるいは複数を含み、電源立ち上げ時に入力される電
源オン信号と前記立ち上げ時モード設定信号とに基づい
て動作モードの設定を行うモード設定確定信号を生成す
るモード設定確定信号生成回路を備えることを特徴とす
る半導体記憶装置を提供する。
【００１３】この構成によれば、モード設定確定信号生
成回路は、その信号発生手段のしきい値が外部からイオ
ン注入が行なわれことによって変化し、そのしきい値に
応じ て論理値が固定され、その論理値に応じた立ち上げ
時モード設定信号を発生するので、電源オン信号以外に
立ち上げ時モード設定信号を関与させた多様な動作モー
ドの設定が可能になる。
成回路は、その信号発生手段のしきい値が外部からイオ
ン注入が行なわれことによって変化し、そのしきい値に
応じ て論理値が固定され、その論理値に応じた立ち上げ
時モード設定信号を発生するので、電源オン信号以外に
立ち上げ時モード設定信号を関与させた多様な動作モー
ドの設定が可能になる。
【００１４】
図１は本発明による半導体記憶装置の第１の実施の形態
を示す。本発明の半導体記憶装置は、信号発生回路１、
ＮＯＲ回路２、インバータ３、ＮＡＮＤ回路４，５、イ
ンバータ６、転送回路７，８、ＮＡＮＤ回路９より構成
されている。
を示す。本発明の半導体記憶装置は、信号発生回路１、
ＮＯＲ回路２、インバータ３、ＮＡＮＤ回路４，５、イ
ンバータ６、転送回路７，８、ＮＡＮＤ回路９より構成
されている。
【００１５】
ＮＯＲ回路２の一方の入力端子には、負論
理のＰＯＷＥＲ−ＯＮ信号（ＰＯＷＥＲ−ＯＮ信号バ
ー）が入力され、他方の入力端子には信号発生回路１の
出力信号が入力される。ＮＯＲ回路２の出力端子にはイ
ンバータ３の入力端子が接続され、このインバータ３の
出力端子にはＮＡＮＤ回路４の一方の入力端子が接続さ
れている。ＮＡＮＤ回路４の出力端子からは、モード設
定確定信号が出力される。ＮＡＮＤ回路９の一方の入力
端子には正論理のＰＯＷＥＲ−ＯＮ信号が入力され、一
方の入力端子には信号発生回路１の出力信号が入力され
る。ＮＡＮＤ回路９の出力端子には、ＮＡＮＤ回路５の
一方の入力端子が接続され、その他方の入力端子はＮＡ
ＮＤ回路４の出力端子に接続されている。ＮＡＮＤ回路
５の出力端子には、転送回路７のソースが接続され、そ
のドレインはＮＡＮＤ回路４の他方の入力端子に接続さ
れている。転送回路７の一方の回路にはモード設定制御
信号が入力され、他方の回路にはインバータ６の出力端
子が接続されている。また、転送回路８のソースにはモ
ード設定信号（立ち上げ後モード設定信号）が入力さ
れ、そのドレインはＮＡＮＤ回路４の他方の入力端子に
接続されている。転送回路８の一方の回路はインバータ
６の出力端子に接続され、他方の回路にはモード設定制
御信号入力される。
理のＰＯＷＥＲ−ＯＮ信号（ＰＯＷＥＲ−ＯＮ信号バ
ー）が入力され、他方の入力端子には信号発生回路１の
出力信号が入力される。ＮＯＲ回路２の出力端子にはイ
ンバータ３の入力端子が接続され、このインバータ３の
出力端子にはＮＡＮＤ回路４の一方の入力端子が接続さ
れている。ＮＡＮＤ回路４の出力端子からは、モード設
定確定信号が出力される。ＮＡＮＤ回路９の一方の入力
端子には正論理のＰＯＷＥＲ−ＯＮ信号が入力され、一
方の入力端子には信号発生回路１の出力信号が入力され
る。ＮＡＮＤ回路９の出力端子には、ＮＡＮＤ回路５の
一方の入力端子が接続され、その他方の入力端子はＮＡ
ＮＤ回路４の出力端子に接続されている。ＮＡＮＤ回路
５の出力端子には、転送回路７のソースが接続され、そ
のドレインはＮＡＮＤ回路４の他方の入力端子に接続さ
れている。転送回路７の一方の回路にはモード設定制御
信号が入力され、他方の回路にはインバータ６の出力端
子が接続されている。また、転送回路８のソースにはモ
ード設定信号（立ち上げ後モード設定信号）が入力さ
れ、そのドレインはＮＡＮＤ回路４の他方の入力端子に
接続されている。転送回路８の一方の回路はインバータ
６の出力端子に接続され、他方の回路にはモード設定制
御信号入力される。
【００１６】
信号発生回路１は、電源ＶS とグランド間
に直列接続して挿入されたＰチャネルのトランジスタｐ
1 ，ｐ2 、及びＮチャネルのトランジスタｎ、電源ＶS
とトランジスタｐ1 の回路との間に接続された抵抗Ｒを
備えて構成されている。そして、トランジスタｐ1 のド
レインとトランジスタｐ2 の回路が接続され、トランジ
スタｐ1 の回路とトランジスタｎの回路とが接続され、
トランジスタｐ1 のドレインが出力端子となって出力信
号Ａ（立ち上げ時モード設定信号）を出力する。
に直列接続して挿入されたＰチャネルのトランジスタｐ
1 ，ｐ2 、及びＮチャネルのトランジスタｎ、電源ＶS
とトランジスタｐ1 の回路との間に接続された抵抗Ｒを
備えて構成されている。そして、トランジスタｐ1 のド
レインとトランジスタｐ2 の回路が接続され、トランジ
スタｐ1 の回路とトランジスタｎの回路とが接続され、
トランジスタｐ1 のドレインが出力端子となって出力信
号Ａ（立ち上げ時モード設定信号）を出力する。
【００１７】
この信号発生回路１では、トランジスタｐ
1 ，ｐ2 のいずれかにイオン注入を行うと、ＶＴ（しき
い値電圧）が変化し、電源立ち上げ時に動作モードの設
定を変更することができる。その後も、外部からモード
設定制御信号を変化させることにより、様々な動作モー
ドに変更することができる。
1 ，ｐ2 のいずれかにイオン注入を行うと、ＶＴ（しき
い値電圧）が変化し、電源立ち上げ時に動作モードの設
定を変更することができる。その後も、外部からモード
設定制御信号を変化させることにより、様々な動作モー
ドに変更することができる。
【００１８】
次に、図１の半導体記憶装置の動作を説明
する。信号発生回路１のＰチャネルトランジスタｐ1 ，
ｐ2 のいずれかにイオン注入を行ってＶＴを変化させ、
出力信号ＡがＨレベル（又はＬレベル）の所望の値にな
ったところで固定する。これにより、ＮＡＮＤ回路４か
ら出力されるモード設定確定信号は、Ｈレベル（又はＬ
レベル）になる。なお、ＰＯＷＥＲ−ＯＮ信号バーは、
電源立ち上げ時にワンショットパルスが発生するような
回路から供給される。また、モード設定確定信号はＨレ
ベル又はＬレベルであり、これによりデバイスの動作モ
ードを選択することができる。さらに、モード設定制御
信号は、電源の立ち上げ後に動作モードを変更したい場
合には、Ｌレベルにする。モード設定信号は、電源が立
ち上げ後に動作モードを変更させたい場合、Ｈレベルを
入力すればモード設定確定信号はＬレベルになり、Ｌレ
ベルを入力すればモード設定確定信号はＨレベルにな
る。以下に、電源立ち上げ時の出力信号ＡをＨレベル又
はＬレベルにした場合の動作を説明する。
する。信号発生回路１のＰチャネルトランジスタｐ1 ，
ｐ2 のいずれかにイオン注入を行ってＶＴを変化させ、
出力信号ＡがＨレベル（又はＬレベル）の所望の値にな
ったところで固定する。これにより、ＮＡＮＤ回路４か
ら出力されるモード設定確定信号は、Ｈレベル（又はＬ
レベル）になる。なお、ＰＯＷＥＲ−ＯＮ信号バーは、
電源立ち上げ時にワンショットパルスが発生するような
回路から供給される。また、モード設定確定信号はＨレ
ベル又はＬレベルであり、これによりデバイスの動作モ
ードを選択することができる。さらに、モード設定制御
信号は、電源の立ち上げ後に動作モードを変更したい場
合には、Ｌレベルにする。モード設定信号は、電源が立
ち上げ後に動作モードを変更させたい場合、Ｈレベルを
入力すればモード設定確定信号はＬレベルになり、Ｌレ
ベルを入力すればモード設定確定信号はＨレベルにな
る。以下に、電源立ち上げ時の出力信号ＡをＨレベル又
はＬレベルにした場合の動作を説明する。
【００１９】
まず、信号発生回路１の出力信号ＡがＨレ
ベル、つまり、トランジスタｐ1 のみにイオン注入を行
ったとする。この場合、トランジスタｐ1 がＯＮし、ト
ランジスタｐ2 がＯＦＦになるので、出力信号ＡはＨレ
ベルになる。Ｈレベルの出力信号Ａを入力したＮＯＲ回
路２はＬレベルの信号を出力し、インバータ３の出力は
Ｈレベルになる。通常、Ｈレベルの出力信号ＡとＰＯＷ
ＥＲ−ＯＮ信号が入力されているＮＡＮＤ回路９はＨレ
ベルの信号を出力しているため、転送回路７がＯＮに、
転送回路８がＯＦＦになる。したがって、ＮＡＮＤ回路
４は、ＮＡＮＤ回路５からのＨレベルとインバータ３か
らのＨレベルの信号が入力されると、Ｌレベルのモード
設定確定信号を出力する。また、ＮＡＮＤ回路４，５で
は、Ｌレベルがデータラッチされると、ＮＡＮＤ回路４
はＨレベルのモード設定確定信号を出力する。
ベル、つまり、トランジスタｐ1 のみにイオン注入を行
ったとする。この場合、トランジスタｐ1 がＯＮし、ト
ランジスタｐ2 がＯＦＦになるので、出力信号ＡはＨレ
ベルになる。Ｈレベルの出力信号Ａを入力したＮＯＲ回
路２はＬレベルの信号を出力し、インバータ３の出力は
Ｈレベルになる。通常、Ｈレベルの出力信号ＡとＰＯＷ
ＥＲ−ＯＮ信号が入力されているＮＡＮＤ回路９はＨレ
ベルの信号を出力しているため、転送回路７がＯＮに、
転送回路８がＯＦＦになる。したがって、ＮＡＮＤ回路
４は、ＮＡＮＤ回路５からのＨレベルとインバータ３か
らのＨレベルの信号が入力されると、Ｌレベルのモード
設定確定信号を出力する。また、ＮＡＮＤ回路４，５で
は、Ｌレベルがデータラッチされると、ＮＡＮＤ回路４
はＨレベルのモード設定確定信号を出力する。
【００２０】
次に、信号発生回路１の出力信号ＡがＬレ
ベルにした場合、つまりトランジスタｐ2 のみにイオン
注入を行った場合について説明する。この場合、トラン
ジスタｐ1 がＯＦＦになり、トランジスタｐ2 がＯＮに
なるので、出力信号ＡはＬレベルになる。Ｌレベルの出
力信号ＡとＰＯＷＥＲ−ＯＮ信号（Ｌレベル）が入力さ
れたＮＯＲ回路２の出力はＨレベルとなり、インバータ
３の出力はＬレベルとなる。ＮＡＮＤ回路４は、Ｌレベ
ルの信号の入力により、Ｈレベルの信号を出力する。こ
の信号が、モード設定確定信号となる。このとき、Ｌレ
ベルの出力信号Ａが入力されたＮＡＮＤ回路９は、Ｈレ
ベルの信号を出力する。ＮＡＮＤ回路５は、モード設定
確定信号（Ｈレベル）とＮＡＮＤ回路９の出力信号（Ｈ
レベル）を入力すると、Ｌレベルの信号を出力する。ま
た、ＮＡＮＤ回路４，５では、Ｈレベルの信号をラッチ
する。
ベルにした場合、つまりトランジスタｐ2 のみにイオン
注入を行った場合について説明する。この場合、トラン
ジスタｐ1 がＯＦＦになり、トランジスタｐ2 がＯＮに
なるので、出力信号ＡはＬレベルになる。Ｌレベルの出
力信号ＡとＰＯＷＥＲ−ＯＮ信号（Ｌレベル）が入力さ
れたＮＯＲ回路２の出力はＨレベルとなり、インバータ
３の出力はＬレベルとなる。ＮＡＮＤ回路４は、Ｌレベ
ルの信号の入力により、Ｈレベルの信号を出力する。こ
の信号が、モード設定確定信号となる。このとき、Ｌレ
ベルの出力信号Ａが入力されたＮＡＮＤ回路９は、Ｈレ
ベルの信号を出力する。ＮＡＮＤ回路５は、モード設定
確定信号（Ｈレベル）とＮＡＮＤ回路９の出力信号（Ｈ
レベル）を入力すると、Ｌレベルの信号を出力する。ま
た、ＮＡＮＤ回路４，５では、Ｈレベルの信号をラッチ
する。
【００２１】
以上説明した信号発生回路１の動作をまと
めたのが、〔表１〕である。
めたのが、〔表１〕である。
【表１】
【００２２】以上の説明のように、信号発生回路１のト
ランジスタｐ1 又はｐ2 にイオン注入し、ＶＴを変化さ
せることで、電源立ち上げ時のモード設定確定信号をＨ
レベル又はＬレベルに設定することが可能になる。この
結果、電源立ち上げ時の動作モードの設定を、イオン注
入によって自由に変更できることがわかる。
ランジスタｐ1 又はｐ2 にイオン注入し、ＶＴを変化さ
せることで、電源立ち上げ時のモード設定確定信号をＨ
レベル又はＬレベルに設定することが可能になる。この
結果、電源立ち上げ時の動作モードの設定を、イオン注
入によって自由に変更できることがわかる。
【００２３】
次に、電源立ち上げ後に動作モードを変更
する場合について説明する。電源立ち上げ後に、動作モ
ードを変更する場合、モード設定制御信号をＬレベルに
する。これにより転送回路７はＯＦＦになり、転送回路
８がＯＮになる。ここで、外部からモード設定信号をＨ
レベル（又はＬレベル）にすれば、モード設定確定信号
が変更される。ＮＯＲ回路２はＰＯＷＥＲ−ＯＮ信号バ
ーを入力してＬレベルの信号を出力する。この信号はイ
ンバータ３によって反転され、インバータ３からＨレベ
ルが出力される。ＮＡＮＤ回路９は、ＬレベルのＰＯＷ
ＥＲ−ＯＮ信号が入力されると、Ｈレベルの信号を出力
する。
する場合について説明する。電源立ち上げ後に、動作モ
ードを変更する場合、モード設定制御信号をＬレベルに
する。これにより転送回路７はＯＦＦになり、転送回路
８がＯＮになる。ここで、外部からモード設定信号をＨ
レベル（又はＬレベル）にすれば、モード設定確定信号
が変更される。ＮＯＲ回路２はＰＯＷＥＲ−ＯＮ信号バ
ーを入力してＬレベルの信号を出力する。この信号はイ
ンバータ３によって反転され、インバータ３からＨレベ
ルが出力される。ＮＡＮＤ回路９は、ＬレベルのＰＯＷ
ＥＲ−ＯＮ信号が入力されると、Ｈレベルの信号を出力
する。
【００２４】
モード設定確定信号をＨレベルにしたい場
合には、モード設定信号をＬレベルにする。すると、Ｎ
ＡＮＤ回路４には同時に２つのＨレベルが入力され、Ｎ
ＡＮＤ回路４からはＨレベルが出力される。一方、モー
ド設定確定信号をＬレベルにしたい場合、モード設定信
号をＨレベルにする。これによりＮＡＮＤ回路４には、
インバータ３からのＨレベル信号と、Ｈレベルのモード
設定信号とが入力されるため、ＮＡＮＤ回路４からはＬ
レベルの信号が出力される。
合には、モード設定信号をＬレベルにする。すると、Ｎ
ＡＮＤ回路４には同時に２つのＨレベルが入力され、Ｎ
ＡＮＤ回路４からはＨレベルが出力される。一方、モー
ド設定確定信号をＬレベルにしたい場合、モード設定信
号をＨレベルにする。これによりＮＡＮＤ回路４には、
インバータ３からのＨレベル信号と、Ｈレベルのモード
設定信号とが入力されるため、ＮＡＮＤ回路４からはＬ
レベルの信号が出力される。
【００２５】
以上説明した電源立ち上げ後の動作モード
の変更時の動作をまとめたのが〔表２〕である。
の変更時の動作をまとめたのが〔表２〕である。
【表２】
【００２６】図２は、電源立ち上げ時のモード設定確定
信号をＬレベルにした場合の動作を示す。図中、ＩＮＶ
はインバータ、ＮＯＲはＮＯＲ回路、ＮＡＮＤはＮＡＮ
Ｄ回路をそれぞれ表している。図２において、電源立ち
上げ時のモード設定確定信号をＬレベルにする場合、ト
ランジスタｐ1 のみにイオン注入を行って信号発生回路
１の出力信号ＡをＨレベルにする。Ｈレベルの出力信号
Ａが入力されたＮＯＲ回路２は、Ｌレベルの出力信号を
発生し、インバータ３の出力はＨレベルになる。また、
Ｈレベルの出力信号Ａと、ＨレベルのＰＯＷＥＲ−ＯＮ
信号とが入力されたＮＡＮＤ回路９は、Ｌレベルの信号
を出力する。この信号を入力したＮＡＮＤ回路５は、Ｈ
レベルの信号を出力する。通常、モード設定制御信号
は、Ｈレベルであるため、転送回路７がＯＮし、転送回
路８はＯＦＦになる。この結果、ＮＡＮＤ回路４には、
ＮＡＮＤ回路５のＨレベルとインバータ３のＨレベルが
印加され、ＮＡＮＤ回路４からはＬレベルの信号が出力
される。このＮＡＮＤ回路４の出力信号がモード設定確
定信号になる。また、ＮＡＮＤ回路４，５により、Ｌレ
ベルの信号がデータラッチされる。
信号をＬレベルにした場合の動作を示す。図中、ＩＮＶ
はインバータ、ＮＯＲはＮＯＲ回路、ＮＡＮＤはＮＡＮ
Ｄ回路をそれぞれ表している。図２において、電源立ち
上げ時のモード設定確定信号をＬレベルにする場合、ト
ランジスタｐ1 のみにイオン注入を行って信号発生回路
１の出力信号ＡをＨレベルにする。Ｈレベルの出力信号
Ａが入力されたＮＯＲ回路２は、Ｌレベルの出力信号を
発生し、インバータ３の出力はＨレベルになる。また、
Ｈレベルの出力信号Ａと、ＨレベルのＰＯＷＥＲ−ＯＮ
信号とが入力されたＮＡＮＤ回路９は、Ｌレベルの信号
を出力する。この信号を入力したＮＡＮＤ回路５は、Ｈ
レベルの信号を出力する。通常、モード設定制御信号
は、Ｈレベルであるため、転送回路７がＯＮし、転送回
路８はＯＦＦになる。この結果、ＮＡＮＤ回路４には、
ＮＡＮＤ回路５のＨレベルとインバータ３のＨレベルが
印加され、ＮＡＮＤ回路４からはＬレベルの信号が出力
される。このＮＡＮＤ回路４の出力信号がモード設定確
定信号になる。また、ＮＡＮＤ回路４，５により、Ｌレ
ベルの信号がデータラッチされる。
【００２７】
図３は、電源立ち上げ時のモード設定確定
信号をＨレベルにした場合の動作を示す。この場合、ト
ランジスタｐ2 のみにイオン注入を行って、出力信号Ａ
をＬレベルにする。Ｌレベルの出力信号ＡとＬレベルの
ＰＯＷＥＲ−ＯＮ信号とが入力されたＮＯＲ回路２は、
出力信号がＨレベルになる。このため、インバータ３の
出力信号はＬレベルになる。ＮＡＮＤ回路４は、インバ
ータ３からのＬレベルの出力信号を受けると、Ｈレベル
の信号を出力する。また、ＮＡＮＤ回路９は、Ｌレベル
の出力信号Ａが入力されるとＨレベルの出力信号を出力
する。さらに、ＮＡＮＤ回路５は、Ｈレベルのモード設
定確定信号が入力されると、Ｌレベルの信号を出力す
る。
信号をＨレベルにした場合の動作を示す。この場合、ト
ランジスタｐ2 のみにイオン注入を行って、出力信号Ａ
をＬレベルにする。Ｌレベルの出力信号ＡとＬレベルの
ＰＯＷＥＲ−ＯＮ信号とが入力されたＮＯＲ回路２は、
出力信号がＨレベルになる。このため、インバータ３の
出力信号はＬレベルになる。ＮＡＮＤ回路４は、インバ
ータ３からのＬレベルの出力信号を受けると、Ｈレベル
の信号を出力する。また、ＮＡＮＤ回路９は、Ｌレベル
の出力信号Ａが入力されるとＨレベルの出力信号を出力
する。さらに、ＮＡＮＤ回路５は、Ｈレベルのモード設
定確定信号が入力されると、Ｌレベルの信号を出力す
る。
【００２８】
図４は、電源立ち上げ後のモード設定確定
信号をＨレベルに変更した場合の動作を示す。図４にお
いて、電源立ち上げ後のモード設定確定信号をＨレベル
にする場合、モード設定制御信号はＬレベルにする。こ
れにより、転送回路７はＯＦＦになり、転送回路８はＯ
Ｎになる。このとき、外部から与えられるモード設定信
号をＬレベルにすると、ＮＯＲ回路２はＰＯＷＥＲ−Ｏ
Ｎ信号バー（Ｈレベル）を入力してＬレベルの出力信号
を出力し、これを入力信号とするインバータ３はＨレベ
ル信号を出力する。また、ＮＡＮＤ回路９はＬレベルの
ＰＯＷＥＲ−ＯＮ信号が入力されるため、Ｈレベルの信
号を出力する。ここで、モード設定信号をＬレベルにす
ると、ＮＡＮＤ回路４はＨレベルの信号を出力する。
信号をＨレベルに変更した場合の動作を示す。図４にお
いて、電源立ち上げ後のモード設定確定信号をＨレベル
にする場合、モード設定制御信号はＬレベルにする。こ
れにより、転送回路７はＯＦＦになり、転送回路８はＯ
Ｎになる。このとき、外部から与えられるモード設定信
号をＬレベルにすると、ＮＯＲ回路２はＰＯＷＥＲ−Ｏ
Ｎ信号バー（Ｈレベル）を入力してＬレベルの出力信号
を出力し、これを入力信号とするインバータ３はＨレベ
ル信号を出力する。また、ＮＡＮＤ回路９はＬレベルの
ＰＯＷＥＲ−ＯＮ信号が入力されるため、Ｈレベルの信
号を出力する。ここで、モード設定信号をＬレベルにす
ると、ＮＡＮＤ回路４はＨレベルの信号を出力する。
【００２９】
また、図５は、モード設定確定信号をＬレ
ベルに変更した場合の動作を示す。電源立ち上げ後のモ
ード設定確定信号をＬレベルにしたい場合、外部から与
えられるモード設定制御信号をＬレベルにする。これに
よって、転送回路７がＯＦＦになり、転送回路８がＯＮ
になる。このとき、モード設定信号はＨレベルにする。
ＮＯＲ回路２は、図３のようなＨレベルのＰＯＷＥＲ−
ＯＮ信号バーが入力されていると、Ｌレベルの信号を出
力する。このＬレベル信号を入力信号とするインバータ
３は、Ｈレベルの信号を出力する。また、ＮＡＮＤ回路
９は、ＬレベルのＰＯＷＥＲ−ＯＮ信号が入力される
と、Ｈレベルの信号をＮＡＮＤ回路５へ出力する。ここ
で、モード設定信号をＨレベルにすると、Ｈレベルの信
号が転送回路８を通してＮＡＮＤ回路４に入力される。
ＮＡＮＤ回路４は、転送回路８からのＨレベルとインバ
ータ３からのＨレベルの２つの入力信号に基づいた論理
によるＬレベルの信号（モード設定確定信号）を出力す
る。
ベルに変更した場合の動作を示す。電源立ち上げ後のモ
ード設定確定信号をＬレベルにしたい場合、外部から与
えられるモード設定制御信号をＬレベルにする。これに
よって、転送回路７がＯＦＦになり、転送回路８がＯＮ
になる。このとき、モード設定信号はＨレベルにする。
ＮＯＲ回路２は、図３のようなＨレベルのＰＯＷＥＲ−
ＯＮ信号バーが入力されていると、Ｌレベルの信号を出
力する。このＬレベル信号を入力信号とするインバータ
３は、Ｈレベルの信号を出力する。また、ＮＡＮＤ回路
９は、ＬレベルのＰＯＷＥＲ−ＯＮ信号が入力される
と、Ｈレベルの信号をＮＡＮＤ回路５へ出力する。ここ
で、モード設定信号をＨレベルにすると、Ｈレベルの信
号が転送回路８を通してＮＡＮＤ回路４に入力される。
ＮＡＮＤ回路４は、転送回路８からのＨレベルとインバ
ータ３からのＨレベルの２つの入力信号に基づいた論理
によるＬレベルの信号（モード設定確定信号）を出力す
る。
【００３０】
〔第２の実施の形態〕
図６は本発明による半導体記憶装置の第２の実施の形態
を示す。本実施の形態が上記第１の実施の形態と異なる
ところは、信号発生回路１と同一構成の第２の信号発生
回路１１を追加し、さらに、図１に示したＮＡＮＤ回路
９に代え、直列接続されたインバータ１２とＮＯＲ回路
１３を設けた構成にある。信号発生回路１１の出力信号
は、ＮＯＲ回路１３の一方の入力信号となる。他の構成
は図１と同じであるので、重複する説明は省略する。信
号発生回路１１の構成においては、トランジスタｐ1 と
ｐ3 、ｐ2 とｐ4 、トランジスタｎとｎ2 、抵抗ＲとＲ
2が機能的に対応する。
を示す。本実施の形態が上記第１の実施の形態と異なる
ところは、信号発生回路１と同一構成の第２の信号発生
回路１１を追加し、さらに、図１に示したＮＡＮＤ回路
９に代え、直列接続されたインバータ１２とＮＯＲ回路
１３を設けた構成にある。信号発生回路１１の出力信号
は、ＮＯＲ回路１３の一方の入力信号となる。他の構成
は図１と同じであるので、重複する説明は省略する。信
号発生回路１１の構成においては、トランジスタｐ1 と
ｐ3 、ｐ2 とｐ4 、トランジスタｎとｎ2 、抵抗ＲとＲ
2が機能的に対応する。
【００３１】
次に、上記第２の実施の形態の電源立ち上
げ時の動作モードの初期設定について説明する。モード
設定確定信号をＬレベルにしたい場合、信号発生回路１
のトランジスタｐ1 と信号発生回路１１のトランジスタ
ｐ4 にのみイオン注入を行ってトランジスタｐ1 をＯＮ
にする。この結果、信号発生回路１のトランジスタｐ2
がＯＦＦになり、信号発生回路１の出力信号ＡはＨレベ
ルになる。また、信号発生回路１１のトランジスタｐ3
がＯＦＦになり、トランジスタｐ4 がＯＮになる結果、
信号発生回路１１の出力信号Ｂ（第２の立ち上げ時モー
ド設定信号）はＬレベルになる。Ｈレベルの出力信号Ａ
を入力とするＮＯＲ回路２の出力信号はＬレベルにな
り、この出力信号はインバータ３によって反転し、イン
バータ３の出力端子にはＨレベルの出力信号が出力され
る。また、Ｌレベルの出力信号ＢとＬレベルのＰＯＷＥ
Ｒ−ＯＮ信号バーが入力されたＮＯＲ回路１３は、Ｈレ
ベルの信号を出力する。ＮＯＲ回路１３からのＨレベル
の信号はインバータ１２によって反転出力され、インバ
ータ１２からはＬレベルの信号が出力される。ＮＡＮＤ
回路５は、インバータ１２からのＨレベル信号とＮＡＮ
Ｄ回路４からのＨレベル信号とによる論理をとってＬレ
ベルの出力信号をモード設定確定信号として出力する
（Ｌレベル）。また、ＮＡＮＤ回路４，５により、Ｌレ
ベルの信号がデータラッチされる。
げ時の動作モードの初期設定について説明する。モード
設定確定信号をＬレベルにしたい場合、信号発生回路１
のトランジスタｐ1 と信号発生回路１１のトランジスタ
ｐ4 にのみイオン注入を行ってトランジスタｐ1 をＯＮ
にする。この結果、信号発生回路１のトランジスタｐ2
がＯＦＦになり、信号発生回路１の出力信号ＡはＨレベ
ルになる。また、信号発生回路１１のトランジスタｐ3
がＯＦＦになり、トランジスタｐ4 がＯＮになる結果、
信号発生回路１１の出力信号Ｂ（第２の立ち上げ時モー
ド設定信号）はＬレベルになる。Ｈレベルの出力信号Ａ
を入力とするＮＯＲ回路２の出力信号はＬレベルにな
り、この出力信号はインバータ３によって反転し、イン
バータ３の出力端子にはＨレベルの出力信号が出力され
る。また、Ｌレベルの出力信号ＢとＬレベルのＰＯＷＥ
Ｒ−ＯＮ信号バーが入力されたＮＯＲ回路１３は、Ｈレ
ベルの信号を出力する。ＮＯＲ回路１３からのＨレベル
の信号はインバータ１２によって反転出力され、インバ
ータ１２からはＬレベルの信号が出力される。ＮＡＮＤ
回路５は、インバータ１２からのＨレベル信号とＮＡＮ
Ｄ回路４からのＨレベル信号とによる論理をとってＬレ
ベルの出力信号をモード設定確定信号として出力する
（Ｌレベル）。また、ＮＡＮＤ回路４，５により、Ｌレ
ベルの信号がデータラッチされる。
【００３２】
次に、モード設定確定信号をＨレベルにし
たい場合、信号発生回路１のトランジスタｐ2 と信号発
生回路１１のトランジスタｐ3 にのみイオン注入を行
う。これにより、トランジスタｐ1 がＯＦＦ、トランジ
スタｐ2 がＯＮになり、信号発生回路１の出力信号Ａは
Ｌレベルになる。また、信号発生回路１１においては、
トランジスタｐ3 がＯＮ、トランジスタｐ4 がＯＦＦに
なり、信号発生回路１１の出力信号ＢはＨレベルにな
る。ＮＯＲ回路２には、Ｌレベルの出力信号ＡとＬレベ
ルのＰＯＷＥＲ−ＯＮ信号が入力されるので、ＮＯＲ回
路２の出力信号はＨレベルになる。ＮＯＲ回路２の出力
信号は、インバータ３によって反転出力され、Ｌレベル
の出力信号が出力される。
たい場合、信号発生回路１のトランジスタｐ2 と信号発
生回路１１のトランジスタｐ3 にのみイオン注入を行
う。これにより、トランジスタｐ1 がＯＦＦ、トランジ
スタｐ2 がＯＮになり、信号発生回路１の出力信号Ａは
Ｌレベルになる。また、信号発生回路１１においては、
トランジスタｐ3 がＯＮ、トランジスタｐ4 がＯＦＦに
なり、信号発生回路１１の出力信号ＢはＨレベルにな
る。ＮＯＲ回路２には、Ｌレベルの出力信号ＡとＬレベ
ルのＰＯＷＥＲ−ＯＮ信号が入力されるので、ＮＯＲ回
路２の出力信号はＨレベルになる。ＮＯＲ回路２の出力
信号は、インバータ３によって反転出力され、Ｌレベル
の出力信号が出力される。
【００３３】
また、ＮＯＲ回路１３には、Ｈレベルの出
力信号ＢとＬレベルのＰＯＷＥＲ−ＯＮ信号が入力され
るので、ＮＯＲ回路１３からはＬレベルの出力信号Ｃが
出力される。インバータ１２は、ＮＯＲ回路１３からの
Ｈレベル信号を反転した信号を出力し、ＮＡＮＤ回路５
へ送出する。ＮＡＮＤ回路４は、インバータ３からの出
力信号又は転送回路７，８からの出力信号の両方がＨレ
ベルになる条件以外のときに出力信号をＨレベルにし、
これをモード設定確定信号として出力する。また、ＮＡ
ＮＤ回路４，５では、Ｈレベルの信号がデータラッチさ
れる。
力信号ＢとＬレベルのＰＯＷＥＲ−ＯＮ信号が入力され
るので、ＮＯＲ回路１３からはＬレベルの出力信号Ｃが
出力される。インバータ１２は、ＮＯＲ回路１３からの
Ｈレベル信号を反転した信号を出力し、ＮＡＮＤ回路５
へ送出する。ＮＡＮＤ回路４は、インバータ３からの出
力信号又は転送回路７，８からの出力信号の両方がＨレ
ベルになる条件以外のときに出力信号をＨレベルにし、
これをモード設定確定信号として出力する。また、ＮＡ
ＮＤ回路４，５では、Ｈレベルの信号がデータラッチさ
れる。
【００３４】
図７は、第２の実施の形態において、電源
立ち上げ時のモード設定確定信号を信号発生回路１１に
より複数の設定が行える様子を示している。
立ち上げ時のモード設定確定信号を信号発生回路１１に
より複数の設定が行える様子を示している。
【００３５】
【発明の効果】以上説明した通り、本発明のモード設定
確定信号生成回路によれば、外部からイオン注入が行な
われると、しきい値が変化することにより論理値が固定
され、その論理値に応じた立ち上げ時モード設定信号を
発生する。この立ち上げ時モード設定信号と、電源オン
信号とに基づいてモード設定確定信号を生成する信号発
生手段を設けたので、立ち上げ時の動作モードの初期設
定の変更が電源オン信号のほか信号発生手段によって変
更することが可能になり、動作モードを多様化すること
ができる。また、電源の立ち上げ後には外部信号によっ
て様々な動作モードの変更が可能になる。
確定信号生成回路によれば、外部からイオン注入が行な
われると、しきい値が変化することにより論理値が固定
され、その論理値に応じた立ち上げ時モード設定信号を
発生する。この立ち上げ時モード設定信号と、電源オン
信号とに基づいてモード設定確定信号を生成する信号発
生手段を設けたので、立ち上げ時の動作モードの初期設
定の変更が電源オン信号のほか信号発生手段によって変
更することが可能になり、動作モードを多様化すること
ができる。また、電源の立ち上げ後には外部信号によっ
て様々な動作モードの変更が可能になる。
【００３６】
また、本発明の半導体記憶装置によれば、
信号発生手段のしきい値が外部からイオン注入が行なわ
れことによって変化し、そのしきい値に応じて論理値が
固定され、その論理値に応じた立ち上げ時モード設定信
号を発生させ、この立ち上げ時モード設定信号と電源オ
ン信号に基づいて動作モードの設定を行うモード設定確
定信号を生成するモード設定確定信号生成回路を設けた
ので、電源オン信号以外に立ち上げ時モード設定信号を
関与させた多様な動作モードの設定が可能になる。更
に、電源の立ち上げ後には外部信号によって様々な動作
モードの変更が可能になる。
信号発生手段のしきい値が外部からイオン注入が行なわ
れことによって変化し、そのしきい値に応じて論理値が
固定され、その論理値に応じた立ち上げ時モード設定信
号を発生させ、この立ち上げ時モード設定信号と電源オ
ン信号に基づいて動作モードの設定を行うモード設定確
定信号を生成するモード設定確定信号生成回路を設けた
ので、電源オン信号以外に立ち上げ時モード設定信号を
関与させた多様な動作モードの設定が可能になる。更
に、電源の立ち上げ後には外部信号によって様々な動作
モードの変更が可能になる。
【図１】本発明による半導体記憶装置の第１の実施の形
態を示す回路図である。
態を示す回路図である。
【図２】電源立ち上げ時のモード設定確定信号をＬレベ
ルにした場合の動作を示すタイミングチャートである。
ルにした場合の動作を示すタイミングチャートである。
【図３】電源立ち上げ時のモード設定確定信号をＨレベ
ルにした場合の動作を示すタイミングチャートである。
ルにした場合の動作を示すタイミングチャートである。
【図４】電源立ち上げ後のモード設定確定信号をＨレベ
ルに変更した場合の動作を示すタイミングチャートであ
る。
ルに変更した場合の動作を示すタイミングチャートであ
る。
【図５】電源立ち上げ後のモード設定確定信号をＬレベ
ルに変更した場合の動作を示すタイミングチャートであ
る。
ルに変更した場合の動作を示すタイミングチャートであ
る。
【図６】本発明による半導体記憶装置の第２の実施の形
態を示す回路図である。
態を示す回路図である。
【図７】本発明の第２の実施の形態において、電源立ち
上げ時のモード設定確定信号を信号発生回路１１により
複数の設定が行えることを示す説明図である。
上げ時のモード設定確定信号を信号発生回路１１により
複数の設定が行えることを示す説明図である。
【図８】従来の半導体記憶装置を示す回路図である。
【図９】従来の他の半導体記憶装置を示す回路図であ
る。
る。
１，１１ 信号発生回路
２，１３，１１０ ＮＯＲゲート
３，６，１２，１０１，１０２，１１１，１１２ イン
バータ ４，５，９，１００ ＮＡＮＤゲート ７，８，１１３，１１４ 転送ゲート ｐ1 ，ｐ2 ，ｐ3 ，ｐ4 Ｐチャネルトランジスタ ｎ，ｎ２ Ｎチャネルトランジスタ Ｒ，Ｒ２ 抵抗
バータ ４，５，９，１００ ＮＡＮＤゲート ７，８，１１３，１１４ 転送ゲート ｐ1 ，ｐ2 ，ｐ3 ，ｐ4 Ｐチャネルトランジスタ ｎ，ｎ２ Ｎチャネルトランジスタ Ｒ，Ｒ２ 抵抗
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｇ１１Ｃ 17/00 ６１３
(58)調査した分野(Int.Cl.7，ＤＢ名)
G11C 11/401
Claims (3)
- 【請求項１】 動作モードの設定を行なうモード設定確
定信号を生成するモード設定確定信号生成回路におい
て、 イオン注入によって論理値が固定される立ち上げ時モー
ド設定信号を発生する１または複数の信号発生手段と、 電源立ち上げ時に入力される電源オン信号と前記立ち上
げ時モード設定信号との論理結果に基づいて前記モード
設定確定信号を生成する論理手段とを備え、 前記論理手段は、電源立ち上げ後の動作モードの変更を
可能にするモード設定制御信号と、電源立ち上げ後に変
更された動作モードを設定する立ち上げ後モード設定信
号とに基づいて電源立ち上げ後のモードを変更すると共
に、前記モード設定制御信号に応答して前記立ち上げ時
モード設定信号あるいは前記立ち上げ後モード設定信号
の何れか一方に基づいた論理値を前記モード設定確定信
号として出力することを特徴とするモード設定確定信号
生成回路。 - 【請求項２】 動作モードの設定を行うモード設定確定
信号を生成するモード設定確定信号生成回路において、 イオン注入によって論理値が固定される立ち上げ時モー
ド設定信号を発生する１または複数の信号発生手段と、 電源立ち上げ時に入力される電源オン信号と前記立ち上
げ時モード設定信号との論理結果に基づいて前記モード
設定確定信号を生成する論理手段とを備え、 前記論理手段は、電源立ち上げ後の動作モードの変更を
可能にするモード設定制御信号と、電源立ち上げ後に変
更された動作モードを設定する立ち上げ後モード設定信
号とに基づいて電源立ち上げ後のモードを変更すると共
に、前記モード設定制御信号に応答して前記立ち上げ時
モード設定信号あるいは前記立ち上げ後モード設定信号
の何れか一方に基づいた論理値を前記モード設定確定信
号として出力し、 前記論理手段は、前記電源オン信号と前記立ち上げ時モ
ード設定信号とのＮＡＮＤ論理をとる第１のＮＡＮＤ論
理部と、 前記電源オン信号の逆極性信号と前記立ち上げ時モード
設定信号とのＯＲ論理をとる第１のＯＲ論理部と、 前記第１のＮＡＮＤ論理部の出力信号と前記モード設定
確定信号とのＮＡＮＤ論理をとる第２のＮＡＮＤ論理部
と、 前記第２のＮＡＮＤ論理部の出力信号と前記立ち上げ時
モード設定信号との何れかを前記モード設定制御信号に
応じて出力する転送ゲート回路部と、 前記第１のＯＲ論理部の出力信号と前記転送ゲート回路
部の出力信号とのＮＡＮＤ論理をとって前記モード設定
確定信号を出力する第３のＮＡＮＤ論理部と、 を有することを特徴とするモード設定確定信号生成回
路。 - 【請求項３】 動作モードの設定を行うモード設定確定
信号を生成するモード設定確定信号生成回路において、 イオン注入によって論理値が固定される立ち上げ時モー
ド設定信号を発生する１または複数の信号発生手段と、 電源立ち上げ時に入力される電源オン信号と前記立ち上
げ時モード設定信号との論理結果に基づいて前記モード
設定確定信号を生成する論理手段とを備え、 前記論理手段は、電源立ち上げ後の動作モードの変更を
可能にするモード設定制御信号と、電源立ち上げ後に変
更された動作モードを設定する立ち上げ後モード設定信
号とに基づいて電源立ち上げ後のモードを変更すると共
に、前記モード設定制御信号に応答して前記立ち上げ時
モード設定信号あるいは前記立ち上げ後モード設定信号
の何れか一方に基づいた論理値を前記モード設定確定信
号として出力し、 前記論理手段は、前記立ち上げ時モード設定信号とは異
なる第２の立ち上げ時モード設定信号を発生する第２の
信号発生手段と、 前記電源オン信号の逆極性信号と前記立ち上げ時モード
設定信号とのＯＲ論理をとる第１のＯＲ論理部と、 前記電源オン信号と前記第２の立ち上げ時モード設定信
号とのＯＲ論理をとる第２のＯＲ論理部と、 前記第２のＯＲ論理部の出力信号と前記モード設定確定
信号とのＮＡＮＤ論理をとる第１のＮＡＮＤ論理部と、 前記第１のＮＡＮＤ論理部の出力信号と前記立ち上げ後
のモード設定信号との何れかを前記モード設定制御信号
に応じて出力する転送ゲート回路部と、 前記第１のＯＲ論理部の出力信号と前記転送ゲート回路
部の出力信号とのＮＡＮＤ論理をとり、前記モード設定
確定信号を出力する第２のＮＡＮＤ論理部と、 を有することを特徴とするモード設定確定信号生成回
路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08408099A JP3371845B2 (ja) | 1999-03-26 | 1999-03-26 | モード設定確定信号生成回路及び半導体記憶装置 |
| US09/532,236 US6304114B1 (en) | 1999-03-26 | 2000-03-22 | Mode setting determination signal generation circuit |
| TW089105465A TW469624B (en) | 1999-03-26 | 2000-03-24 | Mode setting determination signal generation circuit |
| KR1020000015275A KR100338337B1 (ko) | 1999-03-26 | 2000-03-25 | 모드 설정 확정 신호 발생 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08408099A JP3371845B2 (ja) | 1999-03-26 | 1999-03-26 | モード設定確定信号生成回路及び半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000285670A JP2000285670A (ja) | 2000-10-13 |
| JP3371845B2 true JP3371845B2 (ja) | 2003-01-27 |
Family
ID=13820521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08408099A Expired - Fee Related JP3371845B2 (ja) | 1999-03-26 | 1999-03-26 | モード設定確定信号生成回路及び半導体記憶装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6304114B1 (ja) |
| JP (1) | JP3371845B2 (ja) |
| KR (1) | KR100338337B1 (ja) |
| TW (1) | TW469624B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4557342B2 (ja) * | 2000-01-13 | 2010-10-06 | 富士通セミコンダクター株式会社 | 半導体装置 |
| US8312490B2 (en) * | 2000-03-23 | 2012-11-13 | The Directv Group, Inc. | DVR with enhanced functionality |
| KR100426489B1 (ko) * | 2002-07-09 | 2004-04-13 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 초기화 제어 회로 |
| KR100434513B1 (ko) * | 2002-09-11 | 2004-06-05 | 삼성전자주식회사 | 클럭 인에이블 신호를 이용한 데이터 경로의 리셋 회로,리셋 방법 및 이를 구비하는 반도체 메모리 장치 |
| JP4148421B2 (ja) * | 2005-02-23 | 2008-09-10 | シャープ株式会社 | 半導体集積回路およびそのテスト方法、電子情報機器 |
| CN1848023A (zh) * | 2005-04-15 | 2006-10-18 | 鸿富锦精密工业（深圳）有限公司 | 时钟发生器控制信号的控制电路 |
| US8103805B2 (en) * | 2005-04-29 | 2012-01-24 | Micron Technology, Inc. | Configuration finalization on first valid NAND command |
| US7557604B2 (en) * | 2005-05-03 | 2009-07-07 | Oki Semiconductor Co., Ltd. | Input circuit for mode setting |
| JP5900191B2 (ja) * | 2012-06-29 | 2016-04-06 | 富士通セミコンダクター株式会社 | データ生成回路、半導体装置及び判定方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910003593B1 (ko) * | 1987-12-30 | 1991-06-07 | 삼성전자 주식회사 | 고집적도 메모리용 모드 선택회로 |
| JPH02122718A (ja) * | 1988-10-31 | 1990-05-10 | Mitsubishi Electric Corp | 半導体回路装置 |
| JPH056959A (ja) * | 1991-06-27 | 1993-01-14 | Mitsubishi Electric Corp | 半導体装置 |
| JP3229164B2 (ja) * | 1994-07-28 | 2001-11-12 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ラッチ回路 |
| JPH10302476A (ja) * | 1997-02-26 | 1998-11-13 | Toshiba Corp | 半導体集積回路装置 |
| KR100261875B1 (ko) * | 1997-06-14 | 2000-07-15 | 다니구찌 이찌로오, 기타오카 다카시 | 안정한 테스트 모드 동작을 실현 가능한 반도체기억 장치 |
| JPH1139894A (ja) * | 1997-07-23 | 1999-02-12 | Sharp Corp | クロック同期式読み出し専用メモリ |
| JP3152174B2 (ja) * | 1997-07-29 | 2001-04-03 | 日本電気株式会社 | 半導体記憶装置 |
| JPH1153338A (ja) * | 1997-08-08 | 1999-02-26 | Mitsubishi Electric Corp | 半導体集積回路およびその半導体集積回路における外部バスモード選択方法 |
| JP3011152B2 (ja) * | 1997-10-01 | 2000-02-21 | 日本電気株式会社 | 半導体記憶装置の製造方法および半導体記憶装置 |
| KR100471139B1 (ko) * | 1997-11-18 | 2005-06-07 | 삼성전자주식회사 | 모드 설정 회로를 갖는 반도체 메모리 장치 |
| KR100546271B1 (ko) * | 1998-03-11 | 2006-04-06 | 삼성전자주식회사 | 반도체 장치 |
-
1999
- 1999-03-26 JP JP08408099A patent/JP3371845B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-22 US US09/532,236 patent/US6304114B1/en not_active Expired - Lifetime
- 2000-03-24 TW TW089105465A patent/TW469624B/zh not_active IP Right Cessation
- 2000-03-25 KR KR1020000015275A patent/KR100338337B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010006872A (ko) | 2001-01-26 |
| KR100338337B1 (ko) | 2002-05-27 |
| US6304114B1 (en) | 2001-10-16 |
| TW469624B (en) | 2001-12-21 |
| JP2000285670A (ja) | 2000-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6522193B2 (en) | Internal voltage generator for semiconductor memory device | |
| US6448812B1 (en) | Pull up/pull down logic for holding a defined value during power down mode | |
| JPH1168538A (ja) | 起動回路及び半導体集積回路装置 | |
| EP0328110A2 (en) | Operation mode setting circuit for DRAM | |
| JPH10199278A (ja) | フラッシュメモリ装置用リペアヒューズ回路 | |
| JPH05144273A (ja) | 半導体集積回路装置 | |
| JP3371845B2 (ja) | モード設定確定信号生成回路及び半導体記憶装置 | |
| JPS6318221B2 (ja) | ||
| US6566932B2 (en) | On-chip system with voltage level converting device for preventing leakage current due to voltage level difference | |
| JP4020680B2 (ja) | 半導体集積回路 | |
| US5808490A (en) | Method and circuit for controlling a bus in system and semiconductor integrated circuit device using the same, wherein the controlling circuit comprises a latch for holding a voltage level on the bus | |
| US7570729B2 (en) | Mode register set circuit | |
| JPH09204798A (ja) | 信号発生回路 | |
| US20070058316A1 (en) | Semiconductor device having fuse circuits | |
| KR0182949B1 (ko) | 파워-업 구동회로의 안정적인 파워-업 구동방법 | |
| KR100943862B1 (ko) | 반도체 소자 | |
| WO2003007308A1 (en) | Zero static power programmable fuse cell for integrated circuits | |
| JP4384792B2 (ja) | 入出力回路 | |
| JP2936474B2 (ja) | 半導体集積回路装置 | |
| JPH04307809A (ja) | Ｒｓフリップフロップ | |
| JP4194247B2 (ja) | マイクロコンピュータ | |
| KR100525909B1 (ko) | 데이터 입력 버퍼 | |
| JPH1174772A (ja) | 電源電圧切換回路 | |
| JP2002223155A (ja) | 半導体装置 | |
| KR20000042865A (ko) | 출력버퍼회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |