JP3365339B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3365339B2 JP3365339B2 JP11685499A JP11685499A JP3365339B2 JP 3365339 B2 JP3365339 B2 JP 3365339B2 JP 11685499 A JP11685499 A JP 11685499A JP 11685499 A JP11685499 A JP 11685499A JP 3365339 B2 JP3365339 B2 JP 3365339B2
- Authority
- JP
- Japan
- Prior art keywords
- tape
- semiconductor element
- solder bumps
- semiconductor device
- reinforcing plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に半導体素子と可撓性を有するテープとを組み合
わせたボールグリッドアレイ型半導体装置（以下、ＢＧ
Ａ型半導体装置という）に関する。
し、特に半導体素子と可撓性を有するテープとを組み合
わせたボールグリッドアレイ型半導体装置（以下、ＢＧ
Ａ型半導体装置という）に関する。
【０００２】
【従来の技術】近年、半導体素子の高集積化、小型化、
それにともなう狭ピッチ化が進められており、それを搭
載する半導体パッケージについても小型化、狭ピッチ化
が進められている。また、高集積の発熱量の大きい半導
体素子に対応するように、半導体パッケージには低熱抵
抗化が求められている。
それにともなう狭ピッチ化が進められており、それを搭
載する半導体パッケージについても小型化、狭ピッチ化
が進められている。また、高集積の発熱量の大きい半導
体素子に対応するように、半導体パッケージには低熱抵
抗化が求められている。
【０００３】半導体パッケージとして、ＱＦＰタイプの
パッケージが現在主流であるが、それよりも小型化が可
能なボールグリッドアレイ（ＢＧＡ）パッケージが市場
に流れ始めている。そして、ボールグリッドアレイ（Ｂ
ＧＡ）パッケージを用いた半導体装置を、ＢＧＡ型半導
体装置という。
パッケージが現在主流であるが、それよりも小型化が可
能なボールグリッドアレイ（ＢＧＡ）パッケージが市場
に流れ始めている。そして、ボールグリッドアレイ（Ｂ
ＧＡ）パッケージを用いた半導体装置を、ＢＧＡ型半導
体装置という。
【０００４】ＢＧＡ型半導体装置において、半導体素子
と半導体素子を搭載するキャリアとの熱膨張率の不一致
の問題を解決するのに、キャリアを非常に薄い可撓性材
料にすると効果があることがわかっている。このような
可撓性材料としては、ポリイミドを主成分とするテープ
が一般的に用いられている。また、このテープは配線が
非常に微細に出来、狭ピッチ化が可能である。この種の
ＢＧＡ型半導体装置をテープＢＧＡ型半導体装置という
（以下、テープＢＧＡという）。
と半導体素子を搭載するキャリアとの熱膨張率の不一致
の問題を解決するのに、キャリアを非常に薄い可撓性材
料にすると効果があることがわかっている。このような
可撓性材料としては、ポリイミドを主成分とするテープ
が一般的に用いられている。また、このテープは配線が
非常に微細に出来、狭ピッチ化が可能である。この種の
ＢＧＡ型半導体装置をテープＢＧＡ型半導体装置という
（以下、テープＢＧＡという）。
【０００５】従来のテープＢＧＡは、図８のテープＢＧ
Ａの構造の概略断面図で説明される。図８に示すよう
に、このテープＢＧＡは、テープ２、補強板７および放
熱板８が互いに熱硬化性または熱可塑性の接着剤１０に
より重ね合わされて貼り付けられている。補強板７はス
ティフナともいわれ、テープＢＧＡの実装用基板（図示
せず）への実装不良の一因となるテープ２の反りを防止
するためのもので、テープ２よりも変形しにくい材質で
ある金属（例えば銅またはステンレス）で構成される。
テープ２および補強板７の中央部にはデバイスホールが
形成されている。半導体素子１はデバイスホールに収納
され、放熱ペースト（例えばシリコーンペースト）１１
によって放熱板８に固着されている。放熱板８はヒート
スプレッダともいわれ、半導体素子１の発熱を放散する
ためのものであり、熱伝導性の優れた金属（例えば銅）
またはセラミック（例えばアルミナ）で構成される。
Ａの構造の概略断面図で説明される。図８に示すよう
に、このテープＢＧＡは、テープ２、補強板７および放
熱板８が互いに熱硬化性または熱可塑性の接着剤１０に
より重ね合わされて貼り付けられている。補強板７はス
ティフナともいわれ、テープＢＧＡの実装用基板（図示
せず）への実装不良の一因となるテープ２の反りを防止
するためのもので、テープ２よりも変形しにくい材質で
ある金属（例えば銅またはステンレス）で構成される。
テープ２および補強板７の中央部にはデバイスホールが
形成されている。半導体素子１はデバイスホールに収納
され、放熱ペースト（例えばシリコーンペースト）１１
によって放熱板８に固着されている。放熱板８はヒート
スプレッダともいわれ、半導体素子１の発熱を放散する
ためのものであり、熱伝導性の優れた金属（例えば銅）
またはセラミック（例えばアルミナ）で構成される。
【０００６】テープ２には、複数のランド５がマトリッ
クス状に形成されている。そして、ランド５は、テープ
２に形成された配線４およびデバイスホール内に突出し
たインナーリード３を介して、半導体素子１の電極に接
続されている。ここで、インナーリード３、配線４及び
ランド５は金属材料（例えば銅）によりパターン化され
形成されている。また、テープ２に形成されたランド５
上には実装用基板に実装されるための半田バンプ６が形
成されている。
クス状に形成されている。そして、ランド５は、テープ
２に形成された配線４およびデバイスホール内に突出し
たインナーリード３を介して、半導体素子１の電極に接
続されている。ここで、インナーリード３、配線４及び
ランド５は金属材料（例えば銅）によりパターン化され
形成されている。また、テープ２に形成されたランド５
上には実装用基板に実装されるための半田バンプ６が形
成されている。
【０００７】デバイスホール内で放熱板８に固着され、
インナーリード３が接続された半導体素子１は、半導体
素子１を保護するための封止樹脂（例えばエポキシ樹
脂）９によりポッティング法により封止されている。
インナーリード３が接続された半導体素子１は、半導体
素子１を保護するための封止樹脂（例えばエポキシ樹
脂）９によりポッティング法により封止されている。
【０００８】このテープＢＧＡを実装用基板（図示せ
ず）に実装する場合は、実装用基板のランド上に半田ペ
ーストを塗布しておき、テープＢＧＡの半田バンプ６を
実装用基板のランドに位置合せし、半田バンプ６の融点
以上の温度に加熱する。これにより、テープＢＧＡが実
装用基板に実装される。
ず）に実装する場合は、実装用基板のランド上に半田ペ
ーストを塗布しておき、テープＢＧＡの半田バンプ６を
実装用基板のランドに位置合せし、半田バンプ６の融点
以上の温度に加熱する。これにより、テープＢＧＡが実
装用基板に実装される。
【０００９】
【発明が解決しようとする課題】上述した従来のテープ
ＢＧＡは、テープ２の反りを抑えるために金属（例えば
銅またはステンレス）の補強板７を使用している。補強
板７は金属のため重量がある。そのため、テープＢＧＡ
を実装用基板に実装した時、テープＢＧＡ自身の重量で
加熱溶融された半田バンプ６が押し潰され、隣接した半
田バンプ６とショートしてしまうという問題がある。
ＢＧＡは、テープ２の反りを抑えるために金属（例えば
銅またはステンレス）の補強板７を使用している。補強
板７は金属のため重量がある。そのため、テープＢＧＡ
を実装用基板に実装した時、テープＢＧＡ自身の重量で
加熱溶融された半田バンプ６が押し潰され、隣接した半
田バンプ６とショートしてしまうという問題がある。
【００１０】又、補強板７は金属でありまた放熱板８は
金属またはセラミックのため不透明であり、実装用基板
に実装したテープＢＧＡ下面の半田バンプ６のショート
の有無を目視では確認することが出来なく、Ｘ線検査装
置を使用しないと確認することが出来ないという問題が
ある。
金属またはセラミックのため不透明であり、実装用基板
に実装したテープＢＧＡ下面の半田バンプ６のショート
の有無を目視では確認することが出来なく、Ｘ線検査装
置を使用しないと確認することが出来ないという問題が
ある。
【００１１】従って、本発明の目的は、テープＢＧＡを
実装用基板に実装した時、テープＢＧＡ自身の重量で半
田バンプが押し潰され、隣接した半田バンプとショート
することを防止できるテープＢＧＡを提供することにあ
る。
実装用基板に実装した時、テープＢＧＡ自身の重量で半
田バンプが押し潰され、隣接した半田バンプとショート
することを防止できるテープＢＧＡを提供することにあ
る。
【００１２】本発明の他の目的は、実装用基板に実装し
たテープＢＧＡ下面の半田バンプのショートの有無を、
目視で確認することが出来るテープＢＧＡを提供するこ
とにある。
たテープＢＧＡ下面の半田バンプのショートの有無を、
目視で確認することが出来るテープＢＧＡを提供するこ
とにある。
【００１３】
【課題を解決するための手段】本発明の半導体装置は、
半導体素子と、前記半導体素子と電気的に接続された複
数の半田バンプが形成された可撓性を有するテープと、
前記テープに貼り付けられて前記テープを支持する板状
の補強材と、前記半導体素子の表面および周囲と前記テ
ープの前記半導体素子との接続部を封止する封止樹脂と
を有する半導体装置において、前記補強材は他の接着剤
を介すことなく直接前記テープに被着した接着剤から構
成され、かつ、前記テープ側とは反対側の前記補強材の
面は前記半導体素子の裏面よりも突出しており、さら
に、前記補強材は前記テープに樹脂をスクリーン法で塗
布した後、加熱して硬化させて構成したものであること
を特徴とする。
半導体素子と、前記半導体素子と電気的に接続された複
数の半田バンプが形成された可撓性を有するテープと、
前記テープに貼り付けられて前記テープを支持する板状
の補強材と、前記半導体素子の表面および周囲と前記テ
ープの前記半導体素子との接続部を封止する封止樹脂と
を有する半導体装置において、前記補強材は他の接着剤
を介すことなく直接前記テープに被着した接着剤から構
成され、かつ、前記テープ側とは反対側の前記補強材の
面は前記半導体素子の裏面よりも突出しており、さら
に、前記補強材は前記テープに樹脂をスクリーン法で塗
布した後、加熱して硬化させて構成したものであること
を特徴とする。
【００１４】
【００１５】また、前記半導体素子の前記テープが接続
された面と反対の面に、前記半導体素子の発熱を放散す
るための放熱板が、接着剤により貼り付けられている。
そして前記放熱板は、大きさが前記半導体素子の大きさ
より大きく、前記テープに形成された半田バンプの形成
範囲より小さい。
された面と反対の面に、前記半導体素子の発熱を放散す
るための放熱板が、接着剤により貼り付けられている。
そして前記放熱板は、大きさが前記半導体素子の大きさ
より大きく、前記テープに形成された半田バンプの形成
範囲より小さい。
【００１６】本発明の半導体装置は、半導体素子と、前
記半導体素子と電気的に接続された複数の半田バンプが
第１の主面に形成された可撓性を有するテープと、前記
半導体素子の表面および周囲と前記テープの前記半導体
素子との接続部を封止する封止樹脂とを有する半導体装
置において、前記テープの厚さが前記半導体素子の厚さ
より厚く、前記半導体素子の前記テープが接続された面
と反対の面は、前記テープの前記半田バンプが形成され
た第１の主面とは反対側の第２の主面よりも凹んで位置
しており、前記テープは前記第１の主面と前記第２の主
面との間に接着材膜を有することなく両主面間は連続的
に同じ材質で構成されていることを特徴とする。
記半導体素子と電気的に接続された複数の半田バンプが
第１の主面に形成された可撓性を有するテープと、前記
半導体素子の表面および周囲と前記テープの前記半導体
素子との接続部を封止する封止樹脂とを有する半導体装
置において、前記テープの厚さが前記半導体素子の厚さ
より厚く、前記半導体素子の前記テープが接続された面
と反対の面は、前記テープの前記半田バンプが形成され
た第１の主面とは反対側の第２の主面よりも凹んで位置
しており、前記テープは前記第１の主面と前記第２の主
面との間に接着材膜を有することなく両主面間は連続的
に同じ材質で構成されていることを特徴とする。
【００１７】また、前記半導体素子の前記テープが接続
された面と反対の面に、前記半導体素子の発熱を放散す
るための放熱板が、接着剤により貼り付けられている。
そして前記放熱板は、大きさが前記半導体素子の大きさ
より大きく、前記テープに形成された半田バンプの形成
範囲より小さい。
された面と反対の面に、前記半導体素子の発熱を放散す
るための放熱板が、接着剤により貼り付けられている。
そして前記放熱板は、大きさが前記半導体素子の大きさ
より大きく、前記テープに形成された半田バンプの形成
範囲より小さい。
【００１８】
【００１９】そして、前記封止樹脂が、透明な樹脂であ
る。
る。
【００２０】この様な本発明によれば、半導体装置の補
強板は、接着剤で構成された補強板、テープが補強板を
兼ねているものまたは封止樹脂が補強板を兼ねているも
のであるので、従来の金属の補強板と比較して重量を軽
量化でき、半導体装置の重量を軽量化できる。
強板は、接着剤で構成された補強板、テープが補強板を
兼ねているものまたは封止樹脂が補強板を兼ねているも
のであるので、従来の金属の補強板と比較して重量を軽
量化でき、半導体装置の重量を軽量化できる。
【００２１】また、半導体装置の補強板は、接着剤で構
成された補強板、テープが補強板を兼ねているものまた
は透明な封止樹脂が補強板を兼ねているものであるの
で、透明化できる。そして、放熱板をテープに形成され
た半田バンプが見える大きさにしたまたは設けないこと
により、実装用基板に実装したテープＢＧＡ下面の半田
バンプのショートの有無を、目視で確認することが出来
る。
成された補強板、テープが補強板を兼ねているものまた
は透明な封止樹脂が補強板を兼ねているものであるの
で、透明化できる。そして、放熱板をテープに形成され
た半田バンプが見える大きさにしたまたは設けないこと
により、実装用基板に実装したテープＢＧＡ下面の半田
バンプのショートの有無を、目視で確認することが出来
る。
【００２２】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は、本発明の第
１の実施形態を示す概略断面図である。
て図面を参照して詳細に説明する。図１は、本発明の第
１の実施形態を示す概略断面図である。
【００２３】図１に示すように、本実施形態のテープＢ
ＧＡは、テープ２に接着剤で構成された補強板７１が重
ね合わされて貼り付けられている。補強板７１は、テー
プＢＧＡの実装用基板（図示せず）への実装不良の一因
となるテープ２の反りを防止するためのものである。そ
のため、接着剤で構成された補強板７１は、テープ２よ
りも変形しにくい材質である樹脂例えば熱硬化性のエポ
キシ樹脂で構成され、強度を得るため厚さを厚くし例え
ば０．５ｍｍにしたものである。そして、テープ２に樹
脂を例えばスクリーン法により塗布した後、加熱し硬化
させたものである。なお従来の金属の補強板７の厚さ
は、例えば０．３５ｍｍである。
ＧＡは、テープ２に接着剤で構成された補強板７１が重
ね合わされて貼り付けられている。補強板７１は、テー
プＢＧＡの実装用基板（図示せず）への実装不良の一因
となるテープ２の反りを防止するためのものである。そ
のため、接着剤で構成された補強板７１は、テープ２よ
りも変形しにくい材質である樹脂例えば熱硬化性のエポ
キシ樹脂で構成され、強度を得るため厚さを厚くし例え
ば０．５ｍｍにしたものである。そして、テープ２に樹
脂を例えばスクリーン法により塗布した後、加熱し硬化
させたものである。なお従来の金属の補強板７の厚さ
は、例えば０．３５ｍｍである。
【００２４】テープ２および補強板７１の中央部にはデ
バイスホールが形成されている。半導体素子１はデバイ
スホールに収納され、放熱ペースト（例えばシリコーン
ペースト）１１によって放熱板８に固着されている。放
熱板８はヒートスプレッダともいわれ、半導体素子１の
発熱を放散するためのものであり、熱伝導性の優れた金
属（例えば銅）またはセラミック（例えばアルミナ）で
構成される。そして、放熱板８は、接着剤で構成された
補強板７１およびテープ２を通して半田バンプ６が見え
るような、また補強板７１の中央部のデバイスホールを
覆うような大きさである。
バイスホールが形成されている。半導体素子１はデバイ
スホールに収納され、放熱ペースト（例えばシリコーン
ペースト）１１によって放熱板８に固着されている。放
熱板８はヒートスプレッダともいわれ、半導体素子１の
発熱を放散するためのものであり、熱伝導性の優れた金
属（例えば銅）またはセラミック（例えばアルミナ）で
構成される。そして、放熱板８は、接着剤で構成された
補強板７１およびテープ２を通して半田バンプ６が見え
るような、また補強板７１の中央部のデバイスホールを
覆うような大きさである。
【００２５】テープ２には、複数のランド５がマトリッ
クス状に形成されている。そして、ランド５は、テープ
２に形成された配線４およびデバイスホール内に突出し
たインナーリード３を介して、半導体素子１の電極に接
続されている。ここで、インナーリード３、配線４及び
ランド５は金属材料（例えば銅）によりパターン化され
形成されている。また、テープ２に形成されたランド５
上には実装用基板に実装されるための半田バンプ６が形
成されている。
クス状に形成されている。そして、ランド５は、テープ
２に形成された配線４およびデバイスホール内に突出し
たインナーリード３を介して、半導体素子１の電極に接
続されている。ここで、インナーリード３、配線４及び
ランド５は金属材料（例えば銅）によりパターン化され
形成されている。また、テープ２に形成されたランド５
上には実装用基板に実装されるための半田バンプ６が形
成されている。
【００２６】デバイスホール内で放熱板８に固着され、
インナーリード３が接続された半導体素子１は、半導体
素子１を保護するための封止樹脂（例えばエポキシ樹
脂）９によりポッティング法により封止されている。
インナーリード３が接続された半導体素子１は、半導体
素子１を保護するための封止樹脂（例えばエポキシ樹
脂）９によりポッティング法により封止されている。
【００２７】図２は、本発明の第２の実施形態を示す概
略断面図である。図２に示すように、本実施形態のテー
プＢＧＡは、図１に示す第１の実施形態が、補強板７１
が接着剤で構成されているのに対し、テープ２１が補強
板を兼ねているものである。そのため、テープ２１は補
強板として、材質はポリイミドを主成分として構成さ
れ、変形しにくい強度を得るため厚さを厚くし例えば
０．６ｍｍにしたものである。このテープ２１の厚さ
は、半導体素子１の厚さより厚く、半導体素子１のテー
プ２１から突出したインナーリード３が接続された面と
反対の面の位置から突出している。なお従来の金属の補
強板７の厚さは、例えば０．３５ｍｍである。そして、
放熱板８は、補強板を兼ねたテープ２１を通して半田バ
ンプ６が見えるような、また補強板を兼ねたテープ２１
の中央部のデバイスホールを覆うような大きさである。
そして、テープ２１および放熱板８以外の構成は、図１
に示す第１の実施形態と同じである。
略断面図である。図２に示すように、本実施形態のテー
プＢＧＡは、図１に示す第１の実施形態が、補強板７１
が接着剤で構成されているのに対し、テープ２１が補強
板を兼ねているものである。そのため、テープ２１は補
強板として、材質はポリイミドを主成分として構成さ
れ、変形しにくい強度を得るため厚さを厚くし例えば
０．６ｍｍにしたものである。このテープ２１の厚さ
は、半導体素子１の厚さより厚く、半導体素子１のテー
プ２１から突出したインナーリード３が接続された面と
反対の面の位置から突出している。なお従来の金属の補
強板７の厚さは、例えば０．３５ｍｍである。そして、
放熱板８は、補強板を兼ねたテープ２１を通して半田バ
ンプ６が見えるような、また補強板を兼ねたテープ２１
の中央部のデバイスホールを覆うような大きさである。
そして、テープ２１および放熱板８以外の構成は、図１
に示す第１の実施形態と同じである。
【００２８】図３は、本発明の第３の実施形態を示す概
略断面図である。図３に示すように、本実施形態のテー
プＢＧＡは、図１に示す第１の実施形態と同様に、テー
プ２に接着剤で構成された補強板７１が重ね合わされて
貼り付けられているものであるが、図１に示す第１の実
施形態のように、放熱板８を設けてはいないものであ
る。そして、放熱板以外の構成は、図１に示す第１の実
施形態と同じである。これは、テープＢＧＡに搭載する
半導体素子１の発熱量が小さく、放熱板を設ける必要が
無い場合、本実施形態の構成を取れる。
略断面図である。図３に示すように、本実施形態のテー
プＢＧＡは、図１に示す第１の実施形態と同様に、テー
プ２に接着剤で構成された補強板７１が重ね合わされて
貼り付けられているものであるが、図１に示す第１の実
施形態のように、放熱板８を設けてはいないものであ
る。そして、放熱板以外の構成は、図１に示す第１の実
施形態と同じである。これは、テープＢＧＡに搭載する
半導体素子１の発熱量が小さく、放熱板を設ける必要が
無い場合、本実施形態の構成を取れる。
【００２９】図４は、本発明の第４の実施形態を示す概
略断面図である。図４に示すように、本実施形態のテー
プＢＧＡは、図２に示す第２の実施形態と同様に、テー
プ２１が補強板を兼ねているものであるが、図２に示す
第２の実施形態のように、放熱板８を設けてはいないも
のである。そして、放熱板以外の構成は、図２に示す第
２の実施形態と同じである。これは、テープＢＧＡに搭
載する半導体素子１の発熱量が小さく、放熱板を設ける
必要が無い場合、本実施形態の構成を取れる。
略断面図である。図４に示すように、本実施形態のテー
プＢＧＡは、図２に示す第２の実施形態と同様に、テー
プ２１が補強板を兼ねているものであるが、図２に示す
第２の実施形態のように、放熱板８を設けてはいないも
のである。そして、放熱板以外の構成は、図２に示す第
２の実施形態と同じである。これは、テープＢＧＡに搭
載する半導体素子１の発熱量が小さく、放熱板を設ける
必要が無い場合、本実施形態の構成を取れる。
【００３０】図５は、本発明の第５の実施形態を示す概
略断面図である。図５に示すように、本実施形態のテー
プＢＧＡは、封止樹脂９１がインナーリード３が接続さ
れた半導体素子１を封止するとともに、テープ２の半田
バンプ６が形成された面と反対の面に一体に形成され補
強板を兼ねているものである。そのため、封止樹脂９１
は補強板として変形しにくい強度を得るため、材質は熱
硬化性の樹脂例えばエポキシ樹脂で構成されている。そ
して封止樹脂９１は、補強板を兼ねた封止樹脂９１およ
びテープ２を通して半田バンプ６が見えるような透明な
樹脂を用いている。なおこのような樹脂は、クリアモー
ルド樹脂といわれる。また封止方法は、封止金型を用い
たトランスファ成形法による。そして、放熱板は、図３
に示す第３の実施形態および図４に示す第４の実施形態
と同様に設けてはいない。そして、補強板を兼ねた封止
樹脂９１以外の構成は、図３に示す第３の実施形態およ
び図４に示す第４の実施形態と同じである。
略断面図である。図５に示すように、本実施形態のテー
プＢＧＡは、封止樹脂９１がインナーリード３が接続さ
れた半導体素子１を封止するとともに、テープ２の半田
バンプ６が形成された面と反対の面に一体に形成され補
強板を兼ねているものである。そのため、封止樹脂９１
は補強板として変形しにくい強度を得るため、材質は熱
硬化性の樹脂例えばエポキシ樹脂で構成されている。そ
して封止樹脂９１は、補強板を兼ねた封止樹脂９１およ
びテープ２を通して半田バンプ６が見えるような透明な
樹脂を用いている。なおこのような樹脂は、クリアモー
ルド樹脂といわれる。また封止方法は、封止金型を用い
たトランスファ成形法による。そして、放熱板は、図３
に示す第３の実施形態および図４に示す第４の実施形態
と同様に設けてはいない。そして、補強板を兼ねた封止
樹脂９１以外の構成は、図３に示す第３の実施形態およ
び図４に示す第４の実施形態と同じである。
【００３１】図６は、本発明の第６の実施形態を示す概
略断面図である。図６に示すように、本実施形態のテー
プＢＧＡは、図８に示す従来のテープＢＧＡと同様な構
成であるが、接着剤で構成された補強板７１がテープ２
および放熱板８に重ね合わされて貼り付けられているも
のである。そして、接着剤で構成された補強板７１以外
の構成は、図８に示す従来のテープＢＧＡと同様な構成
である。そして、本実施形態のテープＢＧＡは、図１に
示す第１の実施形態と同様の構成であるが、放熱板８が
図１に示す第１の実施形態のものより大きく、図８に示
す従来のテープＢＧＡのようにテープ２の外形寸法と同
じ大きさである。そして、放熱板８の大きさ以外の構成
は、図１に示す第１の実施形態と同じである。これは、
テープＢＧＡに搭載する半導体素子１の発熱量が大き
く、大きな放熱板８を設ける必要が有る場合、本実施形
態の構成を取る。しかし、本実施形態のテープＢＧＡで
は、放熱板８の大きさがテープ２の外形寸法と同じ大き
さであり、接着剤で構成された補強板７１およびテープ
２を通して半田バンプ６を見ることは出来ない。
略断面図である。図６に示すように、本実施形態のテー
プＢＧＡは、図８に示す従来のテープＢＧＡと同様な構
成であるが、接着剤で構成された補強板７１がテープ２
および放熱板８に重ね合わされて貼り付けられているも
のである。そして、接着剤で構成された補強板７１以外
の構成は、図８に示す従来のテープＢＧＡと同様な構成
である。そして、本実施形態のテープＢＧＡは、図１に
示す第１の実施形態と同様の構成であるが、放熱板８が
図１に示す第１の実施形態のものより大きく、図８に示
す従来のテープＢＧＡのようにテープ２の外形寸法と同
じ大きさである。そして、放熱板８の大きさ以外の構成
は、図１に示す第１の実施形態と同じである。これは、
テープＢＧＡに搭載する半導体素子１の発熱量が大き
く、大きな放熱板８を設ける必要が有る場合、本実施形
態の構成を取る。しかし、本実施形態のテープＢＧＡで
は、放熱板８の大きさがテープ２の外形寸法と同じ大き
さであり、接着剤で構成された補強板７１およびテープ
２を通して半田バンプ６を見ることは出来ない。
【００３２】図７は、本発明の第７の実施形態を示す概
略断面図である。図７に示すように、本実施形態のテー
プＢＧＡは、図８に示す従来のテープＢＧＡと同様な構
成であるが、テープ２１が補強板を兼ねているものであ
る。そして、補強板を兼ねたテープ２１以外の構成は、
図８に示す従来のテープＢＧＡと同様な構成である。そ
して、本実施形態のテープＢＧＡは、図２に示す第２の
実施形態と同様の構成であるが、放熱板８が図２に示す
第２の実施形態のものより大きく、図８に示す従来のテ
ープＢＧＡのようにテープ２１の外形寸法と同じ大きさ
である。そして、放熱板８の大きさ以外の構成は、図２
に示す第２の実施形態と同じである。これは、テープＢ
ＧＡに搭載する半導体素子１の発熱量が大きく、大きな
放熱板８を設ける必要が有る場合、本実施形態の構成を
取る。しかし、本実施形態のテープＢＧＡでは、放熱板
８の大きさがテープ２１の外形寸法と同じ大きさであ
り、テープ２１を通して半田バンプ６を見ることは出来
ない。
略断面図である。図７に示すように、本実施形態のテー
プＢＧＡは、図８に示す従来のテープＢＧＡと同様な構
成であるが、テープ２１が補強板を兼ねているものであ
る。そして、補強板を兼ねたテープ２１以外の構成は、
図８に示す従来のテープＢＧＡと同様な構成である。そ
して、本実施形態のテープＢＧＡは、図２に示す第２の
実施形態と同様の構成であるが、放熱板８が図２に示す
第２の実施形態のものより大きく、図８に示す従来のテ
ープＢＧＡのようにテープ２１の外形寸法と同じ大きさ
である。そして、放熱板８の大きさ以外の構成は、図２
に示す第２の実施形態と同じである。これは、テープＢ
ＧＡに搭載する半導体素子１の発熱量が大きく、大きな
放熱板８を設ける必要が有る場合、本実施形態の構成を
取る。しかし、本実施形態のテープＢＧＡでは、放熱板
８の大きさがテープ２１の外形寸法と同じ大きさであ
り、テープ２１を通して半田バンプ６を見ることは出来
ない。
【００３３】
【発明の効果】以上述べたように、本発明によれば、テ
ープＢＧＡの補強板は、接着剤で構成された補強板、テ
ープが補強板を兼ねているものまたは封止樹脂が補強板
を兼ねているものであるので、従来の金属の補強板と比
較して重量を軽量化でき、テープＢＧＡの重量を軽量化
できる。例えば□４０ｍｍの製品の場合、重量を第１，
第２の実施形態で５／８、第３，第４，第５の実施形態
で３／８そして第６，第７の実施形態で３／４に軽量化
できる。これにより、テープＢＧＡを実装用基板に実装
した時、テープＢＧＡ自身の重量で加熱溶融された半田
バンプが押し潰され、隣接した半田バンプとショートす
ることを防止できるという効果が得られる。
ープＢＧＡの補強板は、接着剤で構成された補強板、テ
ープが補強板を兼ねているものまたは封止樹脂が補強板
を兼ねているものであるので、従来の金属の補強板と比
較して重量を軽量化でき、テープＢＧＡの重量を軽量化
できる。例えば□４０ｍｍの製品の場合、重量を第１，
第２の実施形態で５／８、第３，第４，第５の実施形態
で３／８そして第６，第７の実施形態で３／４に軽量化
できる。これにより、テープＢＧＡを実装用基板に実装
した時、テープＢＧＡ自身の重量で加熱溶融された半田
バンプが押し潰され、隣接した半田バンプとショートす
ることを防止できるという効果が得られる。
【００３４】また、テープＢＧＡの補強板は、接着剤で
構成された補強板、テープが補強板を兼ねているものま
たは透明な封止樹脂が補強板を兼ねているものであるの
で、透明化できる。そして、不透明な放熱板をテープに
形成された半田バンプが見える大きさにしたまたは設け
ないことにより、実装用基板に実装したテープＢＧＡ下
面の半田バンプのショートの有無を、Ｘ線検査装置を使
用しないで目視で確認することが出来るという効果も得
られる。
構成された補強板、テープが補強板を兼ねているものま
たは透明な封止樹脂が補強板を兼ねているものであるの
で、透明化できる。そして、不透明な放熱板をテープに
形成された半田バンプが見える大きさにしたまたは設け
ないことにより、実装用基板に実装したテープＢＧＡ下
面の半田バンプのショートの有無を、Ｘ線検査装置を使
用しないで目視で確認することが出来るという効果も得
られる。
【００３５】そしてまた、テープＢＧＡの補強板が、封
止樹脂が補強板を兼ねているものの場合、封止方法は封
止金型を用いたトランスファ成形法であるので、一般的
なプラスチックパッケージのモールド封止装置を用いる
ことが出来るという効果も得られる。
止樹脂が補強板を兼ねているものの場合、封止方法は封
止金型を用いたトランスファ成形法であるので、一般的
なプラスチックパッケージのモールド封止装置を用いる
ことが出来るという効果も得られる。
【図１】本発明の半導体装置の第１の実施形態を示す概
略断面図である。
略断面図である。
【図２】本発明の第２の実施形態を示す概略断面図であ
る。
る。
【図３】本発明の第３の実施形態を示す概略断面図であ
る。
る。
【図４】本発明の第４の実施形態を示す概略断面図であ
る。
る。
【図５】本発明の第５の実施形態を示す概略断面図であ
る。
る。
【図６】本発明の第６の実施形態を示す概略断面図であ
る。
る。
【図７】本発明の第７の実施形態を示す概略断面図であ
る。
る。
【図８】従来技術を説明する概略断面図である。
１ 半導体素子
２ テープ
２１ 補強板を兼ねたテープ
３ インナーリード
４ 配線
５ ランド
６ 半田バンプ
７ 補強板（スティフナ）
７１ 接着剤で構成された補強板
８ 放熱板（ヒートスプレッダ）
９ 封止樹脂
９１ 補強板を兼ねた封止樹脂
１０ 接着剤
１１ 放熱ペースト
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12
Claims (7)
- 【請求項１】 半導体素子と、前記半導体素子と電気的
に接続された複数の半田バンプが形成された可撓性を有
するテープと、前記テープに貼り付けられて前記テープ
を支持する板状の補強材と、前記半導体素子の表面およ
び周囲と前記テープの前記半導体素子との接続部を封止
する封止樹脂とを有する半導体装置において、前記補強
材は他の接着剤を介すことなく直接前記テープに被着し
た接着剤から構成され、かつ、前記テープ側とは反対側
の前記補強材の面は前記半導体素子の裏面よりも突出し
ており、さらに、前記補強材は前記テープに樹脂をスク
リーン法で塗布した後、加熱して硬化させて構成したも
のであることを特徴とする半導体装置。 - 【請求項２】 前記半導体素子の前記テープが接続され
た面と反対の面に、前記半導体素子の発熱を放散するた
めの放熱板が、接着剤により貼り付けられている請求項
１記載の半導体装置。 - 【請求項３】 前記放熱板は、大きさが前記半導体素子
の大きさより大きく、前記テープに形成された半田バン
プの形成範囲より小さい請求項２記載の半導体装置。 - 【請求項４】 半導体素子と、前記半導体素子と電気的
に接続された複数の半田バンプが第１の主面に形成され
た可撓性を有するテープと、前記半導体素子の表面およ
び周囲と前記テープの前記半導体素子との接続部を封止
する封止樹脂とを有する半導体装置において、前記テー
プの厚さが前記半導体素子の厚さより厚く、前記半導体
素子の前記テープが接続された面と反対の面は、前記テ
ープの前記半田バンプが形成された第１の主面とは反対
側の第２の主面よりも凹んで位置しており、前記テープ
は前記第１の主面と前記第２の主面との間に接着材膜を
有することなく両主面間は連続的に同じ材質で構成され
ていることを特徴とする半導体装置。 - 【請求項５】 前記半導体素子の前記テープが接続され
た面と反対の面に、前記半導体素子の発熱を放散するた
めの放熱板が、接着剤により貼り付けられている請求項
４記載の半導体装置。 - 【請求項６】 前記放熱板は、大きさが前記半導体素子
の大きさより大きく、前記テープに形成された半田バン
プの形成範囲より小さい請求項５記載の半導体装置。 - 【請求項７】 前記封止樹脂が、透明な樹脂である請求
項１または４記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11685499A JP3365339B2 (ja) | 1999-04-23 | 1999-04-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11685499A JP3365339B2 (ja) | 1999-04-23 | 1999-04-23 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000307039A JP2000307039A (ja) | 2000-11-02 |
| JP3365339B2 true JP3365339B2 (ja) | 2003-01-08 |
Family
ID=14697280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11685499A Expired - Fee Related JP3365339B2 (ja) | 1999-04-23 | 1999-04-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3365339B2 (ja) |
-
1999
- 1999-04-23 JP JP11685499A patent/JP3365339B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000307039A (ja) | 2000-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8358514B2 (en) | Electronic control device | |
| US7719110B2 (en) | Flip chip package including a non-planar heat spreader and method of making the same | |
| JP3175673B2 (ja) | 半導体素子を実装したフレキシブル回路基板ユニットの製造方法 | |
| EP0817253A2 (en) | Attaching heat sinks directly to flip chips and ceramic chip carriers | |
| JP2001520460A (ja) | マイクロ電子デバイス用パッケージの放熱特性を改善する方法及び構造 | |
| JP3173459B2 (ja) | 半導体装置の製造方法 | |
| US5168345A (en) | Semiconductor device having a universal die size inner lead layout | |
| US6335563B1 (en) | Semiconductor device, method of fabricating the same, circuit board, and electronic device | |
| JPH0777258B2 (ja) | 半導体装置 | |
| JP2725448B2 (ja) | 半導体装置 | |
| JP4581301B2 (ja) | 半導体パッケージ | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| JP3628058B2 (ja) | 樹脂封止型半導体装置 | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3365339B2 (ja) | 半導体装置 | |
| US6784536B1 (en) | Symmetric stack up structure for organic BGA chip carriers | |
| JP6111284B2 (ja) | 中空パッケージの製造方法、固体撮像素子の製造方法、中空パッケージおよび固体撮像素子 | |
| JPH08330355A (ja) | 半導体装置 | |
| JPH1117064A (ja) | 半導体パッケージ | |
| JP2736161B2 (ja) | 半導体装置 | |
| JPH10116936A (ja) | 半導体パッケージ | |
| JP3482837B2 (ja) | 半導体装置 | |
| JP3127149B2 (ja) | 半導体装置 | |
| JP3431478B2 (ja) | Ｂｇａ型半導体装置およびその製造方法 | |
| JP2772986B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021001 |
|
| LAPS | Cancellation because of no payment of annual fees |