JP3361265B2 - Display device - Google Patents
Display deviceInfo
- Publication number
- JP3361265B2 JP3361265B2 JP04394098A JP4394098A JP3361265B2 JP 3361265 B2 JP3361265 B2 JP 3361265B2 JP 04394098 A JP04394098 A JP 04394098A JP 4394098 A JP4394098 A JP 4394098A JP 3361265 B2 JP3361265 B2 JP 3361265B2
- Authority
- JP
- Japan
- Prior art keywords
- counter electrode
- display
- signal line
- dummy
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、アクティブマトリ
クス型の液晶表示パネル等を用いる表示装置に関し、さ
らに詳しくは、複数の絵素電極にそれぞれ静電容量素子
が接続された表示パネルを用いる表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device using an active matrix type liquid crystal display panel or the like, and more particularly to a display device using a display panel in which a plurality of pixel electrodes are respectively connected with electrostatic capacitance elements. Regarding
【０００２】[0002]
【従来の技術】上述する表示パネルとして、単純マトリ
クス型表示パネルが知られている。この単純マトリクス
型表示パネルは、たとえば液晶層を挟んで一対の透光性
基板を対向させ、一方の基板には複数の走査電極が、他
方の基板には複数の表示電極が互いに交差して配列され
ている構造であり、構造が簡単で大形化に適しているこ
とから広く用いられている。2. Description of the Related Art A simple matrix type display panel is known as the above-mentioned display panel. In this simple matrix type display panel, for example, a pair of translucent substrates are opposed to each other with a liquid crystal layer interposed therebetween, and a plurality of scanning electrodes are arranged on one substrate and a plurality of display electrodes are arranged on the other substrate so as to intersect with each other. The structure is widely used because it is simple and suitable for upsizing.
【０００３】しかしながら、単純マトリクス型表示パネ
ルは、応答性やクロストークの点で問題があり、マルチ
メディア機器やパーソナルコンピュータのような動きが
速く、しかも高解像度が要求される機器の画像表示手段
には、個々の絵素にスイッチング素子が接続されたアク
ティブマトリクス型表示パネルが用いられる。However, the simple matrix type display panel has a problem in responsiveness and crosstalk, and is used as an image display means of a device such as a multimedia device or a personal computer which is fast moving and requires high resolution. Is an active matrix type display panel in which a switching element is connected to each picture element.
【０００４】図３は、従来技術による表示装置の構成を
示すブロック図である。図３は、アクティブマトリクス
型表示パネル（以下、「表示パネル」という）内に備わ
った、スイッチング素子としての薄膜トランジスタ（以
下、ＴＦＴという）を１つ表す図である。FIG. 3 is a block diagram showing the structure of a display device according to the prior art. FIG. 3 is a diagram showing one thin film transistor (hereinafter, referred to as TFT) as a switching element provided in an active matrix type display panel (hereinafter, referred to as “display panel”).
【０００５】ＴＦＴ４７は、ソース信号ライン４９に接
続されたソース電極と、ゲート信号ライン４８に接続さ
れたゲート電極と、液晶容量Clc５２、補助容量Cs５３
および浮遊容量Cgd５４に接続されたドレイン電極とか
ら構成される。また、液晶容量Clc５２はドレイン電極
−対向電極５１間に存在し、補助容量Cs５３はドレイン
電極−対向電極５１と同一の電位を持つ電極間、もしく
はドレイン電極−１ライン上のゲート信号ライン４８間
に存在し、浮遊容量Cgd５４はドレイン電極−ゲート信
号ライン４８間に存在する。The TFT 47 has a source electrode connected to the source signal line 49, a gate electrode connected to the gate signal line 48, a liquid crystal capacitance Clc52, and an auxiliary capacitance Cs53.
And a drain electrode connected to the stray capacitance Cgd54. The liquid crystal capacitance Clc52 is present between the drain electrode and the counter electrode 51, and the auxiliary capacitance Cs53 is between the electrodes having the same potential as the drain electrode and the counter electrode 51, or between the gate signal line 48 on the drain electrode-1 line. The stray capacitance Cgd 54 exists between the drain electrode and the gate signal line 48.
【０００６】ＴＦＴ４７は、ゲート信号ライン４８から
入力されるゲート信号によりスイッチングされ、ＴＦＴ
４７がゲート信号により導通状態となったとき、ソース
信号ライン４９から入力されたソース信号により液晶容
量Clc５２、補助容量Cs５３および浮遊容量Cgd５４に電
荷が充電される。電荷が充電された後、ＴＦＴ４７がゲ
ート信号により絶縁状態に切り替わり、上述した液晶容
量Clc５２、補助容量Cs５３および浮遊容量Cgd５４は充
電した電荷を保持する。絵素電極５０と対向電極５１と
の間には液晶層が介在されており、絵素電極５０と対向
電極５１との電位差に応じて液晶分子の配向状態が変化
し、これによって透過光を制御し、画像の表示を実現す
る。The TFT 47 is switched by the gate signal inputted from the gate signal line 48,
When 47 is turned on by the gate signal, the source signal input from the source signal line 49 charges the liquid crystal capacitance Clc52, the auxiliary capacitance Cs53, and the floating capacitance Cgd54. After the electric charge is charged, the TFT 47 is switched to the insulating state by the gate signal, and the liquid crystal capacitance Clc52, the auxiliary capacitance Cs53 and the floating capacitance Cgd54 hold the charged electric charge. A liquid crystal layer is interposed between the picture element electrode 50 and the counter electrode 51, and the alignment state of liquid crystal molecules changes according to the potential difference between the picture element electrode 50 and the counter electrode 51, thereby controlling the transmitted light. Then, the display of the image is realized.
【０００７】この際、ＴＦＴが導通状態の時のドレイン
電極の電荷量Ｑonは、下記（１）式のように表される。At this time, the charge amount Qon of the drain electrode when the TFT is in a conductive state is expressed by the following equation (1).
【０００８】
Ｑｏｎ＝Ｃlc（Ｖｄｏｎ−Ｖｃｏｍ）＋Ｃs（Ｖｄｏｎ−Ｖｃｏｍ）
＋Ｃgd（Ｖｄｏｎ−Ｖｇｈ） …（１）
但し、Ｖdon：ＴＦＴが導通状態の時のドレイン端子の
電位（＝ソース信号ラインの電位）
Ｖcom：対向電極の電位
Ｖgh：ＴＦＴが導通状態とする為にゲート電極に与えら
れる電位
また、ＴＦＴが絶縁状態の時のドレイン電極の電荷量Ｑ
offは、下記（２）式のように表される。Qon = Clc (Vdon-Vcom) + Cs (Vdon-Vcom) + Cgd (Vdon-Vgh) (1) where Vdon is the potential of the drain terminal when the TFT is conductive (= the potential of the source signal line) Vcom: potential of the counter electrode Vgh: potential applied to the gate electrode to bring the TFT into a conductive state, and the charge amount Q of the drain electrode when the TFT is in an insulating state
off is represented by the following equation (2).
【０００９】
Ｑoff＝Ｃlc（Ｖｄｏｆｆ−Ｖｃｏｍ）＋Ｃs（Ｖｄｏｆｆ−Ｖｃｏｍ）
＋Ｃgd（Ｖｄｏｎ−Ｖｇｌ） …（２）
但し、Ｖdoff：ＴＦＴが絶縁状態の時のドレイン電極の
電位
Ｖgl：ＴＦＴが絶縁状態とする為にゲート電極に与えら
れる電位
ここで、Ｑon＝Ｑoffであるため、ΔＶ（＝Ｖdon−Ｖdo
ff）は下記（３）式のようになり、ソース信号ラインか
ら与えられる電圧より、ΔＶだけ低い電圧がドレイン電
極に保持される。Qoff = Clc (Vdoff-Vcom) + Cs (Vdoff-Vcom) + Cgd (Vdon-Vgl) (2) where Vdoff: the potential of the drain electrode when the TFT is in the insulating state Vgl: the TFT is in the insulating state Therefore, since the potential applied to the gate electrode is Qon = Qoff, ΔV (= Vdon−Vdo
ff) is expressed by the following equation (3), and a voltage lower than the voltage given from the source signal line by ΔV is held in the drain electrode.
【００１０】[0010]
【数１】 [Equation 1]
【００１１】上記（３）式より求められるΔＶは、不確
定要素の大きい浮遊容量Ｃｇｄ５４によって大きく変化
する。その為、従来では、表示装置それぞれについて、
例えば図４に示すような対向電極駆動回路の可変抵抗５
５によって、それぞれ異なるΔＶに対して、表示画面等
を確認して、外部から調整を行っている（特開平５−５
３５３４）。The ΔV obtained from the above equation (3) greatly changes due to the stray capacitance Cgd54 having a large uncertain factor. Therefore, conventionally, for each display device,
For example the variable resistance of the counter electrode driving circuit shown in FIG. 4 5
5, the display screen and the like are checked for different ΔV, and adjustment is performed from the outside (Japanese Patent Laid-Open No. 5-5.
3534).
【００１２】[0012]
【発明が解決しようとする課題】しかし、前述の対向電
極駆動回路では、各々の表示装置について、可変抵抗等
の調整が必要であり、調整の工数および調整用の装置等
が必要となる。However, in the above-mentioned counter electrode drive circuit, it is necessary to adjust the variable resistance and the like for each display device, and the man-hour for adjustment and the device for adjustment are required.
【００１３】また、周囲温度等の使用条件の変化や、調
整の不備等により、ΔＶの量と調整された電圧との間に
差が生じていた場合、電圧レベルを適時調整しない為
に、完全に交流化されない電圧が液晶に印加され、これ
により液晶分子が分極して残像が残る等の問題が生じ
る。In addition, if there is a difference between the amount of ΔV and the adjusted voltage due to a change in operating conditions such as the ambient temperature or improper adjustment, the voltage level is not adjusted in a timely manner. A voltage that is not converted into alternating current is applied to the liquid crystal, which causes a problem that the liquid crystal molecules are polarized and an afterimage remains.
【００１４】本発明は、このような従来技術の課題を解
決すべくなされたものであり、外部から調整することな
く、それぞれの表示パネルでΔＶが異なっていても、最
適な駆動信号を与えることができる表示装置を提供する
ことを目的とする。The present invention has been made to solve such a problem of the prior art, and to provide an optimum drive signal even if ΔV is different in each display panel without external adjustment. It is an object of the present invention to provide a display device capable of performing the above.
【００１５】[0015]
【課題を解決するための手段】本発明の表示装置は、行
列状に配置された複数の絵素電極と、該絵素電極に対向
して設けられた対向電極と、該複数の絵素電極に個別に
接続された複数のスイッチング素子と、該スイッチング
素子を個別に導通または遮断する走査信号が印加される
複数の走査信号ラインと、該走査信号ラインと交差して
配設され、該スイッチング素子を介して該絵素電極に表
示信号を印加する複数の表示信号ラインと、該対向電極
に接続された対向電極駆動ラインとを備え、かつ、該絵
素電極と該対向電極との間に存在する液晶容量と、一端
が該絵素電極に接続され、他端が該対向電極または１水
平走査期間前もしくは１水平走査期間後に選択される走
査信号ラインに接続された補助容量素子と、該絵素電極
と走査信号ラインとの間に生じる浮遊容量とを有する表
示パネルと、該走査信号ラインを１水平走査期間毎に順
次走査して走査信号を印加する走査信号ライン駆動回路
と、該表示信号ラインに表示信号を印加する表示信号ラ
イン駆動回路と、該対向電極駆動ラインに対向電極駆動
電圧を印加する対向電極駆動回路とを備える表示装置に
おいて、該表示パネルの表示領域の外側に、該走査信号
ラインの少なくとも１つ以上に対して、ダミースイッチ
ング素子、ダミー液晶容量、ダミー補助容量素子および
ダミー浮遊容量を有するようになし、表示信号ライン電
位に対して絵素電極電位を比較し、比較された電圧によ
って、該表示信号に対し該対向電極駆動電圧を無調整で
最適な電圧を供給することが出来る構成となっており、
そのことにより上記目的が達成される。A display device according to the present invention comprises a plurality of picture element electrodes arranged in a matrix, counter electrodes provided so as to face the picture element electrodes, and the plurality of picture element electrodes. A plurality of switching elements that are individually connected to each other, a plurality of scanning signal lines to which a scanning signal that individually connects or disconnects the switching elements is applied, and the switching elements that are arranged to intersect the scanning signal lines. A plurality of display signal lines for applying a display signal to the picture element electrode through a counter electrode drive line connected to the counter electrode, and existing between the picture element electrode and the counter electrode A liquid crystal capacitor, an auxiliary capacitance element having one end connected to the picture element electrode and the other end connected to the counter electrode or a scanning signal line selected before or after one horizontal scanning period, and Elementary electrodes and scanning signal lines A display panel having a stray capacitance generated between them, a scanning signal line driving circuit for sequentially scanning the scanning signal line for each horizontal scanning period and applying a scanning signal, and applying a display signal to the display signal line. In a display device including a display signal line drive circuit and a counter electrode drive circuit that applies a counter electrode drive voltage to the counter electrode drive line, at least one or more of the scan signal lines are provided outside a display area of the display panel. On the other hand, a dummy switching element, a dummy liquid crystal capacitance, a dummy auxiliary capacitance element and a dummy stray capacitance are formed, and the pixel electrode potential is compared with the display signal line potential. In contrast, the counter electrode drive voltage is configured to be able to supply an optimum voltage without adjustment,
Thereby, the above object is achieved.
【００１６】本発明の表示装置は、行列状に配置された
複数の絵素電極と、該絵素電極に対向して設けられた対
向電極と、該複数の絵素電極に個別に接続された複数の
スイッチング素子と、該スイッチング素子を個別に導通
または遮断する走査信号が印加される複数の走査信号ラ
インと、該走査信号ラインと交差して配設され、該スイ
ッチング素子を介して該絵素電極に表示信号を印加する
複数の表示信号ラインと、該対向電極に接続された対向
電極駆動ラインとを備え、かつ、該絵素電極と該対向電
極との間に存在する液晶容量と、一端が該絵素電極に接
続され、他端が該対向電極または１水平走査期間前もし
くは１水平走査期間後に選択される走査信号ラインに接
続された補助容量素子と、該絵素電極と走査信号ライン
との間に生じる浮遊容量とを有する表示パネルと、該走
査信号ラインを１水平走査期間毎に順次走査して走査信
号を印加する走査信号ライン駆動回路と、該表示信号ラ
インに表示信号を印加する表示信号ライン駆動回路と、
該対向電極駆動ラインに対向電極駆動電圧を印加する対
向電極駆動回路とを備える表示装置において、該表示パ
ネルの表示領域の外側に、該走査信号ラインの少なくと
も１つ以上に対して、ダミースイッチング素子、ダミー
液晶容量、ダミー補助容量素子およびダミー浮遊容量を
有するようになし、表示信号ライン電位に対して絵素電
極電位を比較し、比較された電圧によって、該対向電極
駆動電圧に対し該表示信号を無調整で最適な電圧を供給
することが出来る構成となっており、そのことにより上
記目的が達成される。In the display device of the present invention, a plurality of picture element electrodes arranged in a matrix, a counter electrode provided so as to face the picture element electrodes, and individually connected to the plurality of picture element electrodes. A plurality of switching elements, a plurality of scanning signal lines to which a scanning signal for individually turning on or off the switching elements is applied, and a plurality of scanning signal lines that are arranged so as to intersect the scanning signal lines. A plurality of display signal lines for applying a display signal to the electrodes and a counter electrode drive line connected to the counter electrode, and a liquid crystal capacitance existing between the pixel electrode and the counter electrode, and one end Is connected to the picture element electrode and the other end is connected to the counter electrode or a scanning signal line selected one horizontal scanning period before or one horizontal scanning period, and the pixel electrode and the scanning signal line. Floating between A display panel having a capacitance, a scanning signal line driving circuit that sequentially scans the scanning signal line every horizontal scanning period to apply a scanning signal, and a display signal line driving circuit that applies a display signal to the display signal line When,
In a display device including a counter electrode drive circuit that applies a counter electrode drive voltage to the counter electrode drive line, a dummy switching element is provided outside a display area of the display panel for at least one of the scan signal lines. , A dummy liquid crystal capacitance, a dummy auxiliary capacitance element, and a dummy stray capacitance, comparing the pixel electrode potential with the display signal line potential, and comparing the display signal with the counter electrode drive voltage according to the compared voltage. Is configured so that an optimum voltage can be supplied without adjustment, and thereby the above-mentioned object is achieved.
【００１７】[0017]
【００１８】[0018]
【００１９】以下に、本発明の作用について説明する。The operation of the present invention will be described below.
【００２０】本発明の表示装置は、図１に示すように、
表示すべき映像信号が与えられるスイッチング素子のほ
かに、表示すべき映像信号が与えられるスイッチング素
子と同様の特性を有する映像表示に関係のないダミース
イッチング素子（例えばＴＦＴ）１７と、ダミーＴＦＴ
１７のドレイン端子に接続された、表示すべき映像信号
が与えられる液晶容量Ｃｌｃ、補助容量Ｃｓ、浮遊容量
Ｃｇｄと同様の特性を有する、映像表示に関係のないダ
ミー液晶容量（Ｃｄｌｃ）１９、ダミー補助容量（Ｃｄ
ｓ）２０、ダミー浮遊容量（Ｃｄｇｄ）２１と、ダミー
ＴＦＴ１７のソース端子に接続された、ソース信号ライ
ンと同様の特性を有する映像表示に関係のないダミーソ
ースライン１６と、ダミーＴＦＴ１７のゲート端子が接
続されたゲート信号ライン８またはゲート信号ラインと
同様の特性を有する映像表示に関係のないダミー信号ラ
イン１８ａ（ゲート信号ライン８を延長したもの）と、
ダミーＴＦＴ１７のドレイン端子に接続されたΔＶ検値
用ライン１８とを備えた構成としている。更に、表示ラ
イン駆動回路４または対向電極駆動回路３に、ΔＶ検値
用ライン１８により表示パネル外部に出力された電位と
ダミーソースライン１６に印加する電位とを比較して出
力された電圧と、対向電極信号発生用反転信号（Ｒｅ
ｖ）とに基づいてΔＶの値に応じた最適な電位を発生さ
せる最適電位発生手段（図２参照）を設けている。 The display device of the present invention, as shown in FIG.
In addition to a switching element to which a video signal to be displayed is provided, a dummy switching element (for example, a TFT) 17 having characteristics similar to those of a switching element to which a video signal to be displayed and not related to image display, and a dummy TFT
A dummy liquid crystal capacitance (Cdlc) 19 connected to the drain terminal of 17 and having the same characteristics as the liquid crystal capacitance Clc to which a video signal to be displayed is given, the auxiliary capacitance Cs, and the stray capacitance Cgd, and a dummy liquid crystal capacitance (Cdlc) 19, Auxiliary capacitance (Cd
s) 20, the dummy stray capacitance (Cdgd) 21, the dummy source line 16 connected to the source terminal of the dummy TFT 17 and having the same characteristics as the source signal line and not related to image display, and the gate terminal of the dummy TFT 17. A connected gate signal line 8 or a dummy signal line 18a (extended from the gate signal line 8) having characteristics similar to those of the gate signal line and not related to image display,
It is provided with a ΔV value-detecting line 18 connected to the drain terminal of the dummy TFT 17. Further, the display line driving circuit 4 or the counter electrode driving circuit 3, and the potential output to the display panel outside by ΔV detection value for line 18
The potential applied to the dummy source line 16 is compared and output.
The applied voltage and the inverted signal (Re
The optimum potential generating means (see FIG. 2) for generating the optimum potential according to the value of ΔV based on v .
【００２１】したがって、本発明の表示装置による場合
には、前記最適電位発生手段で発生させたΔＶの値に応
じた最適な電位を、対向電極駆動回路またはソース信号
駆動回路に与えることで、ソース信号とＶcomの間にΔ
ＶだけＤＣ電位に差を持たせることができる。よって、
各々の表示装置において、外からの調整無しでΔＶの値
に応じた最適な電位を発生させることが可能となる。Therefore, in the case of the display device of the present invention, the optimum potential according to the value of ΔV generated by the optimum potential generating means is applied to the counter electrode drive circuit or the source signal drive circuit, so that the source Δ between signal and Vcom
The DC potential can be made different by V. Therefore,
In each display device, it is possible to generate an optimum potential according to the value of ΔV without adjustment from the outside.
【００２２】[0022]
【発明の実施の形態】（実施形態１）図１は、本発明の
一実施形態である表示装置１の構成を示すブロック図で
ある。この図１において、本来、表示パネル２の表示範
囲の中には、行列状に絵素が配置されているが、説明の
簡便のために１つの絵素を代表して示している。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (Embodiment 1) FIG. 1 is a block diagram showing a configuration of a display device 1 which is an embodiment of the present invention. In FIG. 1, although the picture elements are originally arranged in a matrix in the display range of the display panel 2, one picture element is shown as a representative for the sake of simplicity.
【００２３】表示装置１は、液晶パネル２と、対向電極
駆動回路３と、ソース信号駆動回路４と、ゲート信号駆
動回路５とを含む構成である。The display device 1 has a structure including a liquid crystal panel 2, a counter electrode drive circuit 3, a source signal drive circuit 4, and a gate signal drive circuit 5.
【００２４】液晶パネル２は、行列状に配列された複数
の能動表示単位６を備え、各能動表示単位６には、スイ
ッチング素子として、例えば薄膜トランジスタ（ＴＦ
Ｔ）７が設けられる。更に液晶パネル２は、互いに平行
に配列された複数の操作用のゲート信号ライン８と、こ
のゲート信号ライン８に交差、この図示例では直交して
互いに平行に配列された複数のソース信号ライン９とを
備える。ゲート信号ライン８とソース信号ライン９との
各交点には前記ＴＦＴ７が近接して設けられ、ＴＦＴ７
に電気的に接続して絵素電極１０が設けられる。ＴＦＴ
７のゲート電極はゲート信号ライン８に接続され、ソー
ス電極はソース信号ライン９に接続され、ドレイン電極
は絵素電極１０に接続される。The liquid crystal panel 2 includes a plurality of active display units 6 arranged in rows and columns, and each active display unit 6 has, for example, a thin film transistor (TF) as a switching element.
T) 7 is provided. Further, the liquid crystal panel 2 has a plurality of operation gate signal lines 8 arranged in parallel with each other and a plurality of source signal lines 9 intersecting the gate signal lines 8 and arranged in parallel to each other in the illustrated example. With. The TFT 7 is provided close to each intersection of the gate signal line 8 and the source signal line 9,
The pixel electrode 10 is provided by being electrically connected to. TFT
The gate electrode of 7 is connected to the gate signal line 8, the source electrode is connected to the source signal line 9, and the drain electrode is connected to the pixel electrode 10.
【００２５】絵素電極１０に対向して対向電極１１が配
置されている。この対向電極１１は、全ての絵素電極１
０に対して共通のものとなっており、対向電極１１には
対向電極駆動回路３から所定の対向駆動電圧が印加され
る。絵素電極１０には、ＴＦＴ７を介して、表示すべき
表示データに対応した映像信号が印加される。A counter electrode 11 is arranged so as to face the pixel electrode 10. This counter electrode 11 is all the pixel electrodes 1
0 is common to 0, and a predetermined counter drive voltage is applied to the counter electrode 11 from the counter electrode drive circuit 3. A video signal corresponding to display data to be displayed is applied to the pixel electrode 10 via the TFT 7.
【００２６】絵素電極１０と対向電極１１との間には液
晶層が介在され、その液晶層は絵素電極１０と対向電極
１１との電位差に応じて液晶分子の配向状態が変化し、
これによって透過光を制御し、画像の表示を実現する。A liquid crystal layer is interposed between the pixel electrode 10 and the counter electrode 11, and in the liquid crystal layer, the alignment state of liquid crystal molecules changes according to the potential difference between the pixel electrode 10 and the counter electrode 11.
This controls the transmitted light and realizes image display.
【００２７】この液晶層は、絵素電極１０−対向電極１
１間に、容量分として液晶容量（Ｃlc）１２が存在す
る。他に、絵素電極１０に多くの電荷を充電しておく為
に、絵素電極１０−対向電極（対向電極と同電位の電極
でもよい）間に設けられている補助容量（Ｃs）１３
と、また、特に設けていないが絵素電極１０−ゲート信
号ライン８間に自然に存在する浮遊容量（Ｃgd）１４と
の３種の容量がドレイン電極に対し存在する。なお、補
助容量（Ｃs）１３は、絵素電極１０−当該絵素の１つ
前の水平走査期間に選択されるゲート信号ライン８間
や、絵素電極１０−当該絵素の１つ後の水平走査期間に
選択されるゲート信号ライン８間に設けてもよい。This liquid crystal layer is composed of a pixel electrode 10-counter electrode 1
A liquid crystal capacitor (Clc) 12 is present between 1 and the capacitor. In addition, the auxiliary capacitance (Cs) 13 provided between the pixel electrode 10 and the counter electrode (may be an electrode having the same potential as the counter electrode) in order to charge the pixel electrode 10 with a large amount of electric charge.
Further, although not particularly provided, there are three kinds of capacitance for the drain electrode, that is, a stray capacitance (Cgd) 14 that naturally exists between the pixel electrode 10 and the gate signal line 8. The auxiliary capacitance (Cs) 13 is provided between the picture element electrode 10 and the gate signal line 8 selected in the horizontal scanning period immediately before the picture element or between the picture element electrode 10 and the picture element electrode after the picture element. It may be provided between the gate signal lines 8 selected in the horizontal scanning period.
【００２８】この他、液晶パネル２の表示に影響しない
領域１５には、ゲート信号ライン８を延長させたダミー
信号ライン１８ａと、ダミーソースライン１６と、ダミ
ーＴＦＴ１７と、ΔＶ検値用ライン１８とが設けられ
る。ダミーＴＦＴ１７は、ダミーソースライン１６とゲ
ート信号ライン１８ａとが交差する交点の１つまたは複
数箇所に設けられており、ＴＦＴ７と同様の特性を有す
る。なお、ダミー信号ライン１８ａは、元々のゲート信
号ライン８が長く設定されている場合は、省略してもよ
い。このことは、以下の実施形態においても同様であ
る。In addition, in the region 15 which does not affect the display of the liquid crystal panel 2, a dummy signal line 18a obtained by extending the gate signal line 8, a dummy source line 16, a dummy TFT 17, and a ΔV value detection line 18 are provided. Is provided. The dummy TFT 17 is provided at one or a plurality of intersections where the dummy source line 16 and the gate signal line 18a intersect, and has the same characteristics as the TFT 7. The dummy signal line 18a may be omitted when the original gate signal line 8 is set to be long. This also applies to the following embodiments.
【００２９】ダミーＴＦＴ１７のゲート電極はゲート信
号ライン８に接続され、ソース電極はダミーソースライ
ン１６に接続され、ドレイン電極はダミー液晶容量（Ｃ
dlc）１９、ダミー補助容量（Ｃds）２０、ダミー浮遊
容量（Ｃdgd）２１およびΔＶ検値用ライン１８に接続
されている。ダミー液晶容量（Ｃdlc）１９、ダミー補
助容量（Ｃds）２０およびダミー浮遊容量（Ｃdgd）２
１は、前述した液晶容量（Ｃlc）、補助容量（Ｃs）、
浮遊容量（Ｃgd）とそれぞれ同様の特性を有するもので
ある。The gate electrode of the dummy TFT 17 is connected to the gate signal line 8, the source electrode is connected to the dummy source line 16, and the drain electrode is the dummy liquid crystal capacitor (C
dlc) 19, dummy auxiliary capacitance (Cds) 20, dummy stray capacitance (Cdgd) 21, and ΔV measurement line 18. Dummy liquid crystal capacitance (Cdlc) 19, dummy auxiliary capacitance (Cds) 20, and dummy floating capacitance (Cdgd) 2
1 is the liquid crystal capacitance (Clc), auxiliary capacitance (Cs),
Each has the same characteristics as the stray capacitance (Cgd).
【００３０】図２は、対向電極駆動回路３の一部に設け
られた前記最適電位発生手段の構成を示すブロック図で
ある。FIG. 2 is a block diagram showing the configuration of the optimum potential generating means provided in a part of the counter electrode drive circuit 3.
【００３１】図２に示す回路部分は、以下のような回路
構成となっている。対向電極駆動回路３には、オペアン
プ２２が設けられている。オペアンプ２２は、その反転
入力端子２３に対向電極信号発生用反転信号Ｒｅｖを入
力し、必要とする対向電極駆動信号の振幅を得る為、フ
ィードバック抵抗２４を最適に定める。オペアンプ２２
の非反転入力端子２５には、上記ΔＶ検値用ライン１８
により表示パネル外部に出力された電位とダミーソース
ライン１６に印加する電位とを比較して出力された電圧
ΔＶが入力される。 The circuit portion shown in FIG. 2 has the following circuit configuration. The opposite electrode drive circuit 3 is provided with an operational amplifier 22. The operational amplifier 22 inputs the counter electrode signal generation inversion signal Rev into its inverting input terminal 23 and obtains the required amplitude of the counter electrode drive signal, so that the feedback resistor 24 is optimally determined. Operational amplifier 22
Is connected to the non-inverting input terminal 25 of
Output from the display panel and the dummy source
The voltage output by comparing with the potential applied to the line 16
ΔV is input.
【００３２】あらかじめ定める表示すべき映像信号と同
様な電圧の一つをダミーソースライン１６に入力し、ゲ
ート信号ライン８が導通または絶縁の切り替えをするこ
とで、ΔＶ検値用ライン１８には、前述の（３）式の通
り、ダミーソースライン１６に入力された電位よりΔＶ
だけ低い電位で出力される。By inputting one of the voltages similar to the predetermined video signal to be displayed to the dummy source line 16 and switching the gate signal line 8 between conduction and insulation, the ΔV detection line 18 has As shown in the equation (3), ΔV is calculated from the potential input to the dummy source line 16.
Output at a low potential.
【００３３】ΔＶ検値用ライン１８により表示パネル外
部に出力された電位とダミーソースライン１６に印加す
る電位とを比較して出力された電圧ΔＶは、対向電極駆
動回路３のオペアンプ２２の非反転入力端子２５に入力
される。この信号により、対向電極信号のＤＣオフセッ
ト値が決定する。ダミーソースライン１６に入力する電
位を、あらかじめ定める表示すべき映像信号の平均ＤＣ
電位と同一の電圧とし、これを上述の非反転入力端子２
５に入力することで、ドレイン電極（＝絵素電極）部で
最適な対向電極駆動信号を得ることが可能となる。 Outside the display panel by the line 18 for ΔV measurement
Applied to the dummy source line 16 and the potential output to the
The voltage ΔV that is output by comparing with the potential that is applied is input to the non-inverting input terminal 25 of the operational amplifier 22 of the counter electrode drive circuit 3. This signal determines the DC offset value of the counter electrode signal. The electric potential input to the dummy source line 16 is a predetermined average DC of video signals to be displayed.
The same voltage as the potential is applied to the non-inverting input terminal 2 described above.
By inputting to 5, the optimum counter electrode drive signal can be obtained at the drain electrode (= pixel electrode) portion.
【００３４】[0034]
【００３５】[0035]
【００３６】[0036]
【００３７】[0037]
【００３８】以上のように実施形態１によれば、液晶パ
ネル２の表示領域部分と全く同一の素子及び容量負荷を
有したダミーの回路を用いることにより、外部からの調
整無しで、無調整で最適な対向電極駆動信号を、比較的
簡単な構成でかつ安価に実現することが出来る。As described above , according to the first embodiment , by using the dummy circuit having the same element and the same capacitive load as the display area portion of the liquid crystal panel 2, there is no adjustment from the outside and no adjustment is required. An optimum counter electrode drive signal can be realized with a relatively simple structure and at low cost.
【００３９】なお、上述した実施形態１においては、線
順次走査の最初のゲート信号ライン８に対して、ダミー
信号ライン１８ａ、ダミーソースライン１６、ダミーＴ
ＦＴ１７、ΔＶ検値用ライン１８、ダミー液晶容量（Ｃ
ｄｌｃ）１９、ダミー補助容量（Ｃｄｓ）２０およびダ
ミー浮遊容量（Ｃｄｇｄ）２１などを設けているが、本
発明はこれに限らず、全ゲート信号ライン８のいずれか
１つに対して、または２つ以上に対して、ダミー信号ラ
イン１８ａ、ダミーソースライン１６、ダミーＴＦＴ１
７、ΔＶ検値用ライン１８、ダミー液晶容量（Ｃｄｌ
ｃ）１９、ダミー補助容量（Ｃｄｓ）２０およびダミー
浮遊容量（Ｃｄｇｄ）２１などを設けるようにしてもよ
い。It should be noted, Oite to the first embodiment described above, for the first gate signal line 8 of the line sequential scanning, the dummy signal line 18a, the dummy source line 16, the dummy T
FT17, line 18 for ΔV measurement, dummy liquid crystal capacitance (C
dlc) 19, dummy auxiliary capacitance (Cds) 20, dummy stray capacitance (Cdgd) 21, and the like are provided, but the present invention is not limited to this, and for any one of all gate signal lines 8, or 2 For one or more, dummy signal line 18a, dummy source line 16, dummy TFT1
7, line for ΔV measurement, dummy liquid crystal capacitance (Cdl
c) 19, a dummy auxiliary capacitance (Cds) 20, a dummy stray capacitance (Cdgd) 21, and the like may be provided.
【００４０】また、本発明は、以上のようにしてΔＶの
値に応じた最適な電位を発生させるので、周囲温度等の
使用条件又はその他の条件に伴うΔＶの変化に対し、無
調整でΔＶの変化に対応した最適な駆動信号を常時印加
することが可能となり、長期使用で発生する可能性の高
い残像等の問題や、ΔＶによる最適な駆動信号が与えら
れなかったときに発生する問題を無くすことができる。Further, according to the present invention, since the optimum electric potential is generated according to the value of ΔV as described above, it is possible to adjust ΔV without adjustment with respect to changes in ΔV due to use conditions such as ambient temperature or other conditions. Since it is possible to always apply the optimum drive signal corresponding to the change of the above, there is a problem such as an afterimage that is likely to occur in long-term use and a problem that occurs when the optimum drive signal due to ΔV is not given. It can be lost.
【００４１】なお、上記実施形態１ではΔＶの量を検値
して対向電極駆動信号に対応させるようにしているが、
本発明はこれに限らず、ΔＶの量を検値してソース信号
ライン９に入力する表示信号に対応させるようにしても
よい。この場合、ΔＶ検値用ライン１８はソース信号駆
動回路４に接続し、かつ、ダミーソースライン１６はソ
ース信号駆動回路４から出力される構成とする。その場
合でも、同様の効果が有る。In the first embodiment, the amount of ΔV is detected and made to correspond to the counter electrode drive signal.
The present invention is not limited to this, and the amount of ΔV may be detected and made to correspond to the display signal input to the source signal line 9. In this case, the ΔV measurement line 18 is connected to the source signal drive circuit 4, and the dummy source line 16 is output from the source signal drive circuit 4. Even in that case, there is a similar effect.
【００４２】[0042]
【００４３】[0043]
【発明の効果】以上のように、本発明による場合には、
それぞれの表示装置でΔＶが異なっていても、ΔＶの情
報を対向電極駆動回路またはソース信号駆動回路に返
し、外部からの調整無しに、無調整で最適の駆動電圧を
供給することが可能となるので、生産工程での調整工程
が不要となり、工数を減少できると共に調整用の特殊な
装置も不必要にできる。また、本発明による場合には、
ΔＶ検値用ラインにより常時監視を行っている為、周囲
温度等の使用条件又はその他の条件に伴うΔＶの変化に
対し、無調整でΔＶの変化に対応した最適な駆動信号を
常時印加することが可能となり、長期使用で発生する可
能性の高い残像等の問題や、ΔＶによる最適な駆動信号
が与えられなかったときに発生する問題を無くすことが
できる。As described above, according to the present invention,
Even if each display device has a different ΔV, the information of ΔV can be returned to the counter electrode drive circuit or the source signal drive circuit, and the optimum drive voltage can be supplied without adjustment without external adjustment. Therefore, the adjustment process in the production process becomes unnecessary, the man-hour can be reduced, and the special device for adjustment can be made unnecessary. In the case of the present invention,
Since the line is constantly monitored by the ΔV measurement line, the optimum drive signal corresponding to the change in ΔV is always applied without adjustment to the change in ΔV due to the operating conditions such as ambient temperature or other conditions. Therefore, it is possible to eliminate problems such as afterimages that are likely to occur in long-term use and problems that occur when an optimum drive signal due to ΔV is not given.
【図１】本発明の一実施形態である表示装置の構成を示
すブロック図である。FIG. 1 is a block diagram showing a configuration of a display device according to an embodiment of the present invention.
【図２】図１に示す対向電極駆動回路に備わった最適電
位発生手段の回路構成を示す図である。FIG. 2 is a diagram showing a circuit configuration of an optimum potential generating means provided in the counter electrode drive circuit shown in FIG.
【図３】[Figure 3]
従来技術による表示装置の構成を示すブロックBlock showing configuration of display device according to prior art
図である。It is a figure.
【図４】[Figure 4]
図３に図す対向電極駆動回路の回路構成であIt is a circuit configuration of the counter electrode drive circuit shown in FIG.
る。It
１、４１ 表示装置 ２、４２ アクティブマトリクス型表示パネル ３、４３ 対向電極駆動回路 ４、４４ ソース信号駆動回路 ５、４５ ゲート信号駆動回路 ６、４６ 能動表示単位 ７、４７ 薄膜トランジスタ（ＴＦＴ） ８、４８ ゲート信号ライン ９、４９ ソース信号ライン １０、５０ 絵素電極 １１、５１ 対向電極 １２、５２ 液晶容量 １３、５３ 補助容量 １４、５４ 浮遊容量 １５ 表示に影響しない領域 １６ ダミーソースライン １７ ダミーＴＦＴ １８ ΔＶ検値用ライン １９ ダミー液晶容量 ２０ ダミー補助容量 ２１ ダミー浮遊容量 ２２ オペアンプ ２３ 反転入力端子 ２４ フィードバック抵抗 ２５ 非反転入力端子 ５５ 対向電極駆動信号調整用可変抵抗1, 41 Display device 2, 42 Active matrix type display panel 3, 43 Counter electrode drive circuit 4, 44 Source signal drive circuit 5, 45 Gate signal drive circuit 6, 46 Active display unit 7, 47 Thin film transistor (TFT) 8, 48 Gate signal lines 9 and 49 Source signal lines 10 and 50 Picture element electrodes 11 and 51 Counter electrodes 12 and 52 Liquid crystal capacitors 13 and 53 Auxiliary capacitors 14 and 54 Stray capacitors 15 Areas that do not affect display 16 Dummy source lines 17 Dummy TFTs 18 ΔV Line for measurement 19 Dummy liquid crystal capacitance 20 Dummy auxiliary capacitance 21 Dummy floating capacitance 22 Operational amplifier 23 Inversion input terminal 24 Feedback resistance 25 Non-inversion input terminal 55 Counter electrode drive signal adjustment variable resistance
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/133 550 G09G 3/20 624 G09G 3/20 624 G09G 3/36 H04N 5/66 102 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) G02F 1/133 550 G09G 3/20 624 G09G 3/20 624 G09G 3/36 H04N 5/66 102
Claims (2)
該絵素電極に対向して設けられた対向電極と、該複数の
絵素電極に個別に接続された複数のスイッチング素子
と、該スイッチング素子を個別に導通または遮断する走
査信号が印加される複数の走査信号ラインと、該走査信
号ラインと交差して配設され、該スイッチング素子を介
して該絵素電極に表示信号を印加する複数の表示信号ラ
インと、該対向電極に接続された対向電極駆動ラインと
を備え、かつ、該絵素電極と該対向電極との間に存在す
る液晶容量と、一端が該絵素電極に接続され、他端が該
対向電極または１水平走査期間前もしくは１水平走査期
間後に選択される走査信号ラインに接続された補助容量
素子と、該絵素電極と走査信号ラインとの間に生じる浮
遊容量とを有する表示パネルと、該走査信号ラインを１
水平走査期間毎に順次走査して走査信号を印加する走査
信号ライン駆動回路と、該表示信号ラインに表示信号を
印加する表示信号ライン駆動回路と、該対向電極駆動ラ
インに対向電極駆動電圧を印加する対向電極駆動回路と
を備える表示装置において、該表示パネルの表示領域の
外側に、該走査信号ラインの少なくとも１つ以上に対し
て、ダミースイッチング素子、ダミー液晶容量、ダミー
補助容量素子およびダミー浮遊容量を有するようにな
し、表示信号ライン電位に対して絵素電極電位を比較
し、比較された電圧によって、該表示信号に対し該対向
電極駆動電圧を無調整で最適な電圧を供給することが出
来る構成となっている、対向電極駆動回路機能を有する
表示装置。1. A plurality of picture element electrodes arranged in a matrix,
A counter electrode provided so as to face the picture element electrode, a plurality of switching elements individually connected to the plurality of picture element electrodes, and a plurality of scanning signals applied to individually connect or disconnect the switching elements. Scanning signal lines, a plurality of display signal lines arranged to intersect with the scanning signal lines and applying a display signal to the picture element electrodes through the switching elements, and a counter electrode connected to the counter electrodes. A liquid crystal capacitor having a drive line and existing between the picture element electrode and the counter electrode, one end of which is connected to the picture element electrode and the other end of which is the counter electrode or one horizontal scanning period before or 1 A storage panel connected to a scanning signal line selected after a horizontal scanning period, a display panel having a stray capacitance generated between the pixel electrode and the scanning signal line, and the scanning signal line
A scanning signal line driving circuit that sequentially scans and applies a scanning signal for each horizontal scanning period, a display signal line driving circuit that applies a display signal to the display signal line, and a counter electrode driving voltage to the counter electrode driving line. And a counter electrode drive circuit for controlling a dummy switching element, a dummy liquid crystal capacitance, a dummy auxiliary capacitance element, and a dummy floating capacitance outside at least one of the scanning signal lines outside the display area of the display panel. The pixel electrode potential is compared with the display signal line potential, and an optimum voltage can be supplied to the display signal without adjustment of the counter electrode drive voltage according to the compared voltage. A display device having a counter electrode drive circuit function, which is configured to be possible.
該絵素電極に対向して設けられた対向電極と、該複数の
絵素電極に個別に接続された複数のスイッチング素子
と、該スイッチング素子を個別に導通または遮断する走
査信号が印加される複数の走査信号ラインと、該走査信
号ラインと交差して配設され、該スイッチング素子を介
して該絵素電極に表示信号を印加する複数の表示信号ラ
インと、該対向電極に接続された対向電極駆動ラインと
を備え、かつ、該絵素電極と該対向電極との間に存在す
る液晶容量と、一端が該絵素電極に接続され、他端が該
対向電極または１水平走査期間前もしくは１水平走査期
間後に選択される走査信号ラインに接続された補助容量
素子と、該絵素電極と走査信号ラインとの間に生じる浮
遊容量とを有する表示パネルと、該走査信号ラインを１
水平走査期間毎に順次走査して走査信号を印加する走査
信号ライン駆動回路と、該表示信号ラインに表示信号を
印加する表示信号ライン駆動回路と、該対向電極駆動ラ
インに対向電極駆動電圧を印加する対向電極駆動回路と
を備える表示装置において、該表示パネルの表示領域の
外側に、該走査信号ラインの少なくとも１つ以上に対し
て、ダミースイッチング素子、ダミー液晶容量、ダミー
補助容量素子およびダミー浮遊容量を有するようにな
し、表示信号ライン電位に対して絵素電極電位を比較
し、比較された電圧によって、該対向電極駆動電圧に対
し該表示信号を無調整で最適な電圧を供給することが出
来る構成となっている、表示信号駆動回路機能を有する
表示装置。2. A plurality of pixel electrodes arranged in a matrix,
A counter electrode provided so as to face the picture element electrode, a plurality of switching elements individually connected to the plurality of picture element electrodes, and a plurality of scanning signals applied to individually connect or disconnect the switching elements. Scanning signal lines, a plurality of display signal lines arranged to intersect with the scanning signal lines and applying a display signal to the picture element electrodes through the switching elements, and a counter electrode connected to the counter electrodes. A liquid crystal capacitor having a drive line and existing between the picture element electrode and the counter electrode, one end of which is connected to the picture element electrode and the other end of which is the counter electrode or one horizontal scanning period before or 1 A storage panel connected to a scanning signal line selected after a horizontal scanning period, a display panel having a stray capacitance generated between the pixel electrode and the scanning signal line, and the scanning signal line
A scanning signal line driving circuit that sequentially scans and applies a scanning signal for each horizontal scanning period, a display signal line driving circuit that applies a display signal to the display signal line, and a counter electrode driving voltage that applies to the counter electrode driving line. And a counter electrode drive circuit for controlling a dummy switching element, a dummy liquid crystal capacitance, a dummy auxiliary capacitance element, and a dummy floating capacitance outside at least one of the scanning signal lines outside the display area of the display panel. The pixel electrode potential is compared with the display signal line potential, and the optimum voltage can be supplied to the counter electrode drive voltage without adjusting the display signal according to the compared voltage. A display device having a display signal drive circuit function, which is configured to be possible.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04394098A JP3361265B2 (en) | 1998-02-25 | 1998-02-25 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04394098A JP3361265B2 (en) | 1998-02-25 | 1998-02-25 | Display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11242205A JPH11242205A (en) | 1999-09-07 |
| JP3361265B2 true JP3361265B2 (en) | 2003-01-07 |
Family
ID=12677706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04394098A Expired - Fee Related JP3361265B2 (en) | 1998-02-25 | 1998-02-25 | Display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3361265B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9779677B2 (en) | 2014-07-23 | 2017-10-03 | Samsung Display Co., Ltd. | Display apparatus and method of driving the same that compensates temperature variations in the display apparatus |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100930494B1 (en) | 2003-08-11 | 2009-12-09 | 삼성전자주식회사 | Inspection device |
| JP2008158226A (en) * | 2006-12-22 | 2008-07-10 | Toshiba Corp | Output circuit and liquid crystal display device |
-
1998
- 1998-02-25 JP JP04394098A patent/JP3361265B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9779677B2 (en) | 2014-07-23 | 2017-10-03 | Samsung Display Co., Ltd. | Display apparatus and method of driving the same that compensates temperature variations in the display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11242205A (en) | 1999-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100590746B1 (en) | Liquid crystal display with different common voltages | |
| US7079101B1 (en) | Liquid crystal display device and driving method therefor | |
| US20060007084A1 (en) | Liquid crystal display device and method of driving liquid crystal display device | |
| JP3147104B2 (en) | Active matrix type liquid crystal display device and driving method thereof | |
| US20060092111A1 (en) | Liquid crystal display device | |
| JP2000501198A (en) | Active matrix display device | |
| US8299999B2 (en) | Liquid crystal display with periodical changed voltage difference between data voltage and common voltage | |
| US6911966B2 (en) | Matrix display device | |
| KR101108155B1 (en) | Liquid crystal display and driving method the same | |
| JP5412524B2 (en) | Liquid crystal display | |
| JP3054913B2 (en) | Active matrix liquid crystal display | |
| JP3361265B2 (en) | Display device | |
| US6344842B1 (en) | Liquid crystal display device and a driving method therefor | |
| KR101213945B1 (en) | LCD and drive method thereof | |
| JP2002149117A (en) | Liquid crystal display | |
| KR100488453B1 (en) | Liquid Crystal Display Device And Method Of Driving Thereof | |
| KR100229621B1 (en) | Driving method of active matrix liquid crystal display device | |
| JP3481349B2 (en) | Image display device | |
| JP2002202493A (en) | Liquid crystal display device | |
| JPH06148675A (en) | Active matrix type liquid crystal display device | |
| KR20030049264A (en) | Common voltage generation circuit of liquid crystal display device | |
| US20020126081A1 (en) | Liquid crystal display device and method for driving the same | |
| JPH09179098A (en) | Display device | |
| JP2000112444A (en) | Liquid crystal driving device | |
| JP5092375B2 (en) | Liquid crystal display device, driving method thereof, and adjustment method of liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021004 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071018 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121018 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131018 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |