KR100930494B1 - Inspection device - Google Patents

Inspection device Download PDF

Info

Publication number
KR100930494B1
KR100930494B1 KR1020030055314A KR20030055314A KR100930494B1 KR 100930494 B1 KR100930494 B1 KR 100930494B1 KR 1020030055314 A KR1020030055314 A KR 1020030055314A KR 20030055314 A KR20030055314 A KR 20030055314A KR 100930494 B1 KR100930494 B1 KR 100930494B1
Authority
KR
South Korea
Prior art keywords
unit
driving
dummy
driving unit
inspection
Prior art date
Application number
KR1020030055314A
Other languages
Korean (ko)
Other versions
KR20050017185A (en
Inventor
장종웅
이성영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030055314A priority Critical patent/KR100930494B1/en
Publication of KR20050017185A publication Critical patent/KR20050017185A/en
Application granted granted Critical
Publication of KR100930494B1 publication Critical patent/KR100930494B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

구동부와 화소부로 이루어진 다수의 표시셀이 형성된 하부기판용 모기판을 검사하는 검사장치에서, 모조 구동부는 구동부의 일부와 동일한 구성을 갖고 다수의 표시셀의 주변에 집적된다. 검사부는 모조 구동부를 구동하기 위한 각종 신호를 제공하고, 모조 구동부로부터 출력된 신호들을 수신하여 구동부 대신 모조 구동부를 검사한다. 따라서, 구동부가 집적되어 있는 하부기판용 모기판을 효율적으로 검사할 수 있다.In a testing apparatus for inspecting a mother substrate for a lower substrate on which a plurality of display cells including a driving section and a pixel section are formed, the mother driving section has the same configuration as that of a part of the driving section and is integrated in the periphery of a plurality of display cells. The inspection unit provides various signals for driving the dummy driving unit, receives the signals output from the dummy driving unit, and inspects the dummy driving unit instead of the driving unit. Therefore, it is possible to efficiently inspect the lower substrate mother board on which the driving part is integrated.

Description

검사장치{TESTER}Inspection device {TESTER}

도 1은 본 발명의 일 실시예에 따른 액정표시패널의 제조 과정을 나타낸 순서도이다.1 is a flowchart illustrating a manufacturing process of a liquid crystal display panel according to an embodiment of the present invention.

도 2는 단계 11에서 이용되는 검사장치를 나타낸 도면이다.Fig. 2 is a view showing the inspection apparatus used in step 11; Fig.

도 3은 도 2에 도시된 구동부를 구체적으로 나타낸 블록도이다.3 is a block diagram specifically showing the driving unit shown in FIG.

도 4는 도 2에 도시된 검사장치를 구체적으로 나타낸 블록도이다.FIG. 4 is a block diagram specifically showing the inspection apparatus shown in FIG. 2. FIG.

도 5는 도 4에 도시된 모조 구동부의 입/출력 파형도이다.5 is an input / output waveform diagram of the simulated driving unit shown in FIG.

<도면의 주요 부분에 대한 부호의 설명>Description of the Related Art

100 : 구동부 200 : 화소부100: driving unit 200:

400 : 검사장치 410 : 모조 구동부400: Inspection apparatus 410: Mojo drive unit

411 : 모조 스테이지부 413 : 모조 배선부411: Imitation stage part 413: Imitation wiring part

415 : 모조 OE 회로부 430 : 검사부415: Mojo OE circuit unit 430:

500 : 하부기판용 모기판500: mother board for lower substrate

본 발명은 검사장치에 관한 것으로, 더욱 상세하게는 구동부가 집적되어 있 는 하부기판용 모기판을 검사할 수 있는 검사장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inspection apparatus, and more particularly to an inspection apparatus capable of inspecting a mother substrate for a lower substrate on which a driving unit is integrated.

액정표시장치는 영상을 표시하는 액정표시패널, 액정표시패널을 구동하기 위한 게이트 및 데이터 구동부를 포함한다.The liquid crystal display device includes a liquid crystal display panel for displaying an image, a gate for driving the liquid crystal display panel, and a data driver.

액정표시패널은 하부기판, 하부기판과 마주하는 상부기판 및 하부기판과 상부기판과의 사이에 개재된 액정층으로 이루어진다. 하부기판에는 제1 방향으로 연장된 데이터 라인, 제1 방향과 직교하는 제2 방향으로 연장된 게이트 라인, 게이트 라인과 데이터 라인에 의해 정의되는 영역에서 게이트 및 데이터 라인에 연결된 화소를 포함한다. 화소는 박막 트랜지스터(Thin Film Transistor; 이하, TFT) 및 TFT에 연결된 액정 커패시터의 제1 전극으로 이용되는 화소전극으로 이루어진다.The liquid crystal display panel comprises a lower substrate, an upper substrate facing the lower substrate, and a liquid crystal layer interposed between the lower substrate and the upper substrate. The lower substrate includes a data line extending in a first direction, a gate line extending in a second direction orthogonal to the first direction, and a pixel coupled to the gate and the data line in an area defined by the gate line and the data line. The pixel includes a thin film transistor (hereinafter referred to as TFT) and a pixel electrode used as a first electrode of a liquid crystal capacitor connected to the TFT.

게이트 구동부는 게이트 라인에 연결되어 게이트 구동신호를 출력하고, 데이터 구동부는 데이터 라인에 연결되어 데이터 신호를 출력한다. 일반적으로, 게이트 및 데이터 구동부는 칩 형태로 액정표시패널 상에 실장되거나 테이프 캐리어 패키지(Tape Carrier Package; 이하, TCP)에 실장되어 액정표시패널과 전기적으로 연결된다.The gate driver is connected to a gate line to output a gate driving signal, and the data driver is connected to a data line to output a data signal. In general, the gate and data driver are mounted on a liquid crystal display panel in a chip form or mounted on a tape carrier package (TCP) to be electrically connected to the liquid crystal display panel.

게이트 구동부가 칩 형태로 구비될 경우, 게이트 구동부를 상기 액정표시패널 상에 실장하기 이전에 액정표시패널이 정상적으로 동작하는 가를 검사하기 위한 검사 공정이 선행된다. 검사 공정이 완료된 후 정상 판정된 액정표시패널에만 상기 게이트 구동부를 실장하는 것이다.When the gate driver is provided in a chip form, an inspection process for checking whether the liquid crystal display panel normally operates before the gate driver is mounted on the liquid crystal display panel is preceded. And the gate driver is mounted only on the liquid crystal display panel that is normally determined after the inspection process is completed.

그러나, 최근에는 게이트 구동부가 TFT와 동일한 공정을 통해 하부기판의 일측에 직접적으로 집적되고 있다. 따라서, 게이트 구동부가 하부기판에 직접되는 경 우, 액정표시패널을 완성하는 과정에서 게이트 구동부가 정상적으로 동작하는 가를 검사할 수 있는 방안이 필요하다.However, in recent years, the gate driver is directly integrated on one side of the lower substrate through the same process as the TFT. Therefore, when the gate driver is directly connected to the lower substrate, it is necessary to check whether the gate driver is normally operated in the process of completing the liquid crystal display panel.

따라서, 본 발명은 구동부가 집적되어 있는 하부기판용 모기판을 검사하기 위한 검사장치를 제공한다.Accordingly, the present invention provides an inspection apparatus for inspecting a mother substrate for a lower substrate on which a driving unit is integrated.

본 발명에 일 특징에 따른 검사장치는 n(1 이상의 자연수) 개의 제1 스테이지로 이루어지고 외부로부터 제공되는 제1 신호에 응답하여 제1 구동신호를 출력하는 구동부와 상기 구동신호에 응답하여 구동하는 화소부로 이루어진 다수의 표시셀이 형성된 하부기판용 모기판을 검사한다.An inspection apparatus according to an aspect of the present invention includes: a driving unit configured to output a first driving signal in response to a first signal provided from the outside, the driving unit being made up of n first stages (natural number of 1 or more) A mother substrate for a lower substrate on which a plurality of display cells composed of pixel units are formed is inspected.

검사장치는 모조 구동부 및 검사부를 포함한다. 상기 모조 구동부는 상기 다수의 표시셀의 주변에 집적되고, 상기 제1 스테이지들과 동일한 구성을 갖는 m(1 이상의 자연수) 개의 제2 스테이지로 이루어져 상기 제1 신호와 동일한 제2 신호에 응답하여 제2 구동신호를 출력한다. 상기 검사부는 상기 모조 구동부에 상기 제2 신호를 제공하고, 상기 제2 구동신호에 응답하여 상기 모조 구동부를 검사한다.The inspection apparatus includes a dummy driving section and an inspection section. Wherein the dummy driving unit includes m (a natural number of 1 or more) stages integrated in the periphery of the plurality of display cells and having the same configuration as that of the first stages, and in response to a second signal identical to the first signal, 2 drive signal. The inspection unit provides the second signal to the dummy driving unit and inspects the dummy driving unit in response to the second driving signal.

이러한 검사장치는, 구동부가 집적되어 있는 하부기판용 모기판에서 상기 구동부의 일부분으로 이루어진 모조 구동부를 상기 구동부 대신 검사한다. 이로써, 상기 구동부가 집적되어 있는 상기 하부기판용 모기판을 효율적으로 검사할 수 있다.Such an inspecting apparatus inspects a simulated driving unit made up of a part of the driving unit in place of the driving unit in a mother board for a lower substrate on which driving units are integrated. Thus, the mother substrate for the lower substrate on which the driving unit is integrated can be efficiently inspected.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하 게 설명하고자 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 액정표시패널의 제조 과정을 나타낸 순서도이고, 도 2는 단계 11에서 이용되는 본 발명의 일 실시예에 따른 검사장치를 나타낸 도면이다.FIG. 1 is a flow chart showing a manufacturing process of a liquid crystal display panel, and FIG. 2 is a view illustrating an inspection apparatus according to an embodiment of the present invention used in step 11.

도 1 및 도 2를 참조하면, 다수의 TFT 셀영역(300)이 형성된 하부기판용 모기판(500)이 완성된다(S10). 이후, 완성된 상기 하부기판용 모기판(500)을 본 발명의 일 실시예에 따른 검사장치(400)가 검사한다(S11).1 and 2, a mother substrate 500 for a lower substrate on which a plurality of TFT cell regions 300 are formed is completed (S10). Thereafter, the inspection apparatus 400 according to an embodiment of the present invention inspects the finished mother substrate 500 for the lower substrate (S11).

다음, 다수의 C/F 셀영역이 형성된 상부기판용 모기판(미도시)이 완성된다(S12). 상기 다수의 C/F 셀영역은 상기 하부기판용 모기판(500)에 형성된 다수의 TFT 셀영역(300)과 일대일로 대응한다.Next, a mother substrate (not shown) for an upper substrate on which a plurality of C / F cell regions are formed is completed (S12). The plurality of C / F cell regions correspond one-to-one with a plurality of TFT cell regions 300 formed in the mother substrate 500 for the lower substrate.

이후 완성된 하부기판용 모기판(500)과 상부기판용 모기판이 서로 대향하면, 결합 부재(미도시)는 상기 하부기판용 모기판(500)과 상부기판용 모기판과의 사이에 개재되어 이들을 결합시킨다. 이로써, 다수의 셀을 갖는 결합기판(미도시)이 완성된다(S13). 다음, 상기 결합기판을 상기 다수의 셀 단위로 절단하고, 절단된 이후에 액정을 주입하여 액정표시패널(미도시)을 완성한다(S14).When the completed mother substrate 500 for the lower substrate and the mother substrate for the upper substrate are opposed to each other, a coupling member (not shown) is interposed between the mother substrate 500 for the lower substrate and the mother substrate for the upper substrate, . Thus, a bonded substrate (not shown) having a plurality of cells is completed (S13). Next, the bonded substrate is cut into a plurality of cell units, and liquid crystal is injected after cutting the liquid crystal display panel (not shown) (S14).

도 2에 도시된 바와 같이, 상기 하부기판용 모기판(500)에는 다수의 TFT 셀영역(300)이 구비되고, 상기 각 TFT 셀영역(300)에는 구동부(100) 및 화소부(200)가 형성된다. 상기 구동부(100)는 외부로부터 각종 신호들을 제공받아 상기 화소부(200)에 제1 구동신호를 출력한다. 상기 화소부(200)는 상기 제1 구동신호에 응답하여 동작한다.2, a plurality of TFT cell regions 300 are provided in the lower substrate mother substrate 500, and a driver 100 and a pixel portion 200 are formed in each TFT cell region 300 . The driving unit 100 receives various signals from the outside and outputs a first driving signal to the pixel unit 200. The pixel unit 200 operates in response to the first driving signal.

도면에 도시하지는 않았지만, 상기 화소부(200)에는 다수의 화소가 매트릭스 형태로 형성된다. 상기 각 화소는 게이트 라인, 상기 게이트 라인과 직교하는 데이터 라인 및 상기 게이트 라인과 데이터 라인에 연결된 TFT로 이루어진다.Although not shown in the drawing, a plurality of pixels are formed in a matrix form in the pixel portion 200. Each of the pixels includes a gate line, a data line orthogonal to the gate line, and a TFT connected to the gate line and the data line.

상기 검사장치(400)는 상기 각 TFT 셀영역(300)의 주변에 구비되고 상기 구동부(100)와 동일한 구성을 갖는 모조 구동부(410) 및 상기 모조 구동부(410)를 검사하기 위하여 상기 모조 구동부(410)에 각종 신호들을 공급하기 위한 검사부(430)를 포함한다.The inspection apparatus 400 includes a pseudo driving unit 410 provided around each TFT cell region 300 and having the same configuration as the driving unit 100 and a pseudo driving unit 410 for inspecting the pseudo driving unit 410. [ 410 and an inspection unit 430 for supplying various signals.

도 3은 도 2에 도시된 구동부를 구체적으로 나타낸 블록도이고, 도 4는 도 2에 도시된 검사장치를 구체적으로 나타낸 블록도이다. 도 5는 도 4에 도시된 모조 구동부의 입/출력 파형도이다.FIG. 3 is a block diagram specifically showing the driving unit shown in FIG. 2, and FIG. 4 is a block diagram specifically showing the testing apparatus shown in FIG. 5 is an input / output waveform diagram of the simulated driving unit shown in FIG.

도 3을 참조하면, 구동부(100)는 n+1 개의 스테이지(SRC1 ~ SRCn+1)로 이루어진 쉬프트 레지스터를 포함한다. 상기 n 개의 스테이지(SRC1 ~ SRCn)의 출력단자는 화소부(200)에 구비되는 n 개의 게이트 라인(GL1 ~ GLn)의 일단부에 일대일 대응하도록 연결된다.Referring to FIG. 3, the driving unit 100 includes a shift register made up of n + 1 stages SRC1 to SRCn + 1. The output terminals of the n stages SRC1 to SRCn are connected to one ends of n gate lines GL1 to GLn provided in the pixel portion 200 to correspond one to one.

상기 구동부(100)는 접지전압배선(VSS1), 클럭배선(CKV), 클럭바배선(CKVB) 및 개시신호배선(STV)을 더 포함하고, 상기 각 스테이지는 접지전압배선(VSS1), 클럭배선(CKV), 클럭바배선(CKVB)에 각각 연결되는 접지전압입력단자(VSS), 클럭입력단자(CK1) 및 클럭바입력단자(Ck2)를 구비한다. 또한, 각 스테이지는 이전 스테이지의 출력단자에 연결되는 제1 입력단자(IN1) 및 다음 스테이지의 출력단자에 연결되는 제2 입력단자(IN2)를 더 구비한다.The driving unit 100 further includes a ground voltage wiring VSS1, a clock wiring CKV, a clock bar wiring CKVB, and a start signal wiring STV. Each of the stages includes a ground voltage wiring VSS1, A ground voltage input terminal VSS, a clock input terminal CK1, and a clock bar input terminal Ck2, which are respectively connected to the clock bar wiring CKV and the clock bar wiring CKVB. Each stage further includes a first input terminal IN1 connected to the output terminal of the previous stage and a second input terminal IN2 connected to the output terminal of the next stage.

한편, 상기 각 스테이지중 첫 번째 스테이지(SRC1)의 제1 입력단자(IN1)에는 상기 개시신호배선(STV)이 연결되고, n+1번째 스테이지(SRCn+1)의 제1 입력단자(IN1)에는 n번째 스테이지의 출력단자(SRCn)에 연결된다. 또한, 상기 n+1번째 스테이지(SRCn+1)의 제2 입력단자(IN2)에는 상기 개시신호배선(STV)이 연결된다.The start signal line STV is connected to the first input terminal IN1 of the first stage SRC1 of each stage and the first input terminal IN1 of the (n + 1) th stage SRCn + Is connected to the output terminal SRCn of the n-th stage. The start signal line STV is connected to the second input terminal IN2 of the (n + 1) th stage SRCn + 1.

상기 n 개의 게이트 라인(GL1 ~ GLn)의 타단부에는 OE 회로부가 더 구비된다. 상기 OE 회로부는 상기 n 개의 게이트 라인(GL1 ~ GLn)의 타단부에 결합되는 n 개의 OE TFT(Toe1 ~ Toen)로 이루어진다. 구체적으로, 상기 OE TFT(Toe1 ~ Toen) 각각은 게이트 전극이 다음단 게이트 라인의 타단부에 연결되고, 소오스 전극에는 오프전압(VSS2)이 제공되고, 드레인 전극은 현재단 게이트 라인의 타단부에 연결된다. 따라서, 상기 OE TFT(Toe1 ~ Toen)는 상기 다음단 게이트 라인에 인가되는 신호에 응답하여 현재단 게이트 라인에 상기 오프전압(VSS2)을 인가한다.An OE circuit unit is further provided at the other end of the n gate lines GL1 to GLn. The OE circuit unit includes n OE TFTs (Toe1 to Toen) coupled to the other end of the n gate lines GL1 to GLn. Specifically, the gate electrode of each of the OE TFTs (Toe1 to Toen) is connected to the other end of the next-stage gate line, the off-voltage VSS2 is provided to the source electrode, and the drain electrode is connected to the other end of the current- . Accordingly, the OE TFTs Toe1 to Toen apply the off voltage VSS2 to the current gate line in response to a signal applied to the next gate line.

이로써, 상기 다음단 게이트 라인에 인가되는 신호가 하이 상태로 천이됨과 동시에 상기 현재단 게이트 라인에 인가된 신호를 로우 상태로 천이시킴으로써, 상기 다음단 게이트 라인에 인가된 신호가 동시에 하이 상태를 유지하는 시간을 제거할 수 있다.As a result, the signal applied to the next-stage gate line transitions to a high state, and at the same time, the signal applied to the current-stage gate line transitions to a low-state, so that the signal applied to the next- Time can be eliminated.

도 4를 참조하면, 검사장치(400)는 모조 구동부(410) 및 상기 모조 구동부(410)를 검사하기 위한 검사부(430)로 이루어진다.Referring to FIG. 4, an inspection apparatus 400 includes a mimic driving unit 410 and an inspection unit 430 for inspecting the mimic driving unit 410.

상기 모조 구동부(410)는 상기 구동부(100)를 구성하는 각 스테이지와 동일한 구성을 갖는 모조 스테이지부(411)와 상기 모조 스테이지부(411)에 각각 연결되는 모조 배선부(413)를 포함한다. The simulated driving unit 410 includes a simulated stage unit 411 having the same configuration as that of each stage constituting the driving unit 100 and a simulated wiring unit 413 connected to the simulated stage unit 411.                     

상기 모조 스테이지부(411)는 제1 및 제2 모조 스테이지(DSRC1, DSRC2)로 이루어지고, 상기 모조 배선부(413)는 접지전압배선(VSS1), 클럭배선(CKV), 클럭바배선(CKVB) 및 개시신호배선(STV)으로 이루어진다. 상기 모조 배선부(413)는 상기 접지전압배선(VSS1), 클럭배선(CKV), 클럭바배선(CKVB) 및 개시신호배선(STV)으로부터 각각 연장된 제1 내지 제4 검사 패드(IP1, IP2, IP3, IP4)를 더 구비한다.The dummy wirings 413 are formed of first and second dummy stages DSRC1 and DSRC2. The dummy wirings 413 are connected to a ground voltage wiring VSS1, a clock wiring CKV, a clock bar wiring CKVB And a start signal wiring (STV). The dummy wiring portion 413 is connected to the first to fourth test pads IP1 and IP2 extending from the ground voltage wiring VSS1, the clock wiring CKV, the clock bar wiring CKVB and the start signal wiring STV, , IP3, IP4).

상기 검사부(430)는 상기 제1 내지 제4 검사 패드(IP1 ~ IP4)에 접속되어 상기 접지전압배선(VSS1), 클럭배선(CKV), 클럭바배선(CKVB) 및 개시신호배선(STV)에 접지전압, 클럭, 클럭바, 개시신호를 각각 제공한다.The inspection unit 430 is connected to the first to fourth test pads IP1 to IP4 and is connected to the ground voltage wiring VSS1, the clock wiring CKV, the clock bar wiring CKVB and the start signal wiring STV Ground voltage, clock, clock bar, and start signal, respectively.

한편, 상기 제1 및 제2 모조 스테이지(DSRC1, DSRC2)는 접지전압배선(VSS1), 클럭배선(CKV), 클럭바배선(CKVB)에 각각 연결되는 접지전압입력단자(VSS), 클럭입력단자(CK1) 및 클럭바입력단자(CK2)를 구비한다. 또한, 상기 제1 모조 스테이지(DSRC1)의 제1 입력단자(IN1)에는 개시신호배선(STV)이 연결되고, 제2 입력단자(IN2)에는 상기 제2 모조 스테이지(DSRC2)의 출력단자(OUT)가 연결된다. 상기 제2 모조 스테이지(DSRC2)의 제1 입력단자(IN1)에는 상기 제1 모조 스테이지(DSRC1)의 출력단자(OUT)가 연결되고, 제2 입력단자(IN2)에는 상기 개시신호배선(STV)이 연결된다.The first and second dummy stages DSRC1 and DSRC2 include a ground voltage input terminal VSS connected to the ground voltage wiring VSS1, the clock wiring CKV and the clock bar wiring CKVB, (CK1) and a clock bar input terminal (CK2). The start signal line STV is connected to the first input terminal IN1 of the first dummy stage DSRC1 and the output terminal OUT of the second dummy stage DSRC2 is connected to the second input terminal IN2. ). The output terminal OUT of the first dummy stage DSRC1 is connected to the first input terminal IN1 of the second dummy stage DSRC2 and the start signal line STV is connected to the second input terminal IN2. Lt; / RTI &gt;

도 4 및 도 5에 도시된 바와 같이, 상기 개시신호(STV)가 하이 상태로 천이된 이후, 상기 클럭(CKV)의 상승 에지 및 클럭바(CKVB)의 하강 에지에서 상기 제1 모조 스테이지(DSRC1)가 턴-온되어 상기 제1 모조 스테이지(DSRC1)에서는 하이 레벨의 제1 출력신호(OUT1)가 출력된다. 4 and 5, after the start signal STV transitions to the high state, the rising edge of the clock CKV and the falling edge of the clock bar CKVB cause the first dummy stage DSRC1 Is turned on so that the first dummy stage DSRC1 outputs a high level first output signal OUT1.                     

이후, 클럭(CKV)의 하강 에지 및 클럭바(CKVB)의 상승 에지에서 상기 제1 모조 스테이지(DSRC1)가 턴-오프됨과 동시에 상기 제2 모조 스테이지(DSRC2)가 턴-온된다. 따라서, 상기 제2 모조 스테이지(DSRC2)에서는 하이 레벨의 제2 출력신호(OUT2)가 출력된다.Thereafter, the second dummy stage DSRC2 is turned on at the same time that the first dummy stage DSRC1 is turned off at the falling edge of the clock CKV and the rising edge of the clock bar CKVB. Therefore, the second dummy stage DSRC2 outputs the second output signal OUT2 of high level.

이후, 상기 개시신호배선을 통해 제1 모조 스테이지(DSRC1)의 제1 입력단자(IN1) 및 제2 모조 스테이지(DSRC2)의 제2 입력단자(IN2)에 클리어 신호(CLR)가 제공되면, 상기 제1 및 제2 모조 스테이지(DSRC1, DSRC2)가 턴-오프된다. 따라서, 그 기간동안 상기 제1 및 제2 출력신호(OUT1, OUT2)는 로우 상태를 유지한다.If the clear signal CLR is provided to the first input terminal IN1 of the first dummy stage DSRC1 and the second input terminal IN2 of the second dummy stage DSRC2 via the start signal line, The first and second dummy stages DSRC1 and DSRC2 are turned off. Thus, during that period, the first and second output signals OUT1 and OUT2 remain low.

상기 모조 배선부(413)는 상기 제1 및 제2 모조 스테이지(DSRC1, DSRC2)의 출력단자에 연결된 제1 및 제2 출력배선(OUT1, OUT2)과 상기 제1 및 제2 출력배선(OUT1, OUT2)으로부터 연장된 제5 및 제6 검사 패드(IP5, IP6)를 더 포함한다.The dummy wiring portion 413 has first and second output wirings OUT1 and OUT2 connected to the output terminals of the first and second dummy stages DSRC1 and DSRC2 and first and second output wirings OUT1 and OUT2, OUT2 of the first and second test pads IP5 and IP6.

상기 검사부(430)는 상기 제5 및 제6 검사 패드(IP5, IP6)와 접속되어 상기 제1 및 제2 모조 스테이지(DSRC1, DSRC2)로부터 각각 출력된 신호들을 수신하고, 수신된 상기 신호들에 의해서 상기 모조 구동부(410)가 정상적으로 동작하는가를 검사한다. 따라서, 상기 검사장치(400)는 상기 모조 구동부(410)의 출력이 정상적인가를 검사함으로써, 이와 동일한 구성을 갖는 상기 구동부(100)를 검사할 수 있다.The checking unit 430 is connected to the fifth and sixth test pads IP5 and IP6 and receives signals output from the first and second dummy stages DSRC1 and DSRC2, It is checked whether the dummy driving unit 410 operates normally. Therefore, the inspection apparatus 400 can inspect the driving unit 100 having the same configuration by checking whether the output of the simulated driving unit 410 is normal.

한편, 상기 검사부(430)에는 상기 제5 검사 패드(IP5)와 전기적으로 연결되 기 위한 제1 가변저항(R1)과 제1 가변커패시터(C1)가 구비되고, 상기 제6 검사 패드(IP6)와 전기적으로 연결되기 위한 제2 가변저항(R2)과 제2 가변커패시터(C2)가 구비된다.The inspection unit 430 is provided with a first variable resistor R1 and a first variable capacitor C1 to be electrically connected to the fifth test pad IP5 and the sixth test pad IP6, And a second variable resistor R2 and a second variable capacitor C2 for electrically connecting the first variable capacitor C2 and the second variable capacitor C2.

상기 제1 및 제2 가변저항(R1, R2) 각각의 크기는 상기 화소부(200, 도 2에 도시됨)에 구비되는 게이트 라인의 라인 저항과 상기 게이트 라인에 연결되는 TFT에 의한 저항의 총합과 같고, 상기 제1 및 제2 가변커패시터(C1, C2) 각각의 크기는 상기 TFT에 연결된 커패시터의 총합과 같다.The size of each of the first and second variable resistors R1 and R2 is determined by the sum of the line resistance of the gate line provided in the pixel portion 200 (shown in FIG. 2) and the resistance of the TFT connected to the gate line And the size of each of the first and second variable capacitors C1 and C2 is equal to the sum of the capacitors connected to the TFT.

따라서, 상기 검사장치(400)는 상기 저항 및 커패시터를 변화시켜가면서 상기 모조 구동부(410)로부터 출력된 신호가 이용되기 적절한 저항 및 커패시터의 값을 결정할 수 있다.Therefore, the inspection apparatus 400 can determine the values of the resistor and the capacitor suitable for the signal output from the dummy driving unit 410 while changing the resistance and the capacitor.

다시 도 4를 참조하면, 상기 검사장치(400)는 모조 OE TFT(Toe), 제7 내지 제9 검사 패드(IP7 ~ IP9)로 이루어진 모조 OE 회로부(415)를 더 포함한다.Referring again to FIG. 4, the inspection apparatus 400 further includes a counterfeit OE circuit unit 415 including a counterfeit OE TFT (Toe) and seventh to ninth test pads IP7 to IP9.

상기 모조 OE TFT(Toe)는 게이트 전극이 제7 검사 패드(IP7)에 연결되고, 소오스 전극이 상기 검사부(430)로부터 오프전압(VSS2)을 수신하는 제8 검사 패드(IP8)에 연결되며, 드레인 전극이 상기 제9 검사 패드(IP9)에 연결된다.A gate electrode of the counterfeit OE TFT Toe is connected to a seventh inspection pad IP7 and a source electrode thereof is connected to an eighth inspection pad IP8 receiving the off voltage VSS2 from the inspection unit 430, Drain electrode is connected to the ninth inspection pad IP9.

상기 모조 OE TFT(Toe)는 제7 검사 패드(IP7)에 접속되어 상기 검사부(430)로부터 상기 제2 모조 스테이지(DSRC2)로부터 출력된 출력신호를 제공받아, 상기 제8 검사 패드(IP8)를 통해 입력된 상기 오프전압(VSS2)을 상기 드레인 전극으로 출력한다. 상기 검사부(430)는 상기 제9 검사 패드(IP9)를 통해 상기 오프전압(VSS2)을 수신하여, 수신된 상기 오프전압(VSS2)을 이용하여 상기 모조 OE 회로부(415)가 정상적으로 동작하는 가를 판단한다.The dummy OE TFT Toe is connected to a seventh inspection pad IP7 and receives an output signal output from the second dummy stage DSRC2 from the inspection unit 430 to receive the eighth inspection pad IP8 Off voltage VSS2 inputted to the drain electrode. The checking unit 430 receives the off voltage VSS2 via the ninth test pad IP9 and determines whether the simulated OE circuit unit 415 operates normally using the received off voltage VSS2 do.

이와 같은 검사장치에 따르면, 모조 구동부는 구동부와 동일한 구성을 갖고 다수의 표시셀의 주변에 집적되고, 검사부는 모조 구동부를 구동하기 위한 각종 신호를 제공하고 모조 구동부로부터 출력된 신호들을 수신하여 구동부 대신 모조 구동부를 검사한다.According to such an inspection apparatus, the mimic driving unit has the same configuration as that of the driving unit and is integrated in the periphery of a plurality of display cells, and the inspection unit provides various signals for driving the mimic driving unit, receives signals output from the mimic driving unit, Inspect the mimic drive.

따라서, 구동부가 집적되어 있는 하부기판용 모기판에서 상기 구동부의 일부분으로 이루어진 모조 구동부를 검사함으로써, 상기 구동부의 검사를 대신한다. 이로써, 상기 구동부가 집적되어 있는 상기 하부기판용 모기판을 효율적으로 검사할 수 있다.Therefore, by inspecting the dummy driving part made up of a part of the driving part on the lower substrate mother board on which the driving part is integrated, it replaces the inspection of the driving part. Thus, the mother substrate for the lower substrate on which the driving unit is integrated can be efficiently inspected.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined in the appended claims. It will be possible.

Claims (4)

종속적으로 연결된 n(1 이상의 자연수) 개의 스테이지로 이루어지고 제1 구동신호를 출력하는 구동부와 상기 제1 구동신호에 응답하여 동작하는 화소부로 이루어진 다수의 표시셀이 형성된 하부기판용 모기판을 검사하는 검사장치에 있어서,A mother board for a lower substrate having a plurality of display cells formed of n (1 or more natural number) stages connected in a dependent manner and composed of a driving unit for outputting a first driving signal and a pixel unit for operating in response to the first driving signal is inspected In the inspection apparatus, 상기 다수의 표시셀의 주변에 집적되고, 상기 스테이지와 동일한 구성을 갖는 m(1 이상의 자연수) 개의 모조 스테이지로 이루어져 제2 구동신호를 출력하는 모조 구동부; 및A mimic driver which is integrated in the periphery of the plurality of display cells and has m (one or more natural number) number of mimic stages having the same configuration as the stage and outputs a second driving signal; And 상기 모조 구동부를 구동하기 위한 각종 신호를 제공하고, 상기 제2 구동신호를 수신하여 상기 구동부 대신 상기 모조 구동부를 검사하기 위한 검사부를 포함하는 것을 특징으로 하는 검사장치.And an inspection unit for providing various signals for driving the dummy driving unit and for checking the dummy driving unit in place of the driving unit by receiving the second driving signal. 제1항에 있어서, 상기 n은 상기 m보다 큰 것을 특징으로 하는 검사장치.The inspection apparatus according to claim 1, wherein n is larger than m. 제1항에 있어서, 상기 모조 구동부는,The apparatus according to claim 1, 상기 검사부로부터 상기 각종 신호를 수신하는 입력 패드부; 및An input pad unit for receiving the various signals from the inspection unit; And 상기 모조 스테이지로부터 출력된 상기 제2 구동신호를 상기 검사부로 제공하는 출력 패드부를 더 포함하는 것을 특징으로 하는 검사장치.And an output pad unit for providing the second driving signal output from the dummy stage to the inspection unit. 제1항에 있어서, 상기 화소부를 통해 상기 구동부에 연결되어 상기 제1 구동 신호를 순차적으로 방전시키는 OE 회로부와 동일한 구성을 갖는 모조 OE 회로부를 더 포함하고,The plasma display apparatus of claim 1, further comprising a simulated OE circuit unit connected to the driving unit through the pixel unit and having the same configuration as the OE circuit unit for sequentially discharging the first driving signal, 상기 검사부는 상기 OE 회로부 대신 상기 모조 OE 회로부를 검사하는 것을 특징으로 하는 검사장치.Wherein the inspection unit inspects the simulated OE circuit unit instead of the OE circuit unit.
KR1020030055314A 2003-08-11 2003-08-11 Inspection device KR100930494B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030055314A KR100930494B1 (en) 2003-08-11 2003-08-11 Inspection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030055314A KR100930494B1 (en) 2003-08-11 2003-08-11 Inspection device

Publications (2)

Publication Number Publication Date
KR20050017185A KR20050017185A (en) 2005-02-22
KR100930494B1 true KR100930494B1 (en) 2009-12-09

Family

ID=37226924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030055314A KR100930494B1 (en) 2003-08-11 2003-08-11 Inspection device

Country Status (1)

Country Link
KR (1) KR100930494B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101274922B1 (en) * 2006-06-26 2013-06-14 엘지디스플레이 주식회사 Multi array substrate for liquid crystal panel
KR100749423B1 (en) 2006-08-09 2007-08-14 삼성에스디아이 주식회사 Organic light emitting display device and the driving method of inspector circuit of organic light emitting display device
KR101726624B1 (en) * 2010-07-30 2017-04-13 엘지디스플레이 주식회사 Substrate for liquid crystal display device
KR102245005B1 (en) * 2015-01-30 2021-04-27 엘지디스플레이 주식회사 Testing method of mother substrate for display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990052420A (en) * 1997-12-22 1999-07-05 김영환 LCD
JPH11242205A (en) 1998-02-25 1999-09-07 Sharp Corp Display device
JPH11327486A (en) 1998-05-07 1999-11-26 Matsushita Electric Ind Co Ltd Driving circuit for matrix type display panel and evaluating method therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990052420A (en) * 1997-12-22 1999-07-05 김영환 LCD
JPH11242205A (en) 1998-02-25 1999-09-07 Sharp Corp Display device
JPH11327486A (en) 1998-05-07 1999-11-26 Matsushita Electric Ind Co Ltd Driving circuit for matrix type display panel and evaluating method therefor

Also Published As

Publication number Publication date
KR20050017185A (en) 2005-02-22

Similar Documents

Publication Publication Date Title
JP4959974B2 (en) Array substrate and display device having the same
KR101129618B1 (en) Liquid crystal display panel, method for testing the same, and method for fabricating the same
JP4551146B2 (en) A lower substrate mother board, a display panel substrate, and a display panel manufacturing method.
KR101148206B1 (en) Display substrate and method for testing the same
CN101004498A (en) Liquid crystal display and method of repairing the same
US8415965B2 (en) Method of testing a display panel and apparatus for performing the method
US8264250B2 (en) Array substrate having increased inspection efficiency and display apparatus having the same
KR100930494B1 (en) Inspection device
TWI390271B (en) Circuit for inspecting semiconductor device and inspecting method
KR20060082128A (en) Substrate for display panel
KR101146526B1 (en) Data driving unit of line on glass type LCD and LCD having the same
KR20080055248A (en) Display panel
KR101192050B1 (en) Method and Apparatus for Inspecting Flat Panel Display
KR20070057325A (en) Display substrate and method for testing the same
KR20060115518A (en) Display panel and method of testing using thereof
KR101073041B1 (en) array substrate
KR20060062605A (en) Display panel and method of testing
KR20060134686A (en) Liquid crystal display and testing method thereof
JPH02120793A (en) Integrated circuit for driving liquid crystal panel
KR20070079679A (en) Method inspecting of display substrate
KR20060122438A (en) Array substrate and liquid crystal display apparatus having the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee