JP3361135B2 - 量子効果論理ユニットとその製造方法 - Google Patents
量子効果論理ユニットとその製造方法Info
- Publication number
- JP3361135B2 JP3361135B2 JP34077292A JP34077292A JP3361135B2 JP 3361135 B2 JP3361135 B2 JP 3361135B2 JP 34077292 A JP34077292 A JP 34077292A JP 34077292 A JP34077292 A JP 34077292A JP 3361135 B2 JP3361135 B2 JP 3361135B2
- Authority
- JP
- Japan
- Prior art keywords
- quantum
- layer
- drain
- dots
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000694 effects Effects 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000002096 quantum dot Substances 0.000 claims description 103
- 230000004888 barrier function Effects 0.000 claims description 86
- 239000004065 semiconductor Substances 0.000 claims description 58
- 230000005641 tunneling Effects 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 6
- 230000001629 suppression Effects 0.000 claims 1
- 239000000463 material Substances 0.000 description 24
- 230000005684 electric field Effects 0.000 description 8
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 5
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000004513 sizing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- 241000255777 Lepidoptera Species 0.000 description 1
- 230000005699 Stark effect Effects 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000003877 atomic layer epitaxy Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 230000003534 oscillatory effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/016—Catalyst
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Logic Circuits (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は一般的に電子デバイスに
関するものであり、更に詳細には進歩した量子効果論理
ユニットとその製造方法に関するものである。
関するものであり、更に詳細には進歩した量子効果論理
ユニットとその製造方法に関するものである。
【０００２】
【従来の技術】電子デバイスの機能集積度は集積回路の
パワーと有用性を計る重要な１つの尺度である。デバイ
スの最小構造寸法を縮小する方法、即ち、電子デバイス
の機能集積度を増大させる方法に関する研究に対して、
絶えず資金と人材が投入されてきた。電子の量子効果を
利用するナノエレクトロニクスの発展は、今日の集積回
路で広く使用されているデバイスを凌駕して、デバイス
形状の本質的な縮小を提供する可能性のあるエレクトロ
ニクス分野を提供した。
パワーと有用性を計る重要な１つの尺度である。デバイ
スの最小構造寸法を縮小する方法、即ち、電子デバイス
の機能集積度を増大させる方法に関する研究に対して、
絶えず資金と人材が投入されてきた。電子の量子効果を
利用するナノエレクトロニクスの発展は、今日の集積回
路で広く使用されているデバイスを凌駕して、デバイス
形状の本質的な縮小を提供する可能性のあるエレクトロ
ニクス分野を提供した。
【０００３】極く最近までナノエレクトロニクス量子効
果デバイスはほとんどが学問と実験室段階での研究レベ
ルに留まっていた。しかし、製造技術の進歩によって、
そのようなデバイスを広い応用分野で実現する可能性が
増大してきた。
果デバイスはほとんどが学問と実験室段階での研究レベ
ルに留まっていた。しかし、製造技術の進歩によって、
そのようなデバイスを広い応用分野で実現する可能性が
増大してきた。
【０００４】量子効果デバイスの実証されたスイッチン
グ性能によれば、そのようなデバイスをデジタルエレク
トロニクス分野へ応用することの成功する見込みは大き
い。従来技術のデバイスでは、量子効果デバイス中での
電流のスイッチングを電界を利用して行うことができ
る。例えば、チョウ（Chou）、アリー（Allee）、ピー
ス（Pease）、そしてハリス（Harris）はProceedings o
f the IEEEの１９９１年８月号、第７９巻、第８号の頁
１１３１−１１３９に発表した彼らの論文”電界誘起量
子井戸と障壁とを利用した横型共鳴トンネリングトラン
ジスタ（Lateral Resonant Tunneling Transistors E
mploying Field-Induced Quantum Wellsand Barrier
s）”の中でそのようなデバイスを提案している。別の
例として、ヤン（Yang）、カオ（Kao）、そしてシン（S
hin）はAppl. Phys. Lett.の１９８９年１２月２５日
号、第５５巻、第２６号の頁２７４２−２７４４に発表
した彼らの論文”新しい電界効果共鳴トンネリングトラ
ンジスタ:振動する相互コンダクタンスの観測（New Fie
ld Effect Resonant Tunneling Transistors: Observat
ions of Oscillatory Transconductance）”の中でシュ
タルク効果トランジスタを提案している。
グ性能によれば、そのようなデバイスをデジタルエレク
トロニクス分野へ応用することの成功する見込みは大き
い。従来技術のデバイスでは、量子効果デバイス中での
電流のスイッチングを電界を利用して行うことができ
る。例えば、チョウ（Chou）、アリー（Allee）、ピー
ス（Pease）、そしてハリス（Harris）はProceedings o
f the IEEEの１９９１年８月号、第７９巻、第８号の頁
１１３１−１１３９に発表した彼らの論文”電界誘起量
子井戸と障壁とを利用した横型共鳴トンネリングトラン
ジスタ（Lateral Resonant Tunneling Transistors E
mploying Field-Induced Quantum Wellsand Barrier
s）”の中でそのようなデバイスを提案している。別の
例として、ヤン（Yang）、カオ（Kao）、そしてシン（S
hin）はAppl. Phys. Lett.の１９８９年１２月２５日
号、第５５巻、第２６号の頁２７４２−２７４４に発表
した彼らの論文”新しい電界効果共鳴トンネリングトラ
ンジスタ:振動する相互コンダクタンスの観測（New Fie
ld Effect Resonant Tunneling Transistors: Observat
ions of Oscillatory Transconductance）”の中でシュ
タルク効果トランジスタを提案している。
【０００５】量子効果デバイスの開発において進展は見
られるものの、デジタルエレクトロニクスへの応用にお
ける進歩の速度は遅い。例えば、チョウ等によるデバイ
スは半導体スイッチングデバイスのような特性を示す。
電界を利用することによって、空乏領域電位障壁間に量
子井戸が生成され、共鳴トンネリングが観測される。こ
うして、電界の強さに依存して電流がオン、オフでき
る。しかし、そのようなデバイスの特性は正確なドーパ
ントの濃度に大きく依存し、更にそのようなデバイスは
低温でしか動作できない。ヤン等によるデバイスは物理
的な水平電位障壁を利用している。そのようなデバイス
では、前面ゲートと裏面ゲートとの間に生成された電界
を利用して電流の流れを制御している。
られるものの、デジタルエレクトロニクスへの応用にお
ける進歩の速度は遅い。例えば、チョウ等によるデバイ
スは半導体スイッチングデバイスのような特性を示す。
電界を利用することによって、空乏領域電位障壁間に量
子井戸が生成され、共鳴トンネリングが観測される。こ
うして、電界の強さに依存して電流がオン、オフでき
る。しかし、そのようなデバイスの特性は正確なドーパ
ントの濃度に大きく依存し、更にそのようなデバイスは
低温でしか動作できない。ヤン等によるデバイスは物理
的な水平電位障壁を利用している。そのようなデバイス
では、前面ゲートと裏面ゲートとの間に生成された電界
を利用して電流の流れを制御している。
【０００６】従来技術のデバイスには、単一のデバイス
の中で多重入力のデジタル論理機能特性を提供するもの
がない。従って、量子効果デバイスであって、複数の入
力を許容して、各入力に対して予め定められた電位を供
給することによって電流をスイッチ・”オン”および”
オフ”することで論理機能を実現できるデバイスに対す
る需要が存在する。
の中で多重入力のデジタル論理機能特性を提供するもの
がない。従って、量子効果デバイスであって、複数の入
力を許容して、各入力に対して予め定められた電位を供
給することによって電流をスイッチ・”オン”および”
オフ”することで論理機能を実現できるデバイスに対す
る需要が存在する。
【０００７】
【発明の概要】本発明によれば、縦型のヘテロ接合トン
ネリング障壁によって分離された量子ドットの行を含む
量子効果論理デバイスが提供される。量子ドットの行は
ソースおよびドレインへつながれ、また量子ドットの各
々において量子ドット制御電界の行の上のゲート本体へ
つながれている。動作時にはゲート本体上へ与えられた
電位は量子ドットの行の各々の中の量子準位を、ソース
において利用可能な占有された電子エネルギー状態およ
びドレインにおける占有されていない状態を揃えたり、
あるいはずらしたりすることに使用できる。
ネリング障壁によって分離された量子ドットの行を含む
量子効果論理デバイスが提供される。量子ドットの行は
ソースおよびドレインへつながれ、また量子ドットの各
々において量子ドット制御電界の行の上のゲート本体へ
つながれている。動作時にはゲート本体上へ与えられた
電位は量子ドットの行の各々の中の量子準位を、ソース
において利用可能な占有された電子エネルギー状態およ
びドレインにおける占有されていない状態を揃えたり、
あるいはずらしたりすることに使用できる。
【０００８】本発明の１つの特定の実施例に従えば、量
子ドットの行は異なる大きさの量子ドットを含んでお
り、そのため各々の量子ドットにおいてそれらのエネル
ギー状態をソースにおいて利用可能な電子のエネルギー
状態およびドレインにおいて利用可能な占有されていな
い状態を揃えたり、あるいはずらしたりするために異な
る電界が必要とされる。
子ドットの行は異なる大きさの量子ドットを含んでお
り、そのため各々の量子ドットにおいてそれらのエネル
ギー状態をソースにおいて利用可能な電子のエネルギー
状態およびドレインにおいて利用可能な占有されていな
い状態を揃えたり、あるいはずらしたりするために異な
る電界が必要とされる。
【０００９】本発明の別の１つの実施例に従えば、共通
の１つのソースと共通の１つのドレインとの間に並列に
接続された複数個の量子ドットの行が含まれている。更
に、特定の１つの量子ドットの行の各量子ドットに付随
するゲート本体もまた他のすべての並列接続された量子
ドットの行の特定の１つの量子ドットと並列に接続され
ている。この実施例において、単一の量子効果デバイス
で様々なデジタル論理機能が実現できる。
の１つのソースと共通の１つのドレインとの間に並列に
接続された複数個の量子ドットの行が含まれている。更
に、特定の１つの量子ドットの行の各量子ドットに付随
するゲート本体もまた他のすべての並列接続された量子
ドットの行の特定の１つの量子ドットと並列に接続され
ている。この実施例において、単一の量子効果デバイス
で様々なデジタル論理機能が実現できる。
【００１０】本発明の量子効果論理デバイスの重要な技
術的な特徴は、量子ドットの境界に縦型のヘテロ接合障
壁が使用されているという点である。すなわち、量子ド
ットの大きさが正確に制御され、従って同一のエピタキ
シャル構造の中で多重量子ドットの動作の均一性が与え
られる。
術的な特徴は、量子ドットの境界に縦型のヘテロ接合障
壁が使用されているという点である。すなわち、量子ド
ットの大きさが正確に制御され、従って同一のエピタキ
シャル構造の中で多重量子ドットの動作の均一性が与え
られる。
【００１１】本発明の別の重要な技術的特徴は、縦型ヘ
テロ接合障壁が直列に接続された量子ドットを許容し、
従ってゲート本体に対して電位を供給することによって
デジタルエレクトロニクス機能を実現できるということ
である。
テロ接合障壁が直列に接続された量子ドットを許容し、
従ってゲート本体に対して電位を供給することによって
デジタルエレクトロニクス機能を実現できるということ
である。
【００１２】本発明の特徴と本発明それ自体をより完全
に理解するために、以下に図面を参照しながら本発明を
説明する。
に理解するために、以下に図面を参照しながら本発明を
説明する。
【００１３】
【実施例】本発明の好適実施例とそれの特徴については
図１から図４を参照することによって最も良く理解でき
よう。図面では同様な部品、対応する部品には同じ参照
符号が付されている。
図１から図４を参照することによって最も良く理解でき
よう。図面では同様な部品、対応する部品には同じ参照
符号が付されている。
【００１４】図１ａは本発明の教えるところに従って構
築された３入力の量子ドット論理ユニット８の模式的平
面図である。論理ユニット８は、量子ドット１４、１
６、そして１８によって分離されたソース１０とドレイ
ン１２を含んでいる。ヘテロ接合トンネリング障壁２
０、２２、２４、そして２６が量子ドット１４、１６、
そして１８をそれぞれ互いに、そしてソース１０および
ドレイン１２から分離している。ソースコンタクト２８
がソース１０にオーミック接触して電位供給を許容して
いる。同様に、ドレインコンタクト３０がドレイン１２
へオーミック接触してドレイン１２への電気的接続を許
容している。量子井戸１４、１６、そして１８の上にゲ
ートコンタクト３２、３４、そして３６が取り付けられ
て、量子井戸１４、１６、そして１８を通して電界が生
成されるのを許容している。ゲートコンタクトはまた、
量子ドットのすぐ上ではなくて、ヘテロ接合トンネリン
グ障壁の上に取り付けられることもできる（この別の例
は図示されていない）。ドレイン１２は負荷抵抗３８を
通して電源供給コンタクト４０へつながれている。
築された３入力の量子ドット論理ユニット８の模式的平
面図である。論理ユニット８は、量子ドット１４、１
６、そして１８によって分離されたソース１０とドレイ
ン１２を含んでいる。ヘテロ接合トンネリング障壁２
０、２２、２４、そして２６が量子ドット１４、１６、
そして１８をそれぞれ互いに、そしてソース１０および
ドレイン１２から分離している。ソースコンタクト２８
がソース１０にオーミック接触して電位供給を許容して
いる。同様に、ドレインコンタクト３０がドレイン１２
へオーミック接触してドレイン１２への電気的接続を許
容している。量子井戸１４、１６、そして１８の上にゲ
ートコンタクト３２、３４、そして３６が取り付けられ
て、量子井戸１４、１６、そして１８を通して電界が生
成されるのを許容している。ゲートコンタクトはまた、
量子ドットのすぐ上ではなくて、ヘテロ接合トンネリン
グ障壁の上に取り付けられることもできる（この別の例
は図示されていない）。ドレイン１２は負荷抵抗３８を
通して電源供給コンタクト４０へつながれている。
【００１５】動作的には論理ユニット８は３入力論理ゲ
ートである。ソース１０とドレイン１２との間の電流
は、０−５ボルト単位の適当な電位をゲートコンタクト
３２、３４、そして３６へ供給することによってスイッ
チ・”オン”、または”オフ”される。論理ユニット８
が”オフ”の時は、ソース１０とドレイン１２との間に
は電流は流れない。電流が流れないのであるから、ドレ
イン１２からの電圧は電源供給コンタクト４０の電圧と
同じになり、それは０−５ボルトの単位であり、従って
負荷抵抗３８の両端には電圧降下はない。ドレイン１２
の電圧はドレインコンタクト３０を通して読み出され
る。もし、論理ユニット８が”オン”であると、ドレイ
ン１２とソース１０との間の電流が流れる。従って、負
荷抵抗３８を通り、ドレイン１２を通って、電源供給コ
ンタクト４０からソース１０へ電流が流れる。もし、ソ
ース１０がソースコンタクト２８を通してアースへつな
がれ、電源４０が同じ電圧、例えば５ボルトへつながれ
ていると、電流は負荷抵抗３８を通って流れ、ソースコ
ンタクト２８を通ってアースへ流れる。従って、ドレイ
ン１２の電圧はアース電位に近くなる。明らかなよう
に、ドレインコンタクト３０は論理ユニット８の出力と
して使用される。
ートである。ソース１０とドレイン１２との間の電流
は、０−５ボルト単位の適当な電位をゲートコンタクト
３２、３４、そして３６へ供給することによってスイッ
チ・”オン”、または”オフ”される。論理ユニット８
が”オフ”の時は、ソース１０とドレイン１２との間に
は電流は流れない。電流が流れないのであるから、ドレ
イン１２からの電圧は電源供給コンタクト４０の電圧と
同じになり、それは０−５ボルトの単位であり、従って
負荷抵抗３８の両端には電圧降下はない。ドレイン１２
の電圧はドレインコンタクト３０を通して読み出され
る。もし、論理ユニット８が”オン”であると、ドレイ
ン１２とソース１０との間の電流が流れる。従って、負
荷抵抗３８を通り、ドレイン１２を通って、電源供給コ
ンタクト４０からソース１０へ電流が流れる。もし、ソ
ース１０がソースコンタクト２８を通してアースへつな
がれ、電源４０が同じ電圧、例えば５ボルトへつながれ
ていると、電流は負荷抵抗３８を通って流れ、ソースコ
ンタクト２８を通ってアースへ流れる。従って、ドレイ
ン１２の電圧はアース電位に近くなる。明らかなよう
に、ドレインコンタクト３０は論理ユニット８の出力と
して使用される。
【００１６】論理ユニット８をスイッチ・”オン”、”
オフ”するためには、ゲートコンタクト３２、３４、そ
して３６へ適当な電圧を供給しなければならない。図１
ｂのエネルギーバンド図に示されているように、量子ド
ット１４、１６、そして１８の中には何らかの量子状態
が存在する。当業者には明かなように、もし量子ドット
１４、１６、そして１８中の量子状態がソース１０にお
いて利用可能な電子の占有されているエネルギー状態お
よびドレイン１２における占有されていない状態に揃っ
ていれば、電子はこれらの量子ドットとヘテロ接合トン
ネル障壁２０、２２、２４、そして２６を通ってトンネ
リングする。
オフ”するためには、ゲートコンタクト３２、３４、そ
して３６へ適当な電圧を供給しなければならない。図１
ｂのエネルギーバンド図に示されているように、量子ド
ット１４、１６、そして１８の中には何らかの量子状態
が存在する。当業者には明かなように、もし量子ドット
１４、１６、そして１８中の量子状態がソース１０にお
いて利用可能な電子の占有されているエネルギー状態お
よびドレイン１２における占有されていない状態に揃っ
ていれば、電子はこれらの量子ドットとヘテロ接合トン
ネル障壁２０、２２、２４、そして２６を通ってトンネ
リングする。
【００１７】量子ドット１４、１６、そして１８中の量
子状態は、量子井戸の中の電位と同様にそれらの井戸の
大きさに依存する。ゲートコンタクト３２、３４、そし
て３６が量子井戸１４、１６、そして１８の上に取り付
けられているので、それらのゲートコンタクトに供給さ
れる電位が量子ドットの個々の内部に電界を生ずる。こ
のことはもしゲートコンタクトが量子ドットではなく、
ヘテロ接合障壁の上に取り付けられていても同様であ
る。こうして、０−５ボルト単位の適当な電位をゲート
コンタクト３２、３４、そして３６へ供給することによ
って量子井戸１４、１６、そして１８中の量子状態は、
ソース１０とドレイン１２との間でトンネリングを許容
するように揃えられたり、ソース１０とドレイン１２と
の間で電子のトンネリングを阻止するようにずらされた
りする。
子状態は、量子井戸の中の電位と同様にそれらの井戸の
大きさに依存する。ゲートコンタクト３２、３４、そし
て３６が量子井戸１４、１６、そして１８の上に取り付
けられているので、それらのゲートコンタクトに供給さ
れる電位が量子ドットの個々の内部に電界を生ずる。こ
のことはもしゲートコンタクトが量子ドットではなく、
ヘテロ接合障壁の上に取り付けられていても同様であ
る。こうして、０−５ボルト単位の適当な電位をゲート
コンタクト３２、３４、そして３６へ供給することによ
って量子井戸１４、１６、そして１８中の量子状態は、
ソース１０とドレイン１２との間でトンネリングを許容
するように揃えられたり、ソース１０とドレイン１２と
の間で電子のトンネリングを阻止するようにずらされた
りする。
【００１８】量子ドット１４、１６、そして１８の大き
さは違えることができ、その時には量子状態を揃えるた
めに異なる寸法のドットの中では異なる電界が必要とな
る。図１ａに示されたように、例えば量子ドットの寸法
を電子のトンネリングの方向に直交する方向で変化させ
ることによって量子ドット中に異なる真性量子状態を許
容できる。従って、異なる寸法のドットのゲートコンタ
クトには量子状態を揃えたり、ずらしたりするために、
異なる電位が要求されることになる。更に、ドットは異
なる真性量子状態のために異なる半導体材料で作ること
ができる。
さは違えることができ、その時には量子状態を揃えるた
めに異なる寸法のドットの中では異なる電界が必要とな
る。図１ａに示されたように、例えば量子ドットの寸法
を電子のトンネリングの方向に直交する方向で変化させ
ることによって量子ドット中に異なる真性量子状態を許
容できる。従って、異なる寸法のドットのゲートコンタ
クトには量子状態を揃えたり、ずらしたりするために、
異なる電位が要求されることになる。更に、ドットは異
なる真性量子状態のために異なる半導体材料で作ること
ができる。
【００１９】当業者には理解されるであろうが、量子ユ
ニット８に図示された量子ドットの数は単なる例であ
る。単に、この論理ユニット中に”直列に”ｎ個のドッ
トを作ることによって、ｎ入力論理ユニットとすること
ができる。このように、図１ａに示されたものよりも量
子ドット数の多いものや少ないものは本発明の範疇に含
まれる。例えば、１つだけの量子ドットを備えた論理ユ
ニットを構築してスイッチングトランジスタとすること
も可能である。
ニット８に図示された量子ドットの数は単なる例であ
る。単に、この論理ユニット中に”直列に”ｎ個のドッ
トを作ることによって、ｎ入力論理ユニットとすること
ができる。このように、図１ａに示されたものよりも量
子ドット数の多いものや少ないものは本発明の範疇に含
まれる。例えば、１つだけの量子ドットを備えた論理ユ
ニットを構築してスイッチングトランジスタとすること
も可能である。
【００２０】図２ａ、図２ｂ、図２ｃ、図２ｄ、そして
図２ｅは論理ユニット８を製造する工程を示す模式的断
面図である。図２ａを参照すると、基板５０を覆う障壁
層５２が示されている。基板５０は例えば、半絶縁性の
インジウムリンを含む。本発明からはずれることなく、
その他の材料を使用することができる。例えば、基板５
０は半絶縁性のガリウム砒素であってもよい。本論理ユ
ニットは、例えばリベール（Riber）２３００型のＭＢ
Ｅ反応炉中で引き続く層としてエピタキシャル成長され
る。
図２ｅは論理ユニット８を製造する工程を示す模式的断
面図である。図２ａを参照すると、基板５０を覆う障壁
層５２が示されている。基板５０は例えば、半絶縁性の
インジウムリンを含む。本発明からはずれることなく、
その他の材料を使用することができる。例えば、基板５
０は半絶縁性のガリウム砒素であってもよい。本論理ユ
ニットは、例えばリベール（Riber）２３００型のＭＢ
Ｅ反応炉中で引き続く層としてエピタキシャル成長され
る。
【００２１】障壁層５２は基板５０上に成長されるの
で、障壁層５２は基板５０と格子整合した半導体材料で
作られるべきである。例えば、障壁層５２はインジウム
リンの基板に対してはインジウムアルミニウム砒素で形
成され、またガリウム砒素の基板に対してはアルミニウ
ムガリウム砒素で形成され、成長厚さは１００ｎｍの大
きさとされる。量子層５４は障壁層５２の上に成長せら
れ、障壁層５２の材料よりも低いバンドギャップを有す
る半導体材料で形成される。量子層５４は例えば、イン
ジウムガリウム砒素あるいはガリウム砒素で形成され
る。量子層５４は分子線エピタキシーあるいは有機金属
気相成長法のようなエピタキシャル結晶成長技術を用い
て成長される。障壁層５６が量子層５４の上の成長され
る。障壁層５６は量子層５４の材料よりも高いバンドギ
ャップを有する半導体材料で形成される。障壁層５６は
例えば、インジウムアルミニウム砒素あるいはアルミニ
ウムガリウム砒素で形成される。
で、障壁層５２は基板５０と格子整合した半導体材料で
作られるべきである。例えば、障壁層５２はインジウム
リンの基板に対してはインジウムアルミニウム砒素で形
成され、またガリウム砒素の基板に対してはアルミニウ
ムガリウム砒素で形成され、成長厚さは１００ｎｍの大
きさとされる。量子層５４は障壁層５２の上に成長せら
れ、障壁層５２の材料よりも低いバンドギャップを有す
る半導体材料で形成される。量子層５４は例えば、イン
ジウムガリウム砒素あるいはガリウム砒素で形成され
る。量子層５４は分子線エピタキシーあるいは有機金属
気相成長法のようなエピタキシャル結晶成長技術を用い
て成長される。障壁層５６が量子層５４の上の成長され
る。障壁層５６は量子層５４の材料よりも高いバンドギ
ャップを有する半導体材料で形成される。障壁層５６は
例えば、インジウムアルミニウム砒素あるいはアルミニ
ウムガリウム砒素で形成される。
【００２２】さて、図２ｂを参照すると、図１ａに示さ
れた半導体材料が模式的に示されており、障壁層５６の
表面から障壁層５２を通してトレンチ５８、６０、６
２、そして６４をエッチした後の構造が示されている。
これらのトレンチは電子ビームリソグラフィを用いたレ
ジストマスクの作製とそれに引き続いての表面から基板
５０へのエッチングとによって形成される。例えば、選
択的な化学エッチや反応性のイオンエッチのようなエッ
チングを用いてトレンチ５８−６４が加工される。図２
ｂから明かなように、量子ドット１４、１６、そして１
８が量子層５４中に、トレンチ５８、６０、６２、そし
て６４の間に形成される。更に、それぞれトレンチ５８
と６４に隣接してソース１０とドレイン１２も形成され
る。量子層５４のバンドギャップと比べて高い（広い）
バンドギャップエネルギーを有する半導体材料がトレン
チ５８、６０、６２、そして６４中に再成長される。こ
れらの再成長されたヘテロ構造は図２ｃに示されたよう
に、ヘテロ接合トンネリング障壁２０、２２、２４、そ
して２６を形成する。
れた半導体材料が模式的に示されており、障壁層５６の
表面から障壁層５２を通してトレンチ５８、６０、６
２、そして６４をエッチした後の構造が示されている。
これらのトレンチは電子ビームリソグラフィを用いたレ
ジストマスクの作製とそれに引き続いての表面から基板
５０へのエッチングとによって形成される。例えば、選
択的な化学エッチや反応性のイオンエッチのようなエッ
チングを用いてトレンチ５８−６４が加工される。図２
ｂから明かなように、量子ドット１４、１６、そして１
８が量子層５４中に、トレンチ５８、６０、６２、そし
て６４の間に形成される。更に、それぞれトレンチ５８
と６４に隣接してソース１０とドレイン１２も形成され
る。量子層５４のバンドギャップと比べて高い（広い）
バンドギャップエネルギーを有する半導体材料がトレン
チ５８、６０、６２、そして６４中に再成長される。こ
れらの再成長されたヘテロ構造は図２ｃに示されたよう
に、ヘテロ接合トンネリング障壁２０、２２、２４、そ
して２６を形成する。
【００２３】ヘテロ接合障壁２０、２２、２４、そして
２６はElectronics Letters 21stの１９９０年６月号、
第２６巻、第１３号の頁８７５−８７６に発表された、
ヤマモト（Yamamoto）等による論文”ＯＭＶＰＥで作製
された７０ｎｍピッチの埋め込み矩形ＧａＩｎＡｓ／Ｉ
ｎＰ溝（Buried Rectangular GaInAs/InP Corruga-tion
s of 70nm Pitch Fabricated by OMVPE）”で示された
有機金属気相エピタキシーのようなプロセスによって、
トレンチ５８から６４中へ再成長される。そのようなプ
ロセスでは、ドットと障壁とはそれぞれ幅３５ｎｍの大
きさに成長できる。１０ｎｍの最小寸法を有するヘテロ
接合も、Journal of Crystal Growthの第１０５巻、頁
２５４−２５９（１９９０年）に発表された、ノトリ
（notori）、イワムラ（Iwamur）、オカモト（Okamot
o）、ニシダ（Nishida）、そしてタマムラ（Tamamura）
による論文”ＧＳＭＢＥ、ＭＯＣＶＤ、そして選択的化
学エッチング法によって作製されたＩｎＧａＡｓ／Ｉｎ
Ｐ量子井戸細線（InGaAs/InPQuantum Well Wires Fabri
cated by GSMBE, MOCVD, and Selective Chemical Et
ching Techniques）”に述べられたようにして形成でき
る。ヘテロ接合障壁２０ないし２６はまた、分子線エピ
タキシーや原子層エピタキシーを用いて再成長できる。
ヘテロ接合トンネリング障壁２０ないし２６を形成する
ために、インジウムリンやアルミニウムガリウム砒素の
ような半導体材料が使用される。
２６はElectronics Letters 21stの１９９０年６月号、
第２６巻、第１３号の頁８７５−８７６に発表された、
ヤマモト（Yamamoto）等による論文”ＯＭＶＰＥで作製
された７０ｎｍピッチの埋め込み矩形ＧａＩｎＡｓ／Ｉ
ｎＰ溝（Buried Rectangular GaInAs/InP Corruga-tion
s of 70nm Pitch Fabricated by OMVPE）”で示された
有機金属気相エピタキシーのようなプロセスによって、
トレンチ５８から６４中へ再成長される。そのようなプ
ロセスでは、ドットと障壁とはそれぞれ幅３５ｎｍの大
きさに成長できる。１０ｎｍの最小寸法を有するヘテロ
接合も、Journal of Crystal Growthの第１０５巻、頁
２５４−２５９（１９９０年）に発表された、ノトリ
（notori）、イワムラ（Iwamur）、オカモト（Okamot
o）、ニシダ（Nishida）、そしてタマムラ（Tamamura）
による論文”ＧＳＭＢＥ、ＭＯＣＶＤ、そして選択的化
学エッチング法によって作製されたＩｎＧａＡｓ／Ｉｎ
Ｐ量子井戸細線（InGaAs/InPQuantum Well Wires Fabri
cated by GSMBE, MOCVD, and Selective Chemical Et
ching Techniques）”に述べられたようにして形成でき
る。ヘテロ接合障壁２０ないし２６はまた、分子線エピ
タキシーや原子層エピタキシーを用いて再成長できる。
ヘテロ接合トンネリング障壁２０ないし２６を形成する
ために、インジウムリンやアルミニウムガリウム砒素の
ような半導体材料が使用される。
【００２４】量子ドットが物理的に境界を定められるた
めに、ヘテロ接合障壁を用いることによって量子ドット
の正確な寸法決めができる。この正確な寸法決めによっ
てほとんど同一のデバイスが生産でき、従って多重デバ
イスの均一な動作および制御が可能となる。これと対照
的に、空乏領域障壁を用いたような従来技術のデバイス
は、同一のデバイスを生産することが困難なために、デ
バイス間の特性のばらつきに悩まされている。
めに、ヘテロ接合障壁を用いることによって量子ドット
の正確な寸法決めができる。この正確な寸法決めによっ
てほとんど同一のデバイスが生産でき、従って多重デバ
イスの均一な動作および制御が可能となる。これと対照
的に、空乏領域障壁を用いたような従来技術のデバイス
は、同一のデバイスを生産することが困難なために、デ
バイス間の特性のばらつきに悩まされている。
【００２５】図２ｄおよび図２ｅでは論理ユニット８を
製造する最終工程が示されている。図２ｄでは、障壁層
５６を貫通して、量子層５４に到達するトレンチ６６と
６８がエッチされている。トレンチ６６および６８中に
は、図２ｅに示されたようにコンタクト７０と７４が形
成され、更に、例えばオーミックあるいは合金化オーミ
ックコンタクトが含まれる。次にオーミックコンタクト
７０と７４の上にそれぞれソースコンタクト７２とドレ
インコンタクト７６が形成される。図２ｅに示されたよ
うに、障壁層５６の表面に量子井戸１４、１６、そして
１８を覆ってゲートコンタクト７８、８０、そして８２
が形成される。コンタクト７２、７６、７８、８０、そ
して８２はアルミニウムのような導電性材料で形成され
る。これまでの説明の中で特定の材料について言及した
ことは単なる例示であって、本発明の教えるところから
はずれることなくその他の半導体材料や導電性材料を使
用することができる。
製造する最終工程が示されている。図２ｄでは、障壁層
５６を貫通して、量子層５４に到達するトレンチ６６と
６８がエッチされている。トレンチ６６および６８中に
は、図２ｅに示されたようにコンタクト７０と７４が形
成され、更に、例えばオーミックあるいは合金化オーミ
ックコンタクトが含まれる。次にオーミックコンタクト
７０と７４の上にそれぞれソースコンタクト７２とドレ
インコンタクト７６が形成される。図２ｅに示されたよ
うに、障壁層５６の表面に量子井戸１４、１６、そして
１８を覆ってゲートコンタクト７８、８０、そして８２
が形成される。コンタクト７２、７６、７８、８０、そ
して８２はアルミニウムのような導電性材料で形成され
る。これまでの説明の中で特定の材料について言及した
ことは単なる例示であって、本発明の教えるところから
はずれることなくその他の半導体材料や導電性材料を使
用することができる。
【００２６】図３は本発明による３入力量子ドット論理
セルの模式的平面図である。一般的な表現では、論理セ
ル８３は図１に示したような３入力の論理ユニットを８
個含み、それらはすべての８ユニットが１つの共通のソ
ース１０および１つの共通のドレイン１２と、共通の入
力８４、８６、そして８８を共用するように並列接続さ
れている。並列接続された論理ユニットのそれぞれの量
子ドットは一般的にアレイ９０で示されている。
セルの模式的平面図である。一般的な表現では、論理セ
ル８３は図１に示したような３入力の論理ユニットを８
個含み、それらはすべての８ユニットが１つの共通のソ
ース１０および１つの共通のドレイン１２と、共通の入
力８４、８６、そして８８を共用するように並列接続さ
れている。並列接続された論理ユニットのそれぞれの量
子ドットは一般的にアレイ９０で示されている。
【００２７】アレイ９０中の各ドットは、図３の下にキ
ーで示されたように、”０”ドット９２か、”１”ドッ
ト９４かのいずれかである。”０”ドットに関しては、
そのドットのゲートコンタクトへ論理”０”電位を供給
することによって、そのドット内の量子状態はソース１
０において利用可能な電子状態に揃えられる。同じよう
に、そのドットのゲートコンタクトへ”１”の論理電位
を供給することによって、そのドットの量子状態はソー
ス１０において利用可能な電子の占有されたエネルギー
状態とずらされる。論理”１”ドットに関しては、その
ドットのゲートコンタクトへ論理”１”電位を供給する
ことによって、そのドットの中の量子状態はソース１０
において利用可能な電子のエネルギー状態に揃えられ
る。逆に、論理”１”のドットのゲートコンタクトへ論
理”０”電位を供給することによって、そのドットの量
子状態はソース１０において利用可能な電子エネルギー
状態からずらされる。論理”０”ドットと論理”１”ド
ットとはドットの寸法を違えることで作ることができ
る。すでに述べたように、異なる寸法のドットは異なる
真性量子状態を有する。
ーで示されたように、”０”ドット９２か、”１”ドッ
ト９４かのいずれかである。”０”ドットに関しては、
そのドットのゲートコンタクトへ論理”０”電位を供給
することによって、そのドット内の量子状態はソース１
０において利用可能な電子状態に揃えられる。同じよう
に、そのドットのゲートコンタクトへ”１”の論理電位
を供給することによって、そのドットの量子状態はソー
ス１０において利用可能な電子の占有されたエネルギー
状態とずらされる。論理”１”ドットに関しては、その
ドットのゲートコンタクトへ論理”１”電位を供給する
ことによって、そのドットの中の量子状態はソース１０
において利用可能な電子のエネルギー状態に揃えられ
る。逆に、論理”１”のドットのゲートコンタクトへ論
理”０”電位を供給することによって、そのドットの量
子状態はソース１０において利用可能な電子エネルギー
状態からずらされる。論理”０”ドットと論理”１”ド
ットとはドットの寸法を違えることで作ることができ
る。すでに述べたように、異なる寸法のドットは異なる
真性量子状態を有する。
【００２８】論理セル８３は３入力論理セルになってい
る。本発明によればずれることなしに、ｎ入力論理セル
を作製することができる。以下の説明は本発明を明らか
にするためのものであり、図３に示されたような３入力
論理セルに付随する動作と論理の仕組みについて説明す
る。３つのデジタル入力で以て、８個の異なるデジタル
組み合わせが提供される。入力８４、８６、そして８８
を入力”Ａ”、”Ｂ”、そして”Ｃ”として、次の表１
は３入力”Ａ”、”Ｂ”、”Ｃ”に関する８個の可能な
組み合わせを示している。
る。本発明によればずれることなしに、ｎ入力論理セル
を作製することができる。以下の説明は本発明を明らか
にするためのものであり、図３に示されたような３入力
論理セルに付随する動作と論理の仕組みについて説明す
る。３つのデジタル入力で以て、８個の異なるデジタル
組み合わせが提供される。入力８４、８６、そして８８
を入力”Ａ”、”Ｂ”、そして”Ｃ”として、次の表１
は３入力”Ａ”、”Ｂ”、”Ｃ”に関する８個の可能な
組み合わせを示している。
【表１】
【００２９】アレイ９０中の量子ドットは”０”ドット
か”１”ドットとして形成される。アレイ９０を作り上
げている並列論理ユニットの任意のユニットの量子ドッ
トの３ドットすべての量子状態がソース１０における占
有された電子のエネルギー状態に揃っている場合には、
ソース１０とドレイン１２との間に電子が流れる。図１
ａに関連して説明したようにドレインを接続してあれ
ば、ソース１０とドレイン１２間でトンネリングする電
子による電流はドレイン１２において論理”０”として
現れる。
か”１”ドットとして形成される。アレイ９０を作り上
げている並列論理ユニットの任意のユニットの量子ドッ
トの３ドットすべての量子状態がソース１０における占
有された電子のエネルギー状態に揃っている場合には、
ソース１０とドレイン１２との間に電子が流れる。図１
ａに関連して説明したようにドレインを接続してあれ
ば、ソース１０とドレイン１２間でトンネリングする電
子による電流はドレイン１２において論理”０”として
現れる。
【００３０】図３では、アレイ９０を作り上げる論理ユ
ニットの各々の量子ドットが入力８４、８６、そして８
８におけるデジタル入力の可能な組み合わせのすべてを
表している。このように、３入力のすべての論理状態が
どのようなものであろうと、電子はソース１０とドレイ
ン１２間で流れる。例えば、もし入力８４、８６、そし
て８８がすべて論理レベル”１”にあれば、アレイ９０
の最も下の論理ユニット９５が３つの論理”１”ドット
を含むため、電子はこの論理ユニット９５を通って流れ
る。明らかなように、入力８４、８６、そして８８のす
べてが論理レベル”１”にあれば、アレイ９０を作り上
げている論理ユニットのうち、論理ユニット９５を除い
てどの論理ユニットにも３つの論理”１”ドットが含ま
れていないため、電子は論理ユニット９５以外のどの論
理ユニットをもトンネリングしない。
ニットの各々の量子ドットが入力８４、８６、そして８
８におけるデジタル入力の可能な組み合わせのすべてを
表している。このように、３入力のすべての論理状態が
どのようなものであろうと、電子はソース１０とドレイ
ン１２間で流れる。例えば、もし入力８４、８６、そし
て８８がすべて論理レベル”１”にあれば、アレイ９０
の最も下の論理ユニット９５が３つの論理”１”ドット
を含むため、電子はこの論理ユニット９５を通って流れ
る。明らかなように、入力８４、８６、そして８８のす
べてが論理レベル”１”にあれば、アレイ９０を作り上
げている論理ユニットのうち、論理ユニット９５を除い
てどの論理ユニットにも３つの論理”１”ドットが含ま
れていないため、電子は論理ユニット９５以外のどの論
理ユニットをもトンネリングしない。
【００３１】論理セル８３について、アレイ９０を含む
論理ユニットの各々を分離している材料は図２ｂと図２
ｃに関連して説明したトンネル障壁と同じ材料で、トン
ネル障壁と同時に分離用トレンチ中に再成長される。分
離用トレンチはトレンチ５８、６０、６２、そして６４
と同時に形成される。各論理ユニット間の間隔は論理ユ
ニットから論理ユニットへのトンネリングを阻止するよ
うに十分広く取られる。最後に、アレイ９０の適当なド
ット上のゲートコンタクトがアルミニウムのような金属
の接続を用いて並列接続される。
論理ユニットの各々を分離している材料は図２ｂと図２
ｃに関連して説明したトンネル障壁と同じ材料で、トン
ネル障壁と同時に分離用トレンチ中に再成長される。分
離用トレンチはトレンチ５８、６０、６２、そして６４
と同時に形成される。各論理ユニット間の間隔は論理ユ
ニットから論理ユニットへのトンネリングを阻止するよ
うに十分広く取られる。最後に、アレイ９０の適当なド
ット上のゲートコンタクトがアルミニウムのような金属
の接続を用いて並列接続される。
【００３２】デジタル電子回路の観点から、図３に示さ
れた論理セル８３は入力８４、８６、そして８８上の任
意の論理入力に対して論理”０”出力を生成するであろ
う。実際の応用で望ましいことは、異なる論理入力に対
して異なる論理出力を生成する論理セルである。従っ
て、図４は、論理セル８３を与えられた論理入力に依存
して特定の論理出力を提供するようにプログラムする機
構を示している。ドレイン１２の形状を変更することに
よって特定の論理機能が実現できる。
れた論理セル８３は入力８４、８６、そして８８上の任
意の論理入力に対して論理”０”出力を生成するであろ
う。実際の応用で望ましいことは、異なる論理入力に対
して異なる論理出力を生成する論理セルである。従っ
て、図４は、論理セル８３を与えられた論理入力に依存
して特定の論理出力を提供するようにプログラムする機
構を示している。ドレイン１２の形状を変更することに
よって特定の論理機能が実現できる。
【００３３】図４に示されたように、ドレイン１２はノ
ッチ９６を有するように作製されている。ノッチ９６は
図２ｅのヘテロ接合トンネリング障壁２０、２２、２
４、２６と同じようにエッチおよび再成長で作ることが
できる。あるいは、ノッチ９６はその他のすべての処理
工程が終了した後に単にエッチして作ることもできる。
この後者の方法は予め作製されてしまったアレイから特
注の回路を形成する場合に利用できる。ノッチ９６はト
ンネリングを許容するには広すぎるので、入力８４、８
６、そして８８への３つの論理が“０”入力でも（これ
らの入力は図３に関連して説明したように、通常は最も
上の論理ユニットを通してトンネリングを許容する）、
ソース１０とドレイン１２間にトンネリングをもたらさ
ない。図１ａに関連して説明したようなドレイン接続に
関して、入力８４、８６、そして８８上の“０”入力に
対して、論理“１”がドレイン１２とドレインコンタク
ト９６に現れる。すなわち、図４は３入力ＮＯＲゲート
を表している。
ッチ９６を有するように作製されている。ノッチ９６は
図２ｅのヘテロ接合トンネリング障壁２０、２２、２
４、２６と同じようにエッチおよび再成長で作ることが
できる。あるいは、ノッチ９６はその他のすべての処理
工程が終了した後に単にエッチして作ることもできる。
この後者の方法は予め作製されてしまったアレイから特
注の回路を形成する場合に利用できる。ノッチ９６はト
ンネリングを許容するには広すぎるので、入力８４、８
６、そして８８への３つの論理が“０”入力でも（これ
らの入力は図３に関連して説明したように、通常は最も
上の論理ユニットを通してトンネリングを許容する）、
ソース１０とドレイン１２間にトンネリングをもたらさ
ない。図１ａに関連して説明したようなドレイン接続に
関して、入力８４、８６、そして８８上の“０”入力に
対して、論理“１”がドレイン１２とドレインコンタク
ト９６に現れる。すなわち、図４は３入力ＮＯＲゲート
を表している。
【００３４】ｎ入力論理セルに関して任意のブール代数
論理関数を実行するために必要とされる並列論理ユニッ
トの最大数は２nである。しかし、多くの論理関数はそ
のような最大数を必要としない。例えば、３入力ＮＡＮ
Ｄゲートは３つの論理”１”ドットを含む１個の３ドッ
ト論理ユニットしか要求しないであろう。ソースおよび
ドレインの接続を図１ａに示したようなものとして、３
つの論理”１”入力の対してのみ論理”０”出力が得ら
れる。
論理関数を実行するために必要とされる並列論理ユニッ
トの最大数は２nである。しかし、多くの論理関数はそ
のような最大数を必要としない。例えば、３入力ＮＡＮ
Ｄゲートは３つの論理”１”ドットを含む１個の３ドッ
ト論理ユニットしか要求しないであろう。ソースおよび
ドレインの接続を図１ａに示したようなものとして、３
つの論理”１”入力の対してのみ論理”０”出力が得ら
れる。
【００３５】ノッチ９６のようなノッチを使用して論理
ゲートを構成することは、任意のブール代数論理関数を
論理ユニットアレイ中へのノッチのエッチングによっ
て”プログラム”することができるということで有利で
ある。更に、このようにして論理ゲートを形成すること
は、任意の瞬間にどれか１つの論理ユニットが”オン”
するか、どれも”オン”しないため、首尾一貫した出力
電圧が保証される。
ゲートを構成することは、任意のブール代数論理関数を
論理ユニットアレイ中へのノッチのエッチングによっ
て”プログラム”することができるということで有利で
ある。更に、このようにして論理ゲートを形成すること
は、任意の瞬間にどれか１つの論理ユニットが”オン”
するか、どれも”オン”しないため、首尾一貫した出力
電圧が保証される。
【００３６】本発明に従えば、複数個の論理ユニットを
並列接続することによってデジタル電子式の論理セルが
構成できる。各論理ユニットは直列接続された量子ドッ
トを含み、それらは縦型ヘテロ接合トンネリング障壁に
よって分離されている。特別な電位をゲートコンタクト
へ供給することによって並列接続された各論理ユニット
の適当な量子ドットの量子状態を変化させることができ
る。特定の論理ユニットを通っての電子のトンネリング
を阻止することによって、本発明の論理セルは様々な論
理機能を実現することができる。
並列接続することによってデジタル電子式の論理セルが
構成できる。各論理ユニットは直列接続された量子ドッ
トを含み、それらは縦型ヘテロ接合トンネリング障壁に
よって分離されている。特別な電位をゲートコンタクト
へ供給することによって並列接続された各論理ユニット
の適当な量子ドットの量子状態を変化させることができ
る。特定の論理ユニットを通っての電子のトンネリング
を阻止することによって、本発明の論理セルは様々な論
理機能を実現することができる。
【００３７】本発明とその特徴とについて詳細に説明し
てきたが、本発明の特許請求の範囲に述べられた本発明
の範囲からはずれることなく、数多くの変更、置き換
え、修正が可能であることは理解されるべきである。
てきたが、本発明の特許請求の範囲に述べられた本発明
の範囲からはずれることなく、数多くの変更、置き換
え、修正が可能であることは理解されるべきである。
【００３８】以上の説明に関して更に以下の項を開示す
る。 （１）半導体材料の表面に形成された量子効果論理ユニ
ットにおいて、前記表面から下方へ延びる複数個の縦型
ヘテロ接合トンネル障壁間に行をなして形成された複数
個の量子ドットであって、各量子ドットが２つの前記縦
型ヘテロ接合トンネル障壁間に形成されており、また各
隣接する量子ドットが前記縦型ヘテロ接合トンネル障壁
を共用するように形成された、複数個の量子ドットと、
前記縦型ヘテロ接合トンネル障壁の１つに隣接して、前
記量子ドットの行の一端に前記量子ドットに対向して取
り付けられたソースと、前記縦型ヘテロ接合トンネル障
壁の１つに隣接して、前記量子ドットの行の他端に前記
量子ドットに対向して取り付けられたドレインと、前記
量子ドットの各々に絶縁され隣接して取り付けられた複
数個の導電性ゲートであって、前記ゲートへ予め定めら
れた電位を供給することによって前記量子ドット内の量
子状態を変調させて、前記ソースと前記ドレインとの間
に前記量子トンネル障壁を通して電子をトンネル進行さ
せることのできる複数個の導電性ゲートと、を備えたユ
ニット。
る。 （１）半導体材料の表面に形成された量子効果論理ユニ
ットにおいて、前記表面から下方へ延びる複数個の縦型
ヘテロ接合トンネル障壁間に行をなして形成された複数
個の量子ドットであって、各量子ドットが２つの前記縦
型ヘテロ接合トンネル障壁間に形成されており、また各
隣接する量子ドットが前記縦型ヘテロ接合トンネル障壁
を共用するように形成された、複数個の量子ドットと、
前記縦型ヘテロ接合トンネル障壁の１つに隣接して、前
記量子ドットの行の一端に前記量子ドットに対向して取
り付けられたソースと、前記縦型ヘテロ接合トンネル障
壁の１つに隣接して、前記量子ドットの行の他端に前記
量子ドットに対向して取り付けられたドレインと、前記
量子ドットの各々に絶縁され隣接して取り付けられた複
数個の導電性ゲートであって、前記ゲートへ予め定めら
れた電位を供給することによって前記量子ドット内の量
子状態を変調させて、前記ソースと前記ドレインとの間
に前記量子トンネル障壁を通して電子をトンネル進行さ
せることのできる複数個の導電性ゲートと、を備えたユ
ニット。
【００３９】（２）第１項記載のユニットであって、更
に、前記量子ドットがその中に形成される第１の半導体
層と、前記第１の半導体層よりも高いバンドギャップエ
ネルギーを有する２つの水平な半導体障壁層であって、
前記第１の半導体層がそれらの間に形成されるようにな
った２つの水平な半導体障壁層と、前記第１の半導体層
よりも高いバンドギャップエネルギーを有する半導体材
料で形成された前記縦型ヘテロ接合トンネル障壁と、を
含むユニット。
に、前記量子ドットがその中に形成される第１の半導体
層と、前記第１の半導体層よりも高いバンドギャップエ
ネルギーを有する２つの水平な半導体障壁層であって、
前記第１の半導体層がそれらの間に形成されるようにな
った２つの水平な半導体障壁層と、前記第１の半導体層
よりも高いバンドギャップエネルギーを有する半導体材
料で形成された前記縦型ヘテロ接合トンネル障壁と、を
含むユニット。
【００４０】（３）第２項記載のユニットであって、前
記複数個の量子ドットが互いに異なる寸法のものであっ
て、そのため前記ゲートに予め定められた電位を供給す
ることによって異なる寸法の量子ドット中に異なる量子
状態が生成されるユニット。
記複数個の量子ドットが互いに異なる寸法のものであっ
て、そのため前記ゲートに予め定められた電位を供給す
ることによって異なる寸法の量子ドット中に異なる量子
状態が生成されるユニット。
【００４１】（４）第２項記載のユニットであって、前
記複数個の量子ドットが互いに異なる半導体材料ででき
た量子ドットを含み、そのため前記ゲートへ予め定めら
れた電位を供給することによって異なる半導体材料でで
きた量子ドット中に異なる量子状態が生成されるユニッ
ト。
記複数個の量子ドットが互いに異なる半導体材料ででき
た量子ドットを含み、そのため前記ゲートへ予め定めら
れた電位を供給することによって異なる半導体材料でで
きた量子ドット中に異なる量子状態が生成されるユニッ
ト。
【００４２】（５）第２項記載のユニットであって、前
記縦型ヘテロ接合トンネル障壁が更に、前記表面から前
記第１の半導体層を通って下方へエッチされた複数個の
トレンチ中へ再成長された半導体材料を含むユニット。
記縦型ヘテロ接合トンネル障壁が更に、前記表面から前
記第１の半導体層を通って下方へエッチされた複数個の
トレンチ中へ再成長された半導体材料を含むユニット。
【００４３】（６）第５項記載のユニットであって、更
に、前記表面に形成され、前記第１の半導体層へオーミ
ック接触する、前記ソースのソースコンタクトと、前記
表面に形成され、前記第１の半導体層へオーミック接触
する、前記ドレインのドレインコンタクトと、を含むユ
ニット。
に、前記表面に形成され、前記第１の半導体層へオーミ
ック接触する、前記ソースのソースコンタクトと、前記
表面に形成され、前記第１の半導体層へオーミック接触
する、前記ドレインのドレインコンタクトと、を含むユ
ニット。
【００４４】（７）半導体材料の表面に形成された量子
効果論理セルであって、複数個の量子ドットの行であっ
て、各行が、２つの端と、複数個の量子ドットの上に取
り付けられた複数個のゲートとを有している複数個の量
子ドットの行と、前記量子ドットの行の各々の一端につ
ながれたソースと、前記量子ドットの行の各々の他端に
つながれたドレインと、複数個のゲート入力であって、
各々の入力が前記量子ドットの行の各行中の１つのゲー
トへつながれ、また各々のゲートが前記量子ドットの対
応する１つのドット内の量子状態を変調させて、前記ゲ
ートへ予め定められた電位を供給することによって前記
ソースと前記ドレインとの間で前記トンネル障壁を通っ
て電子がトンネルできるようにする複数個のゲート入力
と、を含む論理セル。
効果論理セルであって、複数個の量子ドットの行であっ
て、各行が、２つの端と、複数個の量子ドットの上に取
り付けられた複数個のゲートとを有している複数個の量
子ドットの行と、前記量子ドットの行の各々の一端につ
ながれたソースと、前記量子ドットの行の各々の他端に
つながれたドレインと、複数個のゲート入力であって、
各々の入力が前記量子ドットの行の各行中の１つのゲー
トへつながれ、また各々のゲートが前記量子ドットの対
応する１つのドット内の量子状態を変調させて、前記ゲ
ートへ予め定められた電位を供給することによって前記
ソースと前記ドレインとの間で前記トンネル障壁を通っ
て電子がトンネルできるようにする複数個のゲート入力
と、を含む論理セル。
【００４５】（８）第７項記載のデバイスであって、前
記縦型ヘテロ接合トンネル障壁が更に前記表面から前記
第１の半導体層を通って下方へエッチされた複数個のト
レンチ中に再成長された半導体材料を含んでいるデバイ
ス。
記縦型ヘテロ接合トンネル障壁が更に前記表面から前記
第１の半導体層を通って下方へエッチされた複数個のト
レンチ中に再成長された半導体材料を含んでいるデバイ
ス。
【００４６】（９）第８項記載のセルであって、前記量
子ドットの行の各々が更に前記複数個の量子ドットの行
を含み、前記量子ドットが前記表面から下方へ延びる複
数個の縦型ヘテロ接合トンネル障壁の間に取り付けられ
ており、そのため前記量子ドットの各々が２つの前記縦
型ヘテロ接合トンネル障壁の間に形成され、各隣接の量
子ドットが１つの前記縦型ヘテロ接合トンネル障壁を共
用しているセル。
子ドットの行の各々が更に前記複数個の量子ドットの行
を含み、前記量子ドットが前記表面から下方へ延びる複
数個の縦型ヘテロ接合トンネル障壁の間に取り付けられ
ており、そのため前記量子ドットの各々が２つの前記縦
型ヘテロ接合トンネル障壁の間に形成され、各隣接の量
子ドットが１つの前記縦型ヘテロ接合トンネル障壁を共
用しているセル。
【００４７】（１０）第９項記載のセルであって、更
に、前記量子ドットがその中に形成される第１の半導体
層と、前記第１の半導体層よりも高いバンドギャップエ
ネルギーを有する２つの水平な半導体障壁層であって、
前記第１の半導体層がそれらの間に形成されるようにな
った２つの水平な半導体障壁層と、前記第１の半導体層
よりも高いバンドギャップエネルギーを有する半導体材
料で形成された前記縦型ヘテロ接合トンネル障壁と、を
含むセル。
に、前記量子ドットがその中に形成される第１の半導体
層と、前記第１の半導体層よりも高いバンドギャップエ
ネルギーを有する２つの水平な半導体障壁層であって、
前記第１の半導体層がそれらの間に形成されるようにな
った２つの水平な半導体障壁層と、前記第１の半導体層
よりも高いバンドギャップエネルギーを有する半導体材
料で形成された前記縦型ヘテロ接合トンネル障壁と、を
含むセル。
【００４８】（１１）第１０項記載のデバイスであっ
て、前記複数個の量子ドットが更に、互いに異なる寸法
の複数個の量子ドットを含んでおり、そのため前記量子
ドットの前記ゲートへ予め定められた電位を供給するこ
とによって複数個の互いに異なる量子状態が前記量子ド
ット中に実現されるようになったデバイス。
て、前記複数個の量子ドットが更に、互いに異なる寸法
の複数個の量子ドットを含んでおり、そのため前記量子
ドットの前記ゲートへ予め定められた電位を供給するこ
とによって複数個の互いに異なる量子状態が前記量子ド
ット中に実現されるようになったデバイス。
【００４９】（１２）第１１項記載のデバイスであっ
て、更に、前記表面に形成され、前記第１の半導体層へ
オーミック接触する、前記ソースのためのソースコンタ
クトと、前記表面に形成され、前記第１の半導体層へオ
ーミック接触する、前記ドレインのためのドレインコン
タクトと、を含むデバイス。
て、更に、前記表面に形成され、前記第１の半導体層へ
オーミック接触する、前記ソースのためのソースコンタ
クトと、前記表面に形成され、前記第１の半導体層へオ
ーミック接触する、前記ドレインのためのドレインコン
タクトと、を含むデバイス。
【００５０】（１３）量子効果論理ユニットの製造方法
において、半導体基板を供給し、前記基板上に第１の障
壁層を形成し、前記第１の障壁層上に量子層を形成し、
前記量子層上に第２の障壁層を形成し、前記第２の障壁
層と前記量子層を通して前記第１の障壁層に達するよう
に間隔を持った複数個のトレンチをエッチングして前記
トレンチ間に量子ドットを定め、前記トレンチ中に前記
量子層よりも広いバンドギャップを有する半導体を再成
長させて各々の複数個の縦型ヘテロ接合障壁を形成し、
前記量子ドット上に複数個のゲート本体を形成して前記
再成長半導体へ予め定められた電位を供給し、前記トレ
ンチの外の前記量子層へ電気的に接続されるように前記
再成長半導体の横にソースおよびドレインコンタクトを
形成する工程を含む方法。
において、半導体基板を供給し、前記基板上に第１の障
壁層を形成し、前記第１の障壁層上に量子層を形成し、
前記量子層上に第２の障壁層を形成し、前記第２の障壁
層と前記量子層を通して前記第１の障壁層に達するよう
に間隔を持った複数個のトレンチをエッチングして前記
トレンチ間に量子ドットを定め、前記トレンチ中に前記
量子層よりも広いバンドギャップを有する半導体を再成
長させて各々の複数個の縦型ヘテロ接合障壁を形成し、
前記量子ドット上に複数個のゲート本体を形成して前記
再成長半導体へ予め定められた電位を供給し、前記トレ
ンチの外の前記量子層へ電気的に接続されるように前記
再成長半導体の横にソースおよびドレインコンタクトを
形成する工程を含む方法。
【００５１】（１４）量子効果論理セルの製造方法にお
いて、半導体基板を供給し、前記基板上に第１の障壁層
を形成し、前記第１の障壁層上に量子層を形成し、前記
量子層上に第２の障壁層を形成し、前記第２の障壁層と
前記量子層を通して前記第１の障壁層に達するように間
隔を持った複数個の分離用トレンチをエッチングして前
記分離用トレンチ間に複数個の並列な量子ドットの行を
定め、前記第２の障壁層と前記量子層を通して前記第１
の障壁層に達するように間隔を持った複数個のトレンチ
をエッチングして前記量子ドットの行内の前記トレンチ
間に量子ドットを定め、前記トレンチおよび分離用トレ
ンチ中に前記量子層よりも広いバンドギャップを有する
半導体を再成長させ、前記量子ドット上に複数個の並列
に接続されたゲート本体を形成して前記再成長半導体へ
予め定められた電位を供給し、前記トレンチの外の前記
量子層へ電気的に接続されるように前記再成長半導体の
横にソースおよびドレインコンタクトを形成する工程を
含む方法。
いて、半導体基板を供給し、前記基板上に第１の障壁層
を形成し、前記第１の障壁層上に量子層を形成し、前記
量子層上に第２の障壁層を形成し、前記第２の障壁層と
前記量子層を通して前記第１の障壁層に達するように間
隔を持った複数個の分離用トレンチをエッチングして前
記分離用トレンチ間に複数個の並列な量子ドットの行を
定め、前記第２の障壁層と前記量子層を通して前記第１
の障壁層に達するように間隔を持った複数個のトレンチ
をエッチングして前記量子ドットの行内の前記トレンチ
間に量子ドットを定め、前記トレンチおよび分離用トレ
ンチ中に前記量子層よりも広いバンドギャップを有する
半導体を再成長させ、前記量子ドット上に複数個の並列
に接続されたゲート本体を形成して前記再成長半導体へ
予め定められた電位を供給し、前記トレンチの外の前記
量子層へ電気的に接続されるように前記再成長半導体の
横にソースおよびドレインコンタクトを形成する工程を
含む方法。
【００５２】（１５）半導体材料の表面に形成された量
子効果スイッチングユニットにおいて、前記表面から下
方へ延びる少なくとも２つの縦型ヘテロ接合トンネル障
壁間に形成された量子ドットと、前記量子ドットに対向
するように前記縦型ヘテロ接合トンネル障壁の一方に隣
接して取り付けられたソースと、前記量子ドットに対向
するように前記縦型ヘテロ接合トンネル障壁の他方に隣
接して取り付けられたドレインと、前記量子ドットに絶
縁されて隣接して取り付けられた導電性ゲートであっ
て、前記量子ドット内の量子状態を変調するように作用
し、そのため前記ゲートへ予め定められた電位を供給す
ることによって前記ソースと前記ドレインとの間で前記
トンネル障壁を通って電子がトンネルの進行できるよう
にする導電性ゲートと、を含むスイッチングユニット。
子効果スイッチングユニットにおいて、前記表面から下
方へ延びる少なくとも２つの縦型ヘテロ接合トンネル障
壁間に形成された量子ドットと、前記量子ドットに対向
するように前記縦型ヘテロ接合トンネル障壁の一方に隣
接して取り付けられたソースと、前記量子ドットに対向
するように前記縦型ヘテロ接合トンネル障壁の他方に隣
接して取り付けられたドレインと、前記量子ドットに絶
縁されて隣接して取り付けられた導電性ゲートであっ
て、前記量子ドット内の量子状態を変調するように作用
し、そのため前記ゲートへ予め定められた電位を供給す
ることによって前記ソースと前記ドレインとの間で前記
トンネル障壁を通って電子がトンネルの進行できるよう
にする導電性ゲートと、を含むスイッチングユニット。
【００５３】（１６）第１５項記載のユニットであっ
て、更に、前記量子ドットがその中に形成される第１の
半導体層と、前記第１の半導体層よりも高いバンドギャ
ップエネルギーを有する２つの水平な半導体障壁層であ
って、前記第１の半導体層がそれらの間に形成されるよ
うになった２つの水平な半導体障壁層と、前記第１の半
導体層よりも高いバンドギャップエネルギーを有する半
導体材料で形成された前記縦型ヘテロ接合トンネル障壁
と、を含むユニット。
て、更に、前記量子ドットがその中に形成される第１の
半導体層と、前記第１の半導体層よりも高いバンドギャ
ップエネルギーを有する２つの水平な半導体障壁層であ
って、前記第１の半導体層がそれらの間に形成されるよ
うになった２つの水平な半導体障壁層と、前記第１の半
導体層よりも高いバンドギャップエネルギーを有する半
導体材料で形成された前記縦型ヘテロ接合トンネル障壁
と、を含むユニット。
【００５４】（１７）第１６項記載のユニットであっ
て、前記縦型ヘテロ接合トンネル障壁が更に、前記表面
から前記第１の半導体層を通って下方へエッチされた少
なくとも２つのトレンチ中に再成長された半導体材料を
含んでいるユニット。
て、前記縦型ヘテロ接合トンネル障壁が更に、前記表面
から前記第１の半導体層を通って下方へエッチされた少
なくとも２つのトレンチ中に再成長された半導体材料を
含んでいるユニット。
【００５５】（１８）各々の量子ドットが縦型ヘテロ接
合トンネリング障壁２０，２２，２４、そして２６によ
って分離された量子ドット１４，１６、そして１８を含
む量子ドット行を含む量子ドット論理ユニット８が得ら
れる。入力３２，３４、そして３６に供給される電位が
前記量子ドット内の量子状態を変調し、それによって前
記トンネリング障壁を通っての電子のトンネリングの進
行を制御するように作用する。
合トンネリング障壁２０，２２，２４、そして２６によ
って分離された量子ドット１４，１６、そして１８を含
む量子ドット行を含む量子ドット論理ユニット８が得ら
れる。入力３２，３４、そして３６に供給される電位が
前記量子ドット内の量子状態を変調し、それによって前
記トンネリング障壁を通っての電子のトンネリングの進
行を制御するように作用する。
【００５６】関連出願
本出願は”ヘテロ接合障壁を備えた横型共鳴トンネリン
グトランジスタ（Lateral Resonant Tunneling Transis
tor with Heterojunction Barriers）”と題する１９９
１年１１月５日付けの米国特許出願第０７／７８７，８
５０号（弁理士事件番号ＴＩ−１６２４０）に関連す
る。
グトランジスタ（Lateral Resonant Tunneling Transis
tor with Heterojunction Barriers）”と題する１９９
１年１１月５日付けの米国特許出願第０７／７８７，８
５０号（弁理士事件番号ＴＩ−１６２４０）に関連す
る。
【００５７】注意
米国政府は本発明に対して払い込み済みのライセンスを
有し、限定された範囲で、契約番号Ｆ０８６３０−９１
−Ｃ−００１２の条項によって提供されるような妥当な
条件の下で第３者に対してライセンスを供与するように
本発明の所有者に要求する権利を有する。
有し、限定された範囲で、契約番号Ｆ０８６３０−９１
−Ｃ−００１２の条項によって提供されるような妥当な
条件の下で第３者に対してライセンスを供与するように
本発明の所有者に要求する権利を有する。
【図１】ａは３ドット型の量子ドット論理ユニットの拡
大模式的平面図。ｂは図１ａに示された論理ユニットの
３つのドット中の量子状態を示すエネルギーバンド図。
大模式的平面図。ｂは図１ａに示された論理ユニットの
３つのドット中の量子状態を示すエネルギーバンド図。
【図２】本発明に従う量子効果論理ユニットの製造工程
を示す模式的断面図。
を示す模式的断面図。
【図３】本発明に従う８ユニット、３入力の汎用量子ド
ット論理セルの平面図。
ット論理セルの平面図。
【図４】本発明に従う８ユニット、３入力の量子ドット
ＮＯＲゲートの平面図。
ＮＯＲゲートの平面図。
８ 量子効果論理ユニット
１０ ソース
１２ ドレイン
１４，１６，１８ 量子ドット
２０，２２，２４．２６ ヘテロ接合トンネリング障壁
２８ ソースコンタクト
３０ ドレインコンタクト
３２，３４，３６ ゲートコンタクト
３８ 負荷抵抗
４０ 電源コンタクト
５０ 基板
５２ 障壁層
５４ 量子層
５６ 障壁層
５８，６０，６２，６４ トレンチ
６６，６８ トレンチ
７０ コンタクト
７２ ソースコンタクト
７４ コンタクト
７６ ドレインコンタクト
７８，８０，８２ ゲートコンタクト
８３ 論理セル
８４，８６，８８ 入力
９０ アレイ
９２ ”０”ドット
９４ ”１”ドット
９５ 論理ユニット
９６ ノッチ
フロントページの続き
(56)参考文献 特開 昭61−82471（ＪＰ，Ａ)
特開 昭63−221675（ＪＰ，Ａ)
特開 昭64−77965（ＪＰ，Ａ)
特開 昭52−144279（ＪＰ，Ａ)
ＫＨＡＬＩＤ Ｅ，ｅｔ．ａｌ．，"
Ｑｕａｎｔｕｍ Ｐｈｅｎｏｍｅｎａ
Ｉｎ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ−Ｃｏ
ｎｔｒｏｌｌｅｄ Ｓｅｍｉｃｏｎｄｕ
ｃｔｏｒ Ｎａｎｏｓｔｒｕｃｔｕｒｅ
ｓ”，ＰＲＯＣＥＥＤＩＮＧＳ ＯＦ
ＴＨＥ ＩＥＥＥ，1991年８月，ＶＯ
Ｌ．79，ＮＯ．８，ｐｐ．1106−1116
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/33 - 21/331
H01L 29/68 - 29/737
H01L 29/00 - 29/267
H01L 29/30 - 29/38
H03K 19/00
Claims (2)
- 【請求項１】 量子効果論理装置において、ソースとドレインの間に平行で複数の量子ドット行を有
し、該行は量子状態ｎの変化するドットを有し 、複数のゲートを有し、該ゲートのそれぞれは前記行のそ
れぞれの量子ドットに結合され、前記ゲートは前記量子
ドット内で量子状態を変調するように動作可能であり 、前記複数のゲートに印加される１組の電位が前記ソース
からドレインへ少なくとも一つの前記行を通してキャリ
アをトンネリングさせる、ことを備えた装置 。 - 【請求項２】 量子効果論理ユニットの製造方法におい
て、 半導体基板を供給し、 前記半導体基板上に第１の障壁層を形成し、 前記第１の障壁層上に量子層を形成し、 前記量子層上に第２の障壁層を形成し、 前記第２の障壁層と前記量子層を通して前記第１の障壁
層に達するように間隔を持った複数のトレンチをエッチ
ングして前記トレンチ間に量子ドットを定め、前記量子層よりも広いバンドギャップを有する前記トレ
ンチ内に半導体を再成長させて各々の複数 の縦型ヘテロ
接合障壁を形成し、前記量子ドットのうちの一つと前記トレンチの外の前記
量子層との間にギャップを有するトンネリング抑制部を
形成し 、動作すべき前記量子ドットに隣接した複数のゲート本体
を形成して前記量子ドットに電位を印加し 、前記トレンチの外の前記量子層へ電気的に結合するよう
に再成長半導体の横にソースコンタクトおよびドレイン
コンタクトを形成する、工程を備えた 方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US81155791A | 1991-12-20 | 1991-12-20 | |
| US811557 | 1991-12-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05347403A JPH05347403A (ja) | 1993-12-27 |
| JP3361135B2 true JP3361135B2 (ja) | 2003-01-07 |
Family
ID=25206878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34077292A Expired - Fee Related JP3361135B2 (ja) | 1991-12-20 | 1992-12-21 | 量子効果論理ユニットとその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5447873A (ja) |
| JP (1) | JP3361135B2 (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5908306A (en) * | 1993-01-29 | 1999-06-01 | Sony Corporation | Method for making a semiconductor device exploiting a quantum interferences effect |
| US5831294A (en) * | 1993-09-30 | 1998-11-03 | Sony Corporation | Quantum box structure and carrier conductivity modulating device |
| DE4401442C1 (de) * | 1994-01-19 | 1995-03-23 | Siemens Ag | Mikroelektronisches Bauelement |
| US5514876A (en) * | 1994-04-15 | 1996-05-07 | Trw Inc. | Multi-terminal resonant tunneling transistor |
| GB9421138D0 (en) * | 1994-10-20 | 1994-12-07 | Hitachi Europ Ltd | Memory device |
| US5561079A (en) * | 1994-12-16 | 1996-10-01 | General Motors Corporation | Stalagraphy |
| FR2749977B1 (fr) * | 1996-06-14 | 1998-10-09 | Commissariat Energie Atomique | Transistor mos a puits quantique et procedes de fabrication de celui-ci |
| KR100216545B1 (ko) * | 1996-11-22 | 1999-08-16 | 정선종 | 고속 반도체 장치 |
| US6265329B1 (en) * | 1998-03-09 | 2001-07-24 | Motorola, Inc. | Quantum deposition distribution control |
| US6211530B1 (en) * | 1998-06-12 | 2001-04-03 | Motorola, Inc. | Sparse-carrier devices and method of fabrication |
| GB9925213D0 (en) * | 1999-10-25 | 1999-12-22 | Univ Cambridge Tech | Magnetic logic elements |
| KR100325689B1 (ko) * | 1999-12-01 | 2002-02-25 | 오길록 | 전자-홀 결합을 이용한 단전자 메모리 소자 |
| US6633053B1 (en) | 2000-04-03 | 2003-10-14 | Gregg Scott Jaeger | Method and apparatus for creating at least one qubit in a quantum computing device |
| US6501676B1 (en) | 2000-09-12 | 2002-12-31 | The Board Of Regents Of The University Of Nebraska | Accessing of two-terminal electronic quantum dot comprising static memory |
| US6819474B2 (en) * | 2002-01-31 | 2004-11-16 | Arisbe Tools, L.L.C. | Quantum switches and circuits |
| US7398259B2 (en) | 2002-03-12 | 2008-07-08 | Knowmtech, Llc | Training of a physical neural network |
| US7412428B2 (en) * | 2002-03-12 | 2008-08-12 | Knowmtech, Llc. | Application of hebbian and anti-hebbian learning to nanotechnology-based physical neural networks |
| US7392230B2 (en) * | 2002-03-12 | 2008-06-24 | Knowmtech, Llc | Physical neural network liquid state machine utilizing nanotechnology |
| US8156057B2 (en) * | 2003-03-27 | 2012-04-10 | Knowm Tech, Llc | Adaptive neural network utilizing nanotechnology-based components |
| US6889216B2 (en) * | 2002-03-12 | 2005-05-03 | Knowm Tech, Llc | Physical neural network design incorporating nanotechnology |
| US9269043B2 (en) | 2002-03-12 | 2016-02-23 | Knowm Tech, Llc | Memristive neural processor utilizing anti-hebbian and hebbian technology |
| US20040039717A1 (en) * | 2002-08-22 | 2004-02-26 | Alex Nugent | High-density synapse chip using nanoparticles |
| US7752151B2 (en) * | 2002-06-05 | 2010-07-06 | Knowmtech, Llc | Multilayer training in a physical neural network formed utilizing nanotechnology |
| US7827131B2 (en) * | 2002-08-22 | 2010-11-02 | Knowm Tech, Llc | High density synapse chip using nanoparticles |
| US7426501B2 (en) * | 2003-07-18 | 2008-09-16 | Knowntech, Llc | Nanotechnology neural network methods and systems |
| TWI330889B (en) * | 2004-05-31 | 2010-09-21 | Ibm | Quantum device, quantum logic device, method of driving quantum logic device, and logic circuit constituted of quantum logic device |
| US7502769B2 (en) * | 2005-01-31 | 2009-03-10 | Knowmtech, Llc | Fractal memory and computational methods and systems based on nanotechnology |
| US7409375B2 (en) * | 2005-05-23 | 2008-08-05 | Knowmtech, Llc | Plasticity-induced self organizing nanotechnology for the extraction of independent components from a data stream |
| US7420396B2 (en) * | 2005-06-17 | 2008-09-02 | Knowmtech, Llc | Universal logic gate utilizing nanotechnology |
| US7599895B2 (en) | 2005-07-07 | 2009-10-06 | Knowm Tech, Llc | Methodology for the configuration and repair of unreliable switching elements |
| WO2008024368A2 (en) * | 2006-08-22 | 2008-02-28 | Menges Pamela A | Article having multi-functional elements |
| DE102006059110A1 (de) * | 2006-12-08 | 2008-06-12 | Technische Universität Berlin | Speicherzelle und Verfahren zum Speichern von Daten |
| US7930257B2 (en) * | 2007-01-05 | 2011-04-19 | Knowm Tech, Llc | Hierarchical temporal memory utilizing nanotechnology |
| KR101619292B1 (ko) | 2008-06-17 | 2016-05-10 | 내셔날 리서치 카운실 오브 캐나다 | 원자 양자점 |
| US7880496B1 (en) | 2009-02-09 | 2011-02-01 | University Of South Florida | Conservative logic gate for design of quantum dot cellular automata circuits |
| EP3469636B1 (en) * | 2016-06-08 | 2024-02-07 | SOCPRA - Sciences et Génie s.e.c. | Electronic circuit for control or coupling of single charges or spins and methods therefor |
| US10644113B2 (en) | 2016-08-10 | 2020-05-05 | Intel Corporation | Quantum dot array devices |
| KR102553538B1 (ko) | 2016-08-10 | 2023-07-10 | 인텔 코포레이션 | 양자 점 어레이 디바이스들 |
| PT116602B (pt) | 2020-07-24 | 2024-01-26 | Inst Superior Tecnico | Porta lógica de fredkin e c-not externamente clássica baseada em dinâmica quântica reversível composta por pontos quânticos de um nível, respectivo somador completo e método de operação do mesmo |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4575924A (en) * | 1984-07-02 | 1986-03-18 | Texas Instruments Incorporated | Process for fabricating quantum-well devices utilizing etch and refill techniques |
| US4799091A (en) * | 1984-07-02 | 1989-01-17 | Texas Instruments Incorporated | Quantum device output switch |
| JPH0758774B2 (ja) * | 1984-10-26 | 1995-06-21 | 工業技術院長 | 半導体装置 |
| JPH0611056B2 (ja) * | 1985-12-03 | 1994-02-09 | 富士通株式会社 | 高速半導体装置 |
| JP2650930B2 (ja) * | 1987-11-24 | 1997-09-10 | 株式会社日立製作所 | 超格子構作の素子製作方法 |
| JP2855775B2 (ja) * | 1990-04-20 | 1999-02-10 | 日本電気株式会社 | 電界効果トランジスタ |
| US5347140A (en) * | 1991-08-27 | 1994-09-13 | Matsushita Electric Industrial Co., Ltd. | Resonant electron transfer device |
| US5234848A (en) * | 1991-11-05 | 1993-08-10 | Texas Instruments Incorporated | Method for fabricating lateral resonant tunneling transistor with heterojunction barriers |
| US5346851A (en) * | 1992-11-20 | 1994-09-13 | Texas Instruments Incorporated | Method of fabricating Shannon Cell circuits |
| JP3517897B2 (ja) * | 1993-04-16 | 2004-04-12 | ソニー株式会社 | 量子演算素子およびその使用方法 |
-
1992
- 1992-12-21 JP JP34077292A patent/JP3361135B2/ja not_active Expired - Fee Related
-
1994
- 1994-03-16 US US08/214,084 patent/US5447873A/en not_active Expired - Lifetime
-
1995
- 1995-06-07 US US08/472,108 patent/US5783840A/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| ＫＨＡＬＩＤ Ｅ，ｅｔ．ａｌ．，"Ｑｕａｎｔｕｍ Ｐｈｅｎｏｍｅｎａ Ｉｎ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ−Ｃｏｎｔｒｏｌｌｅｄ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｎａｎｏｓｔｒｕｃｔｕｒｅｓ"，ＰＲＯＣＥＥＤＩＮＧＳ ＯＦ ＴＨＥ ＩＥＥＥ，１９９１年８月，ＶＯＬ．７９，ＮＯ．８，ｐｐ．１１０６−１１１６ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5447873A (en) | 1995-09-05 |
| US5783840A (en) | 1998-07-21 |
| JPH05347403A (ja) | 1993-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3361135B2 (ja) | 量子効果論理ユニットとその製造方法 | |
| US5234848A (en) | Method for fabricating lateral resonant tunneling transistor with heterojunction barriers | |
| JP3745015B2 (ja) | 電子デバイス | |
| US20070290193A1 (en) | Field effect transistor devices and methods | |
| Hasegawa et al. | Hexagonal binary decision diagram quantum logic circuits using Schottky in-plane and wrap-gate control of GaAs and InGaAs nanowires | |
| US5298787A (en) | Semiconductor embedded layer technology including permeable base transistor | |
| US5629231A (en) | Method of manufacturing a semiconductor device with metallic precipitate | |
| US4959696A (en) | Three terminal tunneling device and method | |
| JP4142114B2 (ja) | 相補形ヘテロ接合デバイスおよびその製造方法 | |
| US5059545A (en) | Three terminal tunneling device and method | |
| US5346851A (en) | Method of fabricating Shannon Cell circuits | |
| US5646418A (en) | Quantum effect switching device | |
| Satoh et al. | Voltage gain in GaAs-based lateral single-electron transistors having Schottky wrap gates | |
| Randall | A lateral-resonant-tunneling universal quantum-dot cell | |
| EP0545255B1 (en) | Quantum semiconductor device employing quantum boxes for enabling compact size and high-speed operation | |
| GB2289986A (en) | A semi-conductor device having a buried periodic structure | |
| GB2256313A (en) | Semiconductor dot logic/memory device | |
| JP2973225B2 (ja) | 半導体装置およびその製造方法 | |
| US5811831A (en) | Semiconductor device exploiting a quantum interference effect | |
| GB2284299A (en) | Multiple tunnel junction structure | |
| JP2722849B2 (ja) | 共鳴トンネル電界効果トランジスタ | |
| JP3171278B2 (ja) | 量子箱半導体装置 | |
| KR100399055B1 (ko) | 변형에 기인한 자기양자점을 이용한 단전자 트랜지스터 | |
| JPH01223775A (ja) | 二重障壁共鳴トンネル素子 | |
| JP4007560B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |