JP3361061B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3361061B2
JP3361061B2 JP26350698A JP26350698A JP3361061B2 JP 3361061 B2 JP3361061 B2 JP 3361061B2 JP 26350698 A JP26350698 A JP 26350698A JP 26350698 A JP26350698 A JP 26350698A JP 3361061 B2 JP3361061 B2 JP 3361061B2
Authority
JP
Japan
Prior art keywords
layer
region
sic
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26350698A
Other languages
English (en)
Other versions
JP2000101099A (ja
Inventor
節子 小林
孝 四戸
滝川  修
聖支 今井
英俊 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26350698A priority Critical patent/JP3361061B2/ja
Publication of JP2000101099A publication Critical patent/JP2000101099A/ja
Application granted granted Critical
Publication of JP3361061B2 publication Critical patent/JP3361061B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置、特に
SiCを用いた半導体装置に関する。
【0002】
【従来の技術】従来より、ショットキーダイオード等に
用いるSiCのオーミック電極としてはNiが広く用い
られている。しかし、NiはSiC中のシリコンと反応
して珪化物を形成し、余った炭素が電極表面やSiCと
電極との界面に偏析し、オーミック電極の高抵抗化や劣
化を起こすといった問題がある。また、オーミック電極
表面に炭素が析出すると、オーミック電極表面上に配線
部を形成した際に電極部や配線部の劣化や高抵抗化を起
こすことになる。
【0003】また、SiCを用いたショットキーダイオ
ードでは、逆方向電圧での耐圧を得るために、ショット
キー電極の周辺部にSiC基板とは逆の導電型のガード
リングを設けている。しかしながら、ショットキー接合
を得るためのショットキー電極及びオーミック接触が必
要なガードリング用の電極を同一の電極材で形成する場
合、ショットキー接合は得られても十分なオーミック接
触が得られないという問題がある。
【0004】一方、SiCは、不純物が作る深い準位に
キャリアがトラップされることが多いためキャリア濃度
が低下するといった問題や、空孔等に起因する結晶欠陥
が多いためキャリア移動度が低下して素子の電気的特性
を低下させるといった問題もある。
【0005】
【発明が解決しようとする課題】このように、SiCを
用いた半導体装置では、炭素の析出等によりオーミック
電極領域等での抵抗が高くなるという問題があった。ま
た、SiCはトラップや結晶欠陥に起因して、キャリア
濃度やキャリア移動度が低下しやすいといった問題もあ
った。
【0006】本発明は上記従来の課題に対してなされた
ものであり、SiCを用いた半導体装置において、オー
ミック電極領域等での低抵抗化をはかることを第1の目
的とし、SiCのキャリア濃度やキャリア移動度を向上
させることを第2の目的としている。
【0007】
【課題を解決するための手段】本発明は、SiC領域と
このSiC領域上に形成された電極領域とを有する半導
体装置であって、前記電極領域はx>0.5であるSi
x 1-x 層を含んで構成されていることを特徴とする。
【0008】x>0.5であるSix 1-x 層は、Si
C(本明細書において単にSiCと記載したものは、特
に断らない限り、通常はSi0.5 0.5 を指すものとす
る)に比べてバンドギャップが狭い。したがって、本発
明によれば、x>0.5であるSix 1-x 層を設ける
ことにより、その上に金属層等を形成したときに金属/
半導体界面におけるエネルギーバリアハイトを低くする
ことができ、オーミック接触抵抗を低減することができ
る。
【0009】また本発明は、SiC領域とこのSiC領
域上に形成された電極領域とを有する半導体装置であっ
て、前記電極領域はx>0.5であるSix 1-x 層及
び炭化物生成エンタルピーが負の値を持つ第1の元素の
炭化物からなる層を含んで構成されていることを特徴と
する。
【0010】本発明では、第1の元素の炭化物生成エン
タルピーが負の値であるため、SiC領域の炭素と第1
の元素が反応して第1の元素の炭化物が形成されるとと
もに、x>0.5であるSix 1-x 層が形成される。
このSix 1-x 層により、先の発明と同様、オーミッ
ク接触抵抗を低減することができる。また、炭化物生成
エンタルピーが負の値を持つ第1の元素の作用により、
炭素の析出によって生じる電極の高抵抗化や劣化といっ
た問題を防止することができる。
【0011】また本発明は、SiC領域とこのSiC領
域上に形成された電極領域とを有する半導体装置であっ
て、前記電極領域は不純物が高濃度ドーピングされたS
iC層を含んで構成されていることを特徴とする。
【0012】本発明によれば、高濃度ドーピングされた
SiC層を設けることにより、その上に金属層等を形成
したときに、キャリアがSiC領域/金属層界面をトン
ネリングすることができ、オーミック接触抵抗を低減す
ることができる。なお、ここでいうSiC層には、Si
0.5 0.5 層の他に、x>0.5であるSix 1-x
も含まれる。
【0013】また本発明は、SiC領域とこのSiC領
域上に形成された電極領域とを有する半導体装置であっ
て、前記電極領域は、炭化物生成エンタルピーが負の値
を持つ第1の元素の炭化物からなる層及び珪化物生成エ
ンタルピーが負の値を持つ第2の元素の珪化物からなる
層を含んで構成されている、或いは、炭化物生成エンタ
ルピーが負の値を持つ第1の元素の炭化物の領域及び珪
化物生成エンタルピーが負の値を持つ第2の元素の珪化
物の領域が混在した層を含んで構成されていることを特
徴とする。
【0014】本発明では、第2の元素の珪化物生成エン
タルピーが負の値であるため、SiC領域の珪素と第2
の元素が反応して第2の元素の珪化物が形成され、この
第2の元素の珪化物によってSiC領域に対する良好な
オーミック接触が得られる。また、第1の元素の炭化物
生成エンタルピーが負の値であるため、SiC領域の炭
素と第1の元素が反応して第1の元素の炭化物が形成さ
れ易く、珪化物生成に伴う炭素の析出によって生じる電
極の高抵抗化や劣化といった問題を防止することができ
る。
【0015】また本発明は、n型SiC領域とこのn型
SiC領域上に形成された電極領域とを有する半導体装
置であって、前記電極領域は、炭化物生成エンタルピー
が負の値を持つ第1の元素の炭化物からなる層、珪化物
生成エンタルピーが負の値を持つ第2の元素の珪化物か
らなる層及び第2の元素の窒化物からなる層を含んで構
成されている、或いは、炭化物生成エンタルピーが負の
値を持つ第1の元素の炭化物の領域、珪化物生成エンタ
ルピーが負の値を持つ第2の元素の珪化物の領域及び第
2の元素の窒化物の領域が混在した層を含んで構成され
ていることを特徴とする。
【0016】本発明では、先の発明と同様、第2の元素
の珪化物によって良好なオーミック接触が得られ、か
つ、第1の元素の炭化物が形成されることによって炭素
の析出が抑制できるといった効果の他、第2の元素の窒
化物の作用により、n型SiC領域のn型ドーパントで
ある窒素がn型SiC領域から引き出されることが防止
され、ドーピング濃度の低下を防止することができ、オ
ーミック接触抵抗を低減できるといった効果が得られ
る。
【0017】また本発明は、p型SiC領域とこのp型
SiC領域上に形成された電極領域とを有する半導体装
置であって、前記電極領域は、炭化物生成エンタルピー
が負の値を持つ第1の元素の炭化物からなる層、珪化物
生成エンタルピーが負の値を持つ第2の元素の珪化物か
らなる層及び2族又は3族の第3の元素を含む層を含ん
で構成されている、或いは、炭化物生成エンタルピーが
負の値を持つ第1の元素の炭化物の領域及び珪化物生成
エンタルピーが負の値を持つ第2の元素の珪化物の領域
が混在した層並びに2族又は3族の第3の元素を含む層
を含んで構成されていることを特徴とする。
【0018】本発明でも、先の発明と同様、第2の元素
の珪化物によって良好なオーミック接触が得られ、か
つ、第1の元素の炭化物が形成されることによって炭素
の析出が抑制できるといった効果の他、第3の元素を含
む層(通常は、第3の元素が不純物としてドーピングさ
れたSiC(Si0.5 0.5 或いはx>0.5のSix
1-x )からなる)をキャリアがトンネリングすること
ができるため、オーミック接触抵抗を低減できるといっ
た効果が得られる。
【0019】また本発明は、p型SiC領域とこのp型
SiC領域上に形成された電極領域とを有する半導体装
置であって、前記電極領域は、炭化物生成エンタルピー
及び珪化物生成エンタルピーが負の値を持つ第4の元素
の炭化物からなる層、第4の元素の珪化物からなる層及
び2族又は3族の第3の元素を含む層を含んで構成され
ている、或いは、炭化物生成エンタルピー及び珪化物生
成エンタルピーが負の値を持つ第4の元素の炭化物の領
域及び第4の元素の珪化物の領域が混在した層並びに2
族又は3族の第3の元素を含む層を含んで構成されてい
ることを特徴とする。
【0020】本発明では、第4の元素の炭化物生成エン
タルピー及び珪化物生成エンタルピーがいずれも負であ
り、先の発明における第1の元素及び第2の元素が同一
の元素となる場合である。したがって、先の発明と同
様、第4の元素の珪化物によって良好なオーミック接触
が得られ、かつ、第4の元素の炭化物が形成されること
によって炭素の析出が抑制できるといった効果、さらに
は、第3の元素を含む層をキャリアがトンネリングする
ことによりオーミック接触抵抗を低減できるといった効
果が得られる。
【0021】また本発明は、SiC領域とこのSiC領
域上に形成された電極部とこの電極部上に形成された配
線部とを有する半導体装置であって、前記配線部に用い
る材料は所定の金属に珪素及び炭素が含有されたもので
あることを特徴とする。
【0022】前記所定の金属には該金属に対する固溶限
界以上の濃度で珪素及び炭素が含有されていることが好
ましい。
【0023】本発明によれば、配線部の金属に対して珪
素の他に炭素が含有されているため、SiC領域からの
炭素の析出によって引き起こされる電極部や配線部の劣
化や高抵抗化を防止することができる。
【0024】また本発明は、SiC領域とこのSiC領
域上に形成された電極領域とを有する半導体装置であっ
て、前記電極領域はGe濃度が1021cm-3以上である
Si1-x-y x Gey 層を含んで構成されていることを
特徴とする。
【0025】Si1-x-y x Gey はSiCに比べてバ
ンドギャップが狭い。したがって、本発明によれば、S
1-x-y x Gey 層を設けることにより、その上に金
属層等を形成したときに金属/半導体界面におけるエネ
ルギーバリアハイトを低くすることができ、オーミック
接触抵抗を低減することができる。Si1-x-y x Ge
y 層には不純物となる元素がドーピングされていてもよ
い。Geと不純物をイオン注入等でアモルファス化させ
て導入することにより、不純物のドーピング濃度を飛躍
的に向上させることができ、より一層低抵抗化をはかる
ことができる。なお、上記xの範囲は0<x≦0.5で
あることが好ましく、yの範囲は0<y≦0.3である
ことが好ましい。
【0026】また本発明は、第1導電型のSiC領域
と、この第1導電型のSiC領域にショットキー接合さ
れた電極部と、この電極部の外周部に対応する領域にお
いて該電極部と前記第1導電型のSiC領域とに挟まれ
た第2導電型のSiC領域とを有する半導体装置であっ
て、前記電極部と前記第2導電型のSiC領域の境界部
にGe濃度が1021cm-3以上のSi1-x-y x Gey
層が形成されていることを特徴とする。
【0027】本発明では、電極部とガードリングとなる
第2導電型のSiC領域の境界部に所定のGe濃度のS
1-x-y x Gey 層(0<x≦0.5、0<y≦0.
3であることが好ましい)が形成されているので、電極
部とガードリングとの間で十分に低抵抗なオーミック接
触を得ることができる。
【0028】また本発明に係る半導体装置は、酸素或い
は1×1018cm-3以下の水素を含有するSiC領域を
有することを特徴とする。なお、酸素濃度についても1
×1018cm-3以下であることが好ましい。
【0029】本発明では、SiCに水素を含有させるこ
とにより非ドーパント不純物の作る深い準位を補償する
ことができ、また、SiCに酸素を含有させることによ
り結晶欠陥を緩和させることができるため、キャリア濃
度及びキャリア移動度を上昇させることができる。
【0030】
【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。
【0031】(第1実施形態)図1は、本発明の第1の
実施形態に係る電極構造の一例を示した断面図である。
図1に示すように、SiC基板101上にSix 1-x
層102と金属層103が層状に形成されている。
【0032】Six 1-x 層はX>0.5となってお
り、バンドキャップがSiCより狭くなっている。ま
た、SiC/Six 1-x 界面から金属層方向に向かっ
てSiの割合が連続的に増加しており、金属層方向に向
かってバンドギャップが連続的に狭くなっている。した
がって、半導体/金属界面のエネルギーバリアが低く、
オーミック接触抵抗が低減できる。また、SiC基板1
01上にSix 1-x 層102を形成することにより上
層側との密着性を向上させることも可能となる。
【0033】図2は、本実施形態に係る電極構造の他の
例を示した断面図である。電極構造の基本的な構成は、
図1に示した例と同様である。図1の例と異なるのは、
Six 1-x 層102がSiC基板101に埋もれてい
る点である。電極の作製方法によっては、本例のように
Six 1-x 層102の位置が変ることがあるが、図1
の例と同様の効果を奏することができる。
【0034】(第2実施形態)図3は、本発明の第2の
実施形態に係る電極構造の一例を示した断面図である。
図3に示すように、SiC基板101上にポリSiC層
120と金属層103が層状に形成されている。
【0035】ポリSiC層120は、SiC基板101
と同じ導電型となるように不純物がドーピングされてお
り、ポリSiC層120のドーピング濃度は1018cm
-3以上となっている。高濃度にドーピングされたポリS
iC層120をSiC基板101と金属層103との間
に挟むことによって、キャリアはSiC基板101/金
属層103界面をトンネリングするため、オーミック接
触抵抗を低減することができる。また、SiC基板10
1上にポリSiC層120を形成することにより上層側
との密着性を向上させることも可能となる。
【0036】(第3実施形態)図4は、本発明の第3の
実施形態に係る電極構造の一例を示した断面図である。
図4に示すように、SiC基板101上にSix 1-x
層102、第1元素炭化物層105及び第1元素層(金
属層)104が層状に形成されている。
【0037】第1元素には、炭化物生成エンタルピーが
負の値をもつ元素を用い、具体的には、Ta,Zr,N
b,Ti,Th,Be,V,Cr,Al,B,Ce,
W,Mn,Ca等の中から選択される。
【0038】第1の実施形態と同様、Six 1-x 層は
X>0.5となっており、SiC/Six 1-x 界面か
ら上層側に向かってSiの割合が増加しているため、オ
ーミック接触抵抗することが低減できる。また、SiC
基板101上にSix 1-x層102を形成するため密
着性を向上させることができる。
【0039】図5は、図4に示したような構成を有する
電極構造を作製するための製造方法の一例を示した工程
断面図である。
【0040】図5(a)に示すように、SiC基板10
1上に第1元素層104を層状に形成した後、熱処理を
行って図5(b)に示すような構造を作製する。第1元
素は炭化物生成エンタルピーが負の値をもつ元素である
ため、SiC基板101中の炭素と反応し、第1元素炭
化物層105が形成される。その際、SiC基板101
表面からは炭素が抜けるので、Siリッチな領域である
Six 1-x 層102が形成される。このように、本例
ではSiC基板101中の炭素は第1元素と反応するの
で、炭素が析出するという問題は起らない。
【0041】図6は、図4に示したような構成を有する
電極構造を作製するための製造方法の他の例を示した工
程断面図である。
【0042】図6(a)に示すように、SiC基板10
1上にポリSi層106と第1元素層104を層状に形
成した後、熱処理を行う。第1元素は炭化物生成エンタ
ルピーが負の値をもつ元素であるため、SiC基板10
1中の炭素と反応し、図6(b)に示すように、第1元
素炭化物層105が形成される。また、SiC基板10
1中の炭素はポリSi層106とも反応し、さらにSi
C基板101表面からは炭素が抜けるため、Siリッチ
なSix 1-x 層102が形成される。なお、ポリSi
層106にSiC基板101と同じ導電型となるように
不純物が高濃度でドーピングされていれば、さらにオー
ミック接触抵抗を低減することが可能である。
【0043】図7は、図4に示したような構成を有する
電極構造を作製するための製造方法の他の例を示した工
程断面図である。
【0044】図7(a)に示すように、SiC基板10
1上にポリSi層106を層状に形成した後、ポリSi
層106上にドーパントをイオン注入する。SiC基板
101とポリSi層106は同じ導電型であり、イオン
注入されるドーパント元素は、SiC基板101がn型
であれば5族元素、具体的にはN,P,As,Sb,B
iから選ばれる1つ以上の元素であり、SiC基板10
1がp型であれば3族元素或いは2族元素、具体的には
B,Al,Ga,In,Tl,Zn,Cd,Hg,S
c,Y,Be,Mg,Ca,Sr,Ba,Raから選ば
れる1つ以上の元素である。イオン注入により、図7
(b)に示すように、ポリSi層106はドープトポリ
Si層107となり、ドープトポリSi層107の下の
SiC基板101もイオン注入されてアモルファス領域
108となる。
【0045】次に、図7(c)に示すように、ドープト
ポリSi層107上に第1元素層104を形成し、熱処
理を行う。第1元素は炭化物生成エンタルピーが負の値
をもつ元素であるため、図7(d)に示すように、第1
元素炭化物層105が形成され、ドープトポリSi層1
07も炭素と反応してSix 1-x 層102が形成され
る。アモルファス領域は熱処理によって再結晶化する
が、アモルファス化したSiCが熱処理によって再結晶
化するときに3C−SiC結晶構造になりやすいという
SiCの特質があるので、Six 1-x 層102の結晶
構造は3Cの比率が多くなる。3C−SiCは4H−S
iCや6H−SiCに比べてバンドギャップが狭いた
め、よりオーミック接触抵抗の低減をはかることができ
る。
【0046】(第4実施形態)第8は、本発明の第4の
実施形態に係る電極構造の一例及びその製造方法を示し
た工程断面図である。
【0047】図8(a)に示すように、SiC基板10
1上にポリSiC層109を層状に形成した後、ポリS
iC層109上にドーパントをイオン注入する。SiC
基板101とポリSiC層109は同じ導電型である。
イオン注入するドーパント元素については、図7におい
て説明したものと同様である。イオン注入により、図8
(b)に示すように、ポリSiC層109はドープトポ
リSiC層110となり、ドープトポリSiC層110
の下のSiC基板101もイオン注入されてアモルファ
ス領域111となる。
【0048】次に、図8(c)に示すように、ドープト
ポリSiC層110上に金属層112を積層した後、熱
処理を行う。金属層112を積層する前に熱処理をし、
その後に金属層112を積層してもよい。これにより、
図8(d)に示すように、炭化物層113が形成され、
ドープトポリSiC層110は再結晶化してSix
1-x 層102が形成される。アモルファス化したSiC
が熱処理によって再結晶化するときに3C−SiC結晶
構造になりやすいというSiCの特質があるので、Si
x 1-x 層102の結晶構造は3Cの比率が多くなる。
したがって、図7において説明したのと同様の理由か
ら、オーミック接触抵抗を低減することができる。
【0049】(第5実施形態)図9は、本発明の第5の
実施形態に係る電極構造の一例を示した断面図である。
図9に示すように、SiC基板101上に第2元素珪化
物層124、第2元素層123、第1元素炭化物層12
2及び第1元素層121が層状に形成されている。
【0050】第1元素は、炭化物生成エンタルピーが負
の値をもつ元素であり、具体的には、Ta,Zr,N
b,Ti,Th,Be,V,Cr,Al,B,Ce,
W,Mn,Ca等の中から選択される。第2元素は、珪
化物生成エンタルピーが負の値をもつ元素であり、具体
的には、Ca,Ti,Ni,Th,Ta,Co,Mo,
Cr,Mn,Nb,Fe,Re等の中から選択される。
【0051】図10は、図9に示したような構成を有す
る電極構造の製造方法の一例を示した工程断面図であ
る。図10(a)に示すように、第2元素層123と第
1元素層121を層状に形成し、熱処理を行うことによ
り、図10(b)に示すように、第2元素珪化物層12
4と第1元素炭化物層122が形成される。
【0052】従来より珪化物がSiC上に形成されるこ
とによりオーミック接触が得られることが知られている
が、炭化物層が形成されることにより珪化物生成による
余剰炭素の偏析が無いため、オーミック電極のより一層
の低抵抗化をはかることができる。
【0053】(第6実施形態)図11は、本発明の第6
の実施形態に係る電極構造の一例を示した断面図であ
る。図11に示すように、SiC基板101上に第1元
素からなる領域、第2元素からなる領域、第1元素炭化
物からなる領域及び第2元素珪化物からなる領域が混在
した混在層125が形成されている。
【0054】第1元素は、炭化物生成エンタルピーが負
の値をもつ元素であり、第5の実施形態と同様の元素が
用いられる。第2元素は、珪化物生成エンタルピーが負
の値をもつ元素であり、第5の実施形態と同様の元素が
用いられる。
【0055】図12は、図11に示したような構成を有
する電極構造の製造方法の一例を示した工程断面図であ
る。図12(a)に示すように、SiC基板101上に
第1元素と第2元素が混在した混在層126を形成し、
熱処理を行うことにより、図12(b)に示すように混
在層125が形成される。
【0056】本例では、混在層125中の珪化物により
SiCとのオーミック接触が得られる他、混在層125
中に炭化物が形成されることにより珪化物生成による余
剰炭素の偏析が無いため、オーミック電極のより一層の
低抵抗化をはかることができる。また、本実施形態では
第5の実施形態と比較して、1層のみの堆積で済むため
製造方法が簡便になる。
【0057】図13は、本実施形態に係る電極構造の他
の例を示した断面図である。すなわち、混在層125上
にキャップ層127が形成されている。キャップ層12
7の材料は、Pt,Au,Pd,Ni等、酸素と反応し
にくい金属元素の中から選択されることが望ましい。キ
ャップ層127を形成することにより、電極が空気中の
酸素と反応して劣化することを防止することができる。
【0058】(第7実施形態)図14は、本発明の第7
の実施形態に係る電極構造の一例を示した断面図であ
る。図14に示すように、n型SiC基板130上に、
第2元素珪化物層134、第2元素窒化物層133、第
1元素炭化物層132及び第1元素層131が形成され
ている。
【0059】第1元素は、炭化物生成エンタルピーが負
の値をもつ元素であり、第5の実施形態と同様の元素が
用いられる。第2元素は、珪化物生成エンタルピーが負
の値をもつ元素であり、第5の実施形態と同様の元素が
用いられる。
【0060】図15は、図14に示したような構成を有
する電極構造の製造方法の一例を示した工程断面図であ
る。図15(a)に示すように、n型SiC基板130
上に、第2元素窒化物層133と第1元素層131を層
状に形成し、熱処理を行うことにより、図15(b)に
示すように、第2元素珪化物層134、第1元素炭化物
層132が形成される。
【0061】珪化物がSiC上に形成されることにより
オーミック接触が得られる他、炭化物層が形成されるこ
とにより珪化物生成による余剰炭素の偏析が無いため、
オーミック電極のより一層の低抵抗化をはかることがで
きる。また、第2元素窒化物を用いているため、n型S
iC中のドーパントである窒素がSiC中から引き出さ
れることがなく、高濃度を保つことができるので、さら
にオーミック接触抵抗の低減がはかれる。
【0062】(第8実施形態)図16は、本発明の第8
の実施形態に係る電極構造の一例を示した断面図であ
る。図16に示すように、n型SiC基板130上に第
1元素からなる領域、第2元素窒化物からなる領域、第
1元素炭化物からなる領域及び第2元素珪化物からなる
領域が混在した混在層135が形成されている。
【0063】第1元素は、炭化物生成エンタルピーが負
の値をもつ元素であり、第5の実施形態と同様の元素が
用いられる。第2元素は、珪化物生成エンタルピーが負
の値をもつ元素であり、第5の実施形態と同様の元素が
用いられる。
【0064】図17は、図16に示したような構成を有
する電極構造の製造方法の一例を示した工程断面図であ
る。図17(a)に示すように、n型SiC基板130
上に第1元素と第2元素窒化物が混在した混在層136
を形成し、熱処理を行うことにより、図17(b)に示
すように混在層135が形成される。
【0065】本例では、混在層135中の珪化物により
SiCとのオーミック接触が得られる他、混在層135
中に炭化物が形成されることにより珪化物生成による余
剰炭素の偏析が無いため、オーミック電極のより一層の
低抵抗化をはかることができる。また、第2元素窒化物
により、n型SiC中のドーパントである窒素がSiC
基板中から引き出されることがなく、より一層オーミッ
ク接触抵抗の低減をはかることができる。また、本実施
形態では第7の実施形態と比較して、1層のみの堆積で
済むため製造方法が簡便になる。
【0066】図18は、本実施形態に係る電極構造の他
の例を示した断面図である。すなわち、図17で示した
混在層135上にキャップ層137が形成されている。
キャップ層137の材料及びキャップ層による効果は、
図13で示したキャップ層の例と同様である。
【0067】(第9実施形態)図19は、本発明の第9
の実施形態に係る電極構造の一例を示した断面図であ
る。図19に示すように、p型SiC基板140上に、
SiCに不純物が高濃度にドープされた第3元素高濃度
層145、第2元素珪化物層144、第2元素層14
3、第1元素炭化物層142及び第1元素層141が形
成されている。
【0068】第1元素は、炭化物生成エンタルピーが負
の値をもつ元素であり、第5の実施形態と同様の元素が
用いられる。第2元素は、珪化物生成エンタルピーが負
の値をもつ元素であり、第5の実施形態と同様の元素が
用いられる。第3元素としては、3族元素或いは2族元
素が用いられ、具体的には、B,Al,Ga,In,T
l,Sc,Y,Be,Mg,Ca,Sr,Ba,Ra,
Zn,Cd,Hg等から選択される。
【0069】図20は、図19に示したような構成を有
する電極構造の製造方法の一例を示した工程断面図であ
る。図20(a)に示すように、p型SiC基板140
上に第3元素層146、第2元素層143及び第1元素
層141が層状を形成し、熱処理を行うことにより、図
20(b)に示すように、第3元素高濃度層145、第
2元素珪化物層144及び第1元素炭化物層142が形
成される。
【0070】本例では、第3元素をドーパントとして含
む高濃度層145を形成することにより、この高濃度層
145をキャリアがトンネリングするため、オーミック
接触抵抗の低減をはかることができる。
【0071】(第10実施形態)図21は、本発明の第
10の実施形態に係る電極構造の一例を示した断面図で
ある。図21に示すように、p型SiC基板140上
に、SiCに高濃度の不純物がドープされた第3元素高
濃度層152と、第1元素からなる領域、第2元素から
なる領域、第3元素からなる領域、1元素炭化物からな
る領域及び第2元素珪化物からなる領域が混在した混在
層151とが層状に形成されている。第1元素、第2元
素及び第3元素には、第9の実施形態と同様の元素が用
いられる。
【0072】図22は、図21に示したような構成を有
する電極構造の製造方法の一例を示した工程断面図であ
る。図22(a)に示すように、p型SiC基板140
上に第1元素、第2元素及び第3元素が混在した混在層
153を形成し、熱処理を行うことにより、図22
(b)に示すように、SiCに不純物が高濃度にドープ
された第3元素高濃度層152と混在層151が形成さ
れる。
【0073】本例でも、第3元素をドーパントとして含
む高濃度層152を形成することにより、第9の実施形
態と同様に、オーミック接触抵抗の低減をはかることが
できる。
【0074】図23は、本実施形態に係る電極構造の他
の例を示した断面図である。すなわち、図22で示した
混在層151上にキャップ層154が形成されている。
キャップ層154の材料及びキャップ層による効果は、
図13で示したキャップ層の例と同様である。
【0075】図24は、図23に示したような構成を有
する電極構造の製造方法の一例を示した工程断面図であ
る。図24(a)に示すように、第2元素と第3元素を
p型SiC基板140上にイオン注入し、図24(b)
に示すようにアモルファス領域155を形成する。続い
て、図24(c)に示すように、第1元素、第2元素及
び第3元素の混在層を形成し、さらに熱処理を行って、
図24(d)に示すように混在層151を形成する。さ
らにその上にキャップ層154を積層することにより、
電極が空気中の酸素と反応して劣化することを防止す
る。図24(a)のように、第2元素と第3元素のイオ
ン注入を同時に行うと、第3元素がドーパントとしてp
型−SiC140中に導入されるのを促進することがで
き、オーミック接触抵抗をさらに低下させることができ
る。
【0076】(第11実施形態)図25は、本発明の第
11の実施形態に係る電極構造の一例を示した断面図で
ある。図25に示すように、p型SiC基板140上
に、SiCに高濃度の不純物がドープされた第3元素高
濃度層162と、第3元素からなる領域、第4元素から
なる領域、第4元素炭化物からなる領域及び第4元素珪
化物からなる領域が混在した混在層161が層状に形成
されており、さらにキャップ層163が形成されてい
る。
【0077】第4元素は、炭化物生成エンタルピー及び
珪化物生成エンタルピーがともに負の値を持つ元素であ
り、具体的にはTa,Nb,Ti,Th,Cr,Mn,
Ca等の中から選択される。第3元素としては、3族元
素或いは2族元素が用いられ、具体的には先に示したも
のと同様である。本例でも、第3元素をドーパントとし
て含む高濃度層162を形成することにより、オーミッ
ク接触抵抗の低減をはかることができる。
【0078】図26は、図25に示したような構成を有
する電極構造の製造方法の一例を示した工程断面図であ
る。図26(a)に示すように、第4元素と第3元素を
p型SiC基板140上にイオン注入し、図26(b)
に示すようにアモルファス領域165を形成する。続い
て、図26(c)に示すように、第3元素層166及び
第4元素層167を形成し、さらに熱処理を行って、図
26(d)に示すように混在層161を形成する。さら
にその上にキャップ層163を積層することにより、電
極が空気中の酸素と反応して劣化することが防止され
る。
【0079】なお、以上説明した第1〜第11の実施形
態において、熱処理はAr等の不活性ガス雰囲気中にお
いて500℃〜1000℃、好ましくは700℃〜90
0℃で行うことが好ましい。
【0080】(第12実施形態)図27は、本発明の第
12の実施形態に係る半導体装置の断面図を示したもの
である。
【0081】図27に示すように、SiCを用いたIG
BT201の電極201a上にAl−Si−C配線材2
02が形成されており、このAl−Si−C配線材20
2にはAlワイヤ203がボンディングされている。A
l−Si−C配線材202は、Al中に固溶限界以上の
Si及び固溶限界以上のCが固溶している。Al中のS
i濃度は1.5%、C濃度は0.7%程度が望ましい。
【0082】通常Siに対して配線材として用いられる
Al−Si合金をSiCに対して用いた場合、SiCか
ら炭素が引き出されるという問題が起る。本例では、S
iCデバイス上に形成される配線材として上述したよう
なAl−Si−Cを用いることにより、Si中の炭素の
析出によって引き起こされる電極や配線材の劣化を防
ぎ、電極部分や配線部分の抵抗を低減することができ
る。
【0083】(第13実施形態)図28は本発明の第1
3の実施形態に係る半導体装置の断面図を示したもので
ある。
【0084】図28に示すように、SiC基板211主
表面上にはSiCエピ層212及びショットキー電極2
13が形成され、SiC基板211裏面上にはオーミッ
ク電極214が形成され、これらによりSiC−SBD
(ショットキーバリアダイオード)210を形成してい
る。SiC−SBD210のショットキー電極213上
とオーミック電極214上には、Al中に固溶限界以上
のSi及びCが固溶したAl−Si−C配線材215が
形成されている。このAl−Si−C配線材215の効
果は、先の実施形態の効果と同様であり、配線材として
Al−Si−Cを用いることにより、Si中の炭素の析
出により引き起こされる電極や配線材の劣化を防ぎ、電
極部分や配線部分の抵抗を低減することができる。
【0085】(第14実施形態)図29は、本発明の第
14の実施形態に係る半導体装置について、その上面図
及び断面図を示したものである。
【0086】図29(a)に示すように、SiC−IG
BT222とSiC−SBD221とを組み合わせて同
一パッケージ中に配置している。図29(b)に示すよ
うに、SiC−IGBT222とSiC−SBD221
の主面電極上には、Al−Si−C配線材223が形成
されている。Al−Si−C配線材223上には金属層
224(Mo等を用いる)を介して電極225(Cu等
を用いる)が形成されている。また、SiC−IGBT
222とSiC−SBD221の裏面側にも電極226
(Cu等を用いる)が形成されている。本例において
も、Al−Si−C配線材223により、先に述べたの
と同様の効果を奏することができる。
【0087】なお、上記実施形態12〜14では、Si
C−IGBTやSiC−SBDを例にあげて説明した
が、これらに限らず、SiCを用いたスイッチング素子
や整流素子など、他の半導体デバイスに対しても上述し
たような構成を適用することが可能である。
【0088】(第15実施形態)図30は、本発明の第
15の実施形態に係る半導体装置の製造方法を示した工
程断面図である。
【0089】まず、図30(a)に示すように、SiC
基板251全体をSiO2 膜252で覆う。その後、S
iC基板251の裏面側のみSiO2 膜252を取り除
き、さらに、図30(b)に示すように、電極材253
を堆積する。ただし、電極材253をオーミック電極と
する場合、SiC/電極界面の低抵抗オーミック接触を
得るために高温の熱処理が必要となる。一方、図30
(d)の工程においてSiC基板251表面に形成され
る電極255は高温熱処理には耐えられないため、電極
255の形成は電極材253の形成及び高温熱処理を完
了した後に行わなければならない。しかし、電極255
の形成を行うためには、図30(c)の工程においてS
iC基板251上に残ったSiO2 膜252を除去しな
ければならない。SiO2 膜252を除去するためには
HFなどの酸を用いるが、その際、電極材253が酸に
侵食される恐れがある。そこで、電極材253上に酸に
対して不溶性の金属を用いて電極材254を形成し、電
極材253が酸に侵食されることを防止する。
【0090】耐酸性の電極材254としては、4A族、
5A族、6A族元素であるTi,Zr,Hf,V,N
b,Ta,Cr,Mo,Wから選択された1つ以上の金
属を用いるようにとする。
【0091】(第16実施形態)図31は、本発明の第
16の実施形態に係る電極構造の一例を示した断面図で
ある。図31に示すように、SiC基板301上にSi
1-x-y x Gey 層302とキャップ層303が層状に
形成されている。xは0≦x≦0.5、yは0≦y≦
0.3であり、Ge濃度は1021cm-3以上となってい
る。
【0092】キャップ層303には、金属、金属間化合
物など、具体的にはNi,Pd,Pt,Cu,Ag,A
u,Zn,Al,Ga,In,C,Si,Ge,Sn,
Pb,Ti,Zr,Hf,V,Nb,Ta,Cr,M
o,Wの中から選択された1つ以上の元素を含むものを
用いることが望ましい。
【0093】Si1-x-y x Gey はSiCと比較して
バンドギャップが狭いため、SiC基板301と金属導
電性を有するキャップ層303との間にSi1-x-y x
Gey 層302を介在させることにより、金属/半導体
界面のバリアを低下させることができ、オーミック接触
抵抗を低減することができる。また、Si1-x-y x
y 層302がSiC基板301と同じ導電型にドーピ
ングされていれば、さらに接触抵抗の低いオーミック電
極を得ることができる。
【0094】図32は、本実施形態に係る電極構造の他
の例を示した断面図である。電極構造の基本的な構成
は、図31に示した例と同様である。図31の例と異な
るのは、Si1-x-y x Gey 層302の一部がSiC
基板301に埋もれている点である。電極の作製方法に
よっては本例のようにSi1-x-y x Gey 層302の
位置が変ることがあるが、図31の例と同様の効果を奏
することができる。
【0095】図33は、本実施形態に係る電極構造の他
の例を示した断面図である。電極構造の基本的な構成
は、図31に示した例と同様である。図31の例と異な
るのは、Si1-x-y x Gey 層302全体がSiC基
板301に埋もれている点である。電極の作製方法によ
っては、本例のようにのSi1-x-y x Gey 層302
の位置が変ることがあるが、図31の例と同様の効果を
奏することができる。
【0096】(第17実施形態)図34は、本発明の第
17の実施形態に係る電極構造の一例を示した断面図で
ある。本実施形態が第16の実施形態と異なるのは、S
1-x-y x Gey 層302上にGe層304が層状に
形成されている点である。本例では、SiC基板301
上にSiCよりもバンドギャップが狭いSi1-x-y x
Gey 層302が形成され、さらにその上にSi1-x-y
x Gey よりもバンドギャップが狭いGe層304が
形成されるので、金属/半導体界面のバリアをより一層
低くすることができ、オーミック接触抵抗を一層低下さ
せることができる。
【0097】(第18実施形態)図35は、第16の実
施形態で示したような構成を有する電極構造の製造方法
の一例を示した工程断面図である。
【0098】図35(a)に示すように、SiC基板3
01上にSi1-x-y x Gey 層321を堆積した後、
熱処理を行うことによって、図35(b)に示すよう
に、SiC基板301とSi1-x-y x Gey 層322
の界面をなじませて不連続性を緩和させる。その後、図
35(c)に示すように、Si1-x-y x Gey 層32
2上にキャップ層323を堆積させる。
【0099】図36は、第16の実施形態で示したよう
な構成を有する電極構造の製造方法の他の例を示した工
程断面図である。
【0100】図36(a)に示すように、SiC基板3
01上にSi1-x-y x Gey 層321とキャップ層3
23を層状に堆積した後、熱処理を行うことによって図
36(b)に示すような構造とする。
【0101】図37は、第16の実施形態で示したよう
な構成を有する電極構造の製造方法の他の例を示した工
程断面図である。
【0102】図37(a)に示すように、SiC基板3
01にGeを加速電圧50keV、ドーズ量3×1016
cm-2でイオン注入し、アモルファス状態のGeイオン
注入領域331を形成する。イオン注入温度は室温〜8
00℃が望ましい。Geイオン注入領域331中にはG
eが1×1021cm-3以上の濃度で含有される。次に、
図37(b)に示すように、キャップ層332を堆積し
た後、熱処理を行う。熱処理とキャップ層堆積の順番は
逆であっても良い。熱処理を行うことによって、図37
(c)に示すように、Geイオン注入層331はSi
1-x-y x Gey層333となる。
【0103】非晶質状態のイオン注入層を熱処理して再
結晶化すると、3C結晶構造になり易いことが知られて
いる。3C結晶構造は4Hや6Hの結晶構造に比べてバ
ンドギャップが狭いので、Si1-x-y x Gey 層が3
C結晶構造となることにより、オーミック接触抵抗をよ
り一層低下させることができる。また、Geのイオン注
入時のパワーやドーズ量を調整することにより、Ge濃
度や注入領域、さらにはオーミック特性を自在に制御す
ることができる。
【0104】(第19実施形態)図38は、第17の実
施形態で示したような構成を有する電極構造の製造方法
の一例を示した工程断面図である。
【0105】図38(a)に示すように、SiC基板3
01にGeを加速電圧50keV、ドーズ量3×1016
cm-2でイオン注入し、アモルファス状態のGeイオン
注入領域331を形成する。イオン注入温度は室温〜8
00℃が望ましい。Geイオン注入領域331中にはG
eが1×1021cm-3以上の濃度で含有される。次に、
図38(b)に示すように、Ge堆積層334、キャッ
プ層335を層状に堆積した後、熱処理を行う。熱処理
とGe層及びキャップ層堆積の順番は逆であっても良
い。熱処理を行うことによって、図38(c)に示すよ
うに、Geイオン注入層331はSi1-x-y x Gey
層336となる。
【0106】本例でも、非晶質状態のイオン注入層を熱
処理して再結晶化することにより、3C結晶構造を形成
し易くなり、オーミック接触抵抗をより一層低下させる
ことができる。
【0107】(第20実施形態)図39は、本発明の第
20の実施形態に係る電極構造の製造方法の一例を示し
た工程断面図である。
【0108】図39(a)に示すように、SiC基板3
01にGe及びドーパント元素をイオン注入することに
より、アモルファス状態のイオン注入領域341を形成
する。Geとドーパントイオンは、同時に注入してもよ
いし別々に注入してもよい。イオン注入温度は室温〜8
00℃が望ましい。イオン注入領域341中にはGeを
1×1021cm-3以上の濃度で含有させる。ドーパント
元素には、イオン注入領域341がSiC基板301と
同じ導電型となるものを用いる。SiC基板301がn
型であれば、ドーパントは5族元素、具体的にはN,
P,As,Sb,Bi,V,Nb,Taから選択される
ものとし、SiC基板301がp型であれば、ドーパン
トは3族或いは2族元素、具体的にはB,Al,Ga,
In,Tl,Zn,Cd,Hg,Sc,Y,Be,M
g,Ca,Sr,Ba,Raから選択されるものとす
る。
【0109】イオン注入領域341は、アモルファス化
することにより、領域341中のドーパント濃度がSi
C中における熱平衡状態での固溶限界以上の濃度とな
る。その結果、次の工程で形成されるSi1-x-y x
y 層343中のドーピング濃度を飛躍的に向上させる
ことができ、オーミック接触抵抗を低減させることがで
きる。
【0110】熱処理を行った後、図39(c)に示すよ
うに、キャップ層342を層状に堆積する。熱処理とキ
ャップ層堆積の順番は逆であっても良い。熱処理を行う
ことにより、イオン注入層341はSi1-x-y x Ge
y 層343となる。キャップ層342としては金属、金
属間化合物など、先に示したものと同様のものを用いれ
ばよい。
【0111】(第21実施形態)図40は、本発明の第
21の実施形態に係る電極構造の製造方法の一例を示し
た工程断面図である。
【0112】図40(a)に示すように、SiC基板3
01にGe及びドーパント元素をイオン注入することに
より、アモルファス状態のイオン注入領域341を形成
する。イオン注入条件やドーパント元素等は、上述した
第20の実施形態の場合と同様である。イオン注入領域
341は、アモルファス化することにより、領域341
中のドーパント濃度がSiC中における熱平衡状態での
固溶限界以上の濃度となる。その結果、次の工程で形成
されるSi1-x-y x Gey 層346中のドーピング濃
度を飛躍的に向上させることができ、オーミック接触抵
抗を低減させることができる。
【0113】熱処理を行って、図40(b)に示すよう
にSi1-x-y x Gey 層346を形成した後、図40
(c)に示すように、Ge層344とキャップ層345
を層状に堆積する。熱処理とキャップ層等の堆積の順番
は逆であっても良い。キャップ層342としては金属、
金属間化合物など、先に示したものと同様のものを用い
ればよい。また、Ge層344はSiC基板301と同
じ導電型にドーピングされていることが望ましい。
【0114】(第22実施形態)図41は、本発明の第
22の実施形態に係る電極構造の製造方法の一例を示し
た工程断面図である。
【0115】図41(a)に示すように、SiC基板3
01上にGeとドーパント元素の混合物層352を形成
した後、図41(b)に示すように、Geとドーパント
元素をイオン注入して、アモルファス状態のイオン注入
領域351を形成する。イオン注入条件やドーパント元
素等は、上述した第20の実施形態の場合と同様であ
る。イオン注入領域351は、アモルファス化すること
により、領域351中のドーパント濃度がSiC中にお
ける熱平衡状態での固溶限界以上の濃度となる。その結
果、次の工程で形成されるSi1-x-y x Gey 層35
4中のドーピング濃度を飛躍的に向上させることがで
き、オーミック接触抵抗を低減させることができる。
【0116】熱処理を行って、図41(c)に示すよう
にSi1-x-y x Gey 層354を形成した後、キャッ
プ層353を層状に堆積する。熱処理とキャップ層の堆
積の順番は逆であっても良い。キャップ層353として
は金属、金属間化合物など、先に示したものと同様のも
のを用いればよい。
【0117】(第23実施形態)図42は、本発明の第
23の実施形態に係る電極構造の製造方法を示す断面図
である。
【0118】図42(a)に示すように、SiC基板3
01上にポリSi層361を堆積した後、図42(b)
に示すように、Geをイオン注入することにより、アモ
ルファス状態の注入領域362を形成する。イオン注入
領域362は、SiC基板301と同じ導電型にドーピ
ングされていることが望ましい。イオン注入温度は室温
〜800℃が望ましい。イオン注入領域362中にはG
eを1×1021cm-3以上の濃度で含有させる。
【0119】図42(c)に示すように、熱処理を行っ
てイオン注入領域362をSi1-x- y x Gey 層36
4とし、さらにその上に電極363を層状に堆積する。
熱処理と電極堆積の順番は逆であっても差し支えはな
い。電極363としては、金属、金属間化合物など、具
体的には、Ni,Pd,Pt,Cu,Ag,Au,Z
n,Al,Ga,In,C,Si,Ge,Sn,Pb,
Ti,Zr,Hf,V,Nb,Ta,Cr,Mo,Wの
中から選択された1つ以上の元素を含むものが望まし
い。
【0120】(第24実施形態)図43は、本発明の第
24の実施形態に係る電極構造の製造方法を示す断面図
である。
【0121】図43(a)に示すように、SiC基板3
01上にポリSi層371を堆積した後、Ge及びドー
パント元素をイオン注入することにより、図43(b)
に示すように、アモルファス状態のイオン注入領域37
2を形成する。イオン注入温度は室温〜800℃が望ま
しい。イオン注入領域371中にはGeを1×1021
-3以上の濃度で含有させる。イオン注入条件やドーパ
ント元素等は、先に示した第20の実施形態の場合と同
様である。
【0122】図43(c)に示すように、熱処理を行っ
てイオン注入領域372をSi1-x- y x Gey 層37
4とし、さらにその上に電極373を層状に堆積する。
熱処理と電極堆積の順番は逆であっても差し支えはな
い。電極373には先に示したものと同様の金属等を用
いることができる。Si1-x-y x Gey 層374は高
濃度で不純物がドーピングされているため、オーミック
接触抵抗を低減することができる。
【0123】(第25実施形態)図44は、本発明の第
25の実施形態に係る電極構造の製造方法を示す断面図
である。
【0124】図44(a)に示すように、SiC基板3
01上にSiとGeの混合物層381とキャップ層38
2を層状に堆積した後、熱処理を行うことにより、図4
4(b)に示すように、SiC基板301とSi及びG
eの混合物層381が反応してSi1-x-y x Gey
383が形成される。キャップ層382としては、先に
示したものと同様の金属等を用いればよい。
【0125】(第26実施形態)図45は、本発明の第
26の実施形態に係る電極構造の製造方法を示す断面図
である。
【0126】図45(a)に示すように、SiC基板3
01上にSiとGeの混合物層391を層状に堆積した
後、ドーパント元素をイオン注入する。その後、図45
(b)に示すようにキャップ層393を堆積した後、熱
処理を行う。熱処理により、SiC基板301とドーパ
ント元素がイオン注入されたSiとGeの混合物層92
が反応し、Si1-x-y x Gey 層394が形成され
る。Si1-x-y x Gey 層394は高濃度に不純物が
ドーピングされているため、オーミック接触抵抗を低減
することができる。
【0127】なお、以上説明した第16〜第26の実施
形態において、熱処理はAr等の不活性ガス雰囲気中に
おいて500℃〜1000℃、好ましくは700℃〜9
00℃で行うことが好ましい。
【0128】(第27実施形態)図46は、本実施形態
に係るショットキーダイオードの構成例を示した断面図
である。本実施形態は、ショットキー電極の周囲にSi
C基板とは逆の導電型のガードリングを設けたときに、
ガードリングと電極との間で十分に低抵抗なオーミック
接触ができるようにしたものである。
【0129】図46において、401はSiC基板、4
02はSiCエピタキシャル成長層、403はガードリ
ングとなるドーピング層、404は裏面電極、405は
表面処理層(不純物がドーピングされたSi1-x-y x
Gey 層)、406は表面電極である。
【0130】n型SiC基板401に、ライトドープの
n型SiCエピタキシャル成長層402(厚さ10μ
m)を形成した基板を準備した。SiCはいわゆる4H
タイプの構造を有しており、エピタキシャル成長させた
面の方位は(001)面のいわゆるSi面である。
【0131】上記基板に対して、洗浄処理を行った後、
酸素雰囲気中1200℃で酸化膜を形成した。その後、
常圧CVDによりさらにシリコン酸化膜を形成し、トー
タル1μmの酸化膜とした。続いて、この酸化膜をパタ
ーニングして所定位置に酸化膜のないパターンを形成し
た。この酸化膜が形成された基板に対して、1000℃
でボロンイオンを1019cm-3イオン注入した。続い
て、1500℃でアニールを行い、ドープしたボロンを
活性化させ、酸化膜のない部分にp型のドーピング層4
03を形成した。裏面の酸化膜を除去した後、裏面電極
404としてNiを1μm蒸着し、さらに950℃でア
ニールして裏面において基板とのオーミック性を確保し
た。
【0132】次に、酸処理でp型のドーピング層403
表面を洗浄した後、Geをイオン注入し、図46(b)
(図46(a)の拡大図)に示すように、表面処理層4
05(ボロンがドーピングされたSi1-x-y x Gey
層)を形成した。表面処理層405中にはGeが1×1
21cm-3以上の濃度で含有されている。その後、すべ
ての酸化膜を除去し、表面電極406としてTiを1μ
m蒸着してパターニングを行った。さらに、400℃で
アニールを行い、図46に示すような構造を作成した。
【0133】このようにして作成した試料では、SiC
エピタキシャル成長層402と表面電極406とはショ
ットキー接触であり、ガードリングとなるp型ドーピン
グ層と表面電極406とは表面処理層405の作用によ
ってオーミック接触となっていた。オーミック接触領域
の接触抵抗は2×10-4Ωcm2 であった。これは、G
eのイオン注入により表面がアモルファス状態となり、
400℃程度の低温アニールでも良好なオーミック性が
得られたためである。
【0134】なお、ボロンのイオン注入前に、基板の露
出表面を再度酸化して50nm程度の薄い酸化膜を形成
する、或いは基板表面にGeを蒸着して薄い層を形成
し、その後上記と同様にしてGeのイオン注入を行った
試料も作成した。この場合、接触抵抗は1×10-4Ωc
2 であり、さらにオーミック性が改善された。
【0135】また、SiC基板401としてp型のSi
Cを用い、ガードリングにn型ドーピング層を用いた試
料も作成した。表面処理層405にはGe或いはSiを
イオン注入したものを用いた。オーミック部分での抵抗
は10-5Ωcm2 台の値であり、オーミック接触が確保
できた。Siをイオン注入したものでは、電極との間で
シリサイド化が生じ、オーミック性が得られ易くなった
ためと思われる。
【0136】(第28実施形態)図47は、本発明の第
28の実施形態に係るショットキーバリアダイオードの
構成例を示した断面図である。
【0137】n型SiC基板500上にn型SiCエピ
タキシャル層501が形成され、SiCエピタキシャル
層501上の所定の領域にはp型SiC層502が形成
されており、p型SiC層502に挟まれたSiCエピ
タキシャル層501上にはショットキー電極503が形
成されている。p型SiC層502とショットキー電極
503の表面はポリシリコン504で覆われ、またn型
SiC基板500裏面上にはオーミック電極505が形
成されている。
【0138】SiCエピタキシャル層501中には所定
の濃度の水素が含まれている。SiCはアクセプタ準位
及びドナー準位が深く、非ドーパント不純物の作る深い
準位にキャリアがトラップされることが多く、素子特性
が低下するという問題がある。水素を含有させることに
よって非ドーパント不純物の作る深い準位を補償するこ
とができ、キャリア濃度及びキャリア移動度が上昇し、
ショットキーバリアダイオードの電気的特性の向上をは
かることができる。
【0139】また、p型SiC層502にも水素が含ま
れていれば、残留ドナーを不活性化する効果も得られる
ため、さらにp型SiCのキャリア濃度が上昇し、リー
ク電流を低減させることもできる。
【0140】水素が含まれたSiCは、表面にドーパン
トイオンと水素イオンとを同時或いは別々にイオン注入
するか、或いは結晶成長時に水素を混合させることによ
って作製することができる。水素濃度は、1×1018
-3以下であることが好ましく、また1×1014cm-3
以上であることが好ましい。
【0141】(第29実施形態)図48は、本発明の第
29の実施形態に係るショットキーバリアダイオードの
構成例を示した断面図である。
【0142】n型SiC基板510上にn型SiCエピ
タキシャル層511が形成され、SiCエピタキシャル
層511上の所定の領域にはシリコン酸化膜512が形
成されている。シリコン酸化膜512が形成されたSi
Cエピタキシャル層511の上部はショットキー電極5
13で覆われ、またn型SiC基板510裏面上にはオ
ーミック電極514が形成されている。
【0143】n型SiC基板510及びSiCエピタキ
シャル層511中には所定の濃度の酸素が含まれてい
る。SiCは空孔等に起因する結晶欠陥が多く、酸素を
含有させることによって欠陥を緩和させることができ、
キャリア濃度及びキャリア移動度が上昇し、ショットキ
ーバリアダイオードの電気的特性の向上をはかることが
できる。
【0144】酸素が含まれたSiCは、表面にドーパン
トイオンと酸素イオンとを同時或いは別々にイオン注入
するか、或いは結晶成長時に酸素を混合させることによ
って作製することができる。酸素濃度は、1×1018
-3以下であることが好ましく、また1×1014cm-3
以上であることが好ましい。
【0145】なお、上記第28及び29の実施形態では
ショットキーバリアダイオードを例に説明したが、Si
Cを用いた整流素子やスイッチング素子など、他のSi
C半導体素子にも適用可能である。
【0146】また、上記各実施形態で示したSiCに
は、2H,4H,6H,3C等全ての結晶構造をもつS
iCがあてはまる。
【0147】以上、本発明の実施形態について説明した
が、本発明はこれらの実施形態に限定されるものではな
く、その趣旨を逸脱しない範囲内において種々変形して
実施することが可能である。
【0148】
【発明の効果】本発明によれば、SiCを用いた半導体
装置において、電極領域を所定の構造にすることによっ
て低抵抗化をはかることができる。また、SiCに酸素
や水素を含有させることによって、キャリア濃度やキャ
リア移動度の低下を抑制することができる。よって、本
発明によれば、高性能の半導体装置を得ることが可能と
なる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る構成の一例を示
した図。
【図2】本発明の第1の実施形態に係る構成の他の例を
示した図。
【図3】本発明の第2の実施形態に係る構成の一例を示
した図。
【図4】本発明の第3の実施形態に係る構成の一例を示
した図。
【図5】本発明の第3の実施形態に係る製造工程の一例
を示した図。
【図6】本発明の第3の実施形態に係る製造工程の他の
例を示した図。
【図7】本発明の第3の実施形態に係る製造工程の他の
例を示した図。
【図8】本発明の第4の実施形態に係る製造工程の一例
を示した図。
【図9】本発明の第5の実施形態に係る構成の一例を示
した図。
【図10】本発明の第5の実施形態に係る製造工程の一
例を示した図。
【図11】本発明の第6の実施形態に係る構成の一例を
示した図。
【図12】本発明の第6の実施形態に係る製造工程の一
例を示した図。
【図13】本発明の第6の実施形態に係る構成の他の例
を示した図。
【図14】本発明の第7の実施形態に係る構成の一例を
示した図。
【図15】本発明の第7の実施形態に係る製造工程の一
例を示した図。
【図16】本発明の第8の実施形態に係る構成の一例を
示した図。
【図17】本発明の第8の実施形態に係る製造工程の一
例を示した図。
【図18】本発明の第8の実施形態に係る構成の他の例
を示した図。
【図19】本発明の第9の実施形態に係る構成の一例を
示した図。
【図20】本発明の第9の実施形態に係る製造工程の一
例を示した図。
【図21】本発明の第10の実施形態に係る構成の一例
を示した図。
【図22】本発明の第10の実施形態に係る製造工程の
一例を示した図。
【図23】本発明の第10の実施形態に係る構成の他の
例を示した図。
【図24】本発明の第10の実施形態に係る製造工程の
他の例を示した図。
【図25】本発明の第11の実施形態に係る構成の一例
を示した図。
【図26】本発明の第11の実施形態に係る製造工程の
一例を示した図。
【図27】本発明の第12の実施形態に係る構成の一例
を示した図。
【図28】本発明の第13の実施形態に係る構成の一例
を示した図。
【図29】本発明の第14の実施形態に係る構成の一例
を示した図。
【図30】本発明の第15の実施形態に係る製造工程の
一例を示した図。
【図31】本発明の第16の実施形態に係る構成の一例
を示した図。
【図32】本発明の第16の実施形態に係る構成の他の
例を示した図。
【図33】本発明の第16の実施形態に係る構成の他の
例を示した図。
【図34】本発明の第17の実施形態に係る構成の一例
を示した図。
【図35】本発明の第18の実施形態に係る製造工程の
一例を示した図。
【図36】本発明の第18の実施形態に係る製造工程の
他の例を示した図。
【図37】本発明の第18の実施形態に係る製造工程の
他の例を示した図。
【図38】本発明の第19の実施形態に係る製造工程の
一例を示した図。
【図39】本発明の第20の実施形態に係る製造工程の
一例を示した図。
【図40】本発明の第21の実施形態に係る製造工程の
一例を示した図。
【図41】本発明の第22の実施形態に係る製造工程の
一例を示した図。
【図42】本発明の第23の実施形態に係る製造工程の
一例を示した図。
【図43】本発明の第24の実施形態に係る製造工程の
一例を示した図。
【図44】本発明の第25の実施形態に係る製造工程の
一例を示した図。
【図45】本発明の第26の実施形態に係る製造工程の
一例を示した図。
【図46】本発明の第27の実施形態に係る構成の一例
を示した図。
【図47】本発明の第28実施形態に係る構成の一例を
示した図。
【図48】本発明の第28実施形態に係る構成の他の例
を示した図。
【符号の説明】
101、130、140…SiC基板 102…Six 1-x 層 103、112…金属層 104、121、131、141…第1元素層 105、122、132、142…第1元素炭化物層 106…ポリSi層 107…ドープトポリSi層 108、111、155、165…アモルファス領域 109…ポリSiC層 110…ドープトポリSi層 113…炭化物層 120…ポリSiC層 123、143…第2元素層 124、134、144…第2元素珪化物層 125…第1元素、第2元素、第1元素炭化物、第2元
素珪化物の混在層 126、136…第1元素、第2元素の混在層 127、137、154、163…キャップ層 133…第2元素窒化物層 135…第1元素、第2元素窒化物、第1元素炭化物、
第2元素珪化物の混在層 145、152、162…第3元素高濃度層 146、166…第3元素層 151…第1元素、第2元素、第3元素、第1元素炭化
物、第2元素珪化物の混在層 153…第1元素、第2元素、第3元素の混在層 161…第3元素、第4元素、第4元素炭化物、第4元
素珪化物の混在層 167…第4元素層 201、222…SiC−IGBT 202、215、223…配線材 203…Alワイヤ 210…SiC−SBD 211、251…SiC基板 212…SiCエピタキシャル層 213…ショットキー電極 214…オーミック電極 221…SiC−SBD 224…金属層 225、226…電極 252…SiO2 膜 253、254…電極材 255…電極 301…SiC基板 302、322、333、336、343、346、3
54、364、374、383、394…Si1-x-y
x Gey 層 303、323、332、335、342、345、3
53…キャップ層 304、334、344…Ge層 321…Si1-x-y x Gey 堆積層 331、341、351、362、372、392…イ
オン注入領域 352、381、391…混合物層 361、371…ポリSi堆積層 363、373…電極 382…キャップ層、393 401…SiC基板 402…SiCエピタキシャル成長層 403…ドーピング層 404…裏面電極 405…表面処理層(Si1-x-y x Gey 層) 406…表面電極 500、510…n型SiC基板 501、511…n型SiCエピタキシャル層 502…p型SiC層 503、513…ショットキー電極 504…ポリシリコン層 505、514…オーミック電極 512…シリコン酸化膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 今井 聖支 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内 (72)発明者 藤本 英俊 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内 (56)参考文献 特開 昭62−81764(JP,A) 特開 平5−29250(JP,A) 特開 平8−64800(JP,A) 特開 平8−139051(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/872 H01L 29/28 H01L 29/43

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項1】SiC領域とこのSiC領域上に形成され
    た電極領域とを有する半導体装置であって、前記電極領
    域はSiリッチなSix 1-x 層を含んで構成されてい
    ることを特徴とする半導体装置。
  2. 【請求項2】SiC領域とこのSiC領域上に形成され
    た電極領域とを有する半導体装置であって、前記電極領
    域はSiリッチなSix 1-x 層及び炭化物生成エンタ
    ルピーが負の値を持つ第1の元素の炭化物からなる層を
    含んで構成されていることを特徴とする半導体装置。
  3. 【請求項3】SiC領域とこのSiC領域上に形成され
    た電極領域とを有する半導体装置であって、前記電極領
    域は、珪化物生成エンタルピーが負の値を持つ第2の元
    素の珪化物からなる層、該層上の第2の元素からなる
    層、該層上の炭化物生成エンタルピーが負の値を持つ第
    1の元素の炭化物からなる層及び該層上の第1の元素か
    らなる層で構成されていることを特徴とする半導体装
    置。
  4. 【請求項4】n型SiC領域とこのn型SiC領域上に
    形成された電極領域とを有する半導体装置であって、前
    記電極領域は、炭化物生成エンタルピーが負の値を持つ
    第1の元素の炭化物からなる層、珪化物生成エンタルピ
    ーが負の値を持つ第2の元素の珪化物からなる層及び第
    2の元素の窒化物からなる層を含んで構成されている、
    或いは、炭化物生成エンタルピーが負の値を持つ第1の
    元素の炭化物の領域、珪化物生成エンタルピーが負の値
    を持つ第2の元素の珪化物の領域及び第2の元素の窒化
    物の領域が混在した層を含んで構成されていることを特
    徴とする半導体装置。
  5. 【請求項5】p型SiC領域とこのp型SiC領域上に
    形成された電極領域とを有する半導体装置であって、前
    記電極領域は、炭化物生成エンタルピーが負の値を持つ
    第1の元素の炭化物からなる層、珪化物生成エンタルピ
    ーが負の値を持つ第2の元素の珪化物からなる層及び2
    族又は3族の第3の元素を不純物として含むSiC層
    含んで構成されている、或いは、炭化物生成エンタルピ
    ーが負の値を持つ第1の元素の炭化物の領域及び珪化物
    生成エンタルピーが負の値を持つ第2の元素の珪化物の
    領域が混在した層並びに2族又は3族の第3の元素を
    純物として含むSiC層を含んで構成されていることを
    特徴とする半導体装置。
  6. 【請求項6】p型SiC領域とこのp型SiC領域上に
    形成された電極領域とを有する半導体装置であって、前
    記電極領域は、炭化物生成エンタルピー及び珪化物生成
    エンタルピーが負の値を持つ第4の元素の炭化物の領域
    及び第4の元素の珪化物の領域が混在した層並びに2族
    又は3族の第3の元素を不純物として含むSiC層を含
    んで構成されていることを特徴とする半導体装置。
  7. 【請求項7】SiC領域とこのSiC領域上に形成され
    た電極部とこの電極部上に形成された配線部とを有する
    半導体装置であって、前記配線部に用いる材料は所定の
    金属に珪素及び炭素が含有されたものであることを特徴
    とする半導体装置。
  8. 【請求項8】前記所定の金属には該金属に対する固溶限
    界以上の濃度で珪素及び炭素が含有されていることを特
    徴とする請求項7に記載の半導体装置。
  9. 【請求項9】SiC領域とこのSiC領域上に形成され
    た電極領域とを有する半導体装置であって、前記電極領
    域はGe濃度が1021cm-3以上であるSi1-x-y x
    Gey 層(ただし、0<x≦0.5、0<y≦0.3)
    を含んで構成されていることを特徴とする半導体装置。
  10. 【請求項10】第1導電型のSiC領域と、この第1導
    電型のSiC領域にショットキー接合された電極部と、
    この電極部の外周部に対応する領域において該電極部と
    前記第1導電型のSiC領域とに挟まれた第2導電型の
    SiC領域とを有する半導体装置であって、前記電極部
    と前記第2導電型のSiC領域の境界部にGe濃度が1
    21cm-3以上のSi1-x-y x Gey 層(ただし、0
    <x≦0.5、0<y≦0.3)が形成されていること
    を特徴とする半導体装置。
JP26350698A 1998-09-17 1998-09-17 半導体装置 Expired - Fee Related JP3361061B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26350698A JP3361061B2 (ja) 1998-09-17 1998-09-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26350698A JP3361061B2 (ja) 1998-09-17 1998-09-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2000101099A JP2000101099A (ja) 2000-04-07
JP3361061B2 true JP3361061B2 (ja) 2003-01-07

Family

ID=17390483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26350698A Expired - Fee Related JP3361061B2 (ja) 1998-09-17 1998-09-17 半導体装置

Country Status (1)

Country Link
JP (1) JP3361061B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8916881B2 (en) 2010-02-10 2014-12-23 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing semiconductor device
US9786740B2 (en) 2014-03-20 2017-10-10 Kabushiki Kaisha Toshiba Semiconductor device and method for producing the same

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252233A (ja) * 2001-02-22 2002-09-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4545975B2 (ja) * 2001-03-27 2010-09-15 日本特殊陶業株式会社 炭化珪素半導体用電極の製造方法、及び炭化珪素半導体用電極を備える炭化珪素半導体素子の製造方法
US7132701B1 (en) 2001-07-27 2006-11-07 Fairchild Semiconductor Corporation Contact method for thin silicon carbide epitaxial layer and semiconductor devices formed by those methods
JP4699812B2 (ja) * 2005-06-07 2011-06-15 株式会社デンソー 半導体装置およびその製造方法
US7473593B2 (en) 2006-01-11 2009-01-06 International Business Machines Corporation Semiconductor transistors with expanded top portions of gates
JP2007243010A (ja) * 2006-03-10 2007-09-20 Nhk Spring Co Ltd 熱電半導体素子およびその製造方法、ならびに熱電変換モジュール
CN101395701B (zh) 2006-03-22 2010-06-02 三菱电机株式会社 电力用半导体器件
JP5339698B2 (ja) * 2007-08-20 2013-11-13 新日本無線株式会社 半導体装置の製造方法
JP4532536B2 (ja) * 2007-12-19 2010-08-25 トヨタ自動車株式会社 半導体装置
JPWO2011115294A1 (ja) * 2010-03-16 2013-07-04 合同会社先端配線材料研究所 炭化珪素用電極、炭化珪素半導体素子、炭化珪素半導体装置および炭化珪素用電極の形成方法
JP5613640B2 (ja) * 2011-09-08 2014-10-29 株式会社東芝 半導体装置の製造方法
JP5777455B2 (ja) * 2011-09-08 2015-09-09 株式会社東芝 半導体装置および半導体装置の製造方法
JP5728339B2 (ja) * 2011-09-08 2015-06-03 株式会社東芝 半導体装置および半導体装置の製造方法
JP5946124B2 (ja) * 2012-03-08 2016-07-05 学校法人関西学院 半導体デバイスの製造方法
JP2015065315A (ja) * 2013-09-25 2015-04-09 新日鐵住金株式会社 SiC半導体デバイス及びその製造方法
JP6158153B2 (ja) * 2014-09-19 2017-07-05 株式会社東芝 半導体装置及びその製造方法
JP6478884B2 (ja) * 2015-09-11 2019-03-06 株式会社東芝 半導体装置
JP6782615B2 (ja) * 2016-11-21 2020-11-11 株式会社デンソー 半導体装置の製造方法
DE102018204376B4 (de) * 2018-03-22 2022-07-07 Infineon Technologies Ag Siliziumcarbidvorrichtungen und Verfahren zur Herstellung derselben
DE102020203618A1 (de) * 2020-03-20 2021-09-23 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Erzeugung eines ohmschen Kontakts auf einer kristallographischen C-Seite eines Siliziumkarbidsubstrats und ohmscher Kontakt

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8916881B2 (en) 2010-02-10 2014-12-23 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing semiconductor device
US9786740B2 (en) 2014-03-20 2017-10-10 Kabushiki Kaisha Toshiba Semiconductor device and method for producing the same

Also Published As

Publication number Publication date
JP2000101099A (ja) 2000-04-07

Similar Documents

Publication Publication Date Title
JP3361061B2 (ja) 半導体装置
CN109478571B (zh) 半导体装置及半导体装置的制造方法
EP1633004B1 (en) Guard ring for semiconductor devices
EP2388803B1 (en) Silicon carbide semiconductor device and method for producing silicon carbide semiconductor device
US20050093000A1 (en) Silicon carbide semiconductor device and its manufacturing method
US10600921B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
EP1543561A1 (en) Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
JP2006024880A (ja) 半導体装置及びその製造方法
US20050093027A1 (en) Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
EP0507454A1 (en) Heterojunction bipolar transistor and method of manufacturing the same
EP0093971B1 (en) Semiconductor device having an interstitial transition element layer and method of manufacturing the same
JPH0315827B2 (ja)
US5272357A (en) Semiconductor device and electronic device by use of the semiconductor
US20160056040A1 (en) Method for manufacturing silicon carbide semiconductor device
JP4091931B2 (ja) SiC半導体装置およびSiC半導体装置の製造方法
JPH0864800A (ja) 炭化珪素半導体素子
JP3817915B2 (ja) ショットキーダイオード及びその製造方法
JPH04179235A (ja) ヘテロ接合バイポーラトランジスタ
JP3970142B2 (ja) 炭化けい素のオーミック電極構造および半導体装置
JP3360945B2 (ja) 電極構造及びその製造方法
JP2003023099A (ja) 電界効果トランジスタ
JP3719326B2 (ja) 炭化珪素半導体装置及びその製造方法
JP2005116725A (ja) 半導体装置及びその製造方法
JPH0945635A (ja) 半導体装置の製造方法,及び半導体装置
US20090029518A1 (en) Method of fabricating schottky barrier diode

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081018

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081018

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091018

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101018

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111018

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111018

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121018

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131018

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees