JP3353732B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3353732B2 JP3353732B2 JP03798799A JP3798799A JP3353732B2 JP 3353732 B2 JP3353732 B2 JP 3353732B2 JP 03798799 A JP03798799 A JP 03798799A JP 3798799 A JP3798799 A JP 3798799A JP 3353732 B2 JP3353732 B2 JP 3353732B2
- Authority
- JP
- Japan
- Prior art keywords
- contact plug
- film
- forming
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体記憶装置及び
その製造方法に関し、特に半導体記憶装置においてパッ
ド構造を用いた技術に関する。
その製造方法に関し、特に半導体記憶装置においてパッ
ド構造を用いた技術に関する。
【０００２】
【従来の技術】近年、半導体の微細化によって、コンタ
クト孔が深くなること、位置合わせマージンが厳しくな
ること等を防止するためにパッド構造技術が用いられて
いる。このパッド構造を用いた技術について図４を用い
て説明する。
クト孔が深くなること、位置合わせマージンが厳しくな
ること等を防止するためにパッド構造技術が用いられて
いる。このパッド構造を用いた技術について図４を用い
て説明する。
【０００３】図４は従来例の製造方法を説明するための
縦断面図である。半導体基板１上にＳＴＩ（Ｓｈａｌｌ
ｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）による素子
分離２を形成し、その後、ゲート酸化膜３と多結晶シリ
コン膜またタングステンポリサイド膜による導電膜４と
を形成する［図４（ａ）参照］。
縦断面図である。半導体基板１上にＳＴＩ（Ｓｈａｌｌ
ｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）による素子
分離２を形成し、その後、ゲート酸化膜３と多結晶シリ
コン膜またタングステンポリサイド膜による導電膜４と
を形成する［図４（ａ）参照］。
【０００４】次に、これらゲート酸化膜３と導電膜４と
を、フォトレジストを用いて所定の形状にパターニング
し、ドライエッチングを行ってゲート電極５を形成す
る。その後、層間絶縁膜１５を形成し、ＣＭＰ（Ｃｈａ
ｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎ
ｇ）等を用いて平坦化を行う。続いて、フォトレジスト
を用いてパターニングを行った後、ドライエッチングを
行ってコンタクト孔７を形成する［図４（ｂ）参照］。
を、フォトレジストを用いて所定の形状にパターニング
し、ドライエッチングを行ってゲート電極５を形成す
る。その後、層間絶縁膜１５を形成し、ＣＭＰ（Ｃｈａ
ｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎ
ｇ）等を用いて平坦化を行う。続いて、フォトレジスト
を用いてパターニングを行った後、ドライエッチングを
行ってコンタクト孔７を形成する［図４（ｂ）参照］。
【０００５】そのコンタクト孔７に多結晶シリコンを埋
込み、フォトレジストを用いてパターニングを行う。さ
らに、ドライエッチングによって多結晶シリコンをエッ
チングしてパッド１６を形成する［図４（ｃ）参照］。
込み、フォトレジストを用いてパターニングを行う。さ
らに、ドライエッチングによって多結晶シリコンをエッ
チングしてパッド１６を形成する［図４（ｃ）参照］。
【０００６】このパッド１６上に層間絶縁膜１７を形成
した後、パッド１６上にフォトレジストとドライエッチ
ングとを用いてコンタクト孔１２を形成する［図４
（ｄ）参照］。
した後、パッド１６上にフォトレジストとドライエッチ
ングとを用いてコンタクト孔１２を形成する［図４
（ｄ）参照］。
【０００７】上記のパッド構造技術では、パッド１６間
の距離が近くなり、フォトレジストのパターニングが厳
しくなるため、パッドを大きく形成することができない
ので、コンタクトのアライメントずれによって、パッド
上にコンタクトが形成されないことがある。
の距離が近くなり、フォトレジストのパターニングが厳
しくなるため、パッドを大きく形成することができない
ので、コンタクトのアライメントずれによって、パッド
上にコンタクトが形成されないことがある。
【０００８】この問題を解決するために、図５に示すよ
うな方法が考えられている。つまり、半導体基板１上に
ＳＴＩによる素子分離２を形成し、その後、ゲート酸化
膜３と多結晶シリコン膜またタングステンポリサイド膜
による導電膜４とを形成する［図５（ａ）参照］。
うな方法が考えられている。つまり、半導体基板１上に
ＳＴＩによる素子分離２を形成し、その後、ゲート酸化
膜３と多結晶シリコン膜またタングステンポリサイド膜
による導電膜４とを形成する［図５（ａ）参照］。
【０００９】次に、これらゲート酸化膜３と導電膜４と
を、フォトレジストを用いて所定の形状にパターニング
し、ドライエッチングを行ってゲート電極５を形成す
る。その後、ＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈ−Ｓｉ
ｌｉｃａｔｅ Ｇｌａｓｓ）膜６による層間絶縁膜を形
成し、ＣＭＰを用いてＢＰＳＧ膜６を研磨して平坦化を
行う。
を、フォトレジストを用いて所定の形状にパターニング
し、ドライエッチングを行ってゲート電極５を形成す
る。その後、ＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈ−Ｓｉ
ｌｉｃａｔｅ Ｇｌａｓｓ）膜６による層間絶縁膜を形
成し、ＣＭＰを用いてＢＰＳＧ膜６を研磨して平坦化を
行う。
【００１０】続いて、このＢＰＳＧ膜６をフォトレジス
トを用いてパターニングを行った後、ドライエッチング
を行ってコンタクトホール７を形成する［図５（ｂ）参
照］。その後、コンタクト孔７に多結晶シリコンを埋込
み、ドライエッチングを用いてエッチバックし、多結晶
シリコンによるコンタクトプラグ８を形成する。
トを用いてパターニングを行った後、ドライエッチング
を行ってコンタクトホール７を形成する［図５（ｂ）参
照］。その後、コンタクト孔７に多結晶シリコンを埋込
み、ドライエッチングを用いてエッチバックし、多結晶
シリコンによるコンタクトプラグ８を形成する。
【００１１】さらに、フッ酸等を用いたウエットエッチ
ングまたはドライエッチングによってＢＰＳＧ膜６をエ
ッチバックし、コンタクトプラグ８の上部を露出させ
［図５（ｃ）参照］、多結晶シリコン１８を形成する
［図５（ｄ）参照］。
ングまたはドライエッチングによってＢＰＳＧ膜６をエ
ッチバックし、コンタクトプラグ８の上部を露出させ
［図５（ｃ）参照］、多結晶シリコン１８を形成する
［図５（ｄ）参照］。
【００１２】その後、多結晶シリコン１８をドライエッ
チングによってエッチバックし、コンタクトプラグ８の
側壁に多結晶シリコン１８による多結晶シリコンサイド
ウォール１９を形成する。これによって、コンタクトプ
ラグ８と多結晶シリコンサイドウォール１９とによるパ
ッドが形成される。
チングによってエッチバックし、コンタクトプラグ８の
側壁に多結晶シリコン１８による多結晶シリコンサイド
ウォール１９を形成する。これによって、コンタクトプ
ラグ８と多結晶シリコンサイドウォール１９とによるパ
ッドが形成される。
【００１３】この後に、層間絶縁膜１１を形成し、コン
タクトプラグ８上と多結晶シリコンサイドウォール１９
上とにフォトレジストとドライエッチングとを用いてコ
ンタクト孔１２を形成する［図５（ｅ）参照］。
タクトプラグ８上と多結晶シリコンサイドウォール１９
上とにフォトレジストとドライエッチングとを用いてコ
ンタクト孔１２を形成する［図５（ｅ）参照］。
【００１４】
【発明が解決しようとする課題】上述した従来のパッド
構造技術では、コンタクトプラグの側壁に多結晶シリコ
ンサイドウォールを形成することで、コンタクト形成時
にパッドに対するアライメントマージンを大きくしてい
るが、近年、半導体装置の小型化が進むつれ、隣のコン
タクトプラグのサイドウォールとの距離がさらに近づい
くことが考えられる。その場合、隣接するサイドウォー
ルとの距離が近づくことでショートする可能性がある。
構造技術では、コンタクトプラグの側壁に多結晶シリコ
ンサイドウォールを形成することで、コンタクト形成時
にパッドに対するアライメントマージンを大きくしてい
るが、近年、半導体装置の小型化が進むつれ、隣のコン
タクトプラグのサイドウォールとの距離がさらに近づい
くことが考えられる。その場合、隣接するサイドウォー
ルとの距離が近づくことでショートする可能性がある。
【００１５】そこで、本発明の目的は上記の問題点を解
消し、隣接するサイドウォールとの距離がさらに近づい
てもショートすることなく、フォトレジストの解像限界
より狭いスリットで、大きなパッドを形成することがで
きる半導体装置及びその製造方法を提供することにあ
る。
消し、隣接するサイドウォールとの距離がさらに近づい
てもショートすることなく、フォトレジストの解像限界
より狭いスリットで、大きなパッドを形成することがで
きる半導体装置及びその製造方法を提供することにあ
る。
【００１６】
【課題を解決するための手段】本発明による半導体装置
は、半導体基板上に形成されたゲート電極上に絶縁膜が
形成され、前記絶縁膜の所定の領域に形成された第１の
コンタクト孔に導電膜を形成してコンタクトプラグが形
成され、前記コンタクトプラグ上に層間絶縁膜が形成さ
れ、前記層間絶縁膜の所定の領域に第２のコンタクト孔
が形成される半導体装置であって、露出された前記コン
タクトプラグの側壁に形成されかつシリコン窒化膜から
なるサイドウォールを有備え、前記サイドウォールによ
って前記第２のコンタクト孔を形成する際のエッチング
をストップしている。
は、半導体基板上に形成されたゲート電極上に絶縁膜が
形成され、前記絶縁膜の所定の領域に形成された第１の
コンタクト孔に導電膜を形成してコンタクトプラグが形
成され、前記コンタクトプラグ上に層間絶縁膜が形成さ
れ、前記層間絶縁膜の所定の領域に第２のコンタクト孔
が形成される半導体装置であって、露出された前記コン
タクトプラグの側壁に形成されかつシリコン窒化膜から
なるサイドウォールを有備え、前記サイドウォールによ
って前記第２のコンタクト孔を形成する際のエッチング
をストップしている。
【００１７】本発明による他の半導体装置は、半導体基
板上に形成されたゲート電極上に絶縁膜が形成され、前
記絶縁膜の所定の領域に形成された第１のコンタクト孔
に導電膜を形成してコンタクトプラグが形成され、前記
コンタクトプラグ上に層間絶縁膜が形成され、前記層間
絶縁膜の所定の領域に第２のコンタクト孔が形成される
半導体装置であって、前記コンタクトプラグの側壁を露
出する処理を所定位置で停止させるための第１のシリコ
ン窒化膜と、露出された前記コンタクトプラグの側壁に
形成されかつ少なくとも第２のシリコン窒化膜からなる
サイドウォールとを備え、前記サイドウォールによって
前記第２のコンタクト孔を形成する際のエッチングをス
トップしている。
板上に形成されたゲート電極上に絶縁膜が形成され、前
記絶縁膜の所定の領域に形成された第１のコンタクト孔
に導電膜を形成してコンタクトプラグが形成され、前記
コンタクトプラグ上に層間絶縁膜が形成され、前記層間
絶縁膜の所定の領域に第２のコンタクト孔が形成される
半導体装置であって、前記コンタクトプラグの側壁を露
出する処理を所定位置で停止させるための第１のシリコ
ン窒化膜と、露出された前記コンタクトプラグの側壁に
形成されかつ少なくとも第２のシリコン窒化膜からなる
サイドウォールとを備え、前記サイドウォールによって
前記第２のコンタクト孔を形成する際のエッチングをス
トップしている。
【００１８】本発明による半導体装置の製造方法は、半
導体基板上に形成されたゲート電極上に絶縁膜が形成さ
れ、前記絶縁膜の所定の領域に形成された第１のコンタ
クト孔に導電膜を形成してコンタクトプラグが形成さ
れ、前記コンタクトプラグ上に層間絶縁膜が形成され、
前記層間絶縁膜の所定の領域に第２のコンタクト孔が形
成される半導体装置の製造方法であって、前記コンタク
トプラグの側壁を露出させる工程と、前記コンタクトプ
ラグの側壁にシリコン窒化膜からなるサイドウォールを
形成する工程とを備え、前記サイドウォールによって前
記第２のコンタクト孔を形成する際のエッチングをスト
ップしている。
導体基板上に形成されたゲート電極上に絶縁膜が形成さ
れ、前記絶縁膜の所定の領域に形成された第１のコンタ
クト孔に導電膜を形成してコンタクトプラグが形成さ
れ、前記コンタクトプラグ上に層間絶縁膜が形成され、
前記層間絶縁膜の所定の領域に第２のコンタクト孔が形
成される半導体装置の製造方法であって、前記コンタク
トプラグの側壁を露出させる工程と、前記コンタクトプ
ラグの側壁にシリコン窒化膜からなるサイドウォールを
形成する工程とを備え、前記サイドウォールによって前
記第２のコンタクト孔を形成する際のエッチングをスト
ップしている。
【００１９】本発明による他の半導体装置の製造方法
は、半導体基板上に形成されたゲート電極上に絶縁膜が
形成され、前記絶縁膜の所定の領域に形成された第１の
コンタクト孔に導電膜を形成してコンタクトプラグが形
成され、前記コンタクトプラグ上に層間絶縁膜が形成さ
れ、前記層間絶縁膜の所定の領域に第２のコンタクト孔
が形成される半導体装置の製造方法であって、前記コン
タクトプラグの側壁を露出する処理を所定位置で停止さ
せるための第１のシリコン窒化膜を形成する工程と、前
記コンタクトプラグの側壁を露出させる工程と、前記コ
ンタクトプラグの側壁に少なくとも第２のシリコン窒化
膜からなるサイドウォールを形成する工程とを備え、前
記サイドウォールによって前記第２のコンタクト孔を形
成する際のエッチングをストップしている。
は、半導体基板上に形成されたゲート電極上に絶縁膜が
形成され、前記絶縁膜の所定の領域に形成された第１の
コンタクト孔に導電膜を形成してコンタクトプラグが形
成され、前記コンタクトプラグ上に層間絶縁膜が形成さ
れ、前記層間絶縁膜の所定の領域に第２のコンタクト孔
が形成される半導体装置の製造方法であって、前記コン
タクトプラグの側壁を露出する処理を所定位置で停止さ
せるための第１のシリコン窒化膜を形成する工程と、前
記コンタクトプラグの側壁を露出させる工程と、前記コ
ンタクトプラグの側壁に少なくとも第２のシリコン窒化
膜からなるサイドウォールを形成する工程とを備え、前
記サイドウォールによって前記第２のコンタクト孔を形
成する際のエッチングをストップしている。
【００２０】すなわち、本発明の半導体装置は、半導体
基板上にゲート電極が形成された半導体装置であり、そ
のゲート電極上に絶縁膜を形成し、絶縁膜の所定の領域
にコンタクト孔を形成している。このコンタクト孔に第
１の導電膜を形成し、第１の導電膜をエッチバックして
コンタクト孔内に第１の導電膜からなるプラグを形成し
ている。
基板上にゲート電極が形成された半導体装置であり、そ
のゲート電極上に絶縁膜を形成し、絶縁膜の所定の領域
にコンタクト孔を形成している。このコンタクト孔に第
１の導電膜を形成し、第１の導電膜をエッチバックして
コンタクト孔内に第１の導電膜からなるプラグを形成し
ている。
【００２１】そのコンタクトプラグの側壁に窒化膜によ
るサイドウォールを形成することで、コンタクト形成時
にアライメントずれが発生しても、窒化膜によるサイド
ウォールによってエッチングをストップすることが可能
となる。よって、隣接するサイドウォールとの距離がさ
らに近づいてもショートすることなく、フォトレジスト
の解像限界より狭いスリットで、大きなパッドを形成す
ることが可能となる。
るサイドウォールを形成することで、コンタクト形成時
にアライメントずれが発生しても、窒化膜によるサイド
ウォールによってエッチングをストップすることが可能
となる。よって、隣接するサイドウォールとの距離がさ
らに近づいてもショートすることなく、フォトレジスト
の解像限界より狭いスリットで、大きなパッドを形成す
ることが可能となる。
【００２２】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。図１（ａ）〜（ｅ）は本発明の
一実施例による半導体装置の製造工程を示す断面図であ
る。これら図１（ａ）〜（ｅ）を参照して本発明の一実
施例による半導体装置の製造工程について説明する。
面を参照して説明する。図１（ａ）〜（ｅ）は本発明の
一実施例による半導体装置の製造工程を示す断面図であ
る。これら図１（ａ）〜（ｅ）を参照して本発明の一実
施例による半導体装置の製造工程について説明する。
【００２３】まず、半導体基板１上にＳＴＩによる素子
分離２を形成し、その後、約１００Åのゲート酸化膜３
と２０００Å程度の多結晶シリコン膜またはタングステ
ンポリサイド膜とによる導電膜４を形成する［図１
（ａ）参照］。
分離２を形成し、その後、約１００Åのゲート酸化膜３
と２０００Å程度の多結晶シリコン膜またはタングステ
ンポリサイド膜とによる導電膜４を形成する［図１
（ａ）参照］。
【００２４】次に、フォトレジストを用いて所定の形状
にパターニングし、ドライエッチングを行ってゲート電
極５を形成する。その後、８０００ÅのＢＰＳＧ（Ｂｏ
ｒｏ−Ｐｈｏｓｐｈ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）
膜６による層間絶縁膜を形成し、ＣＭＰ（Ｃｈａｍｉｃ
ａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を
用いてＢＰＳＧ膜６を２０００Å研磨して平坦化を行
う。
にパターニングし、ドライエッチングを行ってゲート電
極５を形成する。その後、８０００ÅのＢＰＳＧ（Ｂｏ
ｒｏ−Ｐｈｏｓｐｈ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）
膜６による層間絶縁膜を形成し、ＣＭＰ（Ｃｈａｍｉｃ
ａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を
用いてＢＰＳＧ膜６を２０００Å研磨して平坦化を行
う。
【００２５】続いて、フォトレジストを用いてパターニ
ングを行った後、ドライエッチングを行ってコンタクト
ホール７を形成する［図１（ｂ）参照］。その後、コン
タクト孔７に５０００Åの多結晶シリコンを埋込み、ド
ライエッチングを用いてエッチバックし、多結晶シリコ
ンによるコンタクトプラグ８を形成する。
ングを行った後、ドライエッチングを行ってコンタクト
ホール７を形成する［図１（ｂ）参照］。その後、コン
タクト孔７に５０００Åの多結晶シリコンを埋込み、ド
ライエッチングを用いてエッチバックし、多結晶シリコ
ンによるコンタクトプラグ８を形成する。
【００２６】さらに、フッ酸等を用いたウエットエッチ
ングまたはドライエッチングによってＢＰＳＧ膜６を２
０００Åエッチバックし、コンタクトプラグ８の上部を
露出させ［図１（ｃ）参照］、シリコン窒化膜９を形成
する［図１（ｄ）参照］。
ングまたはドライエッチングによってＢＰＳＧ膜６を２
０００Åエッチバックし、コンタクトプラグ８の上部を
露出させ［図１（ｃ）参照］、シリコン窒化膜９を形成
する［図１（ｄ）参照］。
【００２７】その後、シリコン窒化膜９をドライエッチ
ングによってエッチバックし、コンタクトプラグ８の側
壁にシリコン窒化膜９によるシリコン窒化膜サイドウォ
ール１０を形成する。これによって、コンタクトプラグ
８とシリコン窒化膜サイドウォール１０とによるパッド
が形成される。
ングによってエッチバックし、コンタクトプラグ８の側
壁にシリコン窒化膜９によるシリコン窒化膜サイドウォ
ール１０を形成する。これによって、コンタクトプラグ
８とシリコン窒化膜サイドウォール１０とによるパッド
が形成される。
【００２８】この後に、層間絶縁膜１１を形成し、コン
タクトプラグ８上とシリコン窒化膜サイドウォール１０
上とにフォトレジストとドライエッチングとを用いてコ
ンタクト孔１２を形成する［図１（ｅ）参照］。
タクトプラグ８上とシリコン窒化膜サイドウォール１０
上とにフォトレジストとドライエッチングとを用いてコ
ンタクト孔１２を形成する［図１（ｅ）参照］。
【００２９】図２（ａ）〜（ｄ）及び図３（ａ），
（ｂ）は本発明の他の実施例による半導体装置の製造工
程を示す断面図である。これら図２（ａ）〜（ｄ）及び
図３（ａ），（ｂ）を参照して本発明の他の実施例によ
る半導体装置の製造工程について説明する。
（ｂ）は本発明の他の実施例による半導体装置の製造工
程を示す断面図である。これら図２（ａ）〜（ｄ）及び
図３（ａ），（ｂ）を参照して本発明の他の実施例によ
る半導体装置の製造工程について説明する。
【００３０】まず、半導体基板１上にＳＴＩによる素子
分離２を形成し、その後、約１００Åのゲート酸化膜３
と２０００Å程度の多結晶シリコン膜またはタングステ
ンポリサイド膜とによる導電膜４を形成する［図２
（ａ）参照］。
分離２を形成し、その後、約１００Åのゲート酸化膜３
と２０００Å程度の多結晶シリコン膜またはタングステ
ンポリサイド膜とによる導電膜４を形成する［図２
（ａ）参照］。
【００３１】次に、フォトレジストを用いて所定の形状
にパターニングし、ドライエッチングを行ってゲート電
極５を形成する。その後、８０００ÅのＢＰＳＧ膜６に
よる層間絶縁膜を形成し、ＣＭＰを用いてＢＰＳＧ膜６
を２０００Å研磨して平坦化を行う。
にパターニングし、ドライエッチングを行ってゲート電
極５を形成する。その後、８０００ÅのＢＰＳＧ膜６に
よる層間絶縁膜を形成し、ＣＭＰを用いてＢＰＳＧ膜６
を２０００Å研磨して平坦化を行う。
【００３２】続いて、ＢＰＳＧ膜６上にシリコン窒化膜
１３及び酸化膜１４を形成し［図２（ｂ）参照］、これ
らＢＰＳＧ膜６とシリコン窒化膜１３と酸化膜１４とを
フォトレジストを用いてパターニングを行い、ドライエ
ッチングを行ってコンタクトホール７を形成する［図２
（ｃ）参照］。
１３及び酸化膜１４を形成し［図２（ｂ）参照］、これ
らＢＰＳＧ膜６とシリコン窒化膜１３と酸化膜１４とを
フォトレジストを用いてパターニングを行い、ドライエ
ッチングを行ってコンタクトホール７を形成する［図２
（ｃ）参照］。
【００３３】その後、コンタクト孔７に５０００Åの多
結晶シリコンを埋込み、ドライエッチングを用いてエッ
チバックし、多結晶シリコンによるコンタクトプラグ８
を形成する。しかしながら、このエッチバックはシリコ
ン窒化膜１３でストップし、コンタクトプラグ８の上部
が露出することとなる［図２（ｄ）参照］。
結晶シリコンを埋込み、ドライエッチングを用いてエッ
チバックし、多結晶シリコンによるコンタクトプラグ８
を形成する。しかしながら、このエッチバックはシリコ
ン窒化膜１３でストップし、コンタクトプラグ８の上部
が露出することとなる［図２（ｄ）参照］。
【００３４】さらに、これらコンタクトプラグ８及びシ
リコン窒化膜１３上にシリコン窒化膜９を形成する［図
３（ａ）参照］。この後に、シリコン窒化膜９，１３を
ドライエッチングによってエッチバックし、コンタクト
プラグ８の側壁にシリコン窒化膜９，１３によるシリコ
ン窒化膜サイドウォール１０を形成する。これによっ
て、コンタクトプラグ８とシリコン窒化膜サイドウォー
ル１０とによるパッドが形成される。
リコン窒化膜１３上にシリコン窒化膜９を形成する［図
３（ａ）参照］。この後に、シリコン窒化膜９，１３を
ドライエッチングによってエッチバックし、コンタクト
プラグ８の側壁にシリコン窒化膜９，１３によるシリコ
ン窒化膜サイドウォール１０を形成する。これによっ
て、コンタクトプラグ８とシリコン窒化膜サイドウォー
ル１０とによるパッドが形成される。
【００３５】この後に、層間絶縁膜１１を形成し、コン
タクトプラグ８上とシリコン窒化膜サイドウォール１０
上とにフォトレジストとドライエッチングとを用いてコ
ンタクト孔１２を形成する［図３（ｂ）参照］。
タクトプラグ８上とシリコン窒化膜サイドウォール１０
上とにフォトレジストとドライエッチングとを用いてコ
ンタクト孔１２を形成する［図３（ｂ）参照］。
【００３６】このように、コンタクトプラグ８の側壁に
窒化膜によるサイドウォール（シリコン窒化膜サイドウ
ォール１０）を形成することによって、フォトレジスト
の解像限界より狭いスリットで、大きなパッドを形成す
ることができる。これによって、コンタクト形成時にア
ライメントマージンを大きくすることができる。
窒化膜によるサイドウォール（シリコン窒化膜サイドウ
ォール１０）を形成することによって、フォトレジスト
の解像限界より狭いスリットで、大きなパッドを形成す
ることができる。これによって、コンタクト形成時にア
ライメントマージンを大きくすることができる。
【００３７】すなわち、コンタクトプラグ８の側壁に窒
化膜によるサイドウォールを形成することによって、コ
ンタクト形成時にアライメントずれが発生しても、窒化
膜によるサイドウォールによってエッチングをストップ
することができる。
化膜によるサイドウォールを形成することによって、コ
ンタクト形成時にアライメントずれが発生しても、窒化
膜によるサイドウォールによってエッチングをストップ
することができる。
【００３８】また、サイドウォールにシリコン窒化膜
９，１３を用いることによって、隣のコンタクトプラグ
のサイドウォールとの距離がさらに近づいたとしてもシ
ョートすることはない。
９，１３を用いることによって、隣のコンタクトプラグ
のサイドウォールとの距離がさらに近づいたとしてもシ
ョートすることはない。
【００３９】
【発明の効果】以上説明したように本発明によれば、半
導体基板上に形成されたゲート電極上に絶縁膜が形成さ
れ、絶縁膜の所定の領域に形成されたコンタクト孔に導
電膜を形成してコンタクトプラグが形成される半導体装
置において、シリコン窒化膜からなるサイドウォールを
露出されたコンタクトプラグの側壁に形成することによ
って、隣接するサイドウォールとの距離がさらに近づい
てもショートすることなく、フォトレジストの解像限界
より狭いスリットで、大きなパッドを形成することがで
きるという効果がある。
導体基板上に形成されたゲート電極上に絶縁膜が形成さ
れ、絶縁膜の所定の領域に形成されたコンタクト孔に導
電膜を形成してコンタクトプラグが形成される半導体装
置において、シリコン窒化膜からなるサイドウォールを
露出されたコンタクトプラグの側壁に形成することによ
って、隣接するサイドウォールとの距離がさらに近づい
てもショートすることなく、フォトレジストの解像限界
より狭いスリットで、大きなパッドを形成することがで
きるという効果がある。
【図１】（ａ）〜（ｅ）は本発明の一実施例による半導
体装置の製造工程を示す断面図である。
体装置の製造工程を示す断面図である。
【図２】（ａ）〜（ｄ）は本発明の他の実施例による半
導体装置の製造工程を示す断面図である。
導体装置の製造工程を示す断面図である。
【図３】（ａ），（ｂ）は本発明の他の実施例による半
導体装置の製造工程を示す断面図である。
導体装置の製造工程を示す断面図である。
【図４】（ａ）〜（ｄ）は従来例による半導体装置の製
造工程の一例を示す断面図である。
造工程の一例を示す断面図である。
【図５】（ａ）〜（ｅ）は従来例による半導体装置の製
造工程の他の例を示す断面図である。
造工程の他の例を示す断面図である。
１ 半導体基板 ２ ＳＴＩ素子分離 ３ ゲート酸化膜 ４ 導電膜 ５ ゲート電極 ６ ＢＰＳＧ膜 ７ コンタクト孔 ８ コンタクトプラグ ９，１３ シリコン窒化膜 １０ シリコン窒化膜サイドウォール １１ 層間絶縁膜 １２ コンタクト孔 １４ 酸化膜
Claims (10)
- 【請求項１】 半導体基板上に形成されたゲート電極上
に絶縁膜が形成され、前記絶縁膜の所定の領域に形成さ
れた第１のコンタクト孔に導電膜を形成してコンタクト
プラグが形成され、前記コンタクトプラグ上に層間絶縁
膜が形成され、前記層間絶縁膜の所定の領域に第２のコ
ンタクト孔が形成される半導体装置であって、露出され
た前記コンタクトプラグの側壁に形成されかつシリコン
窒化膜からなるサイドウォールを有し、前記サイドウォ
ールによって前記第２のコンタクト孔を形成する際のエ
ッチングをストップすることを特徴とする半導体装置。 - 【請求項２】 半導体基板上に形成されたゲート電極上
に絶縁膜が形成され、前記絶縁膜の所定の領域に形成さ
れた第１のコンタクト孔に導電膜を形成してコンタクト
プラグが形成され、前記コンタクトプラグ上に層間絶縁
膜が形成され、前記層間絶縁膜の所定の領域に第２のコ
ンタクト孔が形成される半導体装置であって、前記コン
タクトプラグの側壁を露出する処理を所定位置で停止さ
せるための第１のシリコン窒化膜と、露出された前記コ
ンタクトプラグの側壁に形成されかつ少なくとも第２の
シリコン窒化膜からなるサイドウォールとを有し、前記
サイドウォールによって前記第２のコンタクト孔を形成
する際のエッチングをストップすることを特徴とする半
導体装置。 - 【請求項３】 前記サイドウォールは、前記第１及び第
２のシリコン窒化膜からなることを特徴とする請求項２
記載の半導体装置。 - 【請求項４】 半導体基板上に形成されたゲート電極上
に絶縁膜が形成され、前記絶縁膜の所定の領域に形成さ
れた第１のコンタクト孔に導電膜を形成してコンタクト
プラグが形成され、前記コンタクトプラグ上に層間絶縁
膜が形成され、前記層間絶縁膜の所定の領域に第２のコ
ンタクト孔が形成される半導体装置の製造方法であっ
て、前記コンタクトプラグの側壁を露出させる工程と、
前記コンタクトプラグの側壁にシリコン窒化膜からなる
サイドウォールを形成する工程とを有し、前記サイドウ
ォールによって前記第２のコンタクト孔を形成する際の
エッチングをストップすることを特徴とする半導体装置
の製造方法。 - 【請求項５】 前記コンタクトプラグの側壁を露出させ
る工程は、前記第１ のコンタクト孔に前記導電膜を形成
する工程と、前記導電膜をエッチバックして前記第１の
コンタクト孔内に前記コンタクトプラグを形成する工程
と、前記絶縁膜をエッチバックして前記コンタクトプラ
グの側壁を露出させる工程とを含むことを特徴とする請
求項４記載の半導体装置の製造方法。 - 【請求項６】 前記サイドウォールを形成する工程は、
前記絶縁膜上及び前記コンタクトプラグを覆うように前
記シリコン窒化膜を形成する工程と、前記シリコン窒化
膜をエッチバックして前記コンタクトプラグの側壁に前
記サイドウォールを形成する工程とを含むことを特徴と
する請求項４または請求項５記載の記載の半導体装置の
製造方法。 - 【請求項７】 半導体基板上に形成されたゲート電極上
に絶縁膜が形成され、前記絶縁膜の所定の領域に形成さ
れた第１のコンタクト孔に導電膜を形成してコンタクト
プラグが形成され、前記コンタクトプラグ上に層間絶縁
膜が形成され、前記層間絶縁膜の所定の領域に第２のコ
ンタクト孔が形成される半導体装置の製造方法であっ
て、前記コンタクトプラグの側壁を露出する処理を所定
位置で停止させるための第１のシリコン窒化膜を形成す
る工程と、前記コンタクトプラグの側壁を露出させる工
程と、前記コンタクトプラグの側壁に少なくとも第２の
シリコン窒化膜からなるサイドウォールを形成する工程
とを有し、前記サイドウォールによって前記第２のコン
タクト孔を形成する際のエッチングをストップすること
を特徴とする半導体装置の製造方法。 - 【請求項８】 前記サイドウォールは、前記第１及び第
２のシリコン窒化膜からなることを特徴とする請求項７
記載の半導体装置。 - 【請求項９】 前記コンタクトプラグの側壁を露出させ
る工程は、前記第１のコンタクト孔に前記導電膜を形成
する工程と、前記導電膜をエッチバックして前記第１の
コンタクト孔内に前記コンタクトプラグを形成する工程
と、前記絶縁膜をエッチバックして前記コンタクトプラ
グの側壁を露出させる工程とを含むことを特徴とする請
求項７または請求項８記載の半導体装置の製造方法。 - 【請求項１０】 前記サイドウォールを形成する工程
は、前記絶縁膜上及び前記コンタクトプラグを覆うよう
に前記シリコン窒化膜を形成する工程と、前記シリコン
窒化膜をエッチバックして前記コンタクトプラグの側壁
に前記サイドウォールを形成する工程とを含むことを特
徴とする請求項７から請求項９のいずれか記載の記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03798799A JP3353732B2 (ja) | 1999-02-17 | 1999-02-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03798799A JP3353732B2 (ja) | 1999-02-17 | 1999-02-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000236019A JP2000236019A (ja) | 2000-08-29 |
| JP3353732B2 true JP3353732B2 (ja) | 2002-12-03 |
Family
ID=12512932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03798799A Expired - Fee Related JP3353732B2 (ja) | 1999-02-17 | 1999-02-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3353732B2 (ja) |
-
1999
- 1999-02-17 JP JP03798799A patent/JP3353732B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000236019A (ja) | 2000-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3584125B2 (ja) | 半導体装置のアラインメントキーパターンの形成方法 | |
| JP4064674B2 (ja) | 半導体素子のメタルコンタクト形成方法 | |
| JP2004064083A (ja) | 自己整列した接合領域コンタクトホールを有する半導体装置及びその製造方法 | |
| KR100378200B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| EP1169731A1 (en) | Semiconductor device having a self-aligned contact structure and methods of forming the same | |
| US6562651B2 (en) | Method of manufacturing a semiconductor device having contact pads | |
| KR100214917B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2000068481A (ja) | Ｄｒａｍ装置の製造方法 | |
| KR20050067466A (ko) | 반도체소자의 소자분리 방법 | |
| KR100268447B1 (ko) | 커패시터 및 그의 제조 방법 | |
| US6093600A (en) | Method of fabricating a dynamic random-access memory device | |
| US6566236B1 (en) | Gate structures with increased etch margin for self-aligned contact and the method of forming the same | |
| US20020014677A1 (en) | Semiconductor device having trench isolation layer and method for manufacturing the same | |
| JP3353732B2 (ja) | 半導体装置の製造方法 | |
| JP4401156B2 (ja) | 半導体素子の製造方法 | |
| KR100604812B1 (ko) | 자기 정렬된 컨택 공정을 이용한 반도체 소자의 제조 방법 | |
| US20100003796A1 (en) | Manufacturing method of semiconductor device having self-aligned contact | |
| KR100333539B1 (ko) | 반도체소자의미세콘택홀형성방법 | |
| JP3235542B2 (ja) | 半導体装置およびその製造方法 | |
| KR100333541B1 (ko) | 반도체소자의제조방법 | |
| KR100475456B1 (ko) | 반도체 장치의 배선 형성 방법 | |
| KR100910221B1 (ko) | 반도체 소자의 스토리지노드 콘택 형성 방법 | |
| KR100506050B1 (ko) | 반도체소자의 콘택 형성방법 | |
| JPH11145305A (ja) | 半導体装置の製造方法 | |
| KR19980068806A (ko) | 메모리 소자의 자기 정렬 콘택 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |