JP3351876B2 - 半導体装置の実装構造およびその製造方法 - Google Patents

半導体装置の実装構造およびその製造方法

Info

Publication number
JP3351876B2
JP3351876B2 JP23923893A JP23923893A JP3351876B2 JP 3351876 B2 JP3351876 B2 JP 3351876B2 JP 23923893 A JP23923893 A JP 23923893A JP 23923893 A JP23923893 A JP 23923893A JP 3351876 B2 JP3351876 B2 JP 3351876B2
Authority
JP
Japan
Prior art keywords
semiconductor device
flexible film
wiring
electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23923893A
Other languages
English (en)
Other versions
JPH0774206A (ja
Inventor
正義 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP23923893A priority Critical patent/JP3351876B2/ja
Publication of JPH0774206A publication Critical patent/JPH0774206A/ja
Application granted granted Critical
Publication of JP3351876B2 publication Critical patent/JP3351876B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の実装構造
とその製造方法とに関する。
【0002】
【従来の技術】半導体装置を電子機器類の基板に実装す
る場合、半導体装置の集積回路素子の形成側を基板側に
向けて、半導体装置の突起電極と接続するフリップチッ
プ方法(FC)や、半導体装置の電極に対応したリード
に一括接続あるいは順次接続するテープオートメイデッ
ドボンディング方法(TAB)が、一般的に使用されて
いる。
【0003】以下図8の断面図を用い、従来のFCの実
装構造および製造方法を説明する。
【0004】FCの実装構造は5〜50μmの高さの銅
や金などからなる突起電極107を有する半導体装置1
01が、液晶表示装置204の基板209上にインジウ
ムと錫の酸化物(ITO)で形成された画素側の第1の
配線207および入力側の第2の配線208に、機械的
電気的に導電性接着剤205で接続する。そして半導体
装置101と液晶表示装置204の隙間と半導体装置1
01を絶縁樹脂206で覆う構造になっている。基板2
09上の入力側の第2の配線208は、さらに入力可撓
性フィルム301の配線202と異方性導電フィルム3
02を介して電気的機械的に接続している。
【0005】図8におけるFCの従来例の製造方法は、
初めに半導体装置101の突起電極107上に導電性接
着剤205を設け、基板208のITOで形成された画
素側の第1の配線207および入力側の第2の配線20
8に位置合わせして接続し、温度80〜150℃で導電
性接着剤205を加熱硬化し、半導体装置101と液晶
表示装置208を接続する。その後絶縁樹脂206を半
導体装置101と基板209の隙間に流し込んで、加熱
あるいは光で硬化させる。最後に基板209上の入力側
の第2の配線208に異方性導電フィルム302を用い
て、入力可撓性フィルム301を温度150〜250℃
で加熱加圧接続して図8に示す構造を得る。
【0006】図8では突起電極107の接続に導電性接
着剤205を用いた例を示したが、導電性接着剤205
の代わりに、入力側の第2の配線208と入力可撓性フ
ィルム301との接続に用いる異方性導電フィルム30
2や、導電性ビーズなどを用いても良い。突起電極10
7の接続に異方性導電フィルム302を使用した場合に
は、絶縁樹脂206は不要となる。
【0007】また、突起電極107は導電性ビーズや半
田でも形成することができる。突起電極107として半
田を用いるときは、基板209上にITOで形成された
第1の配線207および第2の配線208との上に、半
田に濡れる材料を新たに形成する必要がある。
【0008】図8において、入力可撓性フィルム301
は、片面のみに配線202がある構造を示したが、両面
に配線を設けても良く、また、多層の可撓性フィルムも
適用できる。
【0009】つぎに図9(a)、(b)、(c)を用い
て従来のTABの実装構造および製造方法を説明する。
図9(a)は可撓性フィルムに半導体装置を接続した状
態を示す平面図であり、図9(b)は可撓性フィルムに
半導体装置を接続した状態を示す断面図であり、図9
(c)は半導体装置を接続した可撓性フィルムを液晶表
示装置に接続した状態を示す断面図である。
【0010】TABは図9の(a)、(b)に示すよう
に、20〜75μmの厚さの可撓性フィルム201上
に、半導体装置101を収納するための半導体装置用穴
304と可撓性フィルム201を送るためのテープ送り
ガイド穴303を有する。可撓性フィルム201上に
は、電気回路用の銅からなる配線材料202をスパッタ
リング法や真空蒸着法で形成する。あるいはこの配線材
料202は、接着剤を用いて可撓性フィルム201上に
形成しても良い。
【0011】可撓性フィルム201上に形成した配線材
料202は、図9(b)に示すように、半導体装置用穴
304を形成した領域では、ひさし状に突き出したよう
な形状を有している。以下、半導体装置用穴304の領
域に対して、ひさし状に突き出た配線材料202を、イ
ンナーリード307と呼ぶ。銅からなるインナーリード
307表面は、メッキにより形成した錫(Sn)で被覆
されている。
【0012】半導体装置101には、5〜20μmの高
さの金(Au)で形成する突起電極107を設ける。そ
してこの突起電極107とインナーリード307表面に
形成した錫との金錫共晶利用して、半導体装置101を
インナーリード307に電気的、機械的に接続してい
る。なお突起電極107はインナーリード307側に形
成しても良く、この場合は半導体装置101のアルミ電
極上へ突起電極107を直接接続する。
【0013】さらに可撓性フィルム201の半導体装置
用穴304と半導体装置101とインナーリード307
とは、絶縁樹脂206で覆い、図9(b)に示す断面構
造が完成する。
【0014】図9(b)に示すTABの配線材料202
を液晶表示装置208の画素から引き出したITOから
なる画素側の第1の配線207に、可撓性フィルム20
1を異方性導電フィルム302を介して加圧加熱接続し
て、図9(c)に示す構造が得られる。
【0015】
【発明が解決しようとする課題】図8を用いて説明した
FCを液晶表示装置などの画像表示装置に用いた場合、
1個の半導体装置の突起電極数が500点以上にもな
る。したがって突起電極形成後の検査用プローブを突起
電極に当てることが非常に困難であるため、半導体装置
の一括した良否判別が難しい。
【0016】とくに突起電極のピッチ寸法が150μm
以下と微細になった場合は、良否判別はほぼ不可能とな
る。そのため液晶表示装置に半導体装置を実装後、半導
体装置の不具合が発生した場合は液晶表示装置から半導
体装置を取り外して、再度新たな半導体装置を液晶表示
装置に実装する必要が生じ、そのための工数負荷が大き
くなりコスト増加となる。
【0017】図9を用いて説明したTABの場合、半導
体装置の検査は可能である。しかしながらTABを構成
する可撓性フィルムの構造上、半導体装置の突起電極
は、半導体装置の外周にしか形成できない。インナーリ
ードの接続可能ピッチ寸法である最小80μmから計算
すると、突起電極数がFCの場合と同様に500点以上
になった場合、必要な半導体装置の外周長さは40mm
以上となる。このため半導体装置の大型化を招き、歩留
まり低下やコスト増を招く。
【0018】半導体装置の突起電極をメッキ法で形成し
た場合は、メッキの電極として用いる共通電極膜をエッ
チングするため、突起電極根元が頂部に比較して細くな
る。突起電極を微細接続対応のため縮小し、根元径が直
径40μmを切ると、突起電極の密着強度の低下を招
く。
【0019】本発明の目的は上記課題を解決して、突起
電極形成後の半導体装置の検査が容易に行え、小型で微
細接続可能な半導体装置の実装構造およびその製造方法
を提供することにある。
【0020】
【課題を解決するための手段】上記目的を達成するため
に本発明においては、以下に記載の構成と製造工程とを
採用する。
【0021】本発明の半導体装置の実装構造は、貫通穴
および配線材料を有し、配線を有する基板と半導体装置
との間に設ける可撓性フィルムを備え、貫通穴を通って
半導体装置の突起電極頂部が基板の配線と接続し、半導
体装置の突起電極と可撓性フィルムの配線材料とが半田
で接続していることを特徴とする。
【0022】本発明の半導体装置の製造方法は、根元部
の周辺に半田を有する突起電極を半導体装置に形成する
工程と、半導体装置の上に突起電極の位置に対応した貫
通穴および配線材料を有する可撓性フィルムをかぶせて
加熱する工程と、可撓性フィルムと一体となった半導体
装置の検査を行う工程と、可撓性フィルムを切断する工
程と、可撓性フィルムと一体となった半導体装置の突起
電極を基板の配線に接続する工程とを有することを特徴
とする。
【0023】本発明の半導体装置の実装構造は、半導体
装置の突起電極の根元部周辺に半田を設けたことを特徴
とする。
【0024】本発明の半導体装置の製造方法は、根元部
の周辺に半田を有する突起電極を半導体装置に形成する
工程と、半導体装置の上に突起電極の位置に対応した貫
通穴および配線を有する可撓性フィルムをかぶせて加熱
する工程と、可撓性フィルムと一体となった半導体装置
の検査を行う工程と、可撓性フィルムを取り去る工程
と、半導体装置の突起電極を基板の配線に接続する工程
とからなることを特徴とする。
【0025】
【実施例】以下本発明の実施例を図面を用いて説明す
る。
【0026】
【実施例1】本発明における実施例1を図1、図2、図
3を用いて説明する。図1(f)と図2は半導体装置の
突起電極の構造を示す断面図で、図1の(a)から
(f)は図1(f)の突起電極の製造方法を示す断面図
である。図3(c)は半導体装置の実装構造を示す断面
図を示し、図3(a)から(c)でその製造方法を説明
する断面図である。まずはじめに半導体装置の突起電極
の構造を説明する。
【0027】図1(f)に示すように、本発明における
突起電極の構造はアルミ電極102上にAl、Cr、C
uからなる共通電極膜104を有する。共通電極膜10
4の周辺部に半田106を有し、共通電極膜104上と
半田106上とにCuとAuとからなる突起電極107
を有している。そして突起電極107の側壁は、半導体
装置101の表面に対してほぼ垂直である。
【0028】図2に示した本発明における突起電極の構
造は、CuとAuとからなる突起電極107の頂部がマ
ッシュルーム形状であることを特徴とし、その他の構成
は図1(f)と同じである。
【0029】つぎに本発明における突起電極の製造方法
を、図1(a)から(f)を使って説明する。まず初め
に図1(a)に示したように、半導体装置101上の保
護膜103と、この保護膜103が開口した部分のアル
ミ電極102上とに共通電極膜104を全面に形成す
る。保護膜103は燐を含有したシリコン酸化膜や、窒
化シリコン膜などの無機質膜や、ポリイミド樹脂などの
有機質膜や、これらの積層構造を用い、形成する膜厚は
1〜5μmである。共通電極膜104はAl、Cr、C
u、Ni、Ag、Tiなどの金属多層膜からなり、真空
蒸着、スパッタリング、化学気相成長(CVD)などの
方法で形成する。そして共通電極膜104の厚さは、総
厚で10μm以内で形成する。
【0030】つぎに図1(b)に示すように、感光性樹
脂105を共通電極膜104上に全面に回転塗布により
形成する方法、またはフィルムタイプの感光性樹脂10
5を張り付ける方法で形成する。その後、所定のフォト
マスクを用いて露光現像処理を行うフォトリソグラフィ
ーにより、共通電極膜104上に感光性樹脂105を1
〜100μmの厚さで形成する。
【0031】つぎに図1(c)に示すように、感光性樹
脂105の開口部分内に共通電極膜104をメッキ電極
として半田メッキを行ない半田106を形成した後、感
光性樹脂105を取り除く。共通電極膜104上に形成
した半田106は、ドーナツ状に閉じた形状で形成され
ていることが望ましい。ドーナツ状に閉じていない場合
でも、突起電極の形成および使用は可能である。しかし
ながら、ドーナツ状に閉じた形状の半田106のほう
が、後工程での共通電極膜104エッチングの余裕度
や、突起電極の強度は、ドーナツ状に閉じてない場合の
突起電極よりも優れた特性を示す。
【0032】つぎに図1(d)に示すように、感光性樹
脂105を共通電極膜104上に全面に回転塗布する方
法、またはフィルムタイプの感光性樹脂105を張り付
ける方法で形成する。その後、所定のフォトマスクを用
いて露光現像処理を行うフォトリソグラフィーにより、
パターニングした感光性樹脂105を形成する。感光性
樹脂105は、半田106の内側開口から外側開口の間
に開口部を形成し、膜厚は10〜300μmで形成す
る。
【0033】つぎに図1(e)に示すように、感光性樹
脂105の開口部分に、共通電極膜104をメッキ電極
としてCu、Au、Ag、Niなどの金属をメッキして
突起電極107を形成し、感光性樹脂105を除去す
る。
【0034】最後に、突起電極107と半田106とを
マスクとして共通電極膜104をエッチング除去し、図
1(f)に示した根元に半田106を備える突起電極1
07が得られる。
【0035】図1(d)において、感光性樹脂105の
開口部にメッキを行う際、感光性樹脂105上面よりも
高くメッキを行なった後、感光性樹脂105を除去して
共通電極膜104を、突起電極107と半田106とを
マスクとしてエッチングすると、図2に示した根元に半
田を備えたマッシュルーム形状の突起電極107が得ら
れる。
【0036】本発明における実施例1の半導体装置の実
装構造は図3(c)の断面図に示すように、可撓性フィ
ルム201を挟んで半導体装置101と液晶表示装置2
04とを設け、可撓性フィルム201の貫通穴203を
通って半導体装置101の突起電極107が、導電性接
着剤205を介して液晶表示装置204の画素側の第1
の配線207および入力側の第2の配線208に接続し
ている。可撓性フィルム201の配線材料202と突起
電極107とは半田106で接続している。可撓性フィ
ルム201は配線202と共に半導体装置101の外側
に伸びている。さらに、半導体装置101と液晶表示装
置208との間に絶縁樹脂206を設ける。
【0037】本発明における実施例1の半導体装置の製
造方法は、図3(a)に示したように高さ20〜200
μmの突起電極107の根元周囲領域に、突起電極10
7の10分の1〜4分の3の厚さの半田106を有する
半導体装置101の突起電極107先端側から、突起電
極107の形成位置に対応した貫通穴203と配線材料
202とを有する厚さ10〜150μmの可撓性フィル
ム201をかぶせる。
【0038】配線材料202は主に銅、金などで形成
し、厚さは2〜40μmで形成するのが望ましい。貫通
穴203は突起電極107が通過できるように0.2μ
m以上の隙間を設けておく。貫通穴203は配線材料2
02形成後、直径100μmまではドリルで穴あけし、
100μm以下では感光性樹脂をマスクとしてエッチン
グして形成する方法やレーザ光で蒸発させて形成する。
【0039】可撓性フィルム201を半導体装置101
にかぶせた後、160〜250℃の温度で加熱すると、
図3(b)に示したように突起電極107の根元周囲部
分にある半田106が溶融して、突起電極107と可撓
性フィルム201の配線材料202とが溶融固化した半
田106で接続する。
【0040】半田106を溶融固化後、可撓性フィルム
201の貫通穴203を突き抜けた突起電極107の高
さは、可撓性フィルム201の上面から2〜50μm突
き出すように制御する。
【0041】図3(b)では可撓性フィルム201の配
線材料202は、半導体装置101側のみに形成する実
施例で示してあるが、可撓性フィルム201の両側に配
線材料202があっても良い。また、配線材料202は
半導体装置101の反対側のみにあっても良い。さら
に、可撓性フィルム201が多層になっていても構わな
い。また、可撓性フィルム201の配線材料202は貫
通穴203の縁までしか形成されていないが、貫通穴2
03の内壁に形成されていても良く、可撓性フィルム2
01の両面の配線材料202がつながっていても良い。
【0042】可撓性フィルム201は、半田106を溶
融する際の熱に耐える材料として、耐熱性の高いポリイ
ミドなどが望ましい。
【0043】図3(b)に示す状態で可撓性フィルム2
01の配線材料202上に半導体装置101検査用のプ
ローブを接触させて電気的な検査を行い、半導体装置1
01の良否判定を行う。
【0044】半導体装置101の良否を選別後、液晶表
示装置208の画素側の第1の配線207に対応した側
の、図3(b)に示したA−A面で可撓性フィルム20
1と配線材料202とを切断する。切断後、導電性接着
剤205を用いて液晶表示装置204に実装し、半導体
装置101と基板209の間を絶縁樹脂206で覆っ
て、図3(c)に示した半導体装置が完成する。
【0045】図3(c)で示した半導体装置101と基
板209との間に形成する絶縁樹脂206は、使用環境
に応じて省略しても構わない。
【0046】導電性接着剤205のかわりに、図8、図
9に示す異方性導電フィルム302を用いて半導体装置
101を液晶表示装置204に接続しても良い。その場
合、絶縁樹脂206は不要となる。
【0047】図3(c)に示した、液晶表示装置204
上の出力側の第2の配線208は、省略しても構わな
い。
【0048】実施例1では、液晶表示装置204から突
出した可撓性フィルム201が従来例で示した図8の場
合の入力可撓性フィルム301に相当するため、入力可
撓性フィルム301と基板209との接続領域が不要に
なる。したがって、異方性導電フィルム302の接着面
積分だけ、液晶表示装置204を小型化できるという効
果が得られる。
【0049】また、異方性導電フィルム302の接続と
入力側の第2の配線208とを省略することができ、半
導体装置101から半田接続で直接、図3(c)に示し
たように可撓性フィルム201に接続する。このため接
続箇所が減って接続信頼性が向上するという効果が得ら
れる。
【0050】また、半導体装置101は可撓性フィルム
201により容易に検査が行えるため、液晶表示装置2
04に実装した半導体装置101は不良の混入がないた
め、半導体装置101の交換が不要となる。
【0051】そのうえ図9に示す従来例のTABの場合
で示したインナーリード307が不要で、半導体装置1
01の全面に突起電極107を配置できるため、多接続
点で微細な接続が可能である。
【0052】
【実施例2】本発明における実施例2の半導体装置の実
装構造を図4に示す。図4の断面図に示すように、可撓
性フィルム201を挟んで、半導体装置101と液晶表
示装置204とを設ける。可撓性フィルム201の貫通
穴203を通って、半導体装置101の突起電極107
が、導電性接着剤205を介して液晶表示装置204の
画素側の第1の配線207および入力側の第2の配線2
08に接続している。そして可撓性フィルム201の配
線材料202と突起電極107の根元部周辺にある半田
106とは、溶融固化した状態で突起電極107と接続
している。可撓性フィルム201は配線材料202と共
に半導体装置101の外側で切断されている。すなわ
ち、図3(b)に示すA−A面とB−B面とで、配線材
料202とともに可撓性フィルム201を切断してい
る。さらに半導体装置101と液晶表示装置204の間
には絶縁樹脂206を設ける。
【0053】本発明における実施例2の半導体装置の製
造方法を図3(a)、(b)、図4を用いて説明する。
図3(a)に示したように、高さが20〜200μmの
突起電極107の根元周囲に、突起電極107の10分
の1〜4分の3の厚さの半田106を有する半導体装置
101の突起電極107先端側から、突起電極107の
形成位置に対応した貫通穴203と配線材料202とを
有する厚さ寸法が10〜150μmの可撓性フィルム2
01をかぶせる。
【0054】配線材料202は主に銅、金などで形成
し、厚さは2〜40μmで形成するのが望ましい。貫通
穴203は突起電極107が通れるように、貫通穴20
3と突起電極107の間には0.2μm以上の隙間を設
けておく。
【0055】その後、160〜250℃の温度で加熱す
ると、図3(b)に示したように突起電極107の根元
周囲にある半田106が溶融して、突起電極107と可
撓性フィルム201の配線材料202とが半田106で
接続する。
【0056】半田106の溶融固化後、可撓性フィルム
201の貫通穴203を突き抜けた突起電極107の高
さは可撓性フィルム201の上面から2〜50μm突き
出すように制御する。
【0057】図3(b)では可撓性フィルム201の配
線材料202は、半導体装置109側のみに形成した実
施例で示してあるが、可撓性フィルム201の両側に配
線材料202があっても良い。また、配線材料202は
半導体装置101の反対側のみにあっても良い。さら
に、可撓性フィルム201が多層になっていても構わな
い。また、可撓性フィルム201の配線材料202は貫
通穴203の縁までしか形成されていないが、貫通穴2
03の内壁に形成されていても良い。
【0058】可撓性フィルム201は、半田を溶融する
際の熱に耐える材料として、耐熱性の高いポリイミドな
どが望ましい。
【0059】図3(b)に示す状態で可撓性フィルム2
01の配線材料202上に半導体装置101検査用のプ
ローブを接触させて電気的検査を行い、半導体装置10
1の良否判定を行う。
【0060】半導体装置101の良否選別後、液晶表示
装置204の第1の配線207および第2の配線208
に対応した側の、A−A面およびB−B面で可撓性フィ
ルム201を切断する。切断後、図4に示すように導電
性接着剤205を用いて半導体装置101を液晶表示装
置204に実装し、さらに異方性導電フィルム302を
用いて入力可撓性フィルム301を入力側の第2の配線
208に接続して、図4に示した半導体装置が完成す
る。
【0061】図4で示した半導体装置101と基板20
9との間に形成した絶縁樹脂206は、使用環境に応じ
て省略しても構わない。
【0062】導電性接着剤205のかわりに、異方性導
電フィルム302を用いて、半導体装置101を液晶表
示装置204に接続しても良い。その場合、絶縁樹脂2
06は不要となる。
【0063】また、異方性導電フィルム302を用い
て、半導体装置101と入力可撓性フィルム301とを
同時に接続しても良い。
【0064】半導体装置101は可撓性フィルム201
により容易に検査が行えるため、液晶表示装置204に
実装した半導体装置101は不良の混入を低減すること
が可能で、半導体装置101の交換が不要となり、歩留
まりが向上する。
【0065】
【実施例3】本発明における実施例3の半導体装置の実
装構造を図5を用いて説明する。図5の断面図に示すよ
うに、半導体装置101の突起電極107の根元周囲に
ある半田106は溶融固化した状態で、突起電極107
の根元を補強する。半導体装置101の突起電極107
は導電性接着剤205を介して液晶表示装置204の画
素側の第1の配線207および入力側の第2の配線20
8に接続している。さらに、半導体装置101と液晶表
示装置204の基板209との間には、絶縁樹脂206
を設ける。
【0066】本発明における実施例3の半導体装置の製
造方法を図3(a)、(b)、図5を用いて説明する。
図3(a)に示したように、高さが20〜200μmの
突起電極107の根元周囲に、突起電極107の10分
の1〜4分の3の厚さの半田106を有する半導体装置
109の突起電極109先端側から、突起電極107の
形成位置に対応した貫通穴203と配線材料202とを
有する厚さ寸法が10〜150μmの可撓性フィルム2
01をかぶせる。
【0067】配線材料202は主に銅、金などで形成
し、厚さは2〜40μmで形成するのが望ましい。貫通
穴203は突起電極107が通れるように、貫通穴20
3と突起電極107との間には0.2μm以上の隙間を
設けておく。
【0068】その後、160〜250℃の温度で加熱す
ると、図3(b)に示したように突起電極107の根元
周囲にある半田106が溶融して、突起電極107と可
撓性フィルム201の配線材料202とが溶融固化した
半田106で接続する。
【0069】図3(b)では可撓性フィルム201の配
線材料202は、半導体装置101側のみに形成した実
施例で示してあるが、可撓性フィルム201の両側に配
線材料202があっても良い。また、配線材料202は
半導体装置101の反対側のみにあっても良い。さら
に、可撓性フィルム201が多層になっていても構わな
い。また、可撓性フィルム201の配線材料202は、
貫通穴203の縁までしか形成されていないが、貫通穴
203の内壁に形成されていても良い。
【0070】可撓性フィルム201は、半田を溶融する
際の熱に耐える材料として、耐熱性の高いポリイミドな
どが望ましい。
【0071】図3(b)に示す状態で可撓性フィルム2
01の配線材料202上に半導体装置101検査用のプ
ローブを接触させて電気的検査を行い、半導体装置10
1の良否判定を行う。
【0072】半導体装置101の良否選別後、図3
(b)に示した可撓性フィルム201を加熱して取り外
す。取り外した際に溶融固化した半田106は突起電極
107の根元を補強する。その後、導電性接着剤205
を用いて半導体装置101を液晶表示装置204に実装
し、さらに図5に示すように異方性導電フィルム302
を用いて入力可撓性フィルム301を入力側の第2の配
線208に接続する。その結果、図5に示した半導体装
置が完成する。
【0073】図5で示した半導体装置101と基板20
9との間に形成する絶縁樹脂206は、使用環境に応じ
て省略しても構わない。
【0074】導電性接着剤205のかわりに、異方性導
電フィルム302を用いて、半導体装置101を液晶表
示装置204に接続しても良い。その場合、絶縁樹脂2
06は不要となる。
【0075】また、異方性導電フィルム302を用い
て、半導体装置101と入力可撓性フィルム301とを
同時に接続しても良い。
【0076】半導体装置101は可撓性フィルム201
により容易に検査が行えるため、液晶表示装置204に
実装した半導体装置101は不良の混入を低減すること
が可能で、半導体装置101の交換が不要となり、歩留
まりが向上する。
【0077】図6に本発明の実施例1から実施例3に用
いる可撓性フィルムの構造を示す。図6に示したよう
に、可撓性フィルム201は、従来の技術の項で説明し
た図9(a)のTABのように、テープ状で形成するこ
とが可能である。このため、TAB法と同様に量産性に
優れる特徴がある。可撓性フィルム201は、テープ送
りガイド穴303と、配線材料202と、貫通穴203
とを有する。本発明においては、TABと異なりインナ
ーリードが必要でないため、インナーリードが折れ曲が
る不良が無くせ、歩留まりが向上する効果が得られる。
さらにまた、貫通穴203をマトリックス状に形成でき
るためTABよりも多端子で微細な接続に対応できる。
【0078】図7は実施例1および実施例2に用いる可
撓性フィルム201の配線を共通化した場合の構造を示
す。図7に示したように、半導体装置101の入力など
の共通化可能な端子は配線材料202をバスライン配線
202aのように形成することが可能である。図7
(a)では半導体装置の入力対応端子のレイアウトを変
更することにより、可撓性フィルム201の配線材料2
02は片面のみでバスライン化ができる。図7(b)で
は配線材料202は可撓性フィルム201の両面に形成
するため半導体装置101側の突起電極レイアウト変更
による対応は不要である。
【0079】以上の説明においては、半導体装置を実装
する基板は液晶表示装置で説明したが、基板としてプラ
ズマ表示装置やエレクトロルミネッセンス表示装置など
や、電子機器の基板に本発明を適用しても構わない。
【0080】
【発明の効果】以上の説明のように本発明では、半導体
装置の突起電極形成後の半導体装置の検査が可能とな
り、良品歩留まり向上に絶大な効果が得られる。また、
半導体装置実装後に不良の混入が無いため半導体装置の
交換が不要となり、製造コストを下げることが可能とな
る。
【0081】そして突起電極の根元部分は半田で補強さ
れるため、従来の突起電極よりも密着強度の優れた突起
電極が得られ、微細接続に対応でき、実装プロセス条件
範囲の拡大化が図れる効果がある。同一条件で接続を行
った場合には、実装品質の安定化が図れ、品質向上に絶
大な効果が得られる。
【0082】さらに、実施例1の場合では入力側可撓性
フィルムの接続が不要になるため、接続点数が減り、接
続信頼性が向上すると共に、液晶表示装置などの基板の
実装面積を小さくする効果が得られる。
【0083】さらに、実施例1および実施例2の場合で
は半導体装置を複数個接続する場合は、入力側の配線を
共通化してバスラインを形成することが可能となり、複
数個の半導体装置を一括して実装することが可能であ
る。
【図面の簡単な説明】
【図1】本発明の第1の実施例における半導体装置の実
装構造およびその製造方法を工程順に示す断面図であ
る。
【図2】本発明の第1の実施例における突起電極の構造
を示す断面図である。
【図3】本発明の第1の実施例における半導体装置の実
装構造およびその製造方法を工程順に示す断面図であ
る。
【図4】本発明の第2の実施例における半導体装置の実
装構造を示す断面図である。
【図5】本発明の第3の実施例における半導体装置の実
装構造を示す断面図である。
【図6】本発明の実施例における可撓性フィルムの構造
を示す平面図である。
【図7】本発明の実施例における可撓性フィルムの構造
を示す平面図である。
【図8】従来例における半導体装置の実装構造を示す断
面図である。
【図9】従来例における半導体装置の実装構造と、この
構造を形成するための製造方法を示す平面図、および断
面図である。
【符号の説明】
101 半導体装置 106 半田 107 突起電極 201 可撓性フィルム 202 配線材料 203 貫通穴 204 液晶表示装置 205 導電性接着剤 209 基板

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 貫通穴および配線材料を有し、配線を有
    する基板と半導体装置との間に設ける可撓性フィルムを
    備え、前記 貫通穴を通って前記半導体装置の突起電極頂部が
    基板の前記配線と接続し、前記半導体装置の前記突起
    電極と前記可撓性フィルムの前記配線材料とが半田で接
    続していることを特徴とする半導体装置の実装構造。
  2. 【請求項2】 根元部の周辺に半田を有する突起電極を
    半導体装置に形成する工程と、前記 半導体装置の上に前記突起電極の位置に対応した貫
    通穴および配線材料を有する可撓性フィルムをかぶせて
    加熱する工程と、前記 可撓性フィルムと一体となった前記半導体装置の検
    査を行う工程と、前記 可撓性フィルムを切断する工程と、前記 可撓性フィルムと一体となった前記半導体装置の
    突起電極を基板の配線に接続する工程とを有すること
    を特徴とする半導体装置の製造方法。
  3. 【請求項3】 根元部の周辺に半田を有する突起電極を
    半導体装置に形成する工程と、前記 半導体装置の上に前記突起電極の位置に対応した貫
    通穴および配線を有する可撓性フィルムをかぶせて加熱
    する工程と、前記 可撓性フィルムと一体となった前記半導体装置の検
    査を行う工程と、前記 可撓性フィルムを取り去る工程と、前記 半導体装置の前記突起電極を基板の配線に接続する
    工程とを有することを特徴とする半導体装置の製造方
    法。
JP23923893A 1993-09-01 1993-09-01 半導体装置の実装構造およびその製造方法 Expired - Fee Related JP3351876B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23923893A JP3351876B2 (ja) 1993-09-01 1993-09-01 半導体装置の実装構造およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23923893A JP3351876B2 (ja) 1993-09-01 1993-09-01 半導体装置の実装構造およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0774206A JPH0774206A (ja) 1995-03-17
JP3351876B2 true JP3351876B2 (ja) 2002-12-03

Family

ID=17041803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23923893A Expired - Fee Related JP3351876B2 (ja) 1993-09-01 1993-09-01 半導体装置の実装構造およびその製造方法

Country Status (1)

Country Link
JP (1) JP3351876B2 (ja)

Also Published As

Publication number Publication date
JPH0774206A (ja) 1995-03-17

Similar Documents

Publication Publication Date Title
EP0459493B1 (en) A semiconductor device comprising a TAB tape and its manufacturing method
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
US4710592A (en) Multilayer wiring substrate with engineering change pads
JP3205548B2 (ja) 多層フレキシブル配線板
JPH08148522A (ja) 半導体装置、半導体装置実装体、及び半導体装置の交換方法
JPH10256315A (ja) 半導体チップ付着パッドおよび形成方法
JP4218622B2 (ja) 半導体装置の製造方法
JPH02272737A (ja) 半導体の突起電極構造及び突起電極形成方法
US4617729A (en) Process for manufacturing miniaturized electronic power circuits
US20040262730A1 (en) Semiconductor carrier film, and semiconductor device and liquid crystal module using the same
JPH07201864A (ja) 突起電極形成方法
US20070241462A1 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
JP3260941B2 (ja) 多層配線基板および多層配線基板の製造方法
KR20010033602A (ko) 반도체 장치와 그 제조 방법 및 반도체 장치의 설치 구조및 설치 방법
JP3351876B2 (ja) 半導体装置の実装構造およびその製造方法
JP2937111B2 (ja) 半導体装置とその製造方法
EP1061570B1 (en) Semiconductor device with bumped contacts and manufacturing method thereof
JPH11191571A (ja) 半導体装置およびその製造方法
JP3351878B2 (ja) 半導体装置およびその製造方法
US20080212301A1 (en) Electronic part mounting board and method of mounting the same
US6281445B1 (en) Device and method for connecting two electronic components
JPH06177315A (ja) 多層リードフレーム
JP2760360B2 (ja) はんだバンプとその製造方法
JP4973513B2 (ja) 半導体装置用テープキャリア、半導体装置用テープキャリアの製造方法及び半導体装置
JPH0766207A (ja) 表面実装型電子部品及びその製造方法並びに半田付け方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees