JP3350222B2 - Feed forward amplifier - Google Patents
Feed forward amplifierInfo
- Publication number
- JP3350222B2 JP3350222B2 JP15302794A JP15302794A JP3350222B2 JP 3350222 B2 JP3350222 B2 JP 3350222B2 JP 15302794 A JP15302794 A JP 15302794A JP 15302794 A JP15302794 A JP 15302794A JP 3350222 B2 JP3350222 B2 JP 3350222B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- output
- circuit
- attenuator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、自動車電話等の移動通
信システムの基地局や中継装置などに用いられ、多周波
信号を同時に増幅する高線形増幅器の１種であるフィー
ドフォワード増幅器に関し、特に、その歪の抑圧量の改
善に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a feed-forward amplifier which is used as a base station or a relay device of a mobile communication system such as a car telephone and is a kind of a highly linear amplifier for simultaneously amplifying multi-frequency signals. And the improvement of the amount of suppression of the distortion.
【０００２】[0002]
【従来の技術】８００ＭＨｚ帯の自動車電話システム等
における基地局及び無線中継装置には、多周波信号を同
時に増幅する多周波共通増幅器が設けられている。この
多周波共通増幅器は、相互変調歪を極力小さくするため
直線性を十分良くする必要があり、小形で高直線性増幅
器が用いられている。その一つとして、自己調整形フィ
ードフォワード増幅器（ＳＡＦＦ−Ａ：Ｓｅｌｆ−Ａｄ
ｊｕｓｔｉｎｇ Ｆｅｅｄ−Ｆｏｒｗａｒｄ Ａｍｐｌ
ｉｆｉｅｒ）があり、すべての相互変調歪と雑音を自己
調整によって補償する共通増幅器である。このフィード
フォワード増幅器は、歪検出回路と歪除去回路とから構
成され、補償対象増幅器である主増幅器を含む歪検出回
路で入力信号以外の歪成分を検出し、検出された歪成分
（誤差成分）を補助増幅器（誤差増幅器）を含む歪除去
回路に入力して歪成分を増幅した後、多周波入力信号と
逆相合成して歪成分の相殺を図るように構成されてい
る。2. Description of the Related Art A base station and a wireless relay device in an 800 MHz band mobile telephone system and the like are provided with a multi-frequency common amplifier for simultaneously amplifying multi-frequency signals. In this multi-frequency common amplifier, it is necessary to sufficiently improve the linearity in order to minimize the intermodulation distortion, and a small and high linearity amplifier is used. One of them is a self-adjustable feedforward amplifier (SAFF-A: Self-Ad).
justifying Feed-Forward Ampl
and a common amplifier that compensates for all intermodulation distortion and noise by self-adjustment. This feedforward amplifier is composed of a distortion detection circuit and a distortion removal circuit, and detects a distortion component other than the input signal with a distortion detection circuit including a main amplifier which is a compensation target amplifier, and detects the detected distortion component (error component). Is input to a distortion removal circuit including an auxiliary amplifier (error amplifier) to amplify the distortion component, and then, is combined with the multi-frequency input signal in reverse phase to cancel the distortion component.
【０００３】図６は従来の自己調整形フィードフォワー
ド増幅器のブロック図である。図において、１は入力信
号を分配する電力分配器、２は可変減衰器、３は可変位
相器、４は主増幅器、５は遅延線、６はパイロット発振
器、７は電力合成器、８は可変減衰器、９は可変位相
器、１０は補助増幅器、１１は遅延線、１２は電力合成
器、１３は電力分配器、１４は選択レベル計、１５は制
御回路である。２０は歪検出回路、３０は歪除去回路で
ある。多周波入力信号は、電力分配器１に入力され、２
つに分岐された一方の多周波信号は、可変減衰器２，可
変位相器３を経て主増幅器４で増幅される。その出力は
増幅の際に発生する歪（誤差）成分を含んでおり、電力
合成器７に入力され、電力分配器１で分岐出力され遅延
線５を経て電力合成器７に入力される多周波入力信号と
合成されて歪成分が検出される。電力合成器７から出力
される多周波入力信号は、遅延線１１を経て電力合成器
１２に入力される。電力合成器７から出力される歪成分
は、可変減衰器８，可変位相器９を経て補助増幅器１０
で増幅され電力合成器１２に入力されて極性が反転さ
れ、遅延線１１を経て入力された歪成分を含む信号と合
成されて歪成分が相殺され、歪の少ない多周波共通増幅
信号が出力される。歪除去回路３０の歪成分の検出方法
として、直接歪成分を検出せず、パイロット発振器６か
ら、例えば、２周波のトーンを注入し、パイロット信号
による歪が実用時の歪と等価であるとの仮定のもとで、
電力分配器１３より、パイロット信号のレベルを選択レ
ベル計１４でモニタしてパイロット信号を検出し、制御
回路１５によって可変減衰器２，可変位相器３、及び可
変減衰器８，可変位相器９を制御して歪成分を抑圧する
のが一般的である。FIG. 6 is a block diagram of a conventional self-adjusting feedforward amplifier. In the figure, 1 is a power divider for distributing an input signal, 2 is a variable attenuator, 3 is a variable phase shifter, 4 is a main amplifier, 5 is a delay line, 6 is a pilot oscillator, 7 is a power combiner, and 8 is a variable. An attenuator, 9 is a variable phase shifter, 10 is an auxiliary amplifier, 11 is a delay line, 12 is a power combiner, 13 is a power divider, 14 is a selection level meter, and 15 is a control circuit. Reference numeral 20 denotes a distortion detection circuit, and reference numeral 30 denotes a distortion removal circuit. The multi-frequency input signal is input to the power divider 1 and
One of the branched multi-frequency signals is amplified by the main amplifier 4 via the variable attenuator 2 and the variable phase shifter 3. The output includes a distortion (error) component generated at the time of amplification, is input to the power combiner 7, is branched and output by the power divider 1, and is input to the power combiner 7 via the delay line 5. The distortion component is detected by being combined with the input signal. The multi-frequency input signal output from the power combiner 7 is input to the power combiner 12 via the delay line 11. The distortion component output from the power combiner 7 passes through a variable attenuator 8 and a variable phase
, And is input to the power combiner 12, the polarity is inverted, the signal is combined with the signal including the distortion component input through the delay line 11, the distortion component is canceled, and a multi-frequency common amplification signal with less distortion is output. You. As a method of detecting the distortion component of the distortion removal circuit 30, for example, two frequency tones are injected from the pilot oscillator 6 without directly detecting the distortion component, and the distortion due to the pilot signal is equivalent to the distortion in practical use. Under the assumption,
The power divider 13 monitors the level of the pilot signal with the selection level meter 14 to detect the pilot signal, and the control circuit 15 controls the variable attenuator 2, the variable phase shifter 3, and the variable attenuator 8, variable phase shifter 9 to operate. Generally, the distortion component is suppressed by controlling.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、歪成分
が、パイロットの周波数に落ち込んでくるために、パイ
ロット信号の周波数を吟味しなければならず、帯域外周
波数を使用したり、選択レベル計の帯域幅を狭帯域にし
て、妨害波に強くしなければならないという欠点があ
る。However, since the distortion component drops to the pilot frequency, the frequency of the pilot signal must be examined. There is a disadvantage in that the width must be narrowed to be strong against interference waves.
【０００５】本発明の目的は、従来技術の問題点のパイ
ロット発振器や選択レベル計のハードウェア上の搭載を
省略でき、かつ、歪成分そのものを精度よく検出でき、
高安定，高精度のフィードフォワード増幅器を提供する
ことにある。SUMMARY OF THE INVENTION It is an object of the present invention to omit the mounting of a pilot oscillator or a selection level meter on hardware, which is a problem of the prior art, and to accurately detect a distortion component itself.
An object of the present invention is to provide a highly stable and highly accurate feedforward amplifier.
【０００６】[0006]
【課題を解決するための手段】本発明のフィードフォワ
ード増幅器は、多周波入力信号を電力分配器で分岐出力
し、その一方の信号を第１の可変減衰器，第１の可変位
相器を介して主増幅器で増幅した信号と、他方の信号を
第１の遅延線路によってタイミングを合わした信号とを
第１の電力合成器で逆相合成することにより前記主増幅
器で発生した歪成分を検出する歪検出回路と、前記第１
の電力合成器から出力される前記歪成分を第２の可変減
衰器，第２の可変位相器を介して補助増幅器で増幅した
信号と、前記第１の電力合成器から出力される主増幅器
で増幅した信号を第２の遅延線路によってタイミングを
合わした信号とを第２の電力合成器で逆相合成すること
により前記主増幅器で発生した歪成分を相殺して多周波
増幅信号を出力する歪除去回路とを備えたフィードフォ
ワード増幅器において、前記歪除去回路の出力の多周波
増幅信号を抽出して一方の入力とし、前記多周波入力信
号を抽出し前記フィードフォワード増幅器の遅延量と等
しい遅延量の遅延線を介して他方の入力とし、該多周波
増幅信号の信号成分と該多周波入力信号とを逆相ベクト
ル合成することにより信号成分を相殺して該多周波増幅
信号に含まれる歪成分を抽出したのち検波した電圧を出
力する信号抑圧回路と、該信号抑圧回路の出力により前
記歪除去回路の第２の可変減衰器と第２の可変位相器に
与えて前記信号抑圧回路からの出力が最小になるように
制御する制御回路とを備えたことを特徴とするものであ
る。A feedforward amplifier according to the present invention branches and outputs a multi-frequency input signal by a power divider, and outputs one of the signals via a first variable attenuator and a first variable phase shifter. The signal amplified by the main amplifier and the signal obtained by adjusting the timing of the other signal by the first delay line are subjected to reverse-phase synthesis by a first power combiner to detect a distortion component generated in the main amplifier. A distortion detection circuit;
A signal obtained by amplifying the distortion component output from the power combiner through a second variable attenuator and a second variable phase shifter with an auxiliary amplifier, and a main amplifier output from the first power combiner. A second power combiner reversely combines the amplified signal with a signal whose timing is adjusted by a second delay line to cancel a distortion component generated in the main amplifier and output a multi-frequency amplified signal. A feedforward amplifier having a removal circuit, wherein a multifrequency amplified signal output from the distortion removal circuit is extracted and used as one input, and the multifrequency input signal is extracted and a delay amount equal to the delay amount of the feedforward amplifier is extracted. And the other input through the delay line, the signal component of the multi-frequency amplified signal and the multi-frequency input signal are subjected to opposite-phase vector synthesis to cancel the signal component, thereby distorting the multi-frequency amplified signal. A signal suppression circuit for outputting a detected voltage after extracting the component, and an output of the signal suppression circuit is applied to a second variable attenuator and a second variable phase shifter of the distortion removal circuit to provide a signal from the signal suppression circuit. And a control circuit for controlling the output to be minimized.
【０００７】さらに、前記信号抑圧回路は、２つの入力
ポートから入力される信号がハイブリッド結合され互い
に９０°の位相差を有する２つの信号が０°出力ポート
と９０°出力ポートからそれぞれ出力されるハイブリッ
ド結合器が複数、減衰器，位相器の直列回路と該直列回
路の遅延量に等しい遅延量の遅延線でそれぞれ縦続接続
され、前記一方の入力を減衰器と位相器を介して初段の
ハイブリッド結合器の一方の入力ポートから入力し、前
記他方の入力を該初段のハイブリッド結合器の他方の入
力ポートから入力してベクトル合成し、０°出力ポート
と９０°出力ポートから９０°の位相差を有する信号を
それぞれ出力して次段のハイブリッド結合器の２つの入
力とし、以後所定の段数を経た終段のハイブリッド結合
器の０°出力ポートから出力される歪成分を増幅したの
ち検波して前記制御回路に対して出力するとともに、該
検波信号を前記初段のハイブリッド結合器の前の減衰器
および位相器と、前記終段のハイブリッド結合器の入力
側直列回路の減衰器および位相器とに与えて該検波信号
のレベルが最小になるように制御する制御器を備えたこ
とを特徴とするものである。Further, in the signal suppressing circuit, signals input from two input ports are hybrid-coupled and two signals having a phase difference of 90 ° are output from a 0 ° output port and a 90 ° output port, respectively. A plurality of hybrid couplers are cascaded with a series circuit of a plurality of attenuators and phase shifters and a delay line having a delay amount equal to the delay amount of the series circuits, and the one input is connected to the first-stage hybrid through an attenuator and a phase shifter. Input from one input port of the coupler, the other input is input from the other input port of the first-stage hybrid coupler, and vector-combined, and a phase difference of 90 ° between the 0 ° output port and the 90 ° output port is obtained. Are output as two inputs of the next-stage hybrid coupler, and thereafter, the 0 ° output port of the final-stage hybrid coupler after a predetermined number of stages After amplifying the output distortion component and detecting and outputting the detected signal to the control circuit, the attenuator and phaser before the first-stage hybrid coupler and the final-stage hybrid coupler A controller is provided which is provided to an attenuator and a phase shifter of the input side series circuit so as to control the level of the detection signal to be minimized.
【０００８】図１は本発明の実施例を示すブロック図で
あり、図２は本発明の要部詳細回路例図である。図１に
おいて、歪検出回路２０は、電力分配器１，可変減衰器
２，可変位相器３，主増幅器４、及び遅延線５から構成
され、従来のパイロット発振器６は無い。制御回路１
５’は電力合成器７の出力の歪成分を抽出して可変減衰
器２と可変位相器３を制御する。１６は本発明の主要部
である信号抑圧回路、１７は電力分配器、１８は遅延
線、１９は制御回路である。FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a detailed circuit diagram of a main part of the present invention. In FIG. 1, the distortion detection circuit 20 includes a power divider 1, a variable attenuator 2, a variable phase shifter 3, a main amplifier 4, and a delay line 5, and does not include a conventional pilot oscillator 6. Control circuit 1
5 'controls the variable attenuator 2 and the variable phase shifter 3 by extracting the distortion component of the output of the power combiner 7. 16 is a signal suppression circuit which is a main part of the present invention, 17 is a power divider, 18 is a delay line, and 19 is a control circuit.
【０００９】図２は図１の信号抑圧回路１６の詳細を示
す回路例図であり、本発明の要部をなす部分である。フ
ィードフォワード増幅器の出力に２信号（多周波でもか
まわない）が出力されている時は３次歪を含んでいる。
電力分配器１３からこの出力信号の一部を取り出し、一
方、電力分配器１７から入力信号を取り出して遅延線１
８によりフィードフォワード増幅器の遅延量と等しい遅
延量を与えてタイミングを合わせて、信号抑圧回路１６
に入力する。FIG. 2 is a circuit diagram showing the details of the signal suppressing circuit 16 of FIG. 1, which is a part of the present invention. When two signals (even multi-frequency signals) are output to the output of the feedforward amplifier, third-order distortion is included.
A part of this output signal is taken out from the power divider 13, while the input signal is taken out from the power divider 17 and
8, a delay amount equal to the delay amount of the feedforward amplifier is given to match the timing, and the signal suppression circuit 16
To enter.
【００１０】図２のＨ1 ，Ｈ2 ……，Ｈn は多段に配置
されたハイブリッド結合器であり、それぞれ、２つの入
力ポートから入力される信号が電力合成分配され、０°
出力ポートと９０°出力ポートから互いに９０°の位相
差を有する２つの信号を出力する。また、Ａ1 ，Ａ2 …
…，Ａn は減衰器、Ｑ1 ，Ｑ2 ……，Ｑn は位相器であ
り、Ａ2 とＱ2 ，Ａ3 とＱ3 ，……，Ａn とＱn がそれ
ぞれ直列接続されて、ハイブリッド結合器Ｈ1 ，Ｈ2 …
…，Ｈn-1 の９０°出力ポートと次段のハイブリッド結
合器の他方の入力ポートに接続されている。τ1 ，τ2
……，τn は遅延線であり、それぞれ、Ａ1 とＱ1 ，Ａ
2 とＱ2 ，……，Ａn とＱn の直列回路の遅延時間と等
しい遅延時間に設定され、ハイブリッド結合器Ｈの０°
出力ポートと次段のハイブリッド結合器Ｈの一方の入力
ポートに接続されている。まず、初段のハイブリッド結
合器Ｈ1 の一方の入力ポートに減衰器Ａ1 ，位相器Ｑ1
の直列回路を介して入力する信号を、そのハイブリッド
結合器Ｈ1 の０°出力ポートから取り出すとき基本波成
分が一定量相殺されるように、減衰器Ａ1の減衰量と位
相器Ｑ1 の移相量を制御器で制御して設定する。各段で
それぞれ基本波の相殺を行って最終段のハイブリッド結
合器Ｈn の０°出力ポートから出力される信号の基本波
成分が最小になるようにする。全抑圧量の決定は、歪の
レベル及び信号抑圧回路１６の段数によって決定され
る。今、例えば、電波法に従って、図２の（ａ0 ）に示
すように、６０ｄＢ以下に歪を抑圧する例について説明
する。[0010] H 1 of FIG. 2, H 2 ......, H n is the hybrid coupler disposed in multiple stages, respectively, the signal input from the two input ports are power combining and distributing, 0 °
Two signals having a phase difference of 90 ° are output from the output port and the 90 ° output port. A 1 , A 2 ...
..., A n is an attenuator, Q 1, Q 2 ......, Q n is the phase shifter, A 2 and Q 2, A 3 and Q 3, ......, A n and Q n are connected in series, respectively , The hybrid couplers H 1 , H 2 ...
, Hn -1 are connected to the 90 ° output port and the other input port of the next-stage hybrid coupler. τ 1 , τ 2
.., Τ n are delay lines, A 1 and Q 1 , A
2 and Q 2, ......, is set to the delay time equal to the delay time of the series circuit of A n and Q n, 0 ° hybrid coupler H
The output port is connected to one input port of the hybrid coupler H at the next stage. First, the attenuator A 1 in the first stage of one of the input ports of the hybrid coupler H 1, phaser Q 1
Of a signal to be input via a series circuit, as the fundamental wave component is fixed amount canceled upon removal from 0 ° output ports of the hybrid coupler H 1, attenuator attenuation of A 1 and phase shifter Q 1 The amount of phase shift is controlled and set by the controller. Fundamental wave component at each stage signal output from the 0 ° output port of hybrid coupler H n of the final stage performs cancellation of the fundamental wave respectively it is kept minimal. The determination of the total suppression amount is determined by the distortion level and the number of stages of the signal suppression circuit 16. Now, for example, in accordance with the Radio Law, as shown in FIG. 2 (a 0), an example will be described of suppressing distortion 60dB below.
【００１１】初段のハイブリッド結合器Ｈ1 の０°出力
ポートでいきなり歪成分の抑圧量を６０ｄＢにすること
は、減衰器Ａ1 ，位相器θ1 ，及び遅延線τ1 の安定
度、及びフィードフォワード増幅器の利得，遅延量の帯
域内偏差があるため困難である（フィードフォワード増
幅器と同じくらい不安定である）。そこで、抑圧量を安
定な量で多段接続によって行うことで目的を達成させ
る。初段のハイブリッド結合器Ｈ1 の０°出力で５ｄＢ
抑圧するとすると、（ａ1'）のような出力になる。そこ
でハイブリッド結合器Ｈ1 の９０°出力ポートに５ｄＢ
の減衰器Ａ1 と位相器θ1 を接続し、Ａ1 ，θ1 の遅延
量と等価な遅延線τ1 を０°出力ポートに接続する。ハ
イブリッド結合器Ｈ2 の０°出力では２段目の抑圧が行
われ、（ａ2）の出力のように基本波はさらに抑圧され
る。同様に減衰器Ａ3 ，位相器θ3 ，遅延線τ3 を前段
のハイブリッド結合器Ｈ2の抑圧量に応じてＡ3 ，θ3
の値を決定し、Ａ3 ，θ3 の遅延量によりτ3 を決定す
る。その時の基本波のレベルは（ｂ3 ）のように、（ａ
2'）の基本波成分と等振幅にし９０°位相を異ならせる
ことにより、ハイブリッド結合器Ｈ3 の０°出力で３段
目の抑圧が行われる。同様にハイブリッド結合器ＨをＨ
4 ，……，Ｈn に多段に接続し、ｎ段目の最終抑圧で
は、Ｈn のハイブリッド結合器出力を増幅器（ＡＭＰ）
で増幅し、検波器ＣＲで検波して最小となるように最終
段の減衰器Ａn ，位相器θn を制御する。この一連の多
段抑圧を行うことで（ａn ' ）のように、基本波は、設
定した抑圧量になるように、多段で繰り返し抑圧されて
最終段で最小値になるように抑圧する。そのため動作が
安定で、帯域内の偏差の大小も影響されにくい。つま
り、初段では適度な値に抑圧し連鎖的に以後抑圧を行
い、終段で最小にすることで、基本波を抑圧でき、その
後、必要なレベルまで増幅し、検波して制御器に入力
し、制御器はこの入力電圧が最大になるように、初段の
減衰器Ａ1 ，位相器θ1 、および終段の減衰器Ａn ，位
相器θn を制御する。The sudden suppression of the distortion component at the 0 ° output port of the first-stage hybrid coupler H 1 to 60 dB requires the stability of the attenuator A 1 , the phase shifter θ 1 , and the delay line τ 1 , This is difficult because there are in-band deviations in the gain and delay of the forward amplifier (as unstable as the feedforward amplifier). Therefore, the object is achieved by performing the suppression amount in a multi-stage connection with a stable amount. 5dB at 0 ° output of the first stage of the hybrid coupler H 1
If suppressed, an output like (a 1 ′) will be obtained. Therefore 5dB to 90 ° output port of hybrid coupler H 1
Connect the attenuator A 1 and phase shifter theta 1, connect A 1, the delay amount equivalent to a delay line tau 1 of theta 1 to the 0 ° output port. Suppression of the second stage take place at 0 ° output of the hybrid coupler H 2, the fundamental wave as the output of the (a 2) is further suppressed. Similarly, the attenuator A 3 , the phase shifter θ 3 , and the delay line τ 3 are set to A 3 , θ 3 according to the suppression amount of the preceding-stage hybrid coupler H 2.
Is determined, and τ 3 is determined from the delay amounts of A 3 and θ 3 . The level of the fundamental wave at that time is (a) as shown in (b 3 ).
By varying the fundamental wave component and the 90 ° phase and an equal amplitude of 2 '), the suppression of the third stage at 0 ° output of the hybrid coupler H 3 is performed. Similarly, the hybrid coupler H is changed to H
4, ..., connected cascade to H n, the final suppression of n-th stage, amplifier hybrid combiner output H n (AMP)
And the final stage attenuator A n and phase shifter θ n are controlled so as to be detected and minimized by the detector CR. By performing this series of multi-stage suppression, as shown in (a n ′), the fundamental wave is repeatedly suppressed in multiple stages so as to have the set amount of suppression, and is suppressed so as to have the minimum value in the final stage. Therefore, the operation is stable, and the magnitude of the deviation in the band is hardly affected. In other words, the fundamental wave can be suppressed by suppressing it to an appropriate value in the first stage and performing subsequent suppression in a chain, and then minimizing it in the last stage, then amplifying it to the required level, detecting it and inputting it to the controller. The controller controls the first-stage attenuator A 1 , the phase shifter θ 1 , and the last-stage attenuator A n and phase shifter θ n so that the input voltage is maximized.
【００１２】図３は段数ｎを６とした時の近似モデルを
示す。多段の抑圧量を変えて、振幅偏差（ｋ1 ）におけ
る全抑圧量を計算する。各記号を次のように定義する。FIG. 3 shows an approximate model when the number of stages n is six. The total amount of suppression in the amplitude deviation (k 1 ) is calculated by changing the amount of suppression in multiple stages. Each symbol is defined as follows.
【００１３】ａ1 ： フィードフォワード増幅器の出力
レベル ｂ1 ： フィードフォワード増幅器の入力レベル αn ： 抑圧時の基本波の位相 βn ： 次段の抑圧時に必要な位相 Ｘn ： 各段の抑圧量 ｋ ： 振幅偏差 さて、１段の抑圧について考えてみると、図４のように
ベクトルが表せられる。数式で表すと次の（１）式のよ
うになる。A 1 : output level of feedforward amplifier b 1 : input level of feedforward amplifier α n : phase of fundamental wave at the time of suppression β n : phase required at the time of suppression of next stage X n : amount of suppression at each stage k: Amplitude deviation Now, considering one stage of suppression, a vector can be represented as shown in FIG. This can be expressed by the following equation (1).
【００１４】[0014]
【数１】 仮に、１０ｄｂの抑圧量とすると、ａ／ｂ1 ＝１／１０
になり、ａ1 ＝ｂ1 とすると１段目の位相α1 は次式の
ようにして求められる。(Equation 1) Assuming that the suppression amount is 10 db, a / b 1 = 1/10
Where a 1 = b 1 , the phase α 1 of the first stage can be obtained by the following equation.
【００１５】[0015]
【数２】 次に２段目の位相α2 を求めると次のようになる。(Equation 2) Next, the second stage phase α 2 is obtained as follows.
【００１６】[0016]
【数３】 (Equation 3)
【００１７】α1 ，α2 及び２段目，３段目……ｎ段目
の位相の関係は次のような関係になる。[0017] α 1, α 2 and the second stage, the relationship of the third stage ...... n-th stage of the phase is in the following relationship.
【数４】 α1 −β1 ＝１６１．８０５° α2 −β1 ＝８０．９０３° α2 −β2 ＝１６１．８０５° α3 −β2 ＝８０．９０３° α3 −β3 ＝１６１．８０５° ↓ ↓ αn-2 −βn-3 ＝８０．９０３° αn-2 −βn-2 ＝１６１．８０５° αn-1 −βn-2 ＝８０．９０３° αn-1 −βn-1 ＝１８０°Α 1 −β 1 = 161.805 ° α 2 −β 1 = 80.903 ° α 2 −β 2 = 161.805 ° α 3 −β 2 = 80.903 ° α 3 −β 3 = 161.805 ° ↓ ↓ α n−2 −β n−3 = 80.903 ° α n−2 −β n−2 = 161.805 ° α n−1 −β n−2 = 80.903 ° α n -1 -β n-1 = 180 °
【００１８】β1 とβ2 の関係は上式より次のような
る。The relationship between β 1 and β 2 is as follows from the above equation.
【数５】 Δβ1 ＝β1 −β2 ＝８０．９０２ Δβ2 ＝β2 −β3 ＝８０．９０２ ↓ Δβn-3 ＝βn-3 −βn-2 ＝８０．９０２ Δβn-2 ＝βn-2 −βn-1 ＝９９．０９７° 以上の式をふまえて入力からｎ段までの抑圧量は次の
（２）〜（８）式のようになる。Δβ 1 = β 1 −β 2 = 80.902 Δβ 2 = β 2 −β 3 = 80.902 ↓ Δβ n−3 = β n−3 −β n−2 = 80.902 Δβ n− 2 = β n−2 −β n−1 = 99.097 ° Based on the above equation, the amount of suppression from the input to the nth stage is as shown in the following equations (2) to (8).
【００１９】[0019]
【数６】 式（２）〜（８）による６段構成のシミュレーションの
結果を図５に示す。 Ｘ＝３〜９ｄＢ ａ1 ＝ｋｂ1 ｋ＝１〜２とする。 図５から全抑圧量ａ6 の値は、ｋの値（帯域内偏差）と
各段の抑圧量のパラメータにより、Ｘの値が小さい程ｋ
の値の偏差に対して強いことがわかる。６０ｄＢの歪を
検出するには、検波器ＣＲのダイナミックレンジを３０
ｄＢ程度と考え、帯域内偏差ｋ＝１．４１（１．５ｄ
Ｂ）程度のフィードフォワード増幅器があると考えれ
ば、３ｄＢ〜６ｄＢずつ各段で抑圧していけばよいこと
になる。また、それぞれの段の抑圧量を変えてもよく、
必要なダイナミックレンジにより段数を任意に変えてい
くことで対応できる。ハード上の構成は、遅延線や位相
器を基板上の導体パターンによって実現し、減衰器はチ
ップ抵抗、９０°ハイブリッド結合器は表面実装形を使
用すれば経済性は向上し、簡単な制御で調整でき、小型
化，ＩＣ化に向いている。(Equation 6) FIG. 5 shows the results of a simulation of a six-stage configuration using equations (2) to (8). X = 3 to 9 dB a 1 = kb 1 Let k = 1 to 2. From FIG. 5, the value of the total amount of suppression a 6 is determined by the value of k (in-band deviation) and the parameter of the amount of suppression at each stage.
It can be seen that it is strong against the deviation of the value of. To detect 60 dB distortion, the dynamic range of the detector CR should be 30
Considering about dB, the in-band deviation k = 1.41 (1.5d
If it is considered that there is a feedforward amplifier of the order B), it is only necessary to suppress each stage by 3 dB to 6 dB. Also, the amount of suppression of each stage may be changed,
This can be handled by arbitrarily changing the number of stages according to the required dynamic range. The hardware configuration is realized by using delay lines and phase shifters by conductor patterns on the board, chip resistors for the attenuators, and surface mount type 90 ° hybrid couplers for improved economics and simple control. Adjustable, suitable for miniaturization and IC.
【００２０】[0020]
【発明の効果】以上詳細に説明したように、本発明を実
施することにより、歪成分を高精度で検出できるため、
高安定，高信頼度のフィードフォワード増幅器を実現す
ることができる。As described in detail above, by implementing the present invention, a distortion component can be detected with high accuracy.
A highly stable and highly reliable feedforward amplifier can be realized.
【図面の簡単な説明】[Brief description of the drawings]
【図１】本発明の実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.
【図２】本発明の要部を示すブロック図である。FIG. 2 is a block diagram showing a main part of the present invention.
【図３】本発明の近似信号流れ線図である。FIG. 3 is an approximate signal flow diagram of the present invention.
【図４】本発明の一段回路のベクトル説明図である。FIG. 4 is a diagram illustrating a vector of a one-stage circuit of the present invention.
【図５】本発明のシミュレーション特性図である。FIG. 5 is a simulation characteristic diagram of the present invention.
【図６】従来の回路ブロック図である。FIG. 6 is a conventional circuit block diagram.
１ 電力分配器 ２，８ 可変減衰器 ３，９ 可変位相器 ４ 主増幅器 ５，１１ 遅延線 ６ パイロット発振器 ７，１２ 電力合成器 １０ 補助増幅器 １３ 電力分配器 １４ 選択レベル計 １５ 制御回路 １６ 信号抑圧回路 １７ 電力分配器 １８ 遅延線 １９ 制御回路 ２０ 歪検出回路 ３０ 歪除去回路 DESCRIPTION OF SYMBOLS 1 Power divider 2, 8 Variable attenuator 3, 9 Variable phase shifter 4 Main amplifier 5, 11 Delay line 6 Pilot oscillator 7, 12 Power combiner 10 Auxiliary amplifier 13 Power divider 14 Selection level meter 15 Control circuit 16 Signal suppression Circuit 17 Power divider 18 Delay line 19 Control circuit 20 Distortion detecting circuit 30 Distortion removing circuit
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特表 平５−504457（ＪＰ，Ａ) 特表 平５−509446（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 1/32 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References Special Table Hei 5-504457 (JP, A) Special Table Hei 5-509446 (JP, A) (58) Fields surveyed (Int. Cl. 7 , DB name) H03F 1/32
Claims (1)
し、その一方の信号を第１の可変減衰器，第１の可変位
相器を介して主増幅器で増幅した信号と、他方の信号を
第１の遅延線路によってタイミングを合せた信号とを第
１の電力合成器で逆相合成することにより前記主増幅器
で発生した歪成分を検出する歪検出回路と、 前記第１の電力合成器から出力される前記歪成分を第２
の可変減衰器，第２の可変位相器を介して補助増幅器で
増幅した信号と、前記第１の電力合成器から出力される
主増幅器で増幅した信号を第２の遅延線路によってタイ
ミングを合せた信号とを第２の電力合成器で逆相合成す
ることにより前記主増幅器で発生した歪成分を相殺して
多周波増幅信号を出力する歪除去回路とを備えたフィー
ドフォワード増幅器において、 前記歪除去回路の出力の多周波増幅信号を抽出して一方
の入力とし、前記多周波入力信号を抽出し前記フィード
フォワード増幅器の遅延量と等しい遅延量の遅延線を介
して他方の入力とし、前記一方及び他方の２つの入力ポ
ートから入力される信号がハイブリッド結合され互いに
９０°の位相差を有する２つの信号が０°出力ポートと
９０°出力ポートからそれぞれ出力されるハイブリッド
結合器が複数、減衰器，位相器の直列回路と該直列回路
の遅延量に等しい遅延量の遅延線でそれぞれ縦続接続さ
れ、前記一方の入力を減衰器と位相器を介して初段のハ
イブリッド結合器の一方の入力ポートから入力し、前記
他方の入力を該初段のハイブリッド結合器の他方の入力
ポートから入力してベクトル合成し、０°出力ポートと
９０°出力ポートから９０°の位相差を有する信号をそ
れぞれ出力して次段のハイブリッド結合器の２つの入力
とし、以後所定の段数を経た終段のハイブリッド結合器
の０°出力ポートから出力される歪成分を増幅したのち
検波し、該検波信号を前記初段のハイブリッド結合器の
前の減衰器および位相器と、前記終段のハイブリッド結
合器の入力側直列回路の減衰器および位相器とに与え
て、該検波信号のレベルが最小になるように制御する制
御器を有する信号抑圧回路と、 該信号抑圧回路の前記検波信号により前記歪除去回路の
第２の可変減衰器と第２の可変位相器に与えて前記信号
抑圧回路からの出力が最小になるように制御する制御回
路とを備えたことを特徴とするフィードフォワード増幅
器。1. A multi-frequency input signal is branched and output by a power divider, and one of the signals is amplified by a main amplifier via a first variable attenuator and a first variable phase shifter, and the other signal is amplified by a main amplifier. A first power combiner for detecting a distortion component generated in the main amplifier by combining a signal whose timing has been adjusted by a first delay line with a first power combiner; and a first power combiner. The distortion component output from
The signal amplified by the auxiliary amplifier via the variable attenuator and the second variable phase shifter and the signal amplified by the main amplifier output from the first power combiner are matched in timing by a second delay line . A distortion removing circuit for outputting a multi-frequency amplified signal by canceling a distortion component generated in the main amplifier by synthesizing a signal with a second power combiner in a reverse phase. as one input to extract the multi-frequency amplified signal output of the circuit, the extracting multifrequency input signal through the delay line of the delay amount equal to the delay amount of the feedforward amplifier and the other input, said one and The other two input ports
Signals input from the ports are hybrid-combined and
Two signals having a phase difference of 90 ° are connected to a 0 ° output port and
Hybrid output from each 90 ° output port
A series circuit of a plurality of couplers, an attenuator and a phaser, and the series circuit
Cascaded with delay lines with a delay amount equal to the delay amount
The first input is connected to the first input via an attenuator and a phase shifter.
Input from one input port of the hybrid coupler, and
The other input is connected to the other input of the first stage hybrid coupler.
Input from the port and synthesize the vector.
A signal having a 90 ° phase difference is output from the 90 ° output port.
Output each and the two inputs of the next stage hybrid coupler
And the final stage hybrid coupler after a predetermined number of stages
After amplifying the distortion component output from the 0 ° output port of
And detects the detected signal and outputs the detected signal to the first-stage hybrid coupler.
The previous attenuator and phaser and the final stage hybrid connection
To the attenuator and phase shifter of the input side series circuit
Control to minimize the level of the detection signal.
A signal suppressing circuit having a controller, and the detection signal of the signal suppressing circuit is applied to a second variable attenuator and a second variable phase shifter of the distortion removing circuit to minimize an output from the signal suppressing circuit. And a control circuit for controlling the feedforward amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15302794A JP3350222B2 (en) | 1994-06-13 | 1994-06-13 | Feed forward amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15302794A JP3350222B2 (en) | 1994-06-13 | 1994-06-13 | Feed forward amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07336153A JPH07336153A (en) | 1995-12-22 |
| JP3350222B2 true JP3350222B2 (en) | 2002-11-25 |
Family
ID=15553372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15302794A Expired - Fee Related JP3350222B2 (en) | 1994-06-13 | 1994-06-13 | Feed forward amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3350222B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3949322B2 (en) * | 1999-09-01 | 2007-07-25 | 三菱電機株式会社 | Feed forward amplifier |
| JP4634557B2 (en) * | 1999-11-30 | 2011-02-16 | 富士通株式会社 | Signal canceling method and apparatus |
| KR20010084642A (en) * | 2000-02-28 | 2001-09-06 | 서평원 | Feeforward Linearizer with Auto Gain Control Loop |
| KR100421622B1 (en) * | 2002-01-22 | 2004-03-11 | 세원텔레텍 주식회사 | Feedforward linear method and apparatus of power amplifier |
| US7038540B2 (en) * | 2003-02-14 | 2006-05-02 | Powerwave Technologies, Inc. | Enhanced efficiency feed forward power amplifier utilizing reduced cancellation bandwidth and small error amplifier |
-
1994
- 1994-06-13 JP JP15302794A patent/JP3350222B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07336153A (en) | 1995-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3360464B2 (en) | Feed forward amplifier | |
| US6069530A (en) | Apparatus and method for linear power amplification | |
| US5912586A (en) | Feed forward amplifier with digital intermodulation control | |
| US5789976A (en) | Digital adaptive control of feedforward amplifier using frequency domain cancellation | |
| US5237332A (en) | Receiver distortion correction circuit and method | |
| KR20010056500A (en) | Distortion component detector in power amplifier | |
| JP3303141B2 (en) | Amplifier circuit and amplifier control method used in radio frequency communication system | |
| US6275105B1 (en) | Adaptive linearization of a feedforward amplifier by complex gain stabilization of the error amplifier | |
| EP0526241B1 (en) | Linear compensating circuit | |
| EP1003278B1 (en) | Nested feed forward distortion reduction system | |
| JP3350222B2 (en) | Feed forward amplifier | |
| US6166600A (en) | Automatic gain and phase controlled feedforward amplifier without pilot signal | |
| US20030117217A1 (en) | Distortion-compensated amplifying circuit | |
| US6198346B1 (en) | Adaptive linear amplifier without output power loss | |
| JPH09312526A (en) | Feed-forward amplifier | |
| JP3494957B2 (en) | Feedforward amplifier | |
| KR100313919B1 (en) | Predistortion Power Amplifier having gain and phase compens ation function | |
| JP3037538B2 (en) | Multi-frequency common amplifier | |
| JPH01206709A (en) | Micro-wave and millimeter wave amplifier | |
| JP3324955B2 (en) | Distortion compensation amplifier | |
| JP2943838B2 (en) | Feedforward amplifier | |
| US7239268B1 (en) | Method and apparatus for minimizing the number of power amplifiers required under multiple transmission conditions | |
| JPH088653A (en) | Feed forward amplifier | |
| JP3376298B2 (en) | Amplifier | |
| JPS6043683B2 (en) | Distortion compensation electronic circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110913 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120913 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |