JP3344904B2 - リミッタ増幅器 - Google Patents
リミッタ増幅器Info
- Publication number
- JP3344904B2 JP3344904B2 JP27766196A JP27766196A JP3344904B2 JP 3344904 B2 JP3344904 B2 JP 3344904B2 JP 27766196 A JP27766196 A JP 27766196A JP 27766196 A JP27766196 A JP 27766196A JP 3344904 B2 JP3344904 B2 JP 3344904B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- phase
- differential amplifier
- positive
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
る差動増幅器および差動型のリミッタ増幅器に関する。
ースーエミッタ間電圧の不整合による直流オフセットの
発生が避けられない。特に、微小入力信号を矩形波に再
生するために、差動増幅器を多段従属接続して高利得を
得る差動型のリミッタ増幅器では、直流オフセットの発
生による悪影響が顕著で、再生波形のデューティ比の劣
化や、位相偏差の発生等の問題が生じる。
段従属接続される差動増幅器の段間を交流結合し、直流
オフセット電圧を補償する構成、もしくはリミッタ増幅
器の出力のピーク値を検出し、正相出力と逆相出力のピ
ーク値が等しくなるように差動増幅器の参照電圧入力端
子に直流帰還をかける構成をとっていた。
来の差動増幅器の段間を交流結合したリミッタ増幅器に
よって直流オフセッ卜電圧の補償を行うと、その低域遮
断特性により、増幅できる信号の低域側の周波数が制限
されるといった問題があった。
参照電圧入力端子に直流帰還をかけるリミッタ増幅器に
よると、参照電圧が外来雑音の影響によりゆらぎを生
じ、このためリミッタ増幅器の出力にジッタが生じると
いった問題があった。
増幅する信号の周波数制限がなく、また外来雑音の影響
を受けることなく直流オフセッ卜電圧を補償することが
できる差動増幅器およびリミッタ増幅器を提供すること
を目的とする。
に本発明の差動増幅器は、正相増幅信号および逆相増幅
信号を正相出力端子および逆相出力端子から差動出力す
る差動増幅回路と、前記正相増幅信号の平均直流電圧お
よび前記逆相増幅信号の平均直流電圧を検出する平滑回
路と、前記2つの平均直流電圧が等しくなるように、前
記正相出力端子および前記逆相出力端子から引き込む直
流電流あるいはこれらの端子に流し込む直流電流を調整
する直流補償回路とを備え、前記平滑回路は、制御電極
が前記正相出力端子に接続され、第1電極が第1の定電
圧源に接続された第1のトランジスタと、制御電極が前
記逆相出力端子に接続され、第1電極が前記第1の定電
圧源に接続された第2のトランジスタと、前記第1のト
ランジスタの第2電極と第2の定電圧源との間に設けら
れた第1の定電流源と、前記第2のトランジスタの第2
電極と前記第2の定電圧源との間に設けられた第2の定
電流源と、第1電極を前記正相増幅信号の平均直流電圧
を検出する正相検出端子とし、第2電極を前記逆相増幅
信号の平均直流電圧を検出する逆相検出端子とする平滑
コンデンサと、第1電極が前記第1のトランジスタの前
記第2電極に接続され、第2電極が前記正相検出端子に
接続された第1の平滑抵抗と、第1電極が前記第2のト
ランジスタの前記第2電極に接続され、第2電極が前記
逆相検出端子に接続された第2の平滑抵抗とを有するこ
とを特徴とする。
幅信号および逆相増幅信号を正相出力端子および逆相出
力端子から差動出力する複数の差動増幅回路を、多段従
属接続してなる差動増幅回路列と、前記差動増幅回路列
の最終段の差動増幅回路における正相増幅信号の平均直
流電圧および逆相増幅信号の平均直流電圧を検出する平
滑回路と、前記最終段の差動増幅回路における2つの平
均直流電圧が等しくなるように、前記差動増幅器列の初
段の差動増幅回路における正相出力端子および逆相出力
端子から引き込む直流電流あるいはこれらの端子に流し
込む直流電流を調整する直流補償回路と、前記初段の差
動増幅回路における正相増幅信号および逆相増幅信号を
前記差動増幅器列の第2段の差動増幅回路における正相
入力端子および逆相入力端子に出力する内部出力回路
と、前記最終段の差動増幅回路の前記正相増幅信号およ
び逆相増幅信号を外部正相出力端子および外部逆相出力
端子に出力する出力回路とを備え、前記平滑回路は、制
御電極が前記最終段の差動増幅回路の前記正相出力端子
に接続され、第1電極が第1の定電圧源に接続された第
1のトランジスタと、制御電極が前記最終段の差動増幅
回路の前記逆相出力端子に接続され、第1電極が前記第
1の定電圧源に接続された第2のトランジスタと、前記
第1のトランジスタの第2電極と第2の定電圧源との間
に設けられた第1の定電流源と、前記第2のトランジス
タの第2電極と前記第2の定電圧源との間に設けられた
第2の定電流源と、第1電極を前記最終段の差動増幅回
路における正相増幅信号の平均直流電圧を検出する正相
検出端子とし、第2電極を前記最終段の差動増幅回路に
おける逆相増幅信号の平均直流電圧を検出する逆相検出
端子とする平滑コンデンサと、第1電極が前記第1のト
ランジスタの前記第2電極に接続され、第2電極が前記
正相検出端子に接続された第1の平滑抵抗と、第1電極
が前記第2のトランジスタの前記第2電極に接続され、
第2電極が前記逆相検出端子に接続された第2の平滑抵
抗とを有し、前記内部出力回路は、制御電極が前記初段
の差動増幅回路の前記正相出力端子に接続され、第1電
極が前記第1の定電圧源に接続され、第2電極が前記第
2段の差動増幅回路の前記正相入力端子に接続された第
1の内部出力トランジスタと、制御電極が前記初段の差
動増幅回路の前記逆相出力端子に接続され、第1電極が
前記第1の定電圧源に接続され 、第2電極が前記第2段
の差動増幅回路の前記逆相入力端子に接続された第2の
内部出力トランジスタと、前記第1の内部出力トランジ
スタの第2電極と前記第2の定電圧源との間に設けられ
た第1の内部出力定電流源と、前記第2の内部出力トラ
ンジスタの第2電極と前記第2の定電圧源との間に設け
られた第2の内部出力定電流源とを有し、前記出力回路
は、制御電極が前記最終段の差動増幅回路の前記正相出
力端子に接続され、第1電極が前記第1の定電圧源に接
続され、第2電極が前記外部正相出力端子に接続された
第1の出力トランジスタと、制御電極が前記最終段の差
動増幅回路の前記逆相出力端子に接続され、第1電極が
前記第1の定電圧源に接続され、第2電極が前記外部逆
相出力端子に接続された第2の出力トランジスタと、前
記第1の出力トランジスタの第2電極と前記第2の定電
圧源との間に設けられた第1の出力定電流源と、前記第
2の出力トランジスタの第2電極と前記第2の定電圧源
との間に設けられた第2の出力定電流源とを有すること
を特徴とする。
図である。この差動増幅器は、例えば半導体装置におい
て用いられ、差動増幅部1とオフセット電圧補償部2に
よって構成される。
増幅部1は、差動入力信号を増幅する差動増幅回路11
と、この差動増幅信号を外部に出力する出力回路12と
を有する。
力端子INとし、コレクタ電極を逆相出力端子rPとす
るnpn型トランジスタTr1と、エッミタ電極の共通
接続によりトランジスタTr1と差動対をなし、ベース
電極を逆相入力端子rINとし、コレクタ電極を正相出
力端子Pとするnpn型トランジスタTr2と、トラン
ジスタTr1のコレクタ電極と正の定電圧源VCCとの
間に設けられた負荷抵抗R1と、トランジスタTr2の
コレクタ電極と定電圧源VCCとの間に設けられた負荷
抵抗R2と、トランジスタTr1およびTr2の共通エ
ミッタ電極と負の定電圧源VEEとの間に設けられた定
電流源IDD1とを有する。この差動増幅回路11は、
差動入力端子IN、rINに外部から入力される差動入
力信号を増幅し、その正相増幅信号を正相出力端子Pか
ら出力し、その逆相増幅信号を逆相出力端子rPから出
力する。ここで、負荷抵抗R1とR2の抵抗値は等しい
ものとする。
路11の正相出力端子Pに接続され、コレクタ電極が定
電圧源VCCに接続され、エミッタ電極を正相出力端子
OUTとするnpn型トランジスタTr3と、ベース電
極が差動増幅回路11の逆相出力端子rPに接続され、
コレクタ電極が定電圧源VCCに接続され、エミッタ電
極を逆相出力端子rOUTとするnpn型トランジスタ
Tr4と、正相出力端子OUTと定電圧源VEEとの間
に設けられた定電流源IDD2と、逆相出力端子rOU
Tと定電圧源VEEとの間に設けられた定電流源IDD
3とを有する。トランジスタTr3と定電流源IDD2
とは、正相増幅信号の出力回路を構成し、またトランジ
スタTr4と定電流源IDD3は、逆相増幅信号の出力
回路を構成している。ここで、トランジスタTr3とT
r4の電気的特性、および定電流源IDD2とIDD3
の電気的特性は、それぞれ同じであるものとする。
する。オフセット電圧補償部2は、正相出力端子Pの平
均直流電圧(以下、正相平均直流電圧と称する)および
逆相出力端子rPの平均直流電圧(以下、逆相平均直流
電圧と称する)をそれぞれ検出する平滑回路21と、正
相平均直流電圧と逆相平均直流電圧が等しくなるよう
に、差動増幅回路11の負荷抵抗R1およびR2に流れ
る直流電流を差動調整する直流補償回路22とを有す
る。
が正相出力端子Pに接続され、コレクタ電極(第1電
極)が定電圧源VCC(第1の定電圧源)に接続された
npn型トランジスタTr5(第1のトランジスタ)
と、ベース電極が逆相出力端子rPに接続され、コレク
タ電極が定電圧源VCCに接続されたnpn型トランジ
スタTr6(第2のトランジスタ)と、トランジスタT
r5のエミッタ電極(第2電極)と定電圧源VEE(第
2の定電圧源)との間に設けられた定電流源IDD4
(第1の定電流源)と、トランジスタTr6のエミッタ
電極と定電圧源VEEとの間に設けられた定電流源ID
D5(第2の定電流源)と、第1電極がトランジスタT
r5のエミッタ電極に接続された平滑抵抗R3(第1の
平滑抵抗)と、第1電極がトランジスタTr6のエミッ
タ電極に接続された平滑抵抗R4(第2の平滑抵抗)
と、第1電極が平滑抵抗R3の第2電極に接続され、第
2電極が平滑抵抗R4の第2電極に接続された平滑コン
デンサC1とを有する。平滑コンデンサC1の第1電極
には、正相平均直流電圧(厳密には、Tr5におけるベ
ース−エッミタ間の電圧降下等があるので、平均直流電
圧に対応する直流電圧である)が現れ、また平滑コンデ
ンサC1の第2電極には、逆相平均直流電圧(厳密には
平均直流電圧に対応する直流電圧)が現れる。平滑コン
デンサC1の第1電極を正相検出端子D、第2電極を逆
相検出端子rDとする。ここで、トランジスタTr5と
Tr6の電気的特性、および定電流源IDD4とIDD
5の電気的特性は、それぞれ同じであるものとする。ま
た抵抗R1とR2の抵抗値は等しいものとする。
路21の正相検出端子Dに接続され、コレクタ電極が差
動増幅回路11の正相出力端子Pに接続されたnpn型
トランジスタTr7(第3のトランジスタ)と、エッミ
タ電極の共通接続によりトランジスタTr7と差動対を
なし、ベース電極が逆相検出端子rDに接続され、コレ
クタ電極が逆相出力端子rPに接続されたnpn型トラ
ンジスタTr8(第4のトランジスタ)と、トランジス
タTr7およびTr8の共通エミッタ電極と定電圧源V
EEとの間に設けられた定電流源IDD6(第3の定電
流源)とを有する。トランジスタTr7とTr8は、正
相検出端子Dと逆相検出端子rDの差分電圧(正相平均
直流電圧と逆相平均直流電圧との差分電圧)に応じて、
負荷抵抗R1に流れる直流電流と負荷抵抗R2に流れる
直流電流とを可変する。
図1において、正相平均直流電圧(正相出力端子Pの平
均直流電圧)をVp、逆相平均直流電圧(逆相出力端子
rPの平均直流電圧)をVrpとし、正相検出端子Dの
端子電圧をVd、逆相検出端子rDの端子電圧をVrd
とする。また負荷抵抗R1に流れる平均直流電流をIr
1、負荷抵抗R2に流れる平均直流電流をIr2、トラ
ンジスタTr1に流れる平均直流電流をIt1、トラン
ジスタTr2に流れる平均直流電流をIt2、トランジ
スタTr7に流れる電流をIc(以下、正相補償電流と
称する)、トランジスタTr8に流れる電流をIrc
(以下、逆相補償電流と称する)とする。Ir1=It
1+Irc、Ir2=It2+Icであり、また Vp=VCC−R2×Ir2=VCC−R2(It2+
Ic) Vrp=VCC−R1×Ir1=VCC−R1(It1
+Irc) である。またトランジスタTr3〜Tr6のベース−エ
ミッタ間の降下電圧をともにVbeとする。
タTr1とTr2の電気的特性が整合していない場合に
は、直流オフセット電圧ΔVが発生し、差動増幅回路1
1が単体で存在し、差動入力端子IN、rINに信号入
力がされていないときでも(入力端子INとrINの端
子電圧が同じであるときでも)、正相出力端子Pの端子
電圧と逆相出力端子rPの端子電圧は等しくならず上記
のΔVだけ異なる。
力端子INおよびrINに入力されると、差動増幅回路
11はこれを増幅して差動出力端子PおよびrPに出力
する。正相増幅信号をvpとすると、正相出力端子Pの
端子電圧はVp+vp、逆相出力端子rPの端子電圧は
Vrp−vpとなる。このとき、正相平均直流電圧Vp
と逆相平均直流電圧Vrpは上記の直流オフセット電圧
ΔVにより等しくならない(補償電流IcとIrcが等
しいときにはΔVだけ異なる値となる)。このVpとV
rpのずれは、オフセット電圧補償部2によって補償さ
れる。
路21は、上記の正相平均直流電圧Vpおよび逆相平均
直流電圧Vrpを検出する。すなわち、トランジスタT
r5のエッミタ電極における信号Vp+vp−Vbe
は、平滑抵抗R3および平滑コンデンサC1により平滑
され、正相検出電圧VdはVp−Vbeとなる。またト
ランジスタTr6のエッミタ電極における信号Vp−v
p−Vbeは、平滑抵抗R4および平滑コンデンサC1
により平滑され、逆相検出電圧VrdはVrp−Vbe
となる。
pと逆相平均直流電圧Vrpが等しくなるように、正相
補償電流Icおよび逆相補償電流Ircを調整して直流
オフセット電圧ΔVを補償する。すなわち、Vp>Vr
pの場合には、Vd>Vrdとなるので、正相補償電流
Icを増加させ、逆相補償電流Ircを減少させる。こ
れにより、負荷抵抗R2の平均直流電流Ir2が増加し
てVpが降下し、負荷抵抗R1の平均直流電流Ir1が
減少してVrpが上昇し、VpとVrpは等しくなる
(厳密には、VpはVrpよりも僅かに大きくなるが、
負荷抵抗R1とR2の抵抗値およびトランジスタTr7
およびTr8の電流増幅率を適度に設定することにより
Vp=Vrpとみなすことができる)。また逆にVp<
Vrpの場合には、Vd<Vrdとなるので、正相補償
電流Icを減少させ、逆相補償電流Ircを増加させ
る。これにより、Ir2が減少してVpが上昇し、Ir
1が増加してVrpが降下し、VpとVrpは等しくな
る。尚、トランジスタTr7とTr8の電気的特性は必
ずしも整合している必要はない。以上の直流オフセット
電圧補償動作により、出力回路12の差動出力端子OU
T、rOUTからは平均直流電圧が等しい差動増幅信号
が出力される。すなわち正相出力端子OUTからは正相
増幅信号(Vp−Vbe)+vpが出力され、逆相出力
端子rOUTからは逆相増幅信号(Vp−Vbe)−v
pが出力される。
よれば、平滑回路21により正相平均直流電圧Vpおよ
び逆相平均直流電圧Vrpを検出し、直流補償回路22
によりVpとVrpの差分電圧に応じて負荷抵抗R1お
よびR2に流れる直流電流を差動調整することにより、
外来雑音の影響を受けることなく高精度に直流オフセッ
卜電圧を補償することができる。
回路図であり、3つの差動増幅器DA1〜DA3を直流
結合により多段従属接続したものである。このリミッタ
増幅器は、例えば半導体装置において用いられる。
は、それぞれ図1に示す差動増幅器と同じ構成を有す
る。各差動増幅器は、それぞれ図1に示すオフセット電
圧補償部2と同一構成のオフセット電圧補償部を有して
おり、このオフセット電圧補償部による直流オフセット
電圧の補償動作により、各差動増幅器から出力される正
相増幅信号と逆相増幅信号の平均直流電圧は等しい。
器によれば、上記第1の実施形態の差動増幅器を直流結
合で多段従属接続することにより、外来雑音の影響を受
けることなく、かつ低周波数側に制限を受けることなく
直流オフセット電圧を高精度に補償することができる。
3段の場合を示したが、従属接続段数はこれに限定され
ないことは言うまでもない。
回路図である。このリミッタ増幅器は、例えば半導体装
置において用いられ、差動増幅部31とオフセット電圧
補償部32によって構成される。
動増幅部31は、差動入力信号を増幅する差動増幅回路
41と、この差動増幅信号を中継する出力回路42と、
出力回路42からの差動信号を増幅する差動増幅回路4
3と、差動増幅回路43の差動増幅信号を増幅する差動
増幅回路44と、差動増幅回路44の差動増幅信号を外
部に出力する出力回路45とを有する。すなわち差動増
幅部31は、差動増幅回路41を初段、差動増幅回路4
4を最終段として3つの差動増幅回路を多段従属接続し
たものである。
力端子INとし、コレクタ電極を逆相出力端子rP1と
するnpn型トランジスタTr11と、エッミタ電極の
共通接続によりトランジスタTr11と差動対をなし、
ベース電極を逆相入力端子rINとし、コレクタ電極を
正相出力端子Pとするnpn型トランジスタTr12
と、トランジスタTr11のコレクタ電極と正の定電圧
源VCCとの間に設けられた負荷抵抗R11と、トラン
ジスタTr12のコレクタ電極と定電圧源VCCとの間
に設けられた負荷抵抗R12と、トランジスタTr11
およびTr12の共通エミッタ電極と負の定電圧源VE
Eとの間に設けられたされた定電流源IDD11とを有
する。ここで、負荷抵抗R11とR12の抵抗値は等し
いものとする。
路41の正相出力端子P1に接続され、コレクタ電極が
定電圧源VCCに接続され、エミッタ電極を正相出力端
子P2とするnpn型トランジスタTr13と、ベース
電極が差動増幅回路41の逆相出力端子rP1に接続さ
れ、コレクタ電極が定電圧源VCCに接続され、エミッ
タ電極を逆相出力端子rP2とするnpn型トランジス
タTr14と、正相出力端子P2と定電圧源VEEとの
間に設けられた定電流源IDD12と、逆相出力端子r
P2と定電圧源VEEとの間に設けられた定電流源ID
D13とを有する。ここで、トランジスタTr13とT
r14の電気的特性、および定電流源IDD12とID
D13の電気的特性は、それぞれ同じであるものとす
る。
同じ構成であり、ベース電極が出力回路42の正相出力
端子P2に接続され、コレクタ電極を逆相出力端子rP
3とするnpn型トランジスタTr15と、ベース電極
が出力回路42の逆相出力端子rP2に接続され、コレ
クタ電極を正相出力端子P3とするnpn型トランジス
タTr16と、負荷抵抗R13および14と、定電流源
IDD14とを有する。ここで、負荷抵抗R13とR1
4の抵抗値は等しいものとする。
43と同じ構成であり、ベース電極が差動増幅回路43
の正相出力端子P3に接続され、コレクタ電極を逆相出
力端子rP4とするnpn型トランジスタTr17と、
ベース電極が差動増幅回路43の逆相出力端子rP3に
接続され、コレクタ電極を正相出力端子P4とするnp
n型トランジスタTr18と、負荷抵抗R15およびR
16と、定電流源IDD15とを有する。ここで、負荷
抵抗R15とR16の抵抗値は等しいものとする。
であり、ベース電極が差動増幅回路43の正相出力端子
P4に接続され、エミッタ電極を正相出力端子OUTと
するnpn型トランジスタTr19と、ベース電極が差
動増幅回路43の逆相出力端子rP4に接続され、エミ
ッタ電極を逆相出力端子rOUTとするnpn型トラン
ジスタTr20と、定電流源IDD16およびIDD1
7とを有する。ここで、トランジスタTr19とTr2
0の電気的特性、および定電流源IDD16とIDD1
7の電気的特性は、それぞれ同じであるものとする。
明する。オフセット電圧補償部32は、最終段の差動増
幅回路44の正相平均直流電圧および逆相平均直流電圧
をそれぞれ検出する平滑回路51と、差動増幅回路43
の正相平均直流電圧と逆相平均直流電圧が等しくなるよ
うに、初段の差動増幅回路41の負荷抵抗R11および
R12に流れる直流電流を差動調整する直流補償回路5
2とを有し、各差動増幅回路で発生する直流オフセット
電圧をリミッタ増幅器内部で補償する。
が正相出力端子P4に接続され、コレクタ電極(第1電
極)が定電圧源VCC(第1の定電圧源)に接続された
npn型トランジスタTr21(第1のトランジスタ)
と、ベース電極が逆相出力端子rP4に接続され、コレ
クタ電極が定電圧源VCCに接続されたnpn型トラン
ジスタTr22(第2のトランジスタ)と、トランジス
タTr21のエミッタ電極(第2電極)と定電圧源VE
E(第2の定電圧源)との間に設けられた定電流源ID
D18(第1の定電流源)と、トランジスタTr22の
エミッタ電極と定電圧源VEEとの間に設けられた定電
流源IDD19(第2の定電流源)と、第1電極がトラ
ンジスタTr21のエミッタ電極に接続された平滑抵抗
R17(第1の平滑抵抗)と、第1電極がトランジスタ
Tr22のエミッタ電極に接続された平滑抵抗R18
(第2の平滑抵抗)と、第1電極が平滑抵抗R17の第
2電極に接続され、第2電極が平滑抵抗R18の第2電
極に接続された平滑コンデンサC11とを有する。平滑
コンデンサC11の第1電極を正相検出端子Dとし、第
2電極を逆相検出端子rDとする。正相検出端子Dには
差動増幅回路44の正相平均直流電圧が現れ、逆相検出
端子rDには、差動増幅回路44の逆相平均直流電圧が
現れる。ここで、トランジスタTr21とTr22の電
気的特性、および定電流源IDD18とIDD19の電
気的特性は、それぞれ同じであるものとする。また平滑
抵抗R17と平滑抵抗R18の抵抗値は等しいものとす
る。
出端子Dに接続され、コレクタ電極が正相出力端子P1
に接続されたnpn型トランジスタTr23(第3のト
ランジスタ)と、トランジスタTr23と差動対をな
し、ベース電極が逆相検出端子rDに接続され、コレク
タ電極が逆相出力端子rP1に接続されたnpn型トラ
ンジスタTr24(第4のトランジスタ)と、トランジ
スタTr23およびTr24の共通エミッタ電極と定電
圧源VEEとの間に設けられた定電流源IDD20(第
3の定電流源)とを有する。トランジスタTr23とT
r24は、正相検出端子Dと逆相検出端子rDの差分電
圧、すなわち最終段の差動増幅回路44の正相平均直流
電圧と逆相平均直流電圧との差分電圧に応じて、初段の
差動増幅回路41の負荷抵抗に流れる直流電流を可変す
る。
する。図3において、差動増幅回路41の正相平均直流
電圧(正相出力端子P1の平均直流電圧)をVp1、差
動増幅回路41の逆相平均直流電圧(逆相出力端子rP
1の平均直流電圧)をVrp1、差動増幅回路44の正
相平均直流電圧(正相出力端子P4の平均直流電圧)を
Vp4、差動増幅回路44の逆相平均直流電圧(出力端
子rP4の平均直流電圧)をVrp4とし、正相検出端
子Dの端子電圧をVd、逆相検出端子rDの端子電圧を
Vrdとする。トランジスタTr23に流れる正相補償
電流をIc、トランジスタTr24に流れる逆相補償電
流をIrcとする。またトランジスタTr13、Tr1
4、Tr19〜Tr22のベース−エミッタ間の降下電
圧をともにVbeとする。
力端子INおよびrINに入力されると、差動増幅回路
41はこれを増幅して差動出力端子P1およびrP1に
出力する。この差動増幅信号は、出力回路42を介して
差動増幅回路43および差動増幅回路44でさらに増幅
され、差動出力端子P4、rP4に出力される。この正
相増幅信号をvp4とすると、正相出力端子P4の端子
電圧はVp4+vp4、逆相出力端子rP4の端子電圧
はVrp4−vp4となる。このとき、差動対をなして
いるトランジスタTr11とTr12、Tr15とTr
16、Tr17とTr18のいずれかの電気的特性が整
合していないと直流オフセット電圧が発生し、これを補
償しないとVp4とVrp4は等しくならない。このV
p4とVrp4のずれは、オフセット電圧補償部32に
よって補償される。
回路51は、上記の正相平均直流電圧Vp4および逆相
平均直流電圧Vrp4を検出する。すなわち、上記の正
相増幅信号Vp4+vp4は、平滑抵抗R17および平
滑コンデンサC11により平滑され、正相検出電圧Vd
はVp4−Vbeとなる。また上記の逆相増幅信号Vr
p4−vp4は、平滑抵抗R18および平滑コンデンサ
C11により平滑され、逆相検出電圧VrdはVrp4
−Vbeとなる。
p4と逆相平均直流電圧Vrp4が等しくなるように、
補償電流IcおよびIrcを調整し、直流オフセット電
圧を補償する。すなわち、Vp4>Vrp4の場合に
は、Vd>Vrdとなるので、正相補償電流Icを増加
させて正相平均直流電圧Vp1を降下させ、また逆相補
償電流Ircを減少させて逆相平均直流電圧Vrp1を
上昇させる。これにより、Vp4が降下し、Vrp4が
上昇して、Vp4とVrp4は等しくなる。また逆にV
p4<Vrp4の場合には、Vd<Vrdとなるので、
Icを減少させてVp1を上昇させ、またIrcを増加
させてVrpを降下させて、VpとVrpを等しくさせ
る。尚、トランジスタTr23とTr24の電気的特性
は必ずしも整合している必要はない。以上の直流電圧補
償により、出力回路45の差動出力端子OUT、rOU
Tからは平均直流電圧が等しい差動増幅信号が出力され
る。
回路51により最終段の差動増幅回路44の正相平均直
流電圧Vp4および逆相平均直流電圧Vrp4を検出
し、直流補償回路52によりVp4とVrp4の差分電
圧に応じて初段の差動増幅回路41の負荷抵抗に流す直
流電流を差動調整することにより、外来雑音の影響を受
けることなく、かつ低周波数側に制限を受けることなく
高精度に直流オフセッ卜電圧を補償することができる。
さらに上記第2の実施形態に比べて回路規模が大幅に削
減できるため、低消費電力化が可能となる。
が3段の場合を示したが、従属接続段数はこれに限定さ
れない。また図3に示すリミッタ回路をさらに多段従属
接続して良い。例えば、差動増幅回路の従属接続段数が
10段であり、初段から第3段までの差動増幅回路と、
第4段から最終段までの差動増幅回路に、別々にオフセ
ット電圧補償部を設けた構成としても良い。
器によれば、平滑回路により正相平均直流電圧および逆
相平均直流電圧を検出し、直流補償回路により2つの平
均直流電圧が等しくなるように、正相出力端子および逆
相出力端子から引き込む直流電流あるいはこれらの端子
に流し込む直流電流を調整することにより、外来雑音の
影響を受けることなく高精度に直流オフセッ卜電圧を補
償することができるという効果がある。
たリッミタ増幅器によれば、外来雑音の影響を受けるこ
となく、かつ低周波数側に制限を受けることなく直流オ
フセット電圧を高精度に補償することができるという効
果がある。
平滑回路により最終段の差動増幅回路の正相平均直流電
圧および逆相平均直流電圧を検出し、直流補償回路によ
りこの2つの平均直流電圧が等しくなるように初段の差
動増幅回路の正相出力端子および逆相出力端子から引き
込む直流電流あるいはこれらの端子に流し込む直流電流
を調整することにより、外来雑音の影響を受けることな
く、かつ低周波数側に制限を受けることなく高精度に直
流オフセッ卜電圧を補償することができ、さらに上記の
差動増幅器を多段従属接続したリッミタ増幅器に比べて
回路規模を大幅に削減できるため、低消費電力化が可能
となるという効果がある。
路図である。
ミッタ増幅器の回路図である。
ミッタ増幅器の回路図である。
部、11、41、43、44 差動増幅回路、12、4
2、45 出力回路、21、51 平滑回路、22、5
2 直流補償回路、DA1〜DA3 差動増幅器、IN
正相入力端子、rIN 逆相入力端子、OUT、P、
P1〜P4 正相出力端子、rOUT、rP、rP1〜
rP4 逆相出力端子、Tr1〜Tr8、Tr11〜T
r24npn型トランジスタ、R1〜R4、R11〜R
18 抵抗、C1、C11 平滑コンデンサ、D 正相
検出端子、rD 逆相検出端子、IDD1〜IDD6、
IDD11〜IDD20 定電流源、VCC、VEE
定電圧源、Ic 正相補償電流、Irc 逆相補償電流
Claims (4)
- 【請求項1】 正相増幅信号および逆相増幅信号を正相
出力端子および逆相出力端子から差動出力する複数の差
動増幅回路を、多段従属接続してなる差動増幅回路列
と、 前記差動増幅回路列の最終段の差動増幅回路における正
相増幅信号の平均直流電圧および逆相増幅信号の平均直
流電圧を検出する平滑回路と、 前記最終段の差動増幅回路における2つの平均直流電圧
が等しくなるように、前記差動増幅器列の初段の差動増
幅回路における正相出力端子および逆相出力端子から引
き込む直流電流あるいはこれらの端子に流し込む直流電
流を調整する直流補償回路と、 前記初段の差動増幅回路における正相増幅信号および逆
相増幅信号を前記差動増幅器列の第2段の差動増幅回路
における正相入力端子および逆相入力端子に出力する内
部出力回路と、 前記最終段の差動増幅回路の前記正相増幅信号および逆
相増幅信号を外部正相出力端子および外部逆相出力端子
に出力する出力回路と を備え、 前記平滑回路は、 制御電極が前記最終段の差動増幅回路の前記正相出力端
子に接続され、第1電極が第1の定電圧源に接続された
第1のトランジスタと、 制御電極が前記最終段の差動増幅回路の前記逆相出力端
子に接続され、第1電極が前記第1の定電圧源に接続さ
れた第2のトランジスタと、 前記第1のトランジスタの第2電極と第2の定電圧源と
の間に設けられた第1の定電流源と、 前記第2のトランジスタの第2電極と前記第2の定電圧
源との間に設けられた第2の定電流源と、 第1電極を前記最終段の差動増幅回路における正相増幅
信号の平均直流電圧を検出する正相検出端子とし、第2
電極を前記最終段の差動増幅回路における逆相増幅信号
の平均直流電圧を検出する逆相検出端子とする平滑コン
デンサと、 第1電極が前記第1のトランジスタの前記第2電極に接
続され、第2電極が前記正相検出端子に接続された第1
の平滑抵抗と、 第1電極が前記第2のトランジスタの前記第2電極に接
続され、第2電極が前記逆相検出端子に接続された第2
の平滑抵抗とを有し、 前記内部出力回路は、 制御電極が前記初段の差動増幅回路の前記正相出力端子
に接続され、第1電極が前記第1の定電圧源に接続さ
れ、第2電極が前記第2段の差動増幅回路の前記正相入
力端子に接続された第1の内部出力トランジスタと、 制御電極が前記初段の差動増幅回路の前記逆相出力端子
に接続され、第1電極が前記第1の定電圧源に接続さ
れ、第2電極が前記第2段の差動増幅回路の前記逆相入
力端子に接続された第2の内部出力トランジスタと、 前記第1の内部出力トランジスタの第2電極と前記第2
の定電圧源との間に設けられた第1の内部出力定電流源
と、 前記第2の内部出力トランジスタの第2電極と前記第2
の定電圧源との間に設けられた第2の内部出力定電流源
と を有し、 前記出力回路は、 制御電極が前記最終段の差動増幅回路の前記正相出力端
子に接続され、第1電極が前記第1の定電圧源に接続さ
れ、第2電極が前記外部正相出力端子に接続された第1
の出力トランジスタと、 制御電極が前記最終段の差動増幅回路の前記逆相出力端
子に接続され、第1電極が前記第1の定電圧源に接続さ
れ、第2電極が前記外部逆相出力端子に接続された第2
の出力トランジスタと、 前記第1の出力トランジスタの第2電極と前記第2の定
電圧源との間に設けられた第1の出力定電流源と、 前記第2の出力トランジスタの第2電極と前記第2の定
電圧源との間に設けられた第2の出力定電流源と を有す
る ことを特徴とするリミッタ増幅器。 - 【請求項2】 前記初段の差動増幅回路は、 差動対をなす2つのトランジスタのそれぞれに対して負
荷抵抗を接続し、この接続点をそれぞれ前記正相出力端
子および前記逆相出力端子とするものであり、 前記直流補償回路は、 前記最終段の差動増幅回路における2つの平均直流電圧
の差分電圧に応じて、前記初段の差動増幅回路における
負荷抵抗に流れる直流電流を差動調整するものであるこ
とを特徴とする請求項1記載のリミッタ増幅器。 - 【請求項3】 前記直流補償回路は、 制御電極が前記正相検出端子に接続され、第1電極が前
記初段の差動増幅回路の前記正相出力端子に接続された
第3のトランジスタと、 制御電極が前記逆相検出端子に接続され、第1電極が前
記初段の差動増幅回路の前記逆相出力端子に接続され、
第2電極が前記第3のトランジスタの第2電極に接続さ
れた第4のトランジスタと、 前記第4のトランジスタの前記第2電極と前記第2の定
電圧源との間に設けられた第3の定電流源とを有するこ
とを特徴とする請求項1または2に記載のリミッタ増幅
器 - 【請求項4】 請求項1ないし3のいずれかに記載のリ
ミッタ増幅器を、多段従属接続したことを特徴とするリ
ミッタ増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27766196A JP3344904B2 (ja) | 1996-10-21 | 1996-10-21 | リミッタ増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27766196A JP3344904B2 (ja) | 1996-10-21 | 1996-10-21 | リミッタ増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10126183A JPH10126183A (ja) | 1998-05-15 |
JP3344904B2 true JP3344904B2 (ja) | 2002-11-18 |
Family
ID=17586546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27766196A Expired - Fee Related JP3344904B2 (ja) | 1996-10-21 | 1996-10-21 | リミッタ増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3344904B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE41831E1 (en) | 2000-05-23 | 2010-10-19 | Marvell International Ltd. | Class B driver |
US7606547B1 (en) | 2000-07-31 | 2009-10-20 | Marvell International Ltd. | Active resistance summer for a transformer hybrid |
US6483380B1 (en) * | 2000-09-18 | 2002-11-19 | Conexant Systems, Inc. | GMC filter and method for suppressing unwanted signals introduced by the filter |
JP4494614B2 (ja) * | 2000-10-13 | 2010-06-30 | Okiセミコンダクタ株式会社 | 振幅制限回路及びフィルタ回路 |
JP4567177B2 (ja) * | 2000-11-30 | 2010-10-20 | ルネサスエレクトロニクス株式会社 | 広帯域プリアンプ |
JP4544947B2 (ja) * | 2004-09-15 | 2010-09-15 | 三菱電機株式会社 | 増幅回路 |
US7298173B1 (en) | 2004-10-26 | 2007-11-20 | Marvell International Ltd. | Slew rate control circuit for small computer system interface (SCSI) differential driver |
US7843264B2 (en) * | 2008-01-29 | 2010-11-30 | Qualcomm, Incorporated | Differential amplifier with accurate input offset voltage |
JP2009239330A (ja) * | 2008-03-25 | 2009-10-15 | Nippon Telegr & Teleph Corp <Ntt> | 振幅制限増幅回路 |
JP2011109721A (ja) * | 2011-03-03 | 2011-06-02 | Nippon Telegr & Teleph Corp <Ntt> | 振幅制限増幅回路 |
JP5541821B1 (ja) * | 2013-02-13 | 2014-07-09 | 日本電信電話株式会社 | 振幅検出回路 |
-
1996
- 1996-10-21 JP JP27766196A patent/JP3344904B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10126183A (ja) | 1998-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7298210B2 (en) | Fast settling, low noise, low offset operational amplifier and method | |
JP3967065B2 (ja) | 増幅回路 | |
JP3504176B2 (ja) | 信号増幅回路 | |
JP3344904B2 (ja) | リミッタ増幅器 | |
JP3088262B2 (ja) | 低歪差動増幅回路 | |
JP2001223546A (ja) | 多段信号増幅回路 | |
JPH04217106A (ja) | Cmos技法における平衡マイクロホーンの前置増幅器 | |
US5196807A (en) | Amplifying circuit | |
CN112491369B (zh) | 一种传感器信号处理电路 | |
US10797665B2 (en) | Programmable gain amplifier systems and methods | |
US6867649B2 (en) | Common-mode and differential-mode compensation for operational amplifier circuits | |
JP5333520B2 (ja) | 増幅回路 | |
KR20040045902A (ko) | 전력 증폭기 모듈 | |
JP3338847B2 (ja) | D級電力増幅器 | |
US4015214A (en) | Push-pull amplifier | |
US4498054A (en) | Differential amplifier circuit | |
JP3444667B2 (ja) | ゲイン可変増幅回路 | |
WO2003028210A1 (fr) | Amplificateur a gain variable a faible consommation d'energie | |
JP3180821B2 (ja) | コンプリメンタリ増幅回路 | |
JPH0870223A (ja) | オフセットキャンセル回路 | |
JPH03154508A (ja) | 増幅器回路 | |
JPH04119005A (ja) | 演算増幅回路 | |
JP3360911B2 (ja) | 差動増幅回路 | |
JP2994516B2 (ja) | 差動増幅回路 | |
JPH05121971A (ja) | 差動増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020820 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070830 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100830 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100830 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110830 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110830 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120830 Year of fee payment: 10 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120830 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120830 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130830 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |