JP3341694B2 - プラズマ損傷の検査方法、およびその検査素子 - Google Patents

プラズマ損傷の検査方法、およびその検査素子

Info

Publication number
JP3341694B2
JP3341694B2 JP00071199A JP71199A JP3341694B2 JP 3341694 B2 JP3341694 B2 JP 3341694B2 JP 00071199 A JP00071199 A JP 00071199A JP 71199 A JP71199 A JP 71199A JP 3341694 B2 JP3341694 B2 JP 3341694B2
Authority
JP
Japan
Prior art keywords
wiring
gate electrode
insulating film
plasma
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00071199A
Other languages
English (en)
Other versions
JP2000200817A (ja
Inventor
江 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP00071199A priority Critical patent/JP3341694B2/ja
Publication of JP2000200817A publication Critical patent/JP2000200817A/ja
Application granted granted Critical
Publication of JP3341694B2 publication Critical patent/JP3341694B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Plasma Technology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法において、プラズマエッチング時のプラズマの影
響、例えばゲート絶縁膜の損傷等、いわゆるプラズマ損
傷を、高感度で効率良く検出するための検査方法及びそ
の検査用素子に関する。
【0002】
【従来の技術】半導体製造時においては、プラズマを用
いる工程が数多く存在する。プラズマを用いる代表的な
工程としては、プラズマエッチング工程が挙げられる。
プラズマは、正の電荷を持つイオンと負の電荷を持つ電
子が存在する状態のことであり、理想的には正と負の電
荷の量は均衡し、本来電気的な偏りは存在しない。とこ
ろが、何らかの原因で局所的に不均一な状態が発生し、
電荷の均衡が崩れることがあり、この時、プラズマにさ
らされている半導体素子表面の導体から、プラズマの電
荷が半導体素子内に入り込み、ゲート電極、ゲート絶縁
膜を経由して半導体基板に流れ込むことがある。そし
て、ゲート絶縁膜に多くの電荷が流れた場合には、ゲー
ト絶縁膜を損傷・破壊し、LSIの信頼性を劣化させ、
良品率を低下させるなどの重大な問題が発生する。
【0003】ゲート絶縁膜に損傷が生ずる理由を、図を
参照して以下に説明する。
【0004】図9から図11に、フォトレジストをマス
クとして配線のプラズマエッチングを行う際の素子断面
を示す。図12は素子100の平面図であり、そのX−
Y断面が図11である。
【0005】図9に示すように、半導体基板2上でフィ
ールド絶縁膜4により区画された領域である拡散層6上
に、ゲート絶縁膜8を介してゲート電極10が形成され
ている。また、フィールド絶縁膜4で区画された他の領
域には、拡散層6が設けられ、全体に層間絶縁膜12が
形成してある。
【0006】ゲート電極10上と拡散層6上には、層間
絶縁膜12を貫通してビアプラグ14a、14bがそれ
ぞれ設けられている。層間絶縁膜12上には配線16と
なる配線層が設けられ、所定形状のフォトレジスト18
が設けられている。
【0007】図9は、フォトレジスト18をマスクとし
て配線層(配線16)をプラズマ雰囲気で異方性のエッ
チングを行っている途中の状態を示し、配線16の間の
下部がウェハー全体で連続している。この時、フォトレ
ジスト18で覆われていない部分、すなわち配線16の
間、及び配線16の側面部分は、エッチング時のプラズ
マにさらされ、プラズマから電荷が入り込む。この電荷
は、基板2との接続部である拡散層6を通じて半導体基
板2に流れ込み、ゲート電極10には流れることはな
い。
【0008】更にエッチングが進行して図10に示すよ
うになると、配線間隔の広い場所では配線層は完全に除
去されて分離され、一方間隔の狭い場所は配線16の側
面底部が裾を引いた形状になり、配線16が互いに接続
している状態になっている。この時、ビアプラグ14b
に接続する配線16bは、ビアプラグ14aに接続する
配線16aと接続してない。したがって、配線16aに
入り込んだ電荷はゲート電極10に集まり、ゲート絶縁
膜8を通って基板2に流れ、この際に流れた電荷によっ
てゲート絶縁膜8に損傷が生じる。エッチングが更に進
行して、配線16が完全にエッチングされると、配線1
6の側面が垂直形状になって、この後更にエッチングを
追加しても電荷が入らなくなるが、配線16が完全にエ
ッチングされた状態(図11参照)に至るまで、帯電が
続くこととなる。
【0009】
【発明が解決しようとする課題】プラズマプロセスによ
るゲート電極の帯電を検出するために、矩形または櫛形
をした、アンテナを有するトランジスタが用いられるこ
とがある。典型的なアンテナトランジスタの断面形状を
図13に、その平面形状を図14に示す。構造は、図9
の素子100とほぼ同様である。すなわち、アンテナと
なる配線16が、櫛形となっており、周囲長を大きくす
るため櫛の長さを長くし、あるいは本数を増大させてい
た。また、配線16の面積や周囲長を拡大、延長させて
検出感度を向上させていた。
【0010】その理由は以下の通りである。配線が狭い
間隔で並んでいるアンテナは、電子シェーディング効果
による帯電が生じる。プラズマ中には負電荷を持つ電子
と正電荷を持つ正イオンとが存在しているが、電子は等
方的な速度成分を持つので狭い間隔の中には入りづらい
のに対し、正イオンは電界により基板方向に加速される
ので狭い間隔部の内部にも容易に入ることができる。つ
まり正イオンのみが狭い配線内部に入射されることとな
り、配線16に帯電が生じる。
【0011】この帯電は、配線16の間隔が広い部分で
は除去されるが、狭い間隔部では完全には除去されず互
いに連結している状況という限られた時間において生じ
る。したがって、ダメージを感度良く評価するためには
アンテナ比を十分に大きくする必要があり、そのために
は評価トランジスタの面積を相当大きくする必要があっ
たのである。
【0012】
【課題を解決するための手段】本発明では、上記課題を
解決し、プラズマプロセスで生じるゲート電極の帯電
を、高感度で検出できる検出方法及びその装置を次のよ
うに構成した。
【0013】すなわち、デバイスはMOSトランジスタ
からなり、そのゲート電極に帯電を検出するためのアン
テナを接続させている。アンテナは、配線が一定以下の
間隔で複数本並んだ配線部分と、これら配線の間の下層
層間膜に設けられたビアプラグからなり、ビアプラグの
上面を配線で覆わず露出させた。更に、ビアプラグは直
接、又は間接的にゲート電極と接続させ、配線のプラズ
マエッチング時に、プラズマから流れ込む電荷をビアプ
ラグの上面を通じてゲート電極に集め、基板に流れ出る
過程でゲート絶縁膜に損傷を与えるようにした。
【0014】このように本発明のアンテナを有するMO
Sデバイスは、配線の帯電を効率よく検出することがで
きるので、帯電現象の解明や、プラズマ条件の適正化等
に利用できる。
【0015】
【発明の実施の形態】図1に本発明にかかる検出素子1
の第1の実施形態を示す断面図を、図2に、その平面図
を示す。図1は、図2のX−Y断面に対応し、フォトレ
ジスト18をマスクとして配線(配線層)16をプラズ
マ雰囲気で異方性のエッチングを行った後の状態を示し
ている。
【0016】図1および図2において、検出素子1は、
半導体基板2上でフィールド絶縁膜4により区画された
拡散層6上にゲート絶縁膜8が設けられ、ゲート絶縁膜
8上からフィールド絶縁膜4上に延在してゲート電極1
0が設けてある。そして全体に層間絶縁膜12を設け、
ゲート電極10上に、層間絶縁膜12を貫通するビアプ
ラグ14が複数個設けてある。
【0017】ビアプラグ14は、ビアプラグ14aとビ
アプラグ14bがあり、ビアプラグ14aは上部を配線
16でほぼ完全に覆われ、ビアプラグ14bは、上部が
配線16で覆われない位置に設けてある。更に、図2に
示すように、ビアプラグ14aは平面形状がほぼ正方形
に近い小さいサイズであり、一方ビアプラグ14bは細
長く、櫛形で狭い間隔で並んでいる配線16の間に配線
16と平行に配置してある。
【0018】(動作の説明)配線16は櫛形に形成され
ており、配線層のプラズマエッチング時には、従来例で
説明した理由によりゲート電極10が帯電する。加え
て、上記構造の検出素子1においては、配線16の側面
が垂直形状にエッチング形成された後においては、配線
16の間隔部にはビアプラグ14bの上面が層間絶縁膜
12から露出するため、プラズマから基板2に向かって
垂直に入射した電荷が、ビアプラグ14bの上面を介し
て入り込みゲート電極10を帯電させ、更に基板2に流
れる際にゲート絶縁膜8を損傷させる。
【0019】このように、ビアプラグ14bを介して電
荷が流れるため、配線16間の電荷を完全に捕捉でき、
エッチングが終了した時点でのプラズマエッチングによ
る損傷を正確に把握することができる。
【0020】(第2の実施形態)図3は、本発明にかか
る検出素子の第2の実施形態を示す断面図であり、図4
はその平面図である。図3は、図4のX−Y断面に対応
しており、図1と同様にフォトレジスト18をマスクと
して配線層(配線16)をエッチングした状態を示して
いる。
【0021】尚、図1に示した実施形態と共通な部分は
説明を省略し、異なる部分について説明する。
【0022】本実施形態の特徴は、ビアプラグ14に、
上面が配線16でほぼ完全に覆われているビアプラグ1
4aと、上面が覆われていないビアプラグ14bに加え
て、上面の一部のみが配線16で覆われているビアプラ
グ14cを設けたことである。更に、ゲート電極10
は、ゲート絶縁膜8を覆う小面積のゲート電極10aと
それとは離れて設けられた大面積のゲート電極10bか
らなり、ゲート電極10a上にプラグビア14aが設け
られ、ゲート電極10b上にビアプラグ14b、14c
が設けられている。
【0023】そして、配線16を形成するプラズマエッ
チング時にビアプラグ14bの上面から電荷が入射する
と、電荷は、ゲート電極10bから、ビアプラグ14
c、ゲート電極10aとゲート電極10bを接続する部
分の配線16a、ビアプラグ14aを経由してゲート電
極10aに流れ込む。
【0024】本実施形態の利点は、ゲート絶縁膜8に直
接接続しているゲート電極10aの面積を小さくできる
ため、ゲート電極10aのプラズマエッチング時に生じ
るゲート絶縁膜8の損傷を低減できることである。つま
り、ゲート電極10bとゲート絶縁膜8は離れており、
ゲート電極10bの面積を大きく設定した場合でもゲー
ト電極10aのエッチング時の帯電によってゲート絶縁
膜8を損傷させることがなく、配線エッチング時の損傷
のみを単独に検出することが可能となる。
【0025】(第3の実施形態)図5は、本発明にかか
る検出素子の第3の実施形態を示す断面図であり、図6
はその平面図である。図5は、図6のX−Y断面に対応
し、図1と同様にフォトレジスト18をマスクとして配
線層(配線16)をエッチングした状態を示している。
【0026】図1に示した実施形態と共通な部分の説明
は省略し、異なる部分のみを説明する。
【0027】本実施形態の特徴は、ゲート電極10上に
設けられたビアプラグ14bのいずれもが配線16には
接しておらず、ビアプラグ14bの上面の全てが層間絶
縁膜12から露出していることである。このため、配線
16(配線層)のプラズマエッチング時にビアプラグ1
4bの上面から入射した電荷がゲート電極10に流れ込
む際、上記実施形態1と2では、エッチングの途中で配
線16の側面形状が裾を引いた状態の時も配線16の側
面から一定量の電荷が流れ込み、オーバーエッチング時
にビアプラグ14から入射する電荷と分離して検出する
ことはできなかったが、本実施形態では配線16に帯電
した電荷は経路がないためゲート電極10に流れること
はなく、ビアプラグ14bは、配線16のオーバーエッ
チング時の帯電のみを正確にかつ効率良く集めることが
でき、オーバーエッチング時のプラズマ条件を正確に検
出し、エッチング時の諸条件を適正に設定することがで
きる。
【0028】(第4の実施形態)図7は本発明にかかる
検出素子1の第4の実施形態を示す断面図であり、図8
はその平面図である。図7は、図8のX−Y断面に対応
し、図1と同様にフォトレジスト18をマスクとして配
線16(配線層)をエッチングした状態を示している。
【0029】図5に示した実施形態と共通な部分は説明
を省略し、異なる部分のみを説明する。
【0030】本実施形態の特徴は、ゲート電極10がゲ
ート絶縁膜8を覆う小面積のゲート電極10aとそれと
は離れて設けられたゲート電極10bからなること、及
び配線16がゲート電極10aと接続する小面積の配線
16aとそれとは離れたアンテナ部分16bからなるこ
と、及びゲート電極10b上に設けられたビアプラグ1
4bのいずれもが配線16bに接しておらず、ビアプラ
グ14bの上面の全てが層間絶縁膜12から露出してい
ることである。更にゲート電極10aと配線16aはビ
アプラグ14aで接続し、ゲート電極10bと配線16
aはビアプラグ14dで接続している。
【0031】したがって、配線16のプラズマエッチン
グ時にビアプラグ14bの上面から入射した電荷はゲー
ト電極10b、ビアプラグ14d、配線16a、ビアプ
ラグ14aを経由してゲート電極10aに流れ込む。一
方、エッチング途中で配線16bの側面形状が裾を引い
た状態の時にも配線16の側面から一定量の電荷が流れ
込むが、配線16bはビアプラグ14bには接続してい
ないため、配線16bからゲート電極10電荷が流れ込
むことはない。また配線16aの側面からも電荷が流れ
込み得るが、配線8aの面積を十分に小さくしておけ
ば、その電荷量は非常に小さく無視することができる。
【0032】本実施形態の利点は、ゲート電極10aに
流れ込む電荷は、ビアプラグ14bから入射した成分の
みであり、配線16の側面からの電荷やゲート電極10
のエッチングの際の電荷を無視できることである。この
ため、配線16のオーバーエッチング時の帯電のみを選
択的に効率よく集めることができ、オーバーエッチング
用のプラズマ条件を適正化する際に有効である。
【0033】また本実施形態では、ビアプラグ14bの
形状を細長の矩形ではなく正方形を複数個並べることで
形成している。この理由は、ビアプラグ14を形成する
際には、全てのビアプラグ14の形状を同じにした方が
容易に形成できることがあるからである。
【0034】なお、上記の実施形態では配線16が第1
層目である場合を例に取り上げたが、本発明はこれに限
定されるものではなく、2層以上の配線層を有するデバ
イスにおいても同様に適用が可能である。
【0035】
【発明の効果】本発明では、オーバーエッチング時全体
にわたり帯電が継続されるため、帯電する時間が配線を
完全にエッチングする前の極短時間に限られていた従来
と比較して、帯電時間をおよそ数倍から十倍程度に増や
すことができ、アンテナのサイズをあまり大きくするこ
となくプラズマ損傷の程度を容易に確認することができ
る。
【0036】また、従来と同一のアンテナサイズを用い
た場合にも、極僅かな帯電の影響を高精度で調べること
ができる。
【0037】また、オーバーエッチング時のダメージを
増幅して検出することができるので、メインエッチング
とオーバーエッチングのそれぞれの条件における損傷の
程度を分離して検出することができ、従来それぞれの条
件を適正化するため、プラズマエッチング条件を変更し
ていたが、それらを変更することなく検出でき、精度を
向上させることができる。
【図面の簡単な説明】
【図1】本発明にかかる検出素子の一実施形態を示す断
面図である。
【図2】本発明にかかる検出素子の一実施形態を示す平
面図である。
【図3】本発明にかかる検出素子の他の実施形態を示す
断面図である。
【図4】本発明にかかる検出素子の他の実施形態を示す
平面図である。
【図5】本発明にかかる検出素子の他の実施形態を示す
断面図である。
【図6】本発明にかかる検出素子の他の実施形態を示す
平面図である。
【図7】本発明にかかる検出素子の他の実施形態を示す
断面図である。
【図8】本発明にかかる検出素子の他の実施形態を示す
平面図である。
【図9】従来の検出素子の他の実施形態を示す断面図で
ある。
【図10】従来の検出素子の他の実施形態を示す断面図
である。
【図11】従来の検出素子の他の実施形態を示す断面図
である。
【図12】従来の検出素子の他の実施形態を示す平面図
である。
【図13】従来の検出素子の他の実施形態を示す断面図
である。
【図14】従来の検出素子の他の実施形態を示す平面図
である。
【符号の説明】
1、検出素子 2、半導体基板 4、フィールド絶縁膜 6、拡散層 8、ゲート絶縁膜 10、ゲート電極 12、層間絶縁膜 14a、14b、14cビアプラグ 16、配線 18、フォトレジスト
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/66 H01L 21/3065 H01L 29/78 H05H 1/46

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板上に設けられた絶縁膜上にプラズマ
    エッチングにより配線を形成するプラズマ工程におい
    て、前記プラズマエッチングにより前記配線が前記絶縁
    膜上に形成された状態で、ゲート電極に導通した導電部
    の表面が前記絶縁膜を貫通して前記配線間における前記
    絶縁膜上に露出し、前記配線のプラズマエッチング時に
    該配線間に流入するプラズマからの電荷が前記導電部の
    表面から流入し、前記ゲート電極を介してゲート絶縁膜
    を通過するようにして前記プラズマ工程における損傷を
    検出することを特徴としたプラズマ損傷の検査方法。
  2. 【請求項2】 前記導通部は、前記プラズマエッチング
    後の前記配線と接触させず、オーバーエッチング後の配
    線間の電荷のみを前記導通部に流すことを特徴とする請
    求項1に記載のプラズマ損傷の検査方法。
  3. 【請求項3】 基板上に絶縁膜を介して形成した配線層
    をエッチングし、前記絶縁膜上に複数の配線を有する素
    子であって、ゲート電極に導通し、前記絶縁膜を貫通し
    て設けられたビアプラグからなる導電性部材の上面を前
    記配線間の前記絶縁膜表面に露出させたことを特徴とし
    たプラズマ損傷の検査素子。
  4. 【請求項4】 基板は、基板部材と、該基板部材上に設
    けたゲート電極と、該ゲート電極上に形成された絶縁膜
    と、ゲート絶縁膜とからなり、前記ゲート電極上に形成
    された絶縁膜上に所定の形状に配線が設けられ、該配線
    間に、前記ゲート電極に接続し、かつ、前記絶縁膜を貫
    通して前記絶縁膜の表面に露出したビアプラグからなる
    導電部を備えたことを特徴とするプラズマ損傷の検査素
    子。
  5. 【請求項5】 前記ゲート電極を、前記ゲート絶縁膜に
    接する第一ゲート電極と、前記導電部に接触する第二ゲ
    ート電極とし、前記第一ゲート電極と前記第二ゲート電
    極とを前記配線によって接続させたことを特徴とする請
    求項4に記載のプラズマ損傷の検査素子。
  6. 【請求項6】 前記ゲート電極を、エッチング後の前記
    配線と接触することなく形成したことを特徴とする請求
    項4に記載のプラズマ損傷の検査素子。
JP00071199A 1999-01-05 1999-01-05 プラズマ損傷の検査方法、およびその検査素子 Expired - Fee Related JP3341694B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00071199A JP3341694B2 (ja) 1999-01-05 1999-01-05 プラズマ損傷の検査方法、およびその検査素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00071199A JP3341694B2 (ja) 1999-01-05 1999-01-05 プラズマ損傷の検査方法、およびその検査素子

Publications (2)

Publication Number Publication Date
JP2000200817A JP2000200817A (ja) 2000-07-18
JP3341694B2 true JP3341694B2 (ja) 2002-11-05

Family

ID=11481360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00071199A Expired - Fee Related JP3341694B2 (ja) 1999-01-05 1999-01-05 プラズマ損傷の検査方法、およびその検査素子

Country Status (1)

Country Link
JP (1) JP3341694B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3751598B2 (ja) * 2003-02-20 2006-03-01 松下電器産業株式会社 チャージアップダメージ評価用半導体装置とその評価方法

Also Published As

Publication number Publication date
JP2000200817A (ja) 2000-07-18

Similar Documents

Publication Publication Date Title
US5739052A (en) Apparatus and method for detecting defects in insulative layers of MOS active devices
US20070210306A1 (en) Test pattern for measuring contact short at first metal level
CN107346752B (zh) 半导体测试结构及其形成方法以及测试方法
US20220413038A1 (en) Test element group and test device including the same
KR100362024B1 (ko) 특성평가용 반도체장치 및 특성평가방법
US6929965B2 (en) Early response to plasma/charging damage by special pattern design of active region
JP3341694B2 (ja) プラズマ損傷の検査方法、およびその検査素子
US9881844B2 (en) Integrated circuits with copper hillock-detecting structures and methods for detecting copper hillocks using the same
CN113161322B (zh) 电性测试结构
JP2000269281A (ja) 半導体装置およびそのテスト方法
US20070275312A1 (en) Semiconductor device
JP4087289B2 (ja) 半導体装置およびその検査方法
US6677608B2 (en) Semiconductor device for detecting gate defects
US6774394B2 (en) Inline detection device for self-aligned contact defects
CN100361286C (zh) 半导体元件缺陷的检测方法
CN113437047B (zh) 半导体器件的测试结构及其制作方法以及存储器
JP2585556B2 (ja) 半導体集積回路装置
JP2943399B2 (ja) 半導体集積回路
JP3415480B2 (ja) 半導体装置の製造評価装置及びその製造評価方法
EP0582306B1 (en) Semiconductor device having conductor with aperture
CN113497001A (zh) 半导体结构
JP2002033367A (ja) Dltsサンプル構造、dlts測定方法および半導体デバイス
KR100790733B1 (ko) 반도체 소자의 플라즈마 차징 측정용 금속막 패턴
JPH01225138A (ja) 半導体集積回路装置の短絡モニタ
JPH11135585A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020723

LAPS Cancellation because of no payment of annual fees