JP3335543B2 - 弾性表面波機能デバイス及び弾性表面波機能デバイス用基板の製造方法 - Google Patents
弾性表面波機能デバイス及び弾性表面波機能デバイス用基板の製造方法Info
- Publication number
- JP3335543B2 JP3335543B2 JP34943996A JP34943996A JP3335543B2 JP 3335543 B2 JP3335543 B2 JP 3335543B2 JP 34943996 A JP34943996 A JP 34943996A JP 34943996 A JP34943996 A JP 34943996A JP 3335543 B2 JP3335543 B2 JP 3335543B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- acoustic wave
- surface acoustic
- substrate
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、弾性表面波機能デ
バイス、それに使用する基板及びその基板の製造方法、
更に詳しくいえば、フィルタ、共振器等の弾性表面波素
子と増幅器等の半導体回路素子を含む機能デバイスを単
一の基板上に形成したデバイス（以下、弾性表面波機能
デバイスと略称）、その基板の構成及び製造方法に関す
る。
バイス、それに使用する基板及びその基板の製造方法、
更に詳しくいえば、フィルタ、共振器等の弾性表面波素
子と増幅器等の半導体回路素子を含む機能デバイスを単
一の基板上に形成したデバイス（以下、弾性表面波機能
デバイスと略称）、その基板の構成及び製造方法に関す
る。
【０００２】
【従来の技術】携帯電話器等の携帯無線通信端末機器の
構成においては、機器の小型化が強く要求される。ＬＳ
Ｉ、弾性表面波素子の使用により、機器の小型化がかな
り進んだが、さらに機器を小型化する必要がある。従
来、弾性表面波素子は水晶基板、リチウムタンタレート
基板、リチウムナイオベート基板等の圧電基板上に金属
薄膜の櫛形交差電極指を形成して構成され、実際には単
体部品として気密封止されて使用されいる。例えば、電
子情報通信学会論文誌 ジェイ７６-エイ巻 ２号２３
８頁 １９９３年２月（電子情報通信学会論文誌 Vol.
J75-A No.2 p2381993/2)に示されているように、弾性表
面波フロントエンドモジュールはアルミナ基板、ガラス
エポキシ基板等の誘電体基板上に銅厚膜回路を印刷し、
ローノイズアンプ等の回路素子と共に弾性表面波フィル
タ、ミキサ等の弾性表面波素子の単体部品を実装して構
成している。
構成においては、機器の小型化が強く要求される。ＬＳ
Ｉ、弾性表面波素子の使用により、機器の小型化がかな
り進んだが、さらに機器を小型化する必要がある。従
来、弾性表面波素子は水晶基板、リチウムタンタレート
基板、リチウムナイオベート基板等の圧電基板上に金属
薄膜の櫛形交差電極指を形成して構成され、実際には単
体部品として気密封止されて使用されいる。例えば、電
子情報通信学会論文誌 ジェイ７６-エイ巻 ２号２３
８頁 １９９３年２月（電子情報通信学会論文誌 Vol.
J75-A No.2 p2381993/2)に示されているように、弾性表
面波フロントエンドモジュールはアルミナ基板、ガラス
エポキシ基板等の誘電体基板上に銅厚膜回路を印刷し、
ローノイズアンプ等の回路素子と共に弾性表面波フィル
タ、ミキサ等の弾性表面波素子の単体部品を実装して構
成している。
【０００３】
【発明が解決しようとする課題】上述のように小型無線
通信機器等は一層の小型化、軽量化の要求が強く、現在
のものより飛躍的に小型化した機器の開発が必要となっ
ているが、従来の通信機器等の構成は、弾性表面波素子
の部品とアンプ、ミキサ等のデバイスの主要部品はそれ
ぞれ独立にパッケージされ、それ等を接続線をプリント
印刷した誘電体基板上に個別に実装して構成しているた
め、一定のスペースを必要とし、機器の小型化には限界
があった。また実装の工程を必要とし、製造コスト低減
の障害となっている。
通信機器等は一層の小型化、軽量化の要求が強く、現在
のものより飛躍的に小型化した機器の開発が必要となっ
ているが、従来の通信機器等の構成は、弾性表面波素子
の部品とアンプ、ミキサ等のデバイスの主要部品はそれ
ぞれ独立にパッケージされ、それ等を接続線をプリント
印刷した誘電体基板上に個別に実装して構成しているた
め、一定のスペースを必要とし、機器の小型化には限界
があった。また実装の工程を必要とし、製造コスト低減
の障害となっている。
【０００４】従って、本発明は、上記の問題を解決し、
小型化が最大の特徴である弾性表面波素子の長所を十分
に活かし、従来誘電体基板上に実装されている各種部品
を含めて飛躍的な小型化ができる弾性表面波機能デバイ
ス及びそれに使用する基板の製造方法を実現することを
目的とする。
小型化が最大の特徴である弾性表面波素子の長所を十分
に活かし、従来誘電体基板上に実装されている各種部品
を含めて飛躍的な小型化ができる弾性表面波機能デバイ
ス及びそれに使用する基板の製造方法を実現することを
目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明は弾性表面波を伝搬する圧電基板上の少なく
とも一部にエピタキシャルＳｉ基板層を形成した弾性表
面波機能デバイス用基板を構成し、上記弾性表面波機能
板のエピタキシャルＳｉ基板層に半導体回路素子を、圧
電基板に弾性表面波を直接形成し弾性表面波機能デバイ
スを作成する。
に、本発明は弾性表面波を伝搬する圧電基板上の少なく
とも一部にエピタキシャルＳｉ基板層を形成した弾性表
面波機能デバイス用基板を構成し、上記弾性表面波機能
板のエピタキシャルＳｉ基板層に半導体回路素子を、圧
電基板に弾性表面波を直接形成し弾性表面波機能デバイ
スを作成する。
【０００６】そのために、本発明の弾性表面波機能デバ
イスの基板の製造方法では、次の工程で基板を製造す
る。 （１）圧電基板上にＳｉ０2層を形成する。 （２）一面にエピタキシャルＳｉ層をもつＳｉ基板を形
成する。 （３）上記Ｓｉ０2層と上記エピタキシャルＳｉ層が接
着するように上記圧電基板と上記Ｓｉ層とを貼り合わせ
る。 （４）貼り合わされたＳｉ基板層を上記エピタキシャル
Ｓｉ層が露出するように削除する。
イスの基板の製造方法では、次の工程で基板を製造す
る。 （１）圧電基板上にＳｉ０2層を形成する。 （２）一面にエピタキシャルＳｉ層をもつＳｉ基板を形
成する。 （３）上記Ｓｉ０2層と上記エピタキシャルＳｉ層が接
着するように上記圧電基板と上記Ｓｉ層とを貼り合わせ
る。 （４）貼り合わされたＳｉ基板層を上記エピタキシャル
Ｓｉ層が露出するように削除する。
【０００７】また、本発明の弾性表面波機能デバイスは
上記基板の製造方法で得られた基板のエピタキシャルＳ
ｉ層に従来と同じ半導体プロセスで回路素子及び弾性表
面波素子を形成する。弾性表面波素子は、上記基板に弾
性表面波素子を形成する領域に圧電基板が露出するよう
に上記エピタキシャルＳｉ層を除き、露出した圧電基板
上に電極指をパターンニングすることにより形成され
る。
上記基板の製造方法で得られた基板のエピタキシャルＳ
ｉ層に従来と同じ半導体プロセスで回路素子及び弾性表
面波素子を形成する。弾性表面波素子は、上記基板に弾
性表面波素子を形成する領域に圧電基板が露出するよう
に上記エピタキシャルＳｉ層を除き、露出した圧電基板
上に電極指をパターンニングすることにより形成され
る。
【０００８】上記弾性表面波機能デバイス用基板の製造
方法において、単結晶Ｓｉエピタキシャル成長膜の下に
形成された多孔質Ｓｉ酸化膜により、貼り合わせ接合を
適用しても良質な単結晶Ｓｉエピタキシャル層が得られ
る。また、結晶欠陥も少なく回路素子の構成に最適の基
板ができる。
方法において、単結晶Ｓｉエピタキシャル成長膜の下に
形成された多孔質Ｓｉ酸化膜により、貼り合わせ接合を
適用しても良質な単結晶Ｓｉエピタキシャル層が得られ
る。また、結晶欠陥も少なく回路素子の構成に最適の基
板ができる。
【０００９】本発明の弾性表面波機能デバイスは、単一
の基板において通常の半導体プロセス及び弾性表面波素
子の製造と同様の工程を行うことができ、従来のアルミ
ナ、ガラスエポキシ等の基板上でパッケージされた各種
部品を実装するための空間を除くことができ、弾性表面
波機能デバイス機器の小型化が実現される。さらに半導
体プロセス及び弾性表面波素子のパッケージ化が不要と
なり、製造工程を短縮できる。
の基板において通常の半導体プロセス及び弾性表面波素
子の製造と同様の工程を行うことができ、従来のアルミ
ナ、ガラスエポキシ等の基板上でパッケージされた各種
部品を実装するための空間を除くことができ、弾性表面
波機能デバイス機器の小型化が実現される。さらに半導
体プロセス及び弾性表面波素子のパッケージ化が不要と
なり、製造工程を短縮できる。
【００１０】
【発明の実施の形態】本発明の具体的な実施の形態を説
明する。図１は、本発明による弾性表面波機能デバイス
の製造工程のの途中の一実施形態を示す斜視図である。
弾性表面波を発生させる圧電基板は、リチウムタンタレ
ート（ＬｉＴａＯ3）、リチウムナイオベート（ＬｉＮ
ｂＯ3）、リチウムテトラボレート（Ｌｉ2Ｂ4Ｏ7）、水
晶（Ｑｕａｒｔｚ）等を基板１としている。基板１上に
ローノイズアンプ、ミキサ等の半導体回路素子及び伝送
線（配線）を形成するためのＳｉ基板層としてエピタキ
シャル成長Ｓｉ膜２を形成している。図のように形成す
ることにより１枚の基板において、圧電基板１が露出し
た部分に弾性表面波素子が、エピタキシャル成長Ｓｉ膜
２上に半導体回路素子とが形成され、弾性表面波素子の
製造工程のなかで、弾性表面波素子と半導体回路素子の
接続も同時に行われる。
明する。図１は、本発明による弾性表面波機能デバイス
の製造工程のの途中の一実施形態を示す斜視図である。
弾性表面波を発生させる圧電基板は、リチウムタンタレ
ート（ＬｉＴａＯ3）、リチウムナイオベート（ＬｉＮ
ｂＯ3）、リチウムテトラボレート（Ｌｉ2Ｂ4Ｏ7）、水
晶（Ｑｕａｒｔｚ）等を基板１としている。基板１上に
ローノイズアンプ、ミキサ等の半導体回路素子及び伝送
線（配線）を形成するためのＳｉ基板層としてエピタキ
シャル成長Ｓｉ膜２を形成している。図のように形成す
ることにより１枚の基板において、圧電基板１が露出し
た部分に弾性表面波素子が、エピタキシャル成長Ｓｉ膜
２上に半導体回路素子とが形成され、弾性表面波素子の
製造工程のなかで、弾性表面波素子と半導体回路素子の
接続も同時に行われる。
【００１１】図２は、本発明による弾性表面波機能デバ
イスに使用する基板の製造方法の一実施形態を説明する
ための製造工程図である。なお、図面は説明の簡明のた
め、基板の一部についてのみ示している。
イスに使用する基板の製造方法の一実施形態を説明する
ための製造工程図である。なお、図面は説明の簡明のた
め、基板の一部についてのみ示している。
【００１２】（ａ）、Ｓｉ基板３上に多孔質Ｓｉ酸化膜
４、その上に単結晶Ｓｉエピタキシャル成長膜２を形成
する。Ｓｉエピタキシャル成長膜２の形成過程は、初め
にＳｉ基板３の表面上に膜厚１０μｍ程度の多孔質Ｓｉ
酸化膜４を陽極酸化により形成し、次に、Ｓｉ酸化膜４
の表面に単結晶Ｓｉ膜２をエピタキシャル成長させる。
ここで、単結晶Ｓｉエピタキシャル成長膜２の欠陥を低
減させるために、通常のホモエピタキシャル成長時にも
行われている表面の自然酸化膜除去のためのＨ2熱処理
を１０００℃以上の温度で行うことにより、多孔質Ｓｉ
酸化膜４表面の孔が消失し表面が平坦になる。孔が空い
たままの多孔質Ｓｉ酸化膜４の表面にエピタキシャル成
長させると莫大な量の欠陥が発生するが、Ｈ2熱処理に
より孔が消失された多孔質Ｓｉ酸化膜４表面では欠陥を
激減することができる。さらに、欠陥を少なくするには
エピタキシャル成長装置に入れる直前のＨＦ処理時間を
３分以上行うことが有効である。
４、その上に単結晶Ｓｉエピタキシャル成長膜２を形成
する。Ｓｉエピタキシャル成長膜２の形成過程は、初め
にＳｉ基板３の表面上に膜厚１０μｍ程度の多孔質Ｓｉ
酸化膜４を陽極酸化により形成し、次に、Ｓｉ酸化膜４
の表面に単結晶Ｓｉ膜２をエピタキシャル成長させる。
ここで、単結晶Ｓｉエピタキシャル成長膜２の欠陥を低
減させるために、通常のホモエピタキシャル成長時にも
行われている表面の自然酸化膜除去のためのＨ2熱処理
を１０００℃以上の温度で行うことにより、多孔質Ｓｉ
酸化膜４表面の孔が消失し表面が平坦になる。孔が空い
たままの多孔質Ｓｉ酸化膜４の表面にエピタキシャル成
長させると莫大な量の欠陥が発生するが、Ｈ2熱処理に
より孔が消失された多孔質Ｓｉ酸化膜４表面では欠陥を
激減することができる。さらに、欠陥を少なくするには
エピタキシャル成長装置に入れる直前のＨＦ処理時間を
３分以上行うことが有効である。
【００１３】（ｂ）、（ａ）の単結晶Ｓｉエピタキシャ
ル成長膜２の形成とは別に、圧電基板１上に膜厚２００
Å程度のＳｉＯ2膜５をスパッタ法もしくはＣＶＤ法等
の通常の方法により形成する。ここで、圧電基板１上に
ＳｉＯ2膜５を形成することにより、基板を貼り合わ
せ、加熱による脱水縮合反応で結合させる際に問題とな
るボイド欠陥の発生を抑えることができる。これは、Ｓ
ｉＯ2膜が加熱により発生した水もしくはＯＨ基を吸収
することによるものである。
ル成長膜２の形成とは別に、圧電基板１上に膜厚２００
Å程度のＳｉＯ2膜５をスパッタ法もしくはＣＶＤ法等
の通常の方法により形成する。ここで、圧電基板１上に
ＳｉＯ2膜５を形成することにより、基板を貼り合わ
せ、加熱による脱水縮合反応で結合させる際に問題とな
るボイド欠陥の発生を抑えることができる。これは、Ｓ
ｉＯ2膜が加熱により発生した水もしくはＯＨ基を吸収
することによるものである。
【００１４】（ｃ）、（ａ）のＳｉ基板３の単結晶Ｓｉ
エピタキシャル成長膜２側と（ｂ）の圧電基板１のＳｉ
Ｏ2膜５側を貼り合わせて、加熱し、脱水縮合反応によ
り結合させる。この時の加熱温度を４００℃以下と抑え
ることで、熱膨張係数の差による欠陥の発生を抑え、か
つ基板の反りを抑える。 （ｄ）、次に、Ｓｉ基板３側の裏面から多孔質Ｓｉ酸化
膜４が全面露出するまでＳｉ基板３を研削する。
エピタキシャル成長膜２側と（ｂ）の圧電基板１のＳｉ
Ｏ2膜５側を貼り合わせて、加熱し、脱水縮合反応によ
り結合させる。この時の加熱温度を４００℃以下と抑え
ることで、熱膨張係数の差による欠陥の発生を抑え、か
つ基板の反りを抑える。 （ｄ）、次に、Ｓｉ基板３側の裏面から多孔質Ｓｉ酸化
膜４が全面露出するまでＳｉ基板３を研削する。
【００１５】（ｅ）、さらに、選択性化学エッチングで
多孔質Ｓｉ酸化膜４を溶解させ、単結晶Ｓｉエピタキシ
ャル成長膜２を露出する。ここで重要なことは、Ｓｉ基
板３と単結晶Ｓｉエピタキシャル成長膜２間に多孔質Ｓ
ｉ酸化膜４を用いたことである。このことにより、単結
晶Ｓｉエピタキシャル成長膜２と多孔質Ｓｉ酸化膜４の
選択性化学エッチングにおいてエッチング選択比が大き
く取れる実用的なエッチング液が使える。ここで用いる
エッチング液はＨＦに弱酸化剤のＨ2Ｏ2を添加したもの
を用いる。この時、多孔質Ｓｉ酸化膜４のエッチング速
度は２μｍ／分以上と速く、多孔質Ｓｉ酸化膜４／単結
晶Ｓｉエピタキシャル成長膜２のエッチング選択比は１
０5程度と非常に大きい値が実現できる。また、選択性
化学エッチングはエッチング液が多孔質Ｓｉ酸化膜４の
孔内部に毛細管現象により侵入し、孔径を拡げることに
よりＳｉ柱が細り、内部からの崩壊が始まると考えられ
る。これによりエッチングが進行し、多孔質Ｓｉは消失
し単結晶Ｓｉエピタキシャル成長膜２が得られる。多孔
質Ｓｉは内部から崩壊するため膜厚変動の原因となる基
板の表面パーティクルやエッチング中に浮遊、沈着する
パーティクルに影響されない。
多孔質Ｓｉ酸化膜４を溶解させ、単結晶Ｓｉエピタキシ
ャル成長膜２を露出する。ここで重要なことは、Ｓｉ基
板３と単結晶Ｓｉエピタキシャル成長膜２間に多孔質Ｓ
ｉ酸化膜４を用いたことである。このことにより、単結
晶Ｓｉエピタキシャル成長膜２と多孔質Ｓｉ酸化膜４の
選択性化学エッチングにおいてエッチング選択比が大き
く取れる実用的なエッチング液が使える。ここで用いる
エッチング液はＨＦに弱酸化剤のＨ2Ｏ2を添加したもの
を用いる。この時、多孔質Ｓｉ酸化膜４のエッチング速
度は２μｍ／分以上と速く、多孔質Ｓｉ酸化膜４／単結
晶Ｓｉエピタキシャル成長膜２のエッチング選択比は１
０5程度と非常に大きい値が実現できる。また、選択性
化学エッチングはエッチング液が多孔質Ｓｉ酸化膜４の
孔内部に毛細管現象により侵入し、孔径を拡げることに
よりＳｉ柱が細り、内部からの崩壊が始まると考えられ
る。これによりエッチングが進行し、多孔質Ｓｉは消失
し単結晶Ｓｉエピタキシャル成長膜２が得られる。多孔
質Ｓｉは内部から崩壊するため膜厚変動の原因となる基
板の表面パーティクルやエッチング中に浮遊、沈着する
パーティクルに影響されない。
【００１６】よって、膜厚数百ｎｍの単結晶Ｓｉエピタ
キシャル成長膜２に対して膜厚変動を数ｎｍに抑えるこ
とが可能であり、この方法を適用することにより０．５
〜０．１μｍという薄膜の単結晶Ｓｉエピタキシャル成
長膜２も膜厚変動が問題とならずに形成される。
キシャル成長膜２に対して膜厚変動を数ｎｍに抑えるこ
とが可能であり、この方法を適用することにより０．５
〜０．１μｍという薄膜の単結晶Ｓｉエピタキシャル成
長膜２も膜厚変動が問題とならずに形成される。
【００１７】図３は、本発明による弾性表面波機能デバ
イス用基板に半導体回路素子を形成する工程の一部を示
す断面図である。図２に説明した方法で得られた基板を
通常のホトレジスト工程によりローノイズアンプ、ミキ
サ等の回路素子を形成するための単結晶Ｓｉエピタキシ
ャル成長膜２の部分のみをレジストパターン６でコート
し、その後フッ酸等のエッチング液を使用した選択性化
学エッチングもしくはＳＦ6、ＣＦ4等のエッチングガス
を使用した反応性イオンエッチング等の通常のエッチン
グ工程によりＳｉ基板層を除去する。これにより、弾性
表面波機能デバイスを構成する回路素子を形成する領域
を任意に選定し、圧電基板１上にＳｉＯ2膜５を介して
単結晶Ｓｉエピタキシャル成長膜２を形成することがで
き、図１に示した弾性表面波機能デバイスを得る。
イス用基板に半導体回路素子を形成する工程の一部を示
す断面図である。図２に説明した方法で得られた基板を
通常のホトレジスト工程によりローノイズアンプ、ミキ
サ等の回路素子を形成するための単結晶Ｓｉエピタキシ
ャル成長膜２の部分のみをレジストパターン６でコート
し、その後フッ酸等のエッチング液を使用した選択性化
学エッチングもしくはＳＦ6、ＣＦ4等のエッチングガス
を使用した反応性イオンエッチング等の通常のエッチン
グ工程によりＳｉ基板層を除去する。これにより、弾性
表面波機能デバイスを構成する回路素子を形成する領域
を任意に選定し、圧電基板１上にＳｉＯ2膜５を介して
単結晶Ｓｉエピタキシャル成長膜２を形成することがで
き、図１に示した弾性表面波機能デバイスを得る。
【００１８】図４は、本発明による弾性表面波機能デバ
イスの一実施形態を示す斜視図である。本実施例の弾性
表面波機能デバイスは、スペクトル拡散通信用受信装置
を構成したものである。アンテナ１２からの受信信号は
弾性表面波フィルタ９−１を回してローノイズアンプ７
−１に加えられる。アンプ７−１の出力は第２の弾性表
面波フィルタ９−２を介してミキサ８の一入力となる。
アンプ７−２と弾性表面波レゾネータ１０は発信器を構
成し、発信器の一部は弾性表面波フィルタ９−３を介し
ててミキサ８の他の入力となる。入力端子１５から加え
られるＰＮ信号は弾性表面波共振器１３に加えられる。
共振器１３の信号は弾性表面波コンボルバ１１に加えら
れ復号され、出力端子１４より出力される。
イスの一実施形態を示す斜視図である。本実施例の弾性
表面波機能デバイスは、スペクトル拡散通信用受信装置
を構成したものである。アンテナ１２からの受信信号は
弾性表面波フィルタ９−１を回してローノイズアンプ７
−１に加えられる。アンプ７−１の出力は第２の弾性表
面波フィルタ９−２を介してミキサ８の一入力となる。
アンプ７−２と弾性表面波レゾネータ１０は発信器を構
成し、発信器の一部は弾性表面波フィルタ９−３を介し
ててミキサ８の他の入力となる。入力端子１５から加え
られるＰＮ信号は弾性表面波共振器１３に加えられる。
共振器１３の信号は弾性表面波コンボルバ１１に加えら
れ復号され、出力端子１４より出力される。
【００１９】上記弾性表面波機能デバイスの作成は次の
ように行われる。図２、図３によって説明した方法によ
って得られた弾性表面波機能デバイス用基板の単結晶Ｓ
ｉエピタキシャル成長膜２上にアンプ７−１、７−２、
ミキサ８等の半導体回路素子（Ｓｉデバイス）を従来知
られている半導体プロセスで構成する。この半導体プロ
セスにおいては、圧電基板１が露出している部分を常に
レジスト膜でコーティングして製造プロセスを進め、半
導体回路素子形成時の製造プロセスによって圧電基板１
に悪影響を与えないようにする。
ように行われる。図２、図３によって説明した方法によ
って得られた弾性表面波機能デバイス用基板の単結晶Ｓ
ｉエピタキシャル成長膜２上にアンプ７−１、７−２、
ミキサ８等の半導体回路素子（Ｓｉデバイス）を従来知
られている半導体プロセスで構成する。この半導体プロ
セスにおいては、圧電基板１が露出している部分を常に
レジスト膜でコーティングして製造プロセスを進め、半
導体回路素子形成時の製造プロセスによって圧電基板１
に悪影響を与えないようにする。
【００２０】半導体回路素子を形成した後に弾性表面波
フィルタ９−１、９−２、９−３、弾性表面波レゾネー
タ１０、弾性表面波コンボルバ１１、弾性表面波共振器
１３等の弾性表面波素子を圧電基板１上に形成する。こ
の場合半導体回路素子と弾性表面波素子の接続配線も同
時に行う。ここでも先工程と同様に半導体素子を形成し
た部分を常にレジストパターンでコーティングして保護
する。このように半導体素子部、弾性表面波素子部をそ
れぞれレジストパターンにより保護し製造プロセスを進
めることにより、通常のデバイス作製プロセスと同様の
方法で弾性表面波機能デバイスを作製することができ
る。ここで、上記実施例では半導体回路素子を先に形成
しているが、弾性表面波素子を先に形成してもよいこと
は言うまでもない。
フィルタ９−１、９−２、９−３、弾性表面波レゾネー
タ１０、弾性表面波コンボルバ１１、弾性表面波共振器
１３等の弾性表面波素子を圧電基板１上に形成する。こ
の場合半導体回路素子と弾性表面波素子の接続配線も同
時に行う。ここでも先工程と同様に半導体素子を形成し
た部分を常にレジストパターンでコーティングして保護
する。このように半導体素子部、弾性表面波素子部をそ
れぞれレジストパターンにより保護し製造プロセスを進
めることにより、通常のデバイス作製プロセスと同様の
方法で弾性表面波機能デバイスを作製することができ
る。ここで、上記実施例では半導体回路素子を先に形成
しているが、弾性表面波素子を先に形成してもよいこと
は言うまでもない。
【００２１】弾性表面波を発生させる圧電基板としてリ
チウムタンタレート、リチウムナイオベート基板を用い
ると、電気機械結合係数が大きいためＲＦフィルタや共
振器以外にコンボルバ、マッチトフィルタ等も通常のＳ
ＡＷプロセスで実現できる。
チウムタンタレート、リチウムナイオベート基板を用い
ると、電気機械結合係数が大きいためＲＦフィルタや共
振器以外にコンボルバ、マッチトフィルタ等も通常のＳ
ＡＷプロセスで実現できる。
【００２２】
【発明の効果】本発明によれば水晶基板、リチウムタン
タレート基板、リチウムナイオベート基板等の圧電基板
上に結晶欠陥の極めて少ない単結晶Ｓｉエピタキシャル
成長膜を形成できることから、単結晶Ｓｉエピタキシャ
ル成長膜上にローノイズアンプ、ミキサ等のデバイス
が、また圧電基板上には弾性表面波フィルタ、弾性表面
波レゾネータ等の弾性表面波デバイスが良好な性能を持
って形成でき、ＲＦ回路等が１チップで実現可能となっ
た。従来はアルミナ、ガラスエポキシ基板上に個別部品
を実装して実現していたＲＦ回路が１チップのデバイス
として作成出来る。素子の小型化、ひいては端末の小型
化に充分な効果を得ることが出来る。
タレート基板、リチウムナイオベート基板等の圧電基板
上に結晶欠陥の極めて少ない単結晶Ｓｉエピタキシャル
成長膜を形成できることから、単結晶Ｓｉエピタキシャ
ル成長膜上にローノイズアンプ、ミキサ等のデバイス
が、また圧電基板上には弾性表面波フィルタ、弾性表面
波レゾネータ等の弾性表面波デバイスが良好な性能を持
って形成でき、ＲＦ回路等が１チップで実現可能となっ
た。従来はアルミナ、ガラスエポキシ基板上に個別部品
を実装して実現していたＲＦ回路が１チップのデバイス
として作成出来る。素子の小型化、ひいては端末の小型
化に充分な効果を得ることが出来る。
【００２３】さらに組み合わせる基板を選択することに
より、多種多様な機能デバイスの１チップ化の可能性が
あり、将来の携帯情報端末等においては小型化の面で必
須のデバイスが実現できる。
より、多種多様な機能デバイスの１チップ化の可能性が
あり、将来の携帯情報端末等においては小型化の面で必
須のデバイスが実現できる。
【図１】本発明による弾性表面波機能デバイスの製造の
途中の一実施形態を示す斜視図
途中の一実施形態を示す斜視図
【図２】本発明による弾性表面波機能デバイスに使用す
る基板の製造方法の一実施形態を説明するための製造工
程図
る基板の製造方法の一実施形態を説明するための製造工
程図
【図３】本発明による弾性表面波機能デバイス用基板に
半導体回路素子をを形成する工程の一部を示す断面図
半導体回路素子をを形成する工程の一部を示す断面図
【図４】本発明による弾性表面波機能デバイスの一実施
形態の斜視図。
形態の斜視図。
１…圧電基板、２…単結晶Ｓｉエピタキシャル成長膜、
３…Ｓｉ基板、４…多孔質Ｓｉ酸化膜、５…ＳｉＯ
2膜、６…レジストパターン、７…ローノイズアンプ、
８…ミキサ、９…弾性表面波フィルタ、１０…弾性表面
波レゾネータ、１１…弾性表面波コンボルバ、１２…ア
ンテナ、１３…弾性表面波共振器、１４…出力端子、１
５…入力端子。
３…Ｓｉ基板、４…多孔質Ｓｉ酸化膜、５…ＳｉＯ
2膜、６…レジストパターン、７…ローノイズアンプ、
８…ミキサ、９…弾性表面波フィルタ、１０…弾性表面
波レゾネータ、１１…弾性表面波コンボルバ、１２…ア
ンテナ、１３…弾性表面波共振器、１４…出力端子、１
５…入力端子。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−211876（ＪＰ，Ａ) 特開 平５−6883（ＪＰ，Ａ) 特開 昭51−12780（ＪＰ，Ａ) 特開 昭54−14137（ＪＰ，Ａ) 特開 昭61−256714（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 9/25 H03H 3/08
Claims (7)
- 【請求項１】第１面を有する圧電基板の前記第１面に第
１のＳｉＯ 2 層を形成する第１工程と、 第２面と前記第２面の裏面である第３面を有するＳｉ基
板の前記第２面を陽極酸化させ第２のＳｉＯ 2 層を形成
する第２工程と、 前記第２工程において前記第２面に形成された前記第２
のＳｉＯ 2 層に、エピタキシャル成長法により単結晶Ｓ
ｉ層を形成する第３工程と、 前記第１工程を経て、前記第１のＳｉＯ 2 層を形成され
た前記圧電基板の前記第１面と、前記第３工程を経て単
結晶Ｓｉ層を形成された前記第２面とを４００℃以下の
温度で加熱することにより貼り合わせる第４工程と、 前記単結晶Ｓｉ層と前記圧電基板の前記第１面を露出さ
せ、前記単結晶Ｓｉ層面、圧電基板の前記第１面に、そ
れぞれ半導体回路素子、弾性表面波素子を形成し、前記
半導体回路素子と前記弾性表面波素子との接続配線を行
う第５工程とを備えた弾性表面波機能デバイスの製造方
法。 - 【請求項２】請求項１記載の製造方法において、前記第
５工程が、 前記第４工程により貼り合わされた基板の前記Ｓｉ基板
の前記第３面から前記第２のＳｉＯ 2 層が露出するまで
研磨する第６工程とを備えた弾性表面波機能デバイスの
製造方法。 - 【請求項３】請求項２記載の製造方法において、前記第
５工程が、 前記第２のＳｉＯ 2 層を前記単結晶Ｓｉ層が露出するま
で選択性化学エッチングによる溶解もしくは研磨を行う
第７工程とを備えた弾性表面波機能デバイスの製造方
法。 - 【請求項４】請求項３記載の製造方法において、前記第
５工程が、 前記第７工程により露出した単結晶Ｓｉ層の少なくとも
一部を残しエッチングし圧電基板の前記第１面を露出さ
せる第８工程とを備えた弾性表面波機能デバイ スの製造
方法。 - 【請求項５】請求項４記載の製造方法において、前記第
５工程が、 前記第８工程により得られた基板の単結晶Ｓｉ層面、圧
電基板の前記第１面に、それぞれ半導体回路素子と弾性
表面波素子を形成し、前記半導体回路素子と前記弾性表
面波素子との接続配線を行う第９工程とを備えた弾性表
面波機能デバイスの製造方法。 - 【請求項６】請求項１記載の前記第３工程の前処理工程
として、 Ｈ 2 熱処理を行い、ついでＨＦ処理を行う工程とを備え
た弾性表面波機能デバイスの製造方法。 - 【請求項７】第１面を有する圧電基板の前記第１面に第
１のＳｉＯ 2 層を形成する第１工程と、 第２面と前記第２面の裏面である第３面を有するＳｉ基
板の前記第２面を陽極酸化させ第２のＳｉＯ 2 層を形成
する第２工程と、 前記第２工程において前記第２面に形成された前記第２
のＳｉＯ 2 層に、エピタキシャル成長法により単結晶Ｓ
ｉ層を形成する第３工程と、 前記第１工程を経て、前記第１のＳｉＯ 2 層を形成され
た前記圧電基板の前記第１面と、前記第３工程を経て単
結晶Ｓｉ層を形成された前記第２面とを４０℃以下の温
度で加熱することにより貼り合わせる第４工程と、 前記第４工程により貼り合わされた基板の前記Ｓｉ基板
の前記第３面側から前記第２のＳｉＯ 2 層が露出するま
で研磨する第５工程と、 前記第２のＳｉＯ 2 層を前記単結晶Ｓｉ層が露出するま
で選択性化学エッチングによる溶解もしくは研磨を行う
第６工程とを備えた弾性表面波機能デバイス用基板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34943996A JP3335543B2 (ja) | 1996-12-27 | 1996-12-27 | 弾性表面波機能デバイス及び弾性表面波機能デバイス用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34943996A JP3335543B2 (ja) | 1996-12-27 | 1996-12-27 | 弾性表面波機能デバイス及び弾性表面波機能デバイス用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10190405A JPH10190405A (ja) | 1998-07-21 |
| JP3335543B2 true JP3335543B2 (ja) | 2002-10-21 |
Family
ID=18403763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34943996A Expired - Fee Related JP3335543B2 (ja) | 1996-12-27 | 1996-12-27 | 弾性表面波機能デバイス及び弾性表面波機能デバイス用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3335543B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000058593A (ja) | 1998-08-03 | 2000-02-25 | Nec Corp | 表面弾性波素子の実装構造及びその実装方法 |
-
1996
- 1996-12-27 JP JP34943996A patent/JP3335543B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10190405A (ja) | 1998-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5853601A (en) | Top-via etch technique for forming dielectric membranes | |
| JP3774782B2 (ja) | 弾性表面波素子の製造方法 | |
| JP3435789B2 (ja) | 表面弾性波素子 | |
| JP4385607B2 (ja) | 表面弾性波素子、周波数フィルタ、発振器、電子回路並びに電子機器 | |
| JP2008172713A (ja) | 圧電薄膜共振器および圧電薄膜共振器フィルタおよびその製造方法 | |
| JP2005333619A (ja) | 薄膜圧電共振器及びその製造方法 | |
| US20220158080A1 (en) | Hybrid structure for a surface acoustic wave device | |
| CN115623882A (zh) | 具有蚀刻的导体图案的横向激发的薄膜体声学谐振器 | |
| JP2000196409A (ja) | 弾性表面波フィルタ | |
| JP3925132B2 (ja) | 表面弾性波素子、周波数フィルタ、周波数発振器、電子回路、及び電子機器 | |
| JP4327009B2 (ja) | 基板からフローティングされたエアギャップを有する薄膜のバルク音響共振器及びその製造方法 | |
| US7639103B2 (en) | Piezoelectric filter, antenna duplexer, and communications apparatus employing piezoelectric resonator | |
| EP1315293A2 (en) | Fabrication of film bulk acoustic resonator | |
| CN110994097A (zh) | 一种高频大带宽薄膜体波滤波器结构及其制备方法 | |
| JP2007336417A (ja) | 弾性表面波素子片およびその製造方法 | |
| JP3335543B2 (ja) | 弾性表面波機能デバイス及び弾性表面波機能デバイス用基板の製造方法 | |
| JP3702050B2 (ja) | 弾性境界波デバイス | |
| JP2006060680A (ja) | 圧電薄膜共振子の製造方法、圧電薄膜共振子、周波数フィルタ、発振器の製造方法、発振器、電子回路、および電子機器 | |
| EP1175727B1 (en) | Method of manufacturing a hybrid integrated circuit comprising a semiconductor element and a piezoelectric filter | |
| JP2008035493A (ja) | 圧電共振器を用いた圧電フィルタ、アンテナ共用器及び通信機器 | |
| CN114614790A (zh) | 声表面波滤波器及其制造方法 | |
| JP2009147818A (ja) | 弾性波素子、フィルタ素子、通信モジュール、および通信装置 | |
| JPH1084246A (ja) | 弾性境界波デバイス及びその製造方法 | |
| Kubena et al. | MEMS-based quartz oscillators and filters for on-chip integration | |
| US20240195384A1 (en) | Multiple membrane thickness wafers using layer transfer acoustic resonators and method of manufacturing same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |