JP3332102B2 - ショック音防止回路 - Google Patents
ショック音防止回路Info
- Publication number
- JP3332102B2 JP3332102B2 JP10830993A JP10830993A JP3332102B2 JP 3332102 B2 JP3332102 B2 JP 3332102B2 JP 10830993 A JP10830993 A JP 10830993A JP 10830993 A JP10830993 A JP 10830993A JP 3332102 B2 JP3332102 B2 JP 3332102B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- turned
- transistor
- voltage
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、音響用電力増幅器等に
使用される、ショック音防止回路に関するものである。
使用される、ショック音防止回路に関するものである。
【０００２】
【従来の技術】従来のショック音防止回路について、音
響用電力増幅器に使用される場合を例にとって説明す
る。
響用電力増幅器に使用される場合を例にとって説明す
る。
【０００３】一般に、音響用電力増幅器においては、電
源のオン・オフの繰り返しやスタンバイスイッチのパワ
ーオン・パワーオフの繰り返しを行った際にショック音
が発生することを防止するために、ショック音防止回路
を設けている。
源のオン・オフの繰り返しやスタンバイスイッチのパワ
ーオン・パワーオフの繰り返しを行った際にショック音
が発生することを防止するために、ショック音防止回路
を設けている。
【０００４】図３は、電源のオン・オフの繰り返しによ
るショック音を防止するための回路の従来例を示す回路
図である。
るショック音を防止するための回路の従来例を示す回路
図である。
【０００５】同図において、抵抗Ｒ1 ，Ｒ2 およびコン
デンサＣ1 は、リファレンス電圧出力回路を構成してい
る。この回路により、電源ＶCCがオンのときは、ＤＣバ
イアス回路３１の入力電圧（リファレンス電圧）が所定
値に維持され、また電源ＶCCがオフのときは、ＤＣバイ
アス回路３１の入力電圧が所定の時定数で下降するよう
になる。
デンサＣ1 は、リファレンス電圧出力回路を構成してい
る。この回路により、電源ＶCCがオンのときは、ＤＣバ
イアス回路３１の入力電圧（リファレンス電圧）が所定
値に維持され、また電源ＶCCがオフのときは、ＤＣバイ
アス回路３１の入力電圧が所定の時定数で下降するよう
になる。
【０００６】ＤＣバイアス回路３１は、入力したリファ
レンス電圧が所定のしきい値よりも大きいときは所定の
バイアス電圧を出力し、所定のしきい値よりも小さいと
きはバイアス電圧を遮断する。このバイアス電圧は、ア
ンプ３２に入力される。そして、アンプ３２は、所定の
バイアス電圧が印加されているときは、入力した音響信
号を増幅して出力し（音響信号の入力系および出力系は
図示せず）、バイアス電圧が遮断されているときは、音
響信号の増幅を行わない。
レンス電圧が所定のしきい値よりも大きいときは所定の
バイアス電圧を出力し、所定のしきい値よりも小さいと
きはバイアス電圧を遮断する。このバイアス電圧は、ア
ンプ３２に入力される。そして、アンプ３２は、所定の
バイアス電圧が印加されているときは、入力した音響信
号を増幅して出力し（音響信号の入力系および出力系は
図示せず）、バイアス電圧が遮断されているときは、音
響信号の増幅を行わない。
【０００７】抵抗Ｒ3 ′〜Ｒ5 ′およびトランジスタＱ
1 ′〜Ｑ4 ′は、電源ＶCCがオフされた直後に再びオン
された場合の、ショック音の発生を防止するための回路
を構成する。トランジスタＱ1 ′のベース電圧は、抵抗
Ｒ3 ′と抵抗Ｒ4 ′との比によって決定される。ここ
で、電源ＶCCがオンのときは、トランジスタＱ1 はオン
となる。これにより、トランジスタＱ2 ′，Ｑ3 ′，Ｑ
4 ′はオフしている。そして、トランジスタＱ4 ′がオ
フしていることにより、ＤＣバイアス回路３１の入力電
圧は、リファレンス電圧出力回路の出力するリファレン
ス電圧によって決定される。
1 ′〜Ｑ4 ′は、電源ＶCCがオフされた直後に再びオン
された場合の、ショック音の発生を防止するための回路
を構成する。トランジスタＱ1 ′のベース電圧は、抵抗
Ｒ3 ′と抵抗Ｒ4 ′との比によって決定される。ここ
で、電源ＶCCがオンのときは、トランジスタＱ1 はオン
となる。これにより、トランジスタＱ2 ′，Ｑ3 ′，Ｑ
4 ′はオフしている。そして、トランジスタＱ4 ′がオ
フしていることにより、ＤＣバイアス回路３１の入力電
圧は、リファレンス電圧出力回路の出力するリファレン
ス電圧によって決定される。
【０００８】一方、電源ＶCCが低下してトランジスタＱ
1 ′の駆動電圧ＶF 以下になると、トランジスタＱ1 ′
がオフとなる。これにより、トランジスタＱ2 ′のベー
ス電圧はＶF となってこのトランジスタＱ2 ′はオン
し、トランジスタＱ3 ′のベース電圧が低下してこのト
ランジスタＱ3 ′もオンし、さらに、トランジスタ
Ｑ4′のベース電圧がＶF となってこのトランジスタＱ
4 ′もオンする。そして、トランジスタＱ4 ′がオンす
ることによりＤＣバイアス回路３１の入力電圧が低下
し、このＤＣバイアス回路３１はバイアス電圧を遮断す
る。
1 ′の駆動電圧ＶF 以下になると、トランジスタＱ1 ′
がオフとなる。これにより、トランジスタＱ2 ′のベー
ス電圧はＶF となってこのトランジスタＱ2 ′はオン
し、トランジスタＱ3 ′のベース電圧が低下してこのト
ランジスタＱ3 ′もオンし、さらに、トランジスタ
Ｑ4′のベース電圧がＶF となってこのトランジスタＱ
4 ′もオンする。そして、トランジスタＱ4 ′がオンす
ることによりＤＣバイアス回路３１の入力電圧が低下
し、このＤＣバイアス回路３１はバイアス電圧を遮断す
る。
【０００９】このように、図３に示したショック音防止
回路では、電源ＶCCがオフされるとＤＣバイアス回路３
１がバイアス電圧を遮断し、これによりアンプ３２によ
る増幅が行われなくなるので、その後で電源ＶCCがオン
された場合でも、ショック音が発生しない。
回路では、電源ＶCCがオフされるとＤＣバイアス回路３
１がバイアス電圧を遮断し、これによりアンプ３２によ
る増幅が行われなくなるので、その後で電源ＶCCがオン
された場合でも、ショック音が発生しない。
【００１０】図４は、スタンバイスイッチのパワーオン
・パワーオフの繰り返しによるショック音を防止するた
めの回路の従来例を示す回路図である。
・パワーオフの繰り返しによるショック音を防止するた
めの回路の従来例を示す回路図である。
【００１１】図３の回路と同様、抵抗Ｒ1 ，Ｒ2 および
コンデンサＣ1 は、リファレンス電圧出力回路を構成し
ている。また、ＤＣバイアス回路４１およびアンプ４２
は、図３のＤＣバイアス回路３１およびアンプ３２と同
じものを示している。
コンデンサＣ1 は、リファレンス電圧出力回路を構成し
ている。また、ＤＣバイアス回路４１およびアンプ４２
は、図３のＤＣバイアス回路３１およびアンプ３２と同
じものを示している。
【００１２】抵抗Ｒ3 ″〜Ｒ5 ″およびトランジスタＱ
1 ″〜Ｑ3 ″は、スタンバイスイッチがパワーオフされ
た直後に再びパワーオンされた場合の、ショック音の発
生を防止するための回路を構成する。
1 ″〜Ｑ3 ″は、スタンバイスイッチがパワーオフされ
た直後に再びパワーオンされた場合の、ショック音の発
生を防止するための回路を構成する。
【００１３】スタンバイスイッチがパワーオンのとき
は、端子４３がハイレベルとなる。これにより、トラン
ジスタＱ3 ″はオンとなるので、トランジスタＱ2 ″は
飽和状態となり、これによりトランジスタＱ1 ″はカッ
ト・オフしている。したがって、ＤＣバイアス回路４１
の入力電圧はリファレンス電圧出力回路の出力するリフ
ァレンス電圧によって決定される。
は、端子４３がハイレベルとなる。これにより、トラン
ジスタＱ3 ″はオンとなるので、トランジスタＱ2 ″は
飽和状態となり、これによりトランジスタＱ1 ″はカッ
ト・オフしている。したがって、ＤＣバイアス回路４１
の入力電圧はリファレンス電圧出力回路の出力するリフ
ァレンス電圧によって決定される。
【００１４】一方、スタンバイスイッチがパワーオフす
ると、トランジスタＱ3 ″がオフとなり、これによって
トランジスタＱ2 ″もオフする。したがって、トランジ
スタＱ1 ″がオンし、ＤＣバイアス回路４１の入力電圧
が低下するので、このＤＣバイアス回路４１はバイアス
電圧を遮断する。
ると、トランジスタＱ3 ″がオフとなり、これによって
トランジスタＱ2 ″もオフする。したがって、トランジ
スタＱ1 ″がオンし、ＤＣバイアス回路４１の入力電圧
が低下するので、このＤＣバイアス回路４１はバイアス
電圧を遮断する。
【００１５】このように、図４に示したショック音防止
回路では、スタンバイスイッチがパワーオフするとＤＣ
バイアス回路４１がバイアス電圧を遮断し、これにより
アンプ４２による増幅が行われなくなるので、その後ス
タンバイスイッチがパワーオンされた場合でも、ショッ
ク音が発生しない。
回路では、スタンバイスイッチがパワーオフするとＤＣ
バイアス回路４１がバイアス電圧を遮断し、これにより
アンプ４２による増幅が行われなくなるので、その後ス
タンバイスイッチがパワーオンされた場合でも、ショッ
ク音が発生しない。
【００１６】通常の音響用電力増幅器は、図３に示した
ようなショック音防止回路と図４に示したようなショッ
ク音防止回路とを併せ持っている。
ようなショック音防止回路と図４に示したようなショッ
ク音防止回路とを併せ持っている。
【００１７】
【発明が解決しようとする課題】しかしながら、図３や
図４に示したようなショック音防止回路では、コンデン
サＣ1 によって各トランジスタの動作に遅延が生じるの
で、電源のオフやスタンバイスイッチのパワーオフを行
ってからアンプ３２，４２のリセットが行われるまでの
時間を十分に短くすることができなかった。
図４に示したようなショック音防止回路では、コンデン
サＣ1 によって各トランジスタの動作に遅延が生じるの
で、電源のオフやスタンバイスイッチのパワーオフを行
ってからアンプ３２，４２のリセットが行われるまでの
時間を十分に短くすることができなかった。
【００１８】したがって、アンプ３２，４２のリセット
が行われるまでの時間よりも速い時間に電源のオン・オ
フの繰り返しやスタンバイスイッチのパワーオン・パワ
ーオフの繰り返しが行われるとショック音が発生してし
まうという欠点があった。
が行われるまでの時間よりも速い時間に電源のオン・オ
フの繰り返しやスタンバイスイッチのパワーオン・パワ
ーオフの繰り返しが行われるとショック音が発生してし
まうという欠点があった。
【００１９】これに対して、さらに他の回路を追加する
ことによってこのような欠点を克服することも可能であ
るが、素子数が増大するので動作が複雑となり、動作不
良等の他の不都合の原因となるおそれがある。
ことによってこのような欠点を克服することも可能であ
るが、素子数が増大するので動作が複雑となり、動作不
良等の他の不都合の原因となるおそれがある。
【００２０】また、図３や図４に示したようなショック
音防止回路では、アンプ３２，４２が出力する直流電圧
の急激な変化を起こさせることとなる。このため、図３
や図４に示したようなショック音防止回路は、ＢＴＬ(B
alanced Transformer Less)形式の回路には適用するこ
とができるものの、ＳＥＰＰ(Singl Ended Push Pull)
形式の回路には適用できなかった。
音防止回路では、アンプ３２，４２が出力する直流電圧
の急激な変化を起こさせることとなる。このため、図３
や図４に示したようなショック音防止回路は、ＢＴＬ(B
alanced Transformer Less)形式の回路には適用するこ
とができるものの、ＳＥＰＰ(Singl Ended Push Pull)
形式の回路には適用できなかった。
【００２１】ここで、ＢＴＬ形式の回路とは、２個のパ
ワーアンプの出力間に負荷（スピーカ等）を接続して、
この負荷に各パワーアンプから同じ内容の信号を逆相で
入力する形式の回路である。また、ＳＥＰＰ形式の回路
とは、負荷の一方の入力にはカップリングコンデンサを
介して１個のパワーアンプを接続し、負荷の他方の入力
は接地する形式の回路である。
ワーアンプの出力間に負荷（スピーカ等）を接続して、
この負荷に各パワーアンプから同じ内容の信号を逆相で
入力する形式の回路である。また、ＳＥＰＰ形式の回路
とは、負荷の一方の入力にはカップリングコンデンサを
介して１個のパワーアンプを接続し、負荷の他方の入力
は接地する形式の回路である。
【００２２】ＢＴＬ形式の回路では、出力直流電圧の急
激な変化が起こっても、負荷の入力間での電圧差の変化
が生じないので、不都合は生じない。しかし、ＳＥＰＰ
形式の回路では、この出力直流電圧の急激な変化がショ
ック音の原因となり、かえってショック音が激しくなっ
てしまう。このような出力直流電圧の急激な変化は、電
源が再びオンされた場合やスタンバイスイッチが再びパ
ワーオンされた場合に生じる。
激な変化が起こっても、負荷の入力間での電圧差の変化
が生じないので、不都合は生じない。しかし、ＳＥＰＰ
形式の回路では、この出力直流電圧の急激な変化がショ
ック音の原因となり、かえってショック音が激しくなっ
てしまう。このような出力直流電圧の急激な変化は、電
源が再びオンされた場合やスタンバイスイッチが再びパ
ワーオンされた場合に生じる。
【００２３】本発明は、このような従来技術の欠点に鑑
みてなされたものであり、非常に速い時間に電源のオン
・オフの繰り返しやスタンバイスイッチのパワーオン・
パワーオフの繰り返しを行ってもショック音が発生する
ことがなく、且つ、ＢＴＬ形式の回路のみならずＳＥＰ
Ｐ形式の回路にも適用することができる提供することを
目的とする。
みてなされたものであり、非常に速い時間に電源のオン
・オフの繰り返しやスタンバイスイッチのパワーオン・
パワーオフの繰り返しを行ってもショック音が発生する
ことがなく、且つ、ＢＴＬ形式の回路のみならずＳＥＰ
Ｐ形式の回路にも適用することができる提供することを
目的とする。
【００２４】
【課題を解決するための手段】本発明に係わるショック
音防止回路は、電源がオフのときまたはスタンバイスイ
ッチがパワーオフのときに、入力信号の交流成分をミュ
ートするＡＣ信号ミュート回路と、電源がオンで且つス
タンバイスイッチがパワーオンのときはリファレンス電
圧を所定値に維持し、電源がオフのときまたはスタンバ
イスイッチがパワーオフのときは前記リファレンス電圧
を所定の時定数で下降させるリファレンス電圧出力回路
と、このリファレンス電圧出力回路から与えられる前記
リファレンス電圧が下降して所定のしきい値に達したと
きにバイアス電圧をオフし、且つ、このオフ動作が前記
ＡＣ信号ミュート回路のミュート動作の開始よりも後で
行われるように前記所定のしきい値が設定された、ＤＣ
バイアス決定回路と、このＤＣバイアス決定回路から与
えられる前記バイアス電圧がオンのときに前記ＡＣ信号
ミュート回路の出力電圧の交流成分を増幅し、且つ、こ
の出力電圧の直流成分が前記リファレンス電圧出力回路
から与えられるリファレンス電圧に比例する増幅回路
と、を備えたことを特徴とする。
音防止回路は、電源がオフのときまたはスタンバイスイ
ッチがパワーオフのときに、入力信号の交流成分をミュ
ートするＡＣ信号ミュート回路と、電源がオンで且つス
タンバイスイッチがパワーオンのときはリファレンス電
圧を所定値に維持し、電源がオフのときまたはスタンバ
イスイッチがパワーオフのときは前記リファレンス電圧
を所定の時定数で下降させるリファレンス電圧出力回路
と、このリファレンス電圧出力回路から与えられる前記
リファレンス電圧が下降して所定のしきい値に達したと
きにバイアス電圧をオフし、且つ、このオフ動作が前記
ＡＣ信号ミュート回路のミュート動作の開始よりも後で
行われるように前記所定のしきい値が設定された、ＤＣ
バイアス決定回路と、このＤＣバイアス決定回路から与
えられる前記バイアス電圧がオンのときに前記ＡＣ信号
ミュート回路の出力電圧の交流成分を増幅し、且つ、こ
の出力電圧の直流成分が前記リファレンス電圧出力回路
から与えられるリファレンス電圧に比例する増幅回路
と、を備えたことを特徴とする。
【００２５】
【作用】ＡＣ信号ミュート回路を用い、電源がオフのと
きまたはスタンバイスイッチがパワーオフのときに入力
信号の交流成分をミュートすることによってショック音
がアンプから出力されることを防止する構成としたの
で、非常に速い時間に電源のオン・オフの繰り返しやス
タンバイスイッチのパワーオン・パワーオフの繰り返し
を行ってもショック音が発生し難い。
きまたはスタンバイスイッチがパワーオフのときに入力
信号の交流成分をミュートすることによってショック音
がアンプから出力されることを防止する構成としたの
で、非常に速い時間に電源のオン・オフの繰り返しやス
タンバイスイッチのパワーオン・パワーオフの繰り返し
を行ってもショック音が発生し難い。
【００２６】また、ＤＣバイアス決定回路を、ＡＣ信号
ミュート回路のミュート動作の開始よりも後でオフされ
るように構成するとともに、増幅回路を、出力電圧の直
流成分が前記リファレンス電圧出力回路から入力したリ
ファレンス電圧に比例するように構成することにより、
電源が再びオンされた場合やスタンバイスイッチが再び
パワーオンされた場合の出力直流電圧の急激な変化を防
止したので、ＢＴＬ形式の回路のみならずＳＥＰＰ形式
の回路にも適用することができる。
ミュート回路のミュート動作の開始よりも後でオフされ
るように構成するとともに、増幅回路を、出力電圧の直
流成分が前記リファレンス電圧出力回路から入力したリ
ファレンス電圧に比例するように構成することにより、
電源が再びオンされた場合やスタンバイスイッチが再び
パワーオンされた場合の出力直流電圧の急激な変化を防
止したので、ＢＴＬ形式の回路のみならずＳＥＰＰ形式
の回路にも適用することができる。
【００２７】
【実施例】以下、本発明の一実施例について、図１およ
び図２を用いて説明する。
び図２を用いて説明する。
【００２８】図１は、本実施例に係わるショック音防止
回路の構成を示す回路図である。
回路の構成を示す回路図である。
【００２９】同図において、本発明のリファレンス電圧
出力回路は、トランジスタＱ1 〜Ｑ5 、抵抗Ｒ1 〜Ｒ7
およびコンデンサＣ1 によって構成されている。
出力回路は、トランジスタＱ1 〜Ｑ5 、抵抗Ｒ1 〜Ｒ7
およびコンデンサＣ1 によって構成されている。
【００３０】これらの各素子のうち、トランジスタ
Ｑ1 ，Ｑ4 および抵抗Ｒ6 は、スタンバイスイッチ回路
として動作する。ここで、ｐｎｐトランジスタＱ1 のエ
ミッタは電源ＶCCに接続されている。そして、このトラ
ンジスタＱ1 のベースには抵抗Ｒ6 が接続されており、
さらに、この抵抗Ｒ6 の他端にはトランジスタＱ4 のコ
レクタが接続されている。また、このｎｐｎトランジス
タＱ4 のエミッタは接地され、ベースは入力端子１５に
接続されている。
Ｑ1 ，Ｑ4 および抵抗Ｒ6 は、スタンバイスイッチ回路
として動作する。ここで、ｐｎｐトランジスタＱ1 のエ
ミッタは電源ＶCCに接続されている。そして、このトラ
ンジスタＱ1 のベースには抵抗Ｒ6 が接続されており、
さらに、この抵抗Ｒ6 の他端にはトランジスタＱ4 のコ
レクタが接続されている。また、このｎｐｎトランジス
タＱ4 のエミッタは接地され、ベースは入力端子１５に
接続されている。
【００３１】また、トランジスタＱ2 ，Ｑ3 および抵抗
Ｒ3 ，Ｒ4 ，Ｒ5 は、電源検出回路として動作する。こ
こで、ｐｎｐトランジスタＱ3 は、エミッタが電源ＶCC
に接続されており、コレクタは抵抗Ｒ4 の一端に接続さ
れ、ベースは上記スタンバイスイッチ検出回路の抵抗Ｒ
6 に接続されている。そして、抵抗Ｒ4 の他端はトラン
ジスタＱ2 のベースおよび抵抗Ｒ5 の一端に接続され、
この抵抗Ｒ5 の他端は接地されている。また、トランジ
スタＱ2 は、エミッタが、後述する時定数回路の抵抗Ｒ
1 を介して上記スタンバイスイッチ検出回路のトランジ
スタＱ1 のコレクタと接続され、コレクタが、抵抗Ｒ3
を介して接地されている。なお、抵抗Ｒ4 と抵抗Ｒ5 と
の抵抗比は、通常動作時にトランジスタＱ2 のエミッタ
電位よりもベ−ス電位が高くなるように設定されてい
る。
Ｒ3 ，Ｒ4 ，Ｒ5 は、電源検出回路として動作する。こ
こで、ｐｎｐトランジスタＱ3 は、エミッタが電源ＶCC
に接続されており、コレクタは抵抗Ｒ4 の一端に接続さ
れ、ベースは上記スタンバイスイッチ検出回路の抵抗Ｒ
6 に接続されている。そして、抵抗Ｒ4 の他端はトラン
ジスタＱ2 のベースおよび抵抗Ｒ5 の一端に接続され、
この抵抗Ｒ5 の他端は接地されている。また、トランジ
スタＱ2 は、エミッタが、後述する時定数回路の抵抗Ｒ
1 を介して上記スタンバイスイッチ検出回路のトランジ
スタＱ1 のコレクタと接続され、コレクタが、抵抗Ｒ3
を介して接地されている。なお、抵抗Ｒ4 と抵抗Ｒ5 と
の抵抗比は、通常動作時にトランジスタＱ2 のエミッタ
電位よりもベ−ス電位が高くなるように設定されてい
る。
【００３２】さらに、抵抗Ｒ1 ，Ｒ2 およびコンデンサ
Ｃ1 は、時定数回路として動作する。ここで、抵抗Ｒ2
は、一端が抵抗Ｒ1 に接続され、他端が接地されてい
る。同様に、コンデンサＣ1 も、一端が抵抗Ｒ1 に接続
され、他端が接地されている。抵抗Ｒ1 ，Ｒ2 およびコ
ンデンサＣ1 の接続点Ａは、この時定数回路の出力端と
して作用し、リファレンス電圧を出力する。
Ｃ1 は、時定数回路として動作する。ここで、抵抗Ｒ2
は、一端が抵抗Ｒ1 に接続され、他端が接地されてい
る。同様に、コンデンサＣ1 も、一端が抵抗Ｒ1 に接続
され、他端が接地されている。抵抗Ｒ1 ，Ｒ2 およびコ
ンデンサＣ1 の接続点Ａは、この時定数回路の出力端と
して作用し、リファレンス電圧を出力する。
【００３３】ＯＲ回路１１は、トランジスタＱ5 のコレ
クタ電圧とトランジスタＱ2 のコレクタ電圧との論理和
を、ＡＣ信号ミュート回路１２に対して出力する。
クタ電圧とトランジスタＱ2 のコレクタ電圧との論理和
を、ＡＣ信号ミュート回路１２に対して出力する。
【００３４】本発明のＡＣ信号ミュート回路１２は、こ
のＯＲ回路１１の出力の他、入力端子１６から音響信号
を入力し、後述するアンプ１４の＋端子に対して信号を
出力する。
のＯＲ回路１１の出力の他、入力端子１６から音響信号
を入力し、後述するアンプ１４の＋端子に対して信号を
出力する。
【００３５】本発明のＤＣバイアス決定回路は、トラン
ジスタＱ6 ，Ｑ7 と、抵抗Ｒ8 ，Ｒ9 と、ＤＣバイアス
回路１３とによって構成されている。
ジスタＱ6 ，Ｑ7 と、抵抗Ｒ8 ，Ｒ9 と、ＤＣバイアス
回路１３とによって構成されている。
【００３６】ここで、トランジスタＱ6 ，Ｑ7 および抵
抗Ｒ8 ，Ｒ9 は、ＤＣバイアス制御回路として動作す
る。このＤＣバイアス制御回路において、ｐｎｐトラン
ジスタＱ6 のベースは上述の接続点Ａに接続され、コレ
クタは電源ＶCCに接続され、エミッタは抵抗Ｒ8 を介し
てｐｎｐトランジスタＱ7 のベースに接続されている。
また、このトランジスタＱ7 のコレクタは抵抗Ｒ9 を介
して電源ＶCCに接続され、エミッタは接地されている。
抗Ｒ8 ，Ｒ9 は、ＤＣバイアス制御回路として動作す
る。このＤＣバイアス制御回路において、ｐｎｐトラン
ジスタＱ6 のベースは上述の接続点Ａに接続され、コレ
クタは電源ＶCCに接続され、エミッタは抵抗Ｒ8 を介し
てｐｎｐトランジスタＱ7 のベースに接続されている。
また、このトランジスタＱ7 のコレクタは抵抗Ｒ9 を介
して電源ＶCCに接続され、エミッタは接地されている。
【００３７】ＤＣバイアス回路１３は、トランジスタＱ
7 のコレクタ電圧を入力し、アンプ１４に対してＤＣバ
イアスを出力する。
7 のコレクタ電圧を入力し、アンプ１４に対してＤＣバ
イアスを出力する。
【００３８】本発明の増幅回路は、抵抗Ｒ10，Ｒ11，Ｒ
12およびアンプ１４によって構成されている。
12およびアンプ１４によって構成されている。
【００３９】ここで、抵抗Ｒ11は、一端がアンプ１４の
−入力端子に接続され、他端が接続点Ａに接続されてい
る。また、抵抗Ｒ10は、一入力端がアンプ１４の＋入力
端子に接続され、他端が抵抗Ｒ11の上記他端に接続され
ている。さらに、抵抗Ｒ12は、一端がアンプ１４の−入
力端子に接続され、他端がアンプ１４の出力端子に接続
されている。これらの抵抗Ｒ10，Ｒ11，Ｒ12により、ア
ンプ１４の出力電圧の直流成分は、常に、リファレンス
電圧と同じ電圧に保たれる。
−入力端子に接続され、他端が接続点Ａに接続されてい
る。また、抵抗Ｒ10は、一入力端がアンプ１４の＋入力
端子に接続され、他端が抵抗Ｒ11の上記他端に接続され
ている。さらに、抵抗Ｒ12は、一端がアンプ１４の−入
力端子に接続され、他端がアンプ１４の出力端子に接続
されている。これらの抵抗Ｒ10，Ｒ11，Ｒ12により、ア
ンプ１４の出力電圧の直流成分は、常に、リファレンス
電圧と同じ電圧に保たれる。
【００４０】アンプ１４の出力端子は、出力端子１７に
接続されている。
接続されている。
【００４１】次に、図１に示したショック音防止回路の
動作を説明する。
動作を説明する。
【００４２】まず、電源ＶCCがオンで、且つ、スタンバ
イスイッチがパワーオンの場合について説明する。
イスイッチがパワーオンの場合について説明する。
【００４３】スタンバイスイッチがパワーオンのときは
入力端子１５の電位がハイレベルとなる。このため、リ
ファレンス電圧出力回路のトランジスタＱ4 がオンする
ので、トランジスタＱ1 ，Ｑ3 もオンする。このとき、
上述のように抵抗Ｒ4 と抵抗Ｒ5 との抵抗比は通常動作
時にトランジスタＱ2 のエミッタ電位よりもベ−ス電位
が高くなるように設定されているので、このトランジス
タＱ2 はオフしている。これにより、コンデンサＣ1 に
は電源ＶCCにより充電が行われ、接続点Ａの電位（すな
わち本発明のリファレンス電圧）は所定電位に保たれ
る。なお、このときのリファレンス電圧は、電源ＶCCの
電圧、抵抗Ｒ1 ，Ｒ2 の抵抗比およびコンデンサＣ1 の
飽和電圧によって決定される。
入力端子１５の電位がハイレベルとなる。このため、リ
ファレンス電圧出力回路のトランジスタＱ4 がオンする
ので、トランジスタＱ1 ，Ｑ3 もオンする。このとき、
上述のように抵抗Ｒ4 と抵抗Ｒ5 との抵抗比は通常動作
時にトランジスタＱ2 のエミッタ電位よりもベ−ス電位
が高くなるように設定されているので、このトランジス
タＱ2 はオフしている。これにより、コンデンサＣ1 に
は電源ＶCCにより充電が行われ、接続点Ａの電位（すな
わち本発明のリファレンス電圧）は所定電位に保たれ
る。なお、このときのリファレンス電圧は、電源ＶCCの
電圧、抵抗Ｒ1 ，Ｒ2 の抵抗比およびコンデンサＣ1 の
飽和電圧によって決定される。
【００４４】また、このとき、トランジスタＱ2 がオフ
し、且つ、トランジスタＱ5 がオンしていることによ
り、ＯＲ回路１１の入力は共にローレベルとなり、した
がって出力はローレベルとなっている。このため、ＡＣ
信号ミュート回路１２は、入力端子１６から入力した音
響信号をアンプ１４の＋入力端子に対してそのまま出力
し、交流成分のミュートは行わない。
し、且つ、トランジスタＱ5 がオンしていることによ
り、ＯＲ回路１１の入力は共にローレベルとなり、した
がって出力はローレベルとなっている。このため、ＡＣ
信号ミュート回路１２は、入力端子１６から入力した音
響信号をアンプ１４の＋入力端子に対してそのまま出力
し、交流成分のミュートは行わない。
【００４５】さらに、このとき、リファレンス電圧は上
述の所定電位に保たれているので、ＤＣバイアス決定回
路のトランジスタＱ6 はオンしており、したがって、ト
ランジスタＱ7 もオンしている。これにより、ＤＣバイ
アス回路１３の入力電圧はローレベルとなる。このと
き、ＤＣバイアス回路１３の出力はハイレベルとなり、
これによって、アンプ１４はＡＣ信号ミュート回路１２
から入力した音響信号の交流成分を増幅して出力する。
また、上述のように、このときの出力電圧の直流成分
は、リファレンス電圧と同じ電圧となる。
述の所定電位に保たれているので、ＤＣバイアス決定回
路のトランジスタＱ6 はオンしており、したがって、ト
ランジスタＱ7 もオンしている。これにより、ＤＣバイ
アス回路１３の入力電圧はローレベルとなる。このと
き、ＤＣバイアス回路１３の出力はハイレベルとなり、
これによって、アンプ１４はＡＣ信号ミュート回路１２
から入力した音響信号の交流成分を増幅して出力する。
また、上述のように、このときの出力電圧の直流成分
は、リファレンス電圧と同じ電圧となる。
【００４６】次に、スタンバイスイッチがパワーオフさ
れた場合（電源ＶCCはオンのまま）について説明する。
れた場合（電源ＶCCはオンのまま）について説明する。
【００４７】スタンバイスイッチがパワーオフされる
と、入力端子１５の電位がローレベルとなる。このた
め、リファレンス電圧出力回路のトランジスタＱ5 がオ
フするので、このトランジスタＱ5 のコレクタ電位は電
源ＶCCの電位まで直ちに上昇する。これにより、ＯＲ回
路１１の出力はハイレベルとなるので、ＡＣ信号ミュー
ト回路は交流信号のミュートを開始し、直流成分のみを
出力する。
と、入力端子１５の電位がローレベルとなる。このた
め、リファレンス電圧出力回路のトランジスタＱ5 がオ
フするので、このトランジスタＱ5 のコレクタ電位は電
源ＶCCの電位まで直ちに上昇する。これにより、ＯＲ回
路１１の出力はハイレベルとなるので、ＡＣ信号ミュー
ト回路は交流信号のミュートを開始し、直流成分のみを
出力する。
【００４８】また、入力端子１５の電位がローレベルと
なると、トランジスタＱ4 もオフし、これにより、トラ
ンジスタＱ1 ，Ｑ3 もオフする。したがって、接続点Ａ
の電位すなわちリファレンス電圧は、抵抗Ｒ1 ，Ｒ2 お
よびコンデンサＣ1 によって決定される時定数にしたが
って、ゆっくりと低下する。そして、このリファレンス
電圧がトランジスタＱ6 の駆動電圧よりも低くなると、
このトランジスタＱ6がオフし、これによりトランジス
タＱ7 もオフする。このようにして、ＤＣバイアス回路
１３の入力電圧はハイレベル（電源ＶCCの電位）となる
ので、このＤＣバイアス回路１３の出力はローレベルと
なり、アンプ１４は音響効果の交流成分の増幅を行わな
くなる。
なると、トランジスタＱ4 もオフし、これにより、トラ
ンジスタＱ1 ，Ｑ3 もオフする。したがって、接続点Ａ
の電位すなわちリファレンス電圧は、抵抗Ｒ1 ，Ｒ2 お
よびコンデンサＣ1 によって決定される時定数にしたが
って、ゆっくりと低下する。そして、このリファレンス
電圧がトランジスタＱ6 の駆動電圧よりも低くなると、
このトランジスタＱ6がオフし、これによりトランジス
タＱ7 もオフする。このようにして、ＤＣバイアス回路
１３の入力電圧はハイレベル（電源ＶCCの電位）となる
ので、このＤＣバイアス回路１３の出力はローレベルと
なり、アンプ１４は音響効果の交流成分の増幅を行わな
くなる。
【００４９】続いて、電源ＶCCがオフされた場合（スタ
ンバイスイッチはパワーオンのまま）について説明す
る。
ンバイスイッチはパワーオンのまま）について説明す
る。
【００５０】電源ＶCCがオフされると、トランジスタＱ
2 のエミッタ電位は上述したような時定数でゆっくりと
低下するが、トランジスタＱ2 のベース電位は直ちに低
下するので、このトランジスタＱ2 がオンする。これに
より、トランジスタＱ2 のコレクタ電位はハイレベルと
なるので、ＯＲ回路１１の出力信号もハイレベルとな
る。したがって、ＡＣ信号ミュート回路は、直ちに交流
信号のミュートを開始し、直流成分のみを出力する。
2 のエミッタ電位は上述したような時定数でゆっくりと
低下するが、トランジスタＱ2 のベース電位は直ちに低
下するので、このトランジスタＱ2 がオンする。これに
より、トランジスタＱ2 のコレクタ電位はハイレベルと
なるので、ＯＲ回路１１の出力信号もハイレベルとな
る。したがって、ＡＣ信号ミュート回路は、直ちに交流
信号のミュートを開始し、直流成分のみを出力する。
【００５１】また、リファレンス電圧がゆっくりと低下
して、トランジスタＱ6 の駆動電圧よりも低くなると、
このトランジスタＱ6 がオフし、これによりトランジス
タＱ7 もオフする。したがって、ＤＣバイアス回路１３
の入力電圧はハイレベル（電源ＶCCの電位）となるの
で、このＤＣバイアス回路１３の出力はローレベルとな
り、アンプ１４は音響信号の交流成分の増幅を行わなく
なる。
して、トランジスタＱ6 の駆動電圧よりも低くなると、
このトランジスタＱ6 がオフし、これによりトランジス
タＱ7 もオフする。したがって、ＤＣバイアス回路１３
の入力電圧はハイレベル（電源ＶCCの電位）となるの
で、このＤＣバイアス回路１３の出力はローレベルとな
り、アンプ１４は音響信号の交流成分の増幅を行わなく
なる。
【００５２】このように、本実施例のショック音防止回
路では、電源ＶCCがオフされた場合やスタンバイスイッ
チがパワーオフされた場合に、従来の回路（図３、図４
参照）のようにアンプを停止させるのではなく、ＡＣ信
号ミュート回路１２で交流成分を直ちにミュートするこ
とによってショック音の発生を防止することとしたの
で、非常に速い時間で電源のオン・オフの繰り返しやス
タンバイスイッチのパワーオン・パワーオフの繰り返し
を行っても、ショック音が発生し難い。
路では、電源ＶCCがオフされた場合やスタンバイスイッ
チがパワーオフされた場合に、従来の回路（図３、図４
参照）のようにアンプを停止させるのではなく、ＡＣ信
号ミュート回路１２で交流成分を直ちにミュートするこ
とによってショック音の発生を防止することとしたの
で、非常に速い時間で電源のオン・オフの繰り返しやス
タンバイスイッチのパワーオン・パワーオフの繰り返し
を行っても、ショック音が発生し難い。
【００５３】また、このように電源ＶCCがオフされた場
合やスタンバイスイッチがパワーオフされた場合に、ア
ンプ１４による音響信号の交流成分の増幅がＡＣ信号ミ
ュート回路１２のミュート動作の開始よりも後で停止す
ること、および、このアンプ１４の出力電圧の直流成分
がリファレンス電圧と比例するために出力端子１４の出
力は非常に緩やかに低下することにより、電源ＶCCが再
度オンされた場合やスタンバイスイッチが再度パワーオ
ンされた場合でも、出力端子１４の出力直流電圧の急激
な変化が生じにくくなり、したがって、ＢＴＬ形式の回
路のみならずＳＥＰＰ形式の回路にも適用することがで
きる。
合やスタンバイスイッチがパワーオフされた場合に、ア
ンプ１４による音響信号の交流成分の増幅がＡＣ信号ミ
ュート回路１２のミュート動作の開始よりも後で停止す
ること、および、このアンプ１４の出力電圧の直流成分
がリファレンス電圧と比例するために出力端子１４の出
力は非常に緩やかに低下することにより、電源ＶCCが再
度オンされた場合やスタンバイスイッチが再度パワーオ
ンされた場合でも、出力端子１４の出力直流電圧の急激
な変化が生じにくくなり、したがって、ＢＴＬ形式の回
路のみならずＳＥＰＰ形式の回路にも適用することがで
きる。
【００５４】図２は、本実施例に係わるショック音防止
回路における出力直流電圧の変化を従来の回路と比較す
るための概念図である。同図において、（ａ）は図４に
示した回路において電源ＶCCがオフされた場合或いはス
タンバイスイッチがパワーオフされた場合の出力電圧の
低下を示すグラフであり、（ｂ）は（ａ）の微分波形を
示すグラフである。また、（ｃ）は本実施例のショック
音防止回路において電源ＶCCがオフされた場合或いはス
タンバイスイッチがパワーオフされた場合の出力電圧の
低下を示すグラフであり、（ｄ）は（ｃ）の微分波形を
示すグラフである。図２からわかるように、図４に示し
た回路では出力電圧が急激に変化するので微分波形の波
高値も高くなってショック音が耳につきやすいが、本実
施例のショック音防止回路では出力電圧が緩やかに変化
するので微分波形の変化もゆるやかとなってショック音
が耳につきにくくなる。
回路における出力直流電圧の変化を従来の回路と比較す
るための概念図である。同図において、（ａ）は図４に
示した回路において電源ＶCCがオフされた場合或いはス
タンバイスイッチがパワーオフされた場合の出力電圧の
低下を示すグラフであり、（ｂ）は（ａ）の微分波形を
示すグラフである。また、（ｃ）は本実施例のショック
音防止回路において電源ＶCCがオフされた場合或いはス
タンバイスイッチがパワーオフされた場合の出力電圧の
低下を示すグラフであり、（ｄ）は（ｃ）の微分波形を
示すグラフである。図２からわかるように、図４に示し
た回路では出力電圧が急激に変化するので微分波形の波
高値も高くなってショック音が耳につきやすいが、本実
施例のショック音防止回路では出力電圧が緩やかに変化
するので微分波形の変化もゆるやかとなってショック音
が耳につきにくくなる。
【００５５】
【発明の効果】以上詳細に説明したように、本発明によ
れば、非常に速い時間に電源のオン・オフの繰り返しや
スタンバイスイッチのパワーオン・パワーオフの繰り返
しを行ってもショック音が発生することがなく、且つ、
ＢＴＬ形式の回路のみならずＳＥＰＰ形式の回路にも適
用することができるショック音防止回路を提供すること
ができる。
れば、非常に速い時間に電源のオン・オフの繰り返しや
スタンバイスイッチのパワーオン・パワーオフの繰り返
しを行ってもショック音が発生することがなく、且つ、
ＢＴＬ形式の回路のみならずＳＥＰＰ形式の回路にも適
用することができるショック音防止回路を提供すること
ができる。
【図１】本発明の一実施例に係わるショック音防止回路
を示す回路図である。
を示す回路図である。
【図２】（ａ）〜（ｄ）ともに、本発明の効果を説明す
るためのグラフである。
るためのグラフである。
【図３】従来のショック音防止回路の一構成例を示す回
路図である。
路図である。
【図４】従来のショック音防止回路の他の構成例を示す
回路図である。
回路図である。
１１ ＯＲ回路 １２ ＡＣ信号ミュート回路 １３ ＤＣバイアス回路 １４ アンプ １５ 入力端子 １６ 入力端子 １７ 出力端子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 1/00
Claims (1)
- 【請求項１】電源がオフのときまたはスタンバイスイッ
チがパワーオフのときに、入力信号の交流成分をミュー
トするＡＣ信号ミュート回路と、 電源がオンで且つスタンバイスイッチがパワーオンのと
きはリファレンス電圧を所定値に維持し、電源がオフの
ときまたはスタンバイスイッチがパワーオフのときは前
記リファレンス電圧を所定の時定数で下降させるリファ
レンス電圧出力回路と、 このリファレンス電圧出力回路から与えられる前記リフ
ァレンス電圧が下降して所定のしきい値に達したときに
バイアス電圧をオフし、且つ、このオフ動作が前記ＡＣ
信号ミュート回路のミュート動作の開始よりも後で行わ
れるように前記所定のしきい値が設定された、ＤＣバイ
アス決定回路と、 このＤＣバイアス決定回路から与えられる前記バイアス
電圧がオンのときに前記ＡＣ信号ミュート回路の出力電
圧の交流成分を増幅し、且つ、この出力電圧の直流成分
が前記リファレンス電圧出力回路から与えられるリファ
レンス電圧に比例する増幅回路と、 を備えたことを特徴とするショック音防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10830993A JP3332102B2 (ja) | 1993-05-10 | 1993-05-10 | ショック音防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10830993A JP3332102B2 (ja) | 1993-05-10 | 1993-05-10 | ショック音防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06318823A JPH06318823A (ja) | 1994-11-15 |
| JP3332102B2 true JP3332102B2 (ja) | 2002-10-07 |
Family
ID=14481446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10830993A Expired - Fee Related JP3332102B2 (ja) | 1993-05-10 | 1993-05-10 | ショック音防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3332102B2 (ja) |
-
1993
- 1993-05-10 JP JP10830993A patent/JP3332102B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06318823A (ja) | 1994-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8218793B2 (en) | Apparatus and muting circuit | |
| US5255094A (en) | Muting circuit for eliminating transient signals generated due to power supply turn-on and turn-off | |
| JPH06261386A (ja) | ミューティング制御回路 | |
| US7940940B2 (en) | Muting circuit and semiconductor integrated circuit | |
| JP2609723B2 (ja) | 増幅回路 | |
| JP2000106511A (ja) | パワーアンプｉｃ | |
| JPH0618294B2 (ja) | 音声出力増幅器 | |
| JP3332102B2 (ja) | ショック音防止回路 | |
| US5220613A (en) | Audio amplifier circuit | |
| JPH0666592B2 (ja) | 電力増幅装置 | |
| JPH08213849A (ja) | 音声ミュート回路 | |
| JPS6145622Y2 (ja) | ||
| JPH0145150Y2 (ja) | ||
| JPS5821209Y2 (ja) | デンリヨクゾウフクカイロ | |
| JP4124839B2 (ja) | 電力増幅器 | |
| JP3530326B2 (ja) | 増幅装置 | |
| JPH0145152Y2 (ja) | ||
| JP3348935B2 (ja) | ミュ−ト回路 | |
| KR890006632Y1 (ko) | 비디오 카세트 레코더의 잡음 방지회로 | |
| JPS59200506A (ja) | 増幅器のポツプ音低減回路 | |
| KR940002970B1 (ko) | 쇼크음 방지회로 | |
| JPS6110334Y2 (ja) | ||
| JPS6213261Y2 (ja) | ||
| JPS6150403B2 (ja) | ||
| JPH0373172B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |