JP3323880B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3323880B2 JP3323880B2 JP7929597A JP7929597A JP3323880B2 JP 3323880 B2 JP3323880 B2 JP 3323880B2 JP 7929597 A JP7929597 A JP 7929597A JP 7929597 A JP7929597 A JP 7929597A JP 3323880 B2 JP3323880 B2 JP 3323880B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- liquid crystal
- electrode
- pixel electrode
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＴＦＴ（薄膜トラ
ンジスタ）などのスイッチング素子を用いた液晶表示装
置に関する。
ンジスタ）などのスイッチング素子を用いた液晶表示装
置に関する。
【０００２】
【従来の技術】従来より、液晶表示装置においては、マ
トリクス状に配列した画素電極を選択駆動することによ
り、画面上に表示パターンが形成される。選択された画
素電極と、これに対向する対向電極との間に電圧が印加
され、これらの電極の間に介在する液晶の光学的変調が
おこり、表示パターンとして視認される。画素電極の駆
動方式として、個々の独立した画素電極を配列し、この
画素電極のそれぞれにスイッチング素子を連結して駆動
するアクティブマトリクス駆動方式が知られている。画
素電極を選択駆動するスイッチング素子としては、ＴＦ
Ｔ（薄膜トランジスタ）素子、ＭＩＭ（メタル・インシ
ュレータ・メタル）素子等が一般的に知られている。こ
のような素子の画素電極は、信号配線もしくは走査配線
と同層に形成されることが多く、画素電極を信号配線、
走査配線の内側に各配線と接触しないように配置されて
いる。
トリクス状に配列した画素電極を選択駆動することによ
り、画面上に表示パターンが形成される。選択された画
素電極と、これに対向する対向電極との間に電圧が印加
され、これらの電極の間に介在する液晶の光学的変調が
おこり、表示パターンとして視認される。画素電極の駆
動方式として、個々の独立した画素電極を配列し、この
画素電極のそれぞれにスイッチング素子を連結して駆動
するアクティブマトリクス駆動方式が知られている。画
素電極を選択駆動するスイッチング素子としては、ＴＦ
Ｔ（薄膜トランジスタ）素子、ＭＩＭ（メタル・インシ
ュレータ・メタル）素子等が一般的に知られている。こ
のような素子の画素電極は、信号配線もしくは走査配線
と同層に形成されることが多く、画素電極を信号配線、
走査配線の内側に各配線と接触しないように配置されて
いる。
【０００３】図１１は、従来のアクティブマトリクス型
液晶表示装置のアクティブマトリクス基板の部分平面図
である。図１２は、図１１のＥ−Ｅ’線断面図である。
液晶表示装置のアクティブマトリクス基板の部分平面図
である。図１２は、図１１のＥ−Ｅ’線断面図である。
【０００４】図１１および図１２に示すように、画素電
極１５の面積（開口率）を向上させるため、層間絶縁膜
１２を介して画素電極１５と走査配線であるゲート配線
２および信号配線であるソース配線８とを別層に形成
し、該配線と画素電極１５を重畳させることも提案され
ている（特開平６−１６０９００号公報など）。
極１５の面積（開口率）を向上させるため、層間絶縁膜
１２を介して画素電極１５と走査配線であるゲート配線
２および信号配線であるソース配線８とを別層に形成
し、該配線と画素電極１５を重畳させることも提案され
ている（特開平６−１６０９００号公報など）。
【０００５】この技術を更に詳細に説明すると、まずア
クティブマトリクス基板は、透明な基板１上に、ゲート
配線２とソース配線８が直交差するように設けられ、交
差部近傍にスイッチング素子としてＴＦＴ１０が配置さ
れ接続線１１を用いて、層間絶縁膜１２に設けられたコ
ンタクトホール１４と画素電極１５が接続されている。
６は半導体層、７は陽極酸化膜、１７は半導体コンタク
ト層である。
クティブマトリクス基板は、透明な基板１上に、ゲート
配線２とソース配線８が直交差するように設けられ、交
差部近傍にスイッチング素子としてＴＦＴ１０が配置さ
れ接続線１１を用いて、層間絶縁膜１２に設けられたコ
ンタクトホール１４と画素電極１５が接続されている。
６は半導体層、７は陽極酸化膜、１７は半導体コンタク
ト層である。
【０００６】なお、接続線１１は、補助容量配線３とゲ
ート絶縁膜５を介して重なって補助容量を形成してい
る。このとき、接続線１１をＩＴＯなどの透明導電膜で
形成すると開口率の向上が図れる。また、画素電極１５
は層間絶縁膜１２を介してゲート配線２およびソース配
線８と重畳している。この構造により、液晶表示装置の
開口率を向上させることができると共に、各配線２、８
に起因する電界をシールドしてディスクリネーションを
抑制することができると共に、各配線２、８を金属など
導電性遮光材で形成すると、画素電極１５間の遮光膜と
して利用できる。
ート絶縁膜５を介して重なって補助容量を形成してい
る。このとき、接続線１１をＩＴＯなどの透明導電膜で
形成すると開口率の向上が図れる。また、画素電極１５
は層間絶縁膜１２を介してゲート配線２およびソース配
線８と重畳している。この構造により、液晶表示装置の
開口率を向上させることができると共に、各配線２、８
に起因する電界をシールドしてディスクリネーションを
抑制することができると共に、各配線２、８を金属など
導電性遮光材で形成すると、画素電極１５間の遮光膜と
して利用できる。
【０００７】このアクテイブマトリクス基板と、対向基
板との間に液晶層を挟んで、貼り合わせて液晶表示装置
となる。この液晶表示装置において、カラー表示を実現
するためには、対向基板上にカラーフィルターを形成す
る構成が最も一般的である。この対向基板のカラーフィ
ルタには、色の混じりや光漏れを防ぐためにブラックマ
トリクスを形成する構造が一般的であるが、上述したよ
うに、製造コストを下げるために各配線が遮光膜を兼
ね、カラーフィルタ基板上にブラックマトリクスを設け
ない構成にしても良い。
板との間に液晶層を挟んで、貼り合わせて液晶表示装置
となる。この液晶表示装置において、カラー表示を実現
するためには、対向基板上にカラーフィルターを形成す
る構成が最も一般的である。この対向基板のカラーフィ
ルタには、色の混じりや光漏れを防ぐためにブラックマ
トリクスを形成する構造が一般的であるが、上述したよ
うに、製造コストを下げるために各配線が遮光膜を兼
ね、カラーフィルタ基板上にブラックマトリクスを設け
ない構成にしても良い。
【０００８】
【発明が解決しようとする課題】一般的に、アクティブ
マトリクス基板の製造はステッパ法とよばれる基板より
小さなマスクを用いて複数回露光して画素電極１５など
を形成する。そのため、マスク間でソース配線８と画素
電極１５の重ね合わせ幅が若干異なったり、何層もの膜
を重ね合わせて形成しているので層間の位置ずれが生
じ、ひどい場合にはブロック別れと呼ばれるマスク毎で
の表示が異なる表示不良が起こる。
マトリクス基板の製造はステッパ法とよばれる基板より
小さなマスクを用いて複数回露光して画素電極１５など
を形成する。そのため、マスク間でソース配線８と画素
電極１５の重ね合わせ幅が若干異なったり、何層もの膜
を重ね合わせて形成しているので層間の位置ずれが生
じ、ひどい場合にはブロック別れと呼ばれるマスク毎で
の表示が異なる表示不良が起こる。
【０００９】また、ＴＦＴ１０と画素の補助容量電極を
電気的につなげるための接続線１１は開口率を低下させ
ないためにＩＴＯ膜等の透明導電膜を用いることが効果
的であるが、工程短縮のためにソース配線８と同様な透
明な膜を使用する場合、ソース配線に沿って画素電極１
５間から光抜けが生じてしまう。
電気的につなげるための接続線１１は開口率を低下させ
ないためにＩＴＯ膜等の透明導電膜を用いることが効果
的であるが、工程短縮のためにソース配線８と同様な透
明な膜を使用する場合、ソース配線に沿って画素電極１
５間から光抜けが生じてしまう。
【００１０】本発明は、上記課題を解決するためになさ
れたもので、表示品位の向上と高開口率化の達成および
製造原価を低減することができる液晶表示装置を提供す
ることを目的とする。
れたもので、表示品位の向上と高開口率化の達成および
製造原価を低減することができる液晶表示装置を提供す
ることを目的とする。
【００１１】
【課題を解決するための手段】本発明の液晶表示装置
は、走査配線と信号配線および該配線に接続されたスイ
ッチング素子が設けられ、前記スイッチング素子の走査
電極に前記走査配線が接続され、前記走査電極以外の一
方電極に前記信号配線、他方電極に画素電極が接続され
たアクティブマトリクス基板と、対向電極が形成された
対向基板とが液晶を挟んで対向する形で設けられ、画素
電極と前記信号配線が絶縁膜を介して重畳され、前記画
素電極は前記信号配線と平行に配置された遮光性パター
ン上で分離されていることを特徴とする。
は、走査配線と信号配線および該配線に接続されたスイ
ッチング素子が設けられ、前記スイッチング素子の走査
電極に前記走査配線が接続され、前記走査電極以外の一
方電極に前記信号配線、他方電極に画素電極が接続され
たアクティブマトリクス基板と、対向電極が形成された
対向基板とが液晶を挟んで対向する形で設けられ、画素
電極と前記信号配線が絶縁膜を介して重畳され、前記画
素電極は前記信号配線と平行に配置された遮光性パター
ン上で分離されていることを特徴とする。
【００１２】この構成により、信号配線と画素電極間の
重なり幅が同一になるため、ステッパ法などで起こるブ
ロック別れと呼ばれる表示不良を無くすことができる。
また、画素電極間の光漏れを遮光性パターンで隠すこと
ができるので、対向基板側に遮光膜を設ける必要がなく
対向基板とアクティブマトリクス基板との貼り合わせ時
の位置ずれを見込んだマージン分開口率の向上と製造原
価の低減を図ることができる。
重なり幅が同一になるため、ステッパ法などで起こるブ
ロック別れと呼ばれる表示不良を無くすことができる。
また、画素電極間の光漏れを遮光性パターンで隠すこと
ができるので、対向基板側に遮光膜を設ける必要がなく
対向基板とアクティブマトリクス基板との貼り合わせ時
の位置ずれを見込んだマージン分開口率の向上と製造原
価の低減を図ることができる。
【００１３】また、前記信号配線が透明導電膜で形成さ
れても良い。この構成により、開口率の向上を図ること
ができる。
れても良い。この構成により、開口率の向上を図ること
ができる。
【００１４】また、前記遮光性パターンとして導電膜を
用いて補助容量を形成しても良い。この構成により、更
なる高開口率化を図ることができる。
用いて補助容量を形成しても良い。この構成により、更
なる高開口率化を図ることができる。
【００１５】また、前記信号配線と接続された予備配線
を前記信号配線と平行に配置し、１画素内に隣接する信
号配線と予備配線が配置され、各々の配線と画素電極間
にできる容量が等しくなるように形成され、前記信号配
線にライン毎に極性の反転する信号電圧が印加しても良
い。この構成により、信号配線の断線冗長性を持たすこ
とができ良品率の向上が図れる。このとき、前記駆動を
行うことにより縦方向に出るシャドーイングを軽減する
ことができ、表示品位の向上が図れる。
を前記信号配線と平行に配置し、１画素内に隣接する信
号配線と予備配線が配置され、各々の配線と画素電極間
にできる容量が等しくなるように形成され、前記信号配
線にライン毎に極性の反転する信号電圧が印加しても良
い。この構成により、信号配線の断線冗長性を持たすこ
とができ良品率の向上が図れる。このとき、前記駆動を
行うことにより縦方向に出るシャドーイングを軽減する
ことができ、表示品位の向上が図れる。
【００１６】
【発明の実施の形態】以下、本発明の実施形態を、図面
を用いながら説明する。
を用いながら説明する。
【００１７】（実施形態１）図１は、本発明の実施形態
１の液晶表示装置におけるアクティブマトリクス基板の
一部分の構成を示す平面図で、図２は図１のＡ−Ａ’線
断面図で、図３は図１のＢ−Ｂ’線断面図で、図４は図
１のＣ−Ｃ’線断面図である。
１の液晶表示装置におけるアクティブマトリクス基板の
一部分の構成を示す平面図で、図２は図１のＡ−Ａ’線
断面図で、図３は図１のＢ−Ｂ’線断面図で、図４は図
１のＣ−Ｃ’線断面図である。
【００１８】まず、アクティブマトリクス基板には、複
数の画素電極１５がマトリクス状に設けられており、互
いに直交差するように、走査配線としてのゲート配線２
と信号配線としてのソース配線８が設けられ、ゲート配
線２と平行にソース配線８と直交差するように、補助容
量形成用として補助容量配線３が設けられている。補助
容量配線３は画素電極１５の分離部分で上下に枝分かれ
し、遮光性パターン１６になっている。ＴＦＴ１０は、
ゲート配線２上に画素電極１５に接続されるスイッチン
グ素子として設けられ、このＴＦＴ１０のドレイン電極
は、接続線４及び層間絶縁膜１２に設けられたコンタク
トホール１４を介して画素電極１５に接続される。ま
た、本実施形態では、ゲート配線２および補助容量配線
３は金属などの遮光性導電膜で形成され、ソース配線８
および接続線４は透明導電膜で形成されている。これに
より、画素電極１５間は遮光膜で遮光され、ソース配線
８部分は透明導電膜なので光が透過するので、開口率の
向上が図れる。
数の画素電極１５がマトリクス状に設けられており、互
いに直交差するように、走査配線としてのゲート配線２
と信号配線としてのソース配線８が設けられ、ゲート配
線２と平行にソース配線８と直交差するように、補助容
量形成用として補助容量配線３が設けられている。補助
容量配線３は画素電極１５の分離部分で上下に枝分かれ
し、遮光性パターン１６になっている。ＴＦＴ１０は、
ゲート配線２上に画素電極１５に接続されるスイッチン
グ素子として設けられ、このＴＦＴ１０のドレイン電極
は、接続線４及び層間絶縁膜１２に設けられたコンタク
トホール１４を介して画素電極１５に接続される。ま
た、本実施形態では、ゲート配線２および補助容量配線
３は金属などの遮光性導電膜で形成され、ソース配線８
および接続線４は透明導電膜で形成されている。これに
より、画素電極１５間は遮光膜で遮光され、ソース配線
８部分は透明導電膜なので光が透過するので、開口率の
向上が図れる。
【００１９】本実施形態のアクティブマトリクス基板の
製造方法を説明すると、ガラス基板などの透明な基板１
上に、タンタル、アルミなどで図１のゲート電極を兼ね
るゲート配線２、補助容量配線３を形成する。このと
き、ゲート配線２、補助容量配線３および遮光性パター
ン１６に、テーパ形状改善、およびゲート絶縁膜の信頼
性向上を目的に、表面を陽極酸化し、陽極酸化膜７を形
成しても良い。次に、チッ化シリコン、酸化シリコンな
どでゲート絶縁膜５、アモルファスシリコン、ポリシリ
コンなどで半導体層６、ｎ型アモルファスシリコン、ｎ
型微結晶シリコンなどで半導体コンタクト層１７を順次
成膜してパターニングした（図２参照）。
製造方法を説明すると、ガラス基板などの透明な基板１
上に、タンタル、アルミなどで図１のゲート電極を兼ね
るゲート配線２、補助容量配線３を形成する。このと
き、ゲート配線２、補助容量配線３および遮光性パター
ン１６に、テーパ形状改善、およびゲート絶縁膜の信頼
性向上を目的に、表面を陽極酸化し、陽極酸化膜７を形
成しても良い。次に、チッ化シリコン、酸化シリコンな
どでゲート絶縁膜５、アモルファスシリコン、ポリシリ
コンなどで半導体層６、ｎ型アモルファスシリコン、ｎ
型微結晶シリコンなどで半導体コンタクト層１７を順次
成膜してパターニングした（図２参照）。
【００２０】次に、ＩＴＯなどの透明導電膜でソース配
線８および接続線４を、成膜して所定形状にパターニン
グする。さらに、その上に、層間絶縁膜１２として感光
性のアクリル樹脂をスピン塗布法により例えば３μｍの
膜厚で形成し、表面を平坦化した（図３参照）。
線８および接続線４を、成膜して所定形状にパターニン
グする。さらに、その上に、層間絶縁膜１２として感光
性のアクリル樹脂をスピン塗布法により例えば３μｍの
膜厚で形成し、表面を平坦化した（図３参照）。
【００２１】ここでは、前記感光性のアクリル樹脂とし
て、ベースポリマーは、メタクリル酸とグリシジルメタ
クリレートのポリマーで、感光剤としてナフトキシジア
ジド系ポジ型感光剤のものを使用した。次に、この樹脂
に対して、所望のパターンに従って露光し、アルカリ性
の溶液によって現像処理する。これにより露光された部
分のみがアルカリ性の溶液によってエッチングされ、層
間絶縁膜１２を貫通するコンタクトホール１４が形成さ
れることになる（図４参照）。
て、ベースポリマーは、メタクリル酸とグリシジルメタ
クリレートのポリマーで、感光剤としてナフトキシジア
ジド系ポジ型感光剤のものを使用した。次に、この樹脂
に対して、所望のパターンに従って露光し、アルカリ性
の溶液によって現像処理する。これにより露光された部
分のみがアルカリ性の溶液によってエッチングされ、層
間絶縁膜１２を貫通するコンタクトホール１４が形成さ
れることになる（図４参照）。
【００２２】さらに、その上に、画素電極１５となるＩ
ＴＯなどの透明導電膜を成膜し、ステッパ法を用いて露
光しパターニングする。これにより画素電極１５は、層
間絶縁膜１２を貫くコンタクトホール１４を介して、Ｔ
ＦＴ１０のドレイン電極と接続されている接続線４と接
続されることになる。このように、ソース配線８と画素
電極１５の重なり幅が一定であるためにステッパ露光な
どの方法で形成した場合に生じやすいブロック別れを防
止することができる。これは特に、ソースライン反転、
ドット反転駆動と呼ばれる隣り合うソース配線８毎に映
像信号の極性を反転させた駆動を行ったとき効果的であ
る。また、コンタクトホールを遮光性パターン１６もし
くは遮光性の各配線上に設けることにより、コンタクト
部分は平坦でないので配向不良により光り抜けが生じる
のを隠すことができ表示品位の向上が図れる。このと
き、複数の画素電極１５の分割をゲート配線２および遮
光性パターン１６上で行った（図１参照）。
ＴＯなどの透明導電膜を成膜し、ステッパ法を用いて露
光しパターニングする。これにより画素電極１５は、層
間絶縁膜１２を貫くコンタクトホール１４を介して、Ｔ
ＦＴ１０のドレイン電極と接続されている接続線４と接
続されることになる。このように、ソース配線８と画素
電極１５の重なり幅が一定であるためにステッパ露光な
どの方法で形成した場合に生じやすいブロック別れを防
止することができる。これは特に、ソースライン反転、
ドット反転駆動と呼ばれる隣り合うソース配線８毎に映
像信号の極性を反転させた駆動を行ったとき効果的であ
る。また、コンタクトホールを遮光性パターン１６もし
くは遮光性の各配線上に設けることにより、コンタクト
部分は平坦でないので配向不良により光り抜けが生じる
のを隠すことができ表示品位の向上が図れる。このと
き、複数の画素電極１５の分割をゲート配線２および遮
光性パターン１６上で行った（図１参照）。
【００２３】その後、図示しない対向基板として、ガラ
ス基板などの透明な基板上に、赤、緑、青３色のカラー
フィルターと対向電極を設け、アクティブマトリクス基
板の間に、液晶を封入し、シール材を用いて貼り合わせ
る。そのとき、必要に応じて配向膜や偏光板を用いる。
ス基板などの透明な基板上に、赤、緑、青３色のカラー
フィルターと対向電極を設け、アクティブマトリクス基
板の間に、液晶を封入し、シール材を用いて貼り合わせ
る。そのとき、必要に応じて配向膜や偏光板を用いる。
【００２４】本実施形態のアクティブマトリクス型液晶
表示装置においては、隣り合う画素電極１５の分割を遮
光性パターン１６上で行ったため、対向基板側に遮光膜
を設ける必要がなくなり対向基板とアクティブマトリク
ス基板との貼り合わせ時の位置ずれを見込んだマージン
分開口率の向上と製造原価の低減を図ることができる。
表示装置においては、隣り合う画素電極１５の分割を遮
光性パターン１６上で行ったため、対向基板側に遮光膜
を設ける必要がなくなり対向基板とアクティブマトリク
ス基板との貼り合わせ時の位置ずれを見込んだマージン
分開口率の向上と製造原価の低減を図ることができる。
【００２５】また、ソース配線８がＩＴＯなどの透明導
電膜で形成されているので開口率の向上を図ることがで
きる。また、遮光性パターン１６を用いて補助容量を形
成しているため補助容量配線３の幅を狭くすることがで
き、更なる高開口率化を図ることができる。
電膜で形成されているので開口率の向上を図ることがで
きる。また、遮光性パターン１６を用いて補助容量を形
成しているため補助容量配線３の幅を狭くすることがで
き、更なる高開口率化を図ることができる。
【００２６】なお、本実施形態では補助容量を補助容量
配線３をゲート配線２とは別に設けるＣｓ ｏｎ Ｃｏ
ｍ方式を用いたが、図５に示すゲート配線２から枝分か
れした遮光性パターン１６を用いて補助容量を形成する
Ｃｓ ｏｎ Ｇａｔｅ構造でも同様の効果が得られる。
配線３をゲート配線２とは別に設けるＣｓ ｏｎ Ｃｏ
ｍ方式を用いたが、図５に示すゲート配線２から枝分か
れした遮光性パターン１６を用いて補助容量を形成する
Ｃｓ ｏｎ Ｇａｔｅ構造でも同様の効果が得られる。
【００２７】（実施形態２）図６は、本発明の実施形態
２のアクティブマトリクス型液晶表示装置におけるアク
ティブマトリクス基板の構成を示す平面図で、図７は図
６のＤ−Ｄ’線断面図であり、実施形態１と同じ部分の
説明は省略する。
２のアクティブマトリクス型液晶表示装置におけるアク
ティブマトリクス基板の構成を示す平面図で、図７は図
６のＤ−Ｄ’線断面図であり、実施形態１と同じ部分の
説明は省略する。
【００２８】本実施形態では、ソース配線をソース配線
８ａと８ｂの２本を一組として用い、ソース電極９部分
で両配線を接続して断線冗長性を持たせた。この場合で
も、ソース配線８ａ、８ｂを透明導電膜で形成すること
により、開口率が低下することはない。また、この様に
接続を画素毎にすることにより、断線冗長性をより高め
ることができる。
８ａと８ｂの２本を一組として用い、ソース電極９部分
で両配線を接続して断線冗長性を持たせた。この場合で
も、ソース配線８ａ、８ｂを透明導電膜で形成すること
により、開口率が低下することはない。また、この様に
接続を画素毎にすることにより、断線冗長性をより高め
ることができる。
【００２９】ここで図８に示すように、１画素電極下に
ある隣り合うソース配線８ａ、８ｂに入力する信号をそ
れぞれソース１、ソース２に示すようなお互いに逆極性
の信号を入力するソースライン反転駆動を用いて駆動す
ることにより、お互いの容量を打ち消し合い縦方向にで
るシャドーイングを軽減することができる。また、図９
に示すソースライン反転駆動を１水平走査期間毎に極性
反転するドット反転駆動を用いると更に効果がある。こ
のとき、ソース配線８ａ、８ｂと画素電極１５間の容量
を同じにすることにより更に効果的である。
ある隣り合うソース配線８ａ、８ｂに入力する信号をそ
れぞれソース１、ソース２に示すようなお互いに逆極性
の信号を入力するソースライン反転駆動を用いて駆動す
ることにより、お互いの容量を打ち消し合い縦方向にで
るシャドーイングを軽減することができる。また、図９
に示すソースライン反転駆動を１水平走査期間毎に極性
反転するドット反転駆動を用いると更に効果がある。こ
のとき、ソース配線８ａ、８ｂと画素電極１５間の容量
を同じにすることにより更に効果的である。
【００３０】なお、本実施形態でも補助容量を、図１０
に示すゲート配線２から枝分かれした遮光性パターン１
６を用いて補助容量を形成するＣｓ ｏｎ Ｇａｔｅ構
造でも同様の効果が得られる。
に示すゲート配線２から枝分かれした遮光性パターン１
６を用いて補助容量を形成するＣｓ ｏｎ Ｇａｔｅ構
造でも同様の効果が得られる。
【００３１】
【発明の効果】以上、説明したように、本発明の液晶表
示装置によると、走査配線と信号配線および該配線に接
続されたスイッチング素子が設けられ、前記スイッチン
グ素子の走査電極に前記走査配線が接続され、前記走査
電極以外の一方電極に前記信号配線、他方電極に画素電
極が接続されたアクティブマトリクス基板と、対向電極
が形成された対向基板とが液晶を挟んで対向する形で設
けられ、画素電極と前記信号配線が絶縁膜を介して重畳
され、前記画素電極は前記信号配線と平行に配置された
遮光性パターン上で分離されていることにより、信号配
線と画素電極間の重なり幅が同一になるため、ステッパ
法などで起こるブロック別れと呼ばれる表示不良を無く
すことができる。また、画素電極間の光漏れを遮光性パ
ターンで隠すことができるので、対向基板側に遮光膜を
設ける必要がなく対向基板とアクティブマトリクス基板
との貼り合わせ時の位置ずれを見込んだマージン分開口
率の向上と製造原価の低減を図ることができる。
示装置によると、走査配線と信号配線および該配線に接
続されたスイッチング素子が設けられ、前記スイッチン
グ素子の走査電極に前記走査配線が接続され、前記走査
電極以外の一方電極に前記信号配線、他方電極に画素電
極が接続されたアクティブマトリクス基板と、対向電極
が形成された対向基板とが液晶を挟んで対向する形で設
けられ、画素電極と前記信号配線が絶縁膜を介して重畳
され、前記画素電極は前記信号配線と平行に配置された
遮光性パターン上で分離されていることにより、信号配
線と画素電極間の重なり幅が同一になるため、ステッパ
法などで起こるブロック別れと呼ばれる表示不良を無く
すことができる。また、画素電極間の光漏れを遮光性パ
ターンで隠すことができるので、対向基板側に遮光膜を
設ける必要がなく対向基板とアクティブマトリクス基板
との貼り合わせ時の位置ずれを見込んだマージン分開口
率の向上と製造原価の低減を図ることができる。
【００３２】また、前記信号配線が透明導電膜で形成さ
れていることにより、開口率の向上を図ることができ
る。
れていることにより、開口率の向上を図ることができ
る。
【００３３】また、前記遮光性パターンとして導電膜を
用いて補助容量を形成されていることにより、更なる高
開口率化を図ることができる。
用いて補助容量を形成されていることにより、更なる高
開口率化を図ることができる。
【００３４】また、前記信号配線と接続された予備配線
を前記信号配線と平行に配置し、１画素内に隣接する信
号配線と予備配線が配置され、各々の配線と画素電極間
にできる容量が等しくなるように形成され、前記信号配
線にライン毎に極性の反転する信号電圧が印加すること
により、信号配線の断線冗長性を持たすことができ良品
率の向上が図れる。このとき、前記駆動を行うことによ
り縦方向に出るシャドーイングを軽減することができ、
表示品位の向上が図れる。
を前記信号配線と平行に配置し、１画素内に隣接する信
号配線と予備配線が配置され、各々の配線と画素電極間
にできる容量が等しくなるように形成され、前記信号配
線にライン毎に極性の反転する信号電圧が印加すること
により、信号配線の断線冗長性を持たすことができ良品
率の向上が図れる。このとき、前記駆動を行うことによ
り縦方向に出るシャドーイングを軽減することができ、
表示品位の向上が図れる。
【図１】本発明の実施形態１のアクティブマトリクス型
液晶表示装置のアクティブマトリクス基板の部分平面図
である。
液晶表示装置のアクティブマトリクス基板の部分平面図
である。
【図２】図１のＡ−Ａ’線断面図である。
【図３】図１のＢ−Ｂ’線断面図である。
【図４】図１のＣ−Ｃ’線断面図である。
【図５】本発明の実施形態１のアクティブマトリクス型
液晶表示装置の別のアクティブマトリクス基板の部分平
面図である。
液晶表示装置の別のアクティブマトリクス基板の部分平
面図である。
【図６】本発明の実施形態２のアクティブマトリクス型
液晶表示装置のアクティブマトリクス基板の部分平面図
である。
液晶表示装置のアクティブマトリクス基板の部分平面図
である。
【図７】図６のＤ−Ｄ’線断面図である。
【図８】本発明の実施形態２のアクティブマトリクス型
液晶表示装置の駆動信号である。
液晶表示装置の駆動信号である。
【図９】本発明の実施形態２のアクティブマトリクス型
液晶表示装置の別の駆動信号である。
液晶表示装置の別の駆動信号である。
【図１０】本発明の実施形態２のアクティブマトリクス
型液晶表示装置の別のアクティブマトリクス基板の部分
平面図である。
型液晶表示装置の別のアクティブマトリクス基板の部分
平面図である。
【図１１】従来のアクティブマトリクス型液晶表示装置
のアクティブマトリクス基板の部分平面図である。
のアクティブマトリクス基板の部分平面図である。
【図１２】図１１のＥ−Ｅ’線断面図である。
１ 基板 ２ ゲート配線 ３ 補助容量配線 ４ 接続線 ８ ソース配線 １０ ＴＦＴ（薄膜トランジスタ） １２ 層間絶縁膜 １４ コンタクトホール １５ 画素電極 １６ 遮光性パターン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−125087（ＪＰ，Ａ) 特開 平６−308533（ＪＰ，Ａ) 特開 平６−250217（ＪＰ，Ａ) 国際公開95／2847（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368 G02F 1/1343
Claims (1)
- 【請求項１】 走査配線と信号配線および該配線に接続
されたスイッチング素子が設けられ、前記スイッチング
素子の走査電極に前記走査配線が接続され、前記走査電
極以外の一方電極に前記信号配線、他方電極に画素電極
が接続されたアクティブマトリクス基板と、対向電極が
形成された対向基板とが液晶を挟んで対向する形で設け
られた液晶表示装置において、前記画素電極と前記信号
配線が絶縁膜を介して重畳され、前記画素電極は前記信
号配線と平行に配置された前記基板上に形成された遮光
性パターン上で分離されており、前記信号配線と接続さ
れた予備配線を前記信号配線と平行に配置し、１画素内
に隣接する信号配線と予備配線が配置され、各々の配線
と画素電極間にできる容量が等しくなるように形成さ
れ、該信号配線にライン毎に極性の反転する信号電圧が
印加されることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7929597A JP3323880B2 (ja) | 1997-03-31 | 1997-03-31 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7929597A JP3323880B2 (ja) | 1997-03-31 | 1997-03-31 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10274786A JPH10274786A (ja) | 1998-10-13 |
| JP3323880B2 true JP3323880B2 (ja) | 2002-09-09 |
Family
ID=13685866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7929597A Expired - Fee Related JP3323880B2 (ja) | 1997-03-31 | 1997-03-31 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3323880B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003045874A (ja) | 2001-07-27 | 2003-02-14 | Semiconductor Energy Lab Co Ltd | 金属配線およびその作製方法、並びに金属配線基板およびその作製方法 |
| JP3701661B2 (ja) * | 2003-12-05 | 2005-10-05 | シャープ株式会社 | 表示パネルおよび表示装置 |
| JP4622532B2 (ja) * | 2005-01-18 | 2011-02-02 | 三菱電機株式会社 | 表示装置および表示装置の欠陥修復方法 |
| JP4730410B2 (ja) | 2008-03-27 | 2011-07-20 | エプソンイメージングデバイス株式会社 | 電気光学装置及び電子機器 |
| JP2012142571A (ja) * | 2011-12-26 | 2012-07-26 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
-
1997
- 1997-03-31 JP JP7929597A patent/JP3323880B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10274786A (ja) | 1998-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6208394B1 (en) | LCD device and method for fabricating the same having color filters and a resinous insulating black matrix on opposite sides of a counter electrode on the same substrate | |
| US6088072A (en) | Liquid crystal display having a bus line formed of two metal layers and method of manufacturing the same | |
| JP3312101B2 (ja) | 液晶表示装置 | |
| JP4162890B2 (ja) | 液晶表示装置 | |
| KR100374435B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR100244449B1 (ko) | 박막 트랜지스터 검사용 단락 배선을 갖는 액정 표시 장치와 그 제조 방법(liquid crystal display having shorting bar for testing tft and method for manufacturing the same) | |
| KR100291290B1 (ko) | 액정표시장치및그제조방법 | |
| JPH0495930A (ja) | 液晶表示装置 | |
| JPH10228035A (ja) | 液晶表示装置及びその製造方法 | |
| JPH11212075A (ja) | 液晶表示装置の製造方法 | |
| KR100302281B1 (ko) | 액정표시소자의 어레이기판과 어레이기판을 갖춘 액정표시소자및어레이기판의 제조방법 | |
| KR100485506B1 (ko) | 액정 디스플레이 장치 및 그 제조 방법 | |
| KR19990030336A (ko) | 액정표시장치 및 액정표시장치의 제조방법 | |
| JP3323880B2 (ja) | 液晶表示装置 | |
| JP3329206B2 (ja) | カラー液晶表示装置および画素配列方法 | |
| US7173681B2 (en) | Two pixel electrodes interposing the signal line extending into without extending beyond the recess on the protection film caused by the contact hole | |
| JP2870075B2 (ja) | 薄膜トランジスタパネル及び液晶表示装置 | |
| JP2000122096A (ja) | 反射型液晶表示装置およびその製造方法 | |
| JP3113480B2 (ja) | 液晶表示装置 | |
| JP2002082337A (ja) | 液晶表示装置 | |
| JPH0682824A (ja) | 液晶パネル | |
| JPH11190838A (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| JPH1172801A (ja) | 液晶表示装置 | |
| JP3532172B2 (ja) | 液晶表示装置 | |
| JPH10161150A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110628 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120628 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120628 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130628 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |