KR100243001B1 - 복수 채널용 심볼 타이밍 복구회로 - Google Patents

복수 채널용 심볼 타이밍 복구회로 Download PDF

Info

Publication number
KR100243001B1
KR100243001B1 KR1019970004995A KR19970004995A KR100243001B1 KR 100243001 B1 KR100243001 B1 KR 100243001B1 KR 1019970004995 A KR1019970004995 A KR 1019970004995A KR 19970004995 A KR19970004995 A KR 19970004995A KR 100243001 B1 KR100243001 B1 KR 100243001B1
Authority
KR
South Korea
Prior art keywords
main
timing
recovery circuit
sampling signal
signal
Prior art date
Application number
KR1019970004995A
Other languages
English (en)
Other versions
KR19980068418A (ko
Inventor
김범섭
천병진
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970004995A priority Critical patent/KR100243001B1/ko
Priority to TW086111436A priority patent/TW367655B/zh
Priority to US08/907,646 priority patent/US5991347A/en
Priority to JP3719598A priority patent/JP2896889B2/ja
Publication of KR19980068418A publication Critical patent/KR19980068418A/ko
Application granted granted Critical
Publication of KR100243001B1 publication Critical patent/KR100243001B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명은 복수 채널을 사용하는 베이스밴드 통신시스템에서 복수의 심볼타이밍복구(STR)회로를 사용할 경우, 하나의 주 STR회로에만 전압제어발진기(VCO)를 사용하고, 나머지 종속 STR회로에는 상기 주 STR회로에서 출력된 샘플링신호를 소정지연시켜 PLL록킹을 이룸으로써, VCO간의 간섭을 원천적으로 제거할 수 있는 복수 채널용 심볼 타이밍 복구회로이다.
이를 위해 본 발명은 복수 채널을 사용하는 베이스밴드 통신시스템에 있어서, 상기 복수의 채널중 1개의 주채널을 통해 수신되는 주수신신호의 타이밍에러를 검출하고 주수신신호의 샘플링신호를 생성하여 주 A/D변환기에 출력하는 주 STR회로와, 나머지의 각종속채널에서 수신되는 종속수신신호의 타이밍에러를 검출하여 지연시간을 결정하고, 상기 주 STR회로에서의 샘플링신호를 지연시켜 대응하는 각 종속 A/D변환기의 각 샘플링신호로 하는 하나 이상의 종속 STR회로로 구성된다.

Description

복수 채널용 심볼 타이밍 복구회로
본 발명은 PAM(Pulse Amplitude Modulation)통신시스템에 관한 것으로서, 특히 복수 채널을 사용하는 베이스밴드 통신시스템에서 전압제어발진기간의 간섭을 배제할 수 있는 복수 채널용 심볼 타이밍 복구회로에 관한 것이다.
도 1은 기본적인 베이스밴드 PAM통신시스템블럭도로서, 이에 도시된 바와같이 2진 데이타(ak)를 펄스진폭변조하여 아날로그신호 s(t)를 출력하는 송신단의 펄스진폭변조부(10)(Pulse Amplitude Modulation :PAM으로 약칭)와, 채널(CH)을 통하여 수신된 아날로그신호 r(t)를 디지탈신호 rk로 변환하는 아날로그/디지탈 변환기(20)(Analog/Digital converter : ADC로 약칭)와, ADC(20)의 출력신호(rk)를 입력받아, 송수신단간의 타이밍에러 검출 및 이 타이밍에러 정정동작을 수행한후 상기 ADC(20)에서의 샘플링 타이밍을 피드백제어하는 심볼 타이밍 복구회로(30)(Symbol Timming Recovery : STR로 약칭)와, 상기 ADC(20)의 출력신호(rk)에서 잡음성분을 제거하는 등화기(40)와, 그 등화기(40)의 출력을 2진 데이타
Figure kpo00002
로 변환하는 슬라이서(50)로 구성된다.
여기서, 상기 STR(30)에 관하여는 도 1에 점선으로 나타낸 바와같이 ADC(20)의 입력신호 r(t)에 따라 샘플링신호를 출력하거나(Feed Forward방식), 또는 ADC(20)의 출력신호(rk)에 따라 샘플링신호를 출력할 수도 있는데(Feed Back방식), 디지탈신호를 처리할 수 있는 장점 때문에 Feed Back방식을 선택하기로 한다.
도 2는 복수 채널로 이루어진 PAM통신시스템의 블록도로서, 각 채널(CH1,...,CHn)은 도 1에 도시된 기본적인 베이스밴드 PAM통신시스템을 기본 구성으로 하고, 직렬/병렬 변환기(60)(Serial to Parallel Converter : SPC로 약칭)와 병렬/직렬 변환기(70)(Parallel to Serial Converter : PSC로 약칭)가 각 채널(CH1,...,CHn)을 통합하도록 구성된다.
그리고, 도 3은 제2도의 구성중에서 STR회로의 구성을 나타낸 것으로서, 각 STR(30-1,...,30-n)회로는 동일한 형태를 가지며, 광의의 PLL(Phase Locked Loop)로 생각할 수 있다.
즉, 상기 각 STR(30-1,...,30-n)은 ADC(20-1,...,20-n)에서 출력된 디지탈신호(r1k,...,rnk)를 입력받아 송수신단간의 타이밍에러를 검출하는 타이밍에러 검출기(Timming Error Detector : TED로 약칭)(11)와, 그 TED(11)로부터 출력된 타이밍 에러량에 따른 출력신호에 대응하는 주파수로 발진하여 ADC(20-1,...,20-n)에 상기 발진출력을 샘플링신호로하여 출력하는 전압제어발진기(Voltage Controlled Oscillator : VCO로 약칭)(12)로 구성된다.
이와같이 구성된 종래의 베이스밴드 PAM통신시스템의 동작을 도 2와 도 3을 참조하여 설명하면 다음과 같다.
먼저, 송신단(Tx)에서는 송신하고자 하는 이진데이타 ak(k=0,1,2,..)를 SPC(60)를 통해 복수의 채널(CH1,...,CHn)로 분배하고, 그 분배된 이진데이타(b1k,...,bnk)는 PAM(10-1,...,10-n)에서 아날로그신호 s1(t),...,sn(t)로 변화된 후 채널을 통해 전송 그리고, 수신단(Rx)에서는 수신된 각 신호 r1(t),...,rn(t)를 ADC(20-1,...,20-n)를 통해 디지탈신호(r1k,...,rnk)로 변환하는데, 이때 ADC(20-1,...,20-n)에서는 정확한 타이밍의 샘플링신호가 필요하게 된다.
즉, 도 3에 도시된 바와같이, STR(30-1,...,30-n)의 TED(11)는 상기 ADC(20-1,...,20-n)에서 출력된 디지탈신호(r1k,...,rnk)로부터 타이밍에러를 검출한 후, 이 검출된 타이밍에러량에 비례하는 전압으로 VCO(12)를 구동시키며, 이에따라 VCO(12)에서 상기 ADC(20-1,...,20-n)에 입력되는 샘플링신호의 주파수가 변화하여 타이밍에러를 정정하게 동작한다.
상기 ADC(20-1,..,20-n)는 상기 VCO(12)에서 출력된 샘플링신호에 따라 수신신호r1(t),...,rn(t)를 샘플링하여 타이밍에러가 제거된 디지탈신호(r1k,...,rnk)를 출력하고, 이들 타이밍에러가 제거된 디지탈신호(r1k,...,rnk)는 등화기(40-1,...,40-n)를 각기 통해 채널(CH1,...,CHn)에서 생긴 왜곡이나 잡음이 최대한 억제된 후 슬라이서(50-1,...,50-n)에 의해 이진데이타 (
Figure kpo00003
1k,.....,
Figure kpo00004
nk)로 복구된다.
따라서, 각 채널(CH1,...,CHn)마다 독립적이고 병렬적으로 처리된 각 이진데이타 (
Figure kpo00005
1k,....,
Figure kpo00006
nk)는 PSC(70)에서 통합되어 일련의 직렬 데이타 (
Figure kpo00007
k)로 복구되며, 이것이 최종출력이 된다.
상기에서 설명한 바와같이, 종래의 복수 채널로 이루어진 베이스밴드PAM통신시스템에서 n개의 STR(30-1,...,30-n)가 서로 독립적으로 동작되기 때문에 n개의 VCO(12)가 필요하다.
그런데, n개의 VCO(12)는 동일한 주파수로 동작되기 때문에 서로간 간섭을 피할 수 없게 되고, 이로인하여 정상적인 PLL록킹(Locking)동작을 수행할 수 없는 단점이 있다.
또한, n개의 채널에 대한 n개의 수신기를 단일 칩안에 집적시킬 경우는 VCO간의 간섭현상이 더욱 심화되어, 결국 정상적인 타이밍복구를 할 수 없는 문제점이 발생된다.
따라서, 본 발명의 목적은 복수의 채널로 구성된 베이스밴드PAM통신시스템에 있어서, 하나의 주STR회로에만 VCO를 사용하고, 나머지 종속 STR회로에는 VCO를 사용하지 않고 상기 주STR회로의 출력신호를 지연시켜 PLL록킹을 이룸으로써, VCO간의 간섭을 배제할 수 있는 복수채널용 심볼타이밍복구회로를 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명은 복수의 채널을 갖는 베이스밴드 PAM 통신시스템의 수신측에 대한, 아날로그 신호를 디지털 신호로 변환하는 A/D변환기의 샘플링 타이밍을 제어하는 심볼타이밍 복구회로에 있어서, 상기 복수의 채널중 1개의 주(main)채널을 통해 수신되는 주 수신신호의 타이밍 에러를 검출하고 주 수신신호의 샘플링신호를 생성하여 주 A/D변환기에 출력하는 주심볼 타이밍 복구회로와, 나머지의 각 종속 채널에서 수신되는 종속수신신호의 타이밍에러를 각각 검출하여 각 지연시간을 결정함과 아울러, 상기 샘플링신호를 공통으로 입력하고, 이 입력하는 샘플링신호를 상기 각 지연시간 만큼 지연시켜 대응하는 각 A/D변환기의 샘플링신호로 하는 1개이상의 종속 심볼타이밍 복구회로를 구비하여 구성한 것을 특징으로 한다.
제1도는 기본적인 베이스밴드 PAM통신시스템의 블록도.
제2도는 복수 채널로 이루어진 PAM통신시템의 블록도.
제3도는 제2도에 있어서, STR회로를 나타낸 블록도.
제4도는 본 발명에 있어서 STR회로를 나타낸 회로도.
제5도는 본 발명에서 송수신신호의 타이밍을 나타낸 도면.
제6도는 각 수신신호에 대한 샘플링신호를 나타낸 도면.
〈도면의 주요부분에 대한 부호의 설명〉
20-1,...,20-n : ADC 22 : TED
23 : VCO 24 : ACC
25 : VCD 100-1 : 주 STR회로
100-2,...,100-n : 종속 STR회로
본 발명의 기술에 의한 복수 채널용 심볼 타이밍복구회로는 제4도에 도시된 바와같이, 제2도에 도시된 복수 채널용 베이스 밴드PAM통신시스템에서 심볼타이밍복구(STR)회로의 구조가 다르게 구성된다.
즉, 제4도에 도시된 바와같이, 본 발명의 STR회로의구조는 하나의 주 STR회로(100-1)와 n-1개의 종속 STR회로(100-2,...,100-n)로 구성된다.
이때, 상기 주 STR회로(100-1)는 주ADC(20-1)의 출력을 입력받아 송수신단간의 타이밍에러를 검출하는 TED(22)와, 이 TED(22)에서 검출한 타이밍에러량에 따른 출력신호에 대응하는 주파수로 발진하여 상기 주 ADC(20-1)에 상기 발진출력을 샘플링신호로 출력하는 VCO(23)로 구성된다.
그리고, 상기 각 종속 STR회로(100-2,...,100-n)는 각 종속 ADC(20-2,...,20-n)의 출력을 입력받아 송수신단간의 타이밍 에러를 검출하는 TED(22)와, 그 TED(22)에서 출력된 타이밍에러량을 누적하는 누산기(Accumulator : ACC로 약칭)(24)와, 상기 주 STR회로(100-1)의 VCO(23)에서 출력된 샘플링신호를 입력받아, 상기 ACC(24)의 출력에 따라 샘플링신호의 지연시간을 조정하여 상기 각 종속 ADC(20-2,...,20-n)로 출력하는 전압제어 지연기(Voltage Controlled Delay : VCD로 약칭)(25)로 구성된다.
이와같이 구성된 복수 채널용 심볼 타이밍복구회로의 동작을 첨부된 도면을 참조하여 설명하면 다음과 같다.
설명의 편의상 제5도에 도시된 바와같이, 송신단(Tx)측에서는 먼저 아날로그신호s1(t)가 송신되고, 일정한 시간간격(심볼 주기 T0)을 두고 각각 아날로그신호s2(t),...,sn(t)가 순차적으로 전송된다고 가정한다.
또한, 전송채널(CH1,...,CHn)의 전송특성차이에 의해 수신신호 r1(t),...,rn(t)간의 시간차이는 정확히 심볼주기(T0)가 되지못하기 때문에, 도시된 바와같이 심볼주기(T0)를 중심으로 약간의 오차(Td1,...,Tdn)가 발생되고, 그 오차는 ± T0를 넘지못한다고 가정한다.
그 결과, 수신단(Rx)에서는 수신신호 r1(t)이 가장 먼저 수신되고, 그 뒤를 이어 각 수신신호 r2(t),...,rn(t)가 차례로 수신된다.
먼저, 수신단(Rx)측의 주 STR회로(100-1)에서는 독립적인 PLL동작원리에 의해 도 6에 도시된 바와같이, 수신신호 r1(t)로부터 해당 심볼타이밍에 맞는 샘플링펄스신호p1(t)를 만들어 낸다.
이때, VCO(23)는 초기 위상을 수신신호 r1(t)의 영교차점에서 맞춤으로써, 제로 위상 동작 개시(Zero phase start)를 이룰 수 있다.
그리고, 상기 PLL동작원리는 참고문헌(IEEE, T_COM, May 1976, "Timming Recovery in Digital synchronous Data Receiver" by K. Mueller and M. Muller)에 도시된 "Symbol Timming Recovery"라는 알고리즘에 기초한다.
또한, 수신단(Rx)측의 각 종속 STR회로(100-2,...,100-n)는 상기 주 STR회로(100-1)로부터 출력된 상기 샘플링펄스 p1(t)를 각각 공통으로 입력받아, 각각 자신의 TED(22)의 출력에 따라 상기 샘플링펄스 p1(t)를 각각 소정시간 지연시켜, 도 6에 도시된 바와같이 자신의 수신신호 r2(t),...,rn(t)에 대한 샘플링펄스 p2(t),...,pn(t)로 하여 사용한다.
일 예로, 초기에 TED(22)에서 검출된 현재의 타이밍에러량의 누적치가 양이면, 즉 VCD(25)의 출력인 샘플링펄스 p2(t),..,pn(t)의 타이밍이 수신신호 r2(t),...,rn(t)의 심볼 타이밍보다 빠르면 지연시간을 연장시키고, TED(22)에서 검출된 현재의 타이밍 에러량의 누적치가 음이면, 즉 VCD(25)의 출력인 샘플링펄스 p2(t),...,pn(t)의 타이밍이 수신신호 r2(t),...,rn(t)의 심볼 타이밍보다 느리면 지연시간을 단축시켜, 타이밍 에러가 사라지도록 동작된다.
즉, 종속 STR회로(100-2,..,100-n)의 각 VCD(25)는 전압에 의해 지연시간량이 조정되는 시간지연소자로서, ACC(24)의 누적 타이밍에러값에 따라 지연시간을 조절하게 된다.
그리고, 주 STR회로(100-1)의 수신신호 r1(t)의 영교차 시점과 종속 STR회로(100-2,...,100-n)의 수신신호 r2(t),...,rn(t)의 영교차 시점간의 시간간격을 VCD(25)의 초기 지연량으로 인가함으로써, 제로 위상동작 개시(Zero phase start)를 이룰 수 있다.
또한, VCD(25)는 원래 VCO(23)와 같은 에러누적기능을 가지고 있지 않기 때문에 수신신호 r2(t),...,rn(t)의 타이밍을 추적할 수 없다. 따라서, ACC(24)를 TED(22)와 VCD(25)사이에 삽입하여 수신신호 r2(t),...,rn(t)의 타이밍을 추적하도록 되어 있다.
이때, 필요에 따라 주 STR회로(100-1)의 TED(22)와 VCO(23)사이 또는 종속 STR회로(100-2,...,100-n)의 TED(22)와 VCD(25)사이에서 회로의 동작을 안정화시키는 루프필터(Loop Filter)를 삽입하여 이용할 수도 있다.
상기에서 상세히 설명한 바와같이, 본 발명은 복수 채널을 사용하는 베이스밴드 통신시스템에서 복수의 STR회로를 사용할 경우, 하나의 주 STR회로에만 VCO를 사용하고, 나머지 종속 STR회로에는 상기 주 STR회로에서 출력된 샘플링신호를 VCD로 지연시켜 실질적으로 PLL록킹을 이루도록 되어 있으므로, 종래와 같은 VCO간의 간섭을 원천적으로 제거할 수 있는 효과가 있다.
그리고, 본 발명을 고집적회로에 적용할 경우 더욱 정확한 심볼 타이밍을 복구할 수 있는 효과가 있다.

Claims (4)

  1. 복수 채널을 갖는 베이스밴드PAM 통신시스템의 수신측에 대한, 아날로그 수신신호를 디지털 신호로 변환하는 A/D변환기의 샘플링타이밍을 제어하는 심볼타이밍 복구 회로에 있어서, 상기 복수의 채널중 1개의 주채널을 통해 수신되는 주 수신신호의 타이밍에러를 검출하고 주수신신호의 샘플링신호를 생성하는 주 A/D변환기에 출력하는 주 심볼타이밍복구회로와; 나머지의 각 종속채널에서 수신되는 종속수신신호의 타이밍에러를 각각 검출하여 각 지연시간을 결정함과 아울러, 상기 샘플링신호를 입력하고, 이 입력하는 샘플링신호를 상기 각 지연시간 만큼 지연시켜 대응하는 각 종속 A/D변환기의 샘플링신호로 하는 하나 이상의 종속 심볼 타이밍 복구회로로 구성된 것을 특징으로 하는 복수 채널용 심볼 타이밍 복구회로.
  2. 제1항에 있어서, 상기 주 심볼 타이밍 복구회로는 상기 주 A/D변환기의 출력을 입력받아 송수신단간의 타이밍에러를 검출하는 타이밍 에러 검출기와, 그 타이밍 에러 검출기에서 출력되는 타이밍에러량에 따른 출력신호에 의해 상기 주 A/D변환기에 출력하는 상기 샘플링신호의 주파수를 변환하는 전압제어발진기로 구성된 것을 특징으로 하는 복수 채널용 심볼 타이밍 복구회로.
  3. 제1항에 있어서, 상기 각 종속 심볼타이밍복구회로는 종속 A/D변환기의 출력을 입력받아 송수신단간의 타이밍 에러를 검출하는 타이밍에러 검출기와, 그 타이밍에러 검출기에서 검출된 타이밍에러량을 누적하는 누산기와, 상기 주 심볼타이밍복구회로에서 출력된 샘플링신호를 입력받아, 상기 누산기의 누적에러량에 따라 상기 지연시간을 조정하여 상기 샘플링신호를 지연하여 상기 종속 A/D변환기에 출력하는 전압 제어지연기로 구성된 것을 특징으로 하는 복수 채널용 심볼 타이밍 복구회로.
  4. 제3항에 있어서, 상기 전압제어지연기는, 상기 타이밍에러검출기에서 검출된 현재의 타이밍에러가 양이면 상기 주 심볼타이밍복구회로에서 입력된 샘플링신호의 지연시간을 연장시키고, 상기 타이밍에러 검출기에서 검출된 현재의 타이밍에러가 음이면 주 심볼 타이밍 복구회로로부터 입력된 샘플링신호의 지연시간을 단축시키게 구성된 것을 특징으로 하는 복수 채널용 심볼 타이밍 복구회로.
KR1019970004995A 1997-02-19 1997-02-19 복수 채널용 심볼 타이밍 복구회로 KR100243001B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019970004995A KR100243001B1 (ko) 1997-02-19 1997-02-19 복수 채널용 심볼 타이밍 복구회로
TW086111436A TW367655B (en) 1997-02-19 1997-08-09 Symbol timing recovery circuit for a base band communication system having a plurality of channels
US08/907,646 US5991347A (en) 1997-02-19 1997-08-11 Symbol timing recovery circuit for a base band communication system using a plurality of channels
JP3719598A JP2896889B2 (ja) 1997-02-19 1998-02-19 複数チャンネル用のシンボルタイミング復旧回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970004995A KR100243001B1 (ko) 1997-02-19 1997-02-19 복수 채널용 심볼 타이밍 복구회로

Publications (2)

Publication Number Publication Date
KR19980068418A KR19980068418A (ko) 1998-10-15
KR100243001B1 true KR100243001B1 (ko) 2000-02-01

Family

ID=19497415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970004995A KR100243001B1 (ko) 1997-02-19 1997-02-19 복수 채널용 심볼 타이밍 복구회로

Country Status (4)

Country Link
US (1) US5991347A (ko)
JP (1) JP2896889B2 (ko)
KR (1) KR100243001B1 (ko)
TW (1) TW367655B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1221794A1 (en) * 2001-01-05 2002-07-10 Alcatel Method and arrangement to determine a clock timing error in a multi-carrier transmission system
US7421014B2 (en) * 2003-09-11 2008-09-02 Xilinx, Inc. Channel bonding of a plurality of multi-gigabit transceivers
US7653828B2 (en) * 2004-05-28 2010-01-26 Sap Ag Timeout manager
JP4544915B2 (ja) * 2004-06-03 2010-09-15 ルネサスエレクトロニクス株式会社 受信装置及びアナログ・ディジタル変換装置
EP2719135B1 (en) * 2011-06-10 2020-05-20 Airbus Defence and Space Limited Alignment of non-synchronous data streams
US9432177B2 (en) * 2013-04-12 2016-08-30 Mitsubishi Electric Corporation Communication apparatus and reception method
US9184737B1 (en) * 2014-06-17 2015-11-10 Broadcom Corporation Process mitigated clock skew adjustment
US11476947B2 (en) * 2019-05-24 2022-10-18 Google Llc Low power coherent receiver for short-reach optical communication

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI97183C (fi) * 1994-02-15 1996-10-25 Nokia Telecommunications Oy Menetelmä vastaanottimen synkronoimiseksi vastaanotetun signaalin taajuuteen ja vaiheeseen
US5914986A (en) * 1994-11-30 1999-06-22 Matsushita Electric Industrial Co., Ltd. Receiving circuit
KR0143115B1 (ko) * 1995-06-09 1998-07-15 김광호 심볼 타이밍 복구회로 및 방법

Also Published As

Publication number Publication date
JPH114217A (ja) 1999-01-06
US5991347A (en) 1999-11-23
KR19980068418A (ko) 1998-10-15
JP2896889B2 (ja) 1999-05-31
TW367655B (en) 1999-08-21

Similar Documents

Publication Publication Date Title
US9106399B2 (en) Phase control block for managing multiple clock domains in systems with frequency offsets
US7016449B2 (en) Timing recovery and frequency tracking system and method
US6094464A (en) Burst mode receiver
US7920601B2 (en) Vehicular communications system having improved serial communication
US5012490A (en) Varying bandwidth digital signal detector
US7526049B2 (en) Data sampling circuit and semiconductor integrated circuit
US7405650B2 (en) Device with improved serial communication
GB2290202A (en) Frequency-shift-keying detector using digital circuits
KR100243001B1 (ko) 복수 채널용 심볼 타이밍 복구회로
US5229998A (en) Method of reducing the low-frequency component of jitter in a digital data transmission system
US20010038675A1 (en) Digital clock/data signal recovery method and apparatus
US20080320324A1 (en) Data recovery (CDR) architecture using interpolator and timing loop module
KR100504761B1 (ko) 직교 진폭 변조를 위한 구성 성분의 타이밍 회복 시스템
CA2203725C (en) Method of transmitting clock signal and device employing the same
EP0818904B1 (en) Timing recovery for DAB receivers
DK168347B1 (da) Fremgangsmåde, sender og modtager til transmission af digital hjælpeinformation
KR19980077667A (ko) 심볼 타이밍 복구장치
JPH09199997A (ja) Ａｆｃ回路
SU1277411A1 (ru) Устройство тактовой синхронизации приемника дискретной информации
WO2004091131A1 (en) Method and apparatus for generating a phase shifted output clock signal
CN1154011A (zh) 采用costas环部分改进发射频率的稳定度的装置与方法
JPH08274746A (ja) データ送信装置およびデータ受信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051021

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee