JP3320134B2 - High dielectric constant capacitor and manufacturing method thereof - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は主として金属酸化物から
なり、誘電率が大きい誘電体膜が用いられた半導体記憶
装置のキャパシタ、その製法、その製造装置およびキャ
パシタ用誘電体膜に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitor for a semiconductor memory device using a dielectric film mainly composed of metal oxide and having a large dielectric constant, a method of manufacturing the same, a manufacturing apparatus thereof, and a dielectric film for the capacitor.

【０００２】[0002]

【従来の技術】現在の半導体記憶装置に用いられている
キャパシタは、シリコン酸化膜もしくはシリコンチッ化
膜、またはそれらの積層体からなる誘電体膜が対向する
１対の多結晶シリコンなどから成る電極で挟まれた構造
を有する。この構造のキャパシタはＤＲＡＭ（Ｄｙｎａ
ｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）
のメモリーセルなどに多く採用されている。2. Description of the Related Art At present, a capacitor used in a semiconductor memory device has an electrode made of a pair of polycrystalline silicon or the like opposed to a silicon oxide film or a silicon nitride film, or a dielectric film made of a laminate thereof. It has a structure sandwiched between. The capacitor having this structure is a DRAM (Dyna)
mic Random Access Memory)
It is widely used in memory cells.

【０００３】このような半導体記憶装置は、近年の微細
化技術の進展によって、その集積化が進んでいる。集積
化の進展はチップ面積の縮小、ひいてはキャパシタセル
のチップ面積に対する占有面積の減少が強いられてき
た。しかしながらキャパシタ面積の減少はキャパシタの
蓄積電荷容量の低下をもたらす。記憶装置として機能さ
せるにはある一定の蓄積電荷量が必要であるので、これ
まではキャパシタの電極面積を大きくとるために３次元
的構造のキャパシタセルが開発されてきている。[0003] Such a semiconductor memory device has been increasingly integrated due to recent advances in miniaturization technology. Advances in integration have led to a reduction in chip area and, consequently, a reduction in the area occupied by the chip area of the capacitor cell. However, a reduction in the capacitor area results in a reduction in the stored charge capacity of the capacitor. Since a certain amount of accumulated charge is required to function as a storage device, a capacitor cell having a three-dimensional structure has been developed so far in order to increase the electrode area of the capacitor.

【０００４】しかしながら、３次元構造のセルを作るに
は複雑な製造プロセスが必要であり、製造設備費および
製造コストの増加をもたらし、半導体事業を圧迫する要
因になっている。そのため、キャパシタセル構造の簡素
化による製造のコストの低減が強く求められている。[0004] However, the production of cells having a three-dimensional structure requires a complicated production process, which leads to an increase in production equipment costs and production costs, and is a factor that puts pressure on the semiconductor business. Therefore, there is a strong demand for a reduction in manufacturing cost by simplifying the capacitor cell structure.

【０００５】一方、従来のシリコン酸化物やシリコンチ
ッ化物に代わって誘電率の大きな誘電体材料によりキャ
パシタを作製することによって、集積度が上がっても簡
単な平面構造のキャパシタを構成することができる。こ
の高誘電率キャパシタ用の誘電体材料として、これまで
にＳｒＴｉＯ₃系、ＰＺＴ（ＰｂＺｒＯ₃−ＰｂＴｉＯ₃
固溶体）系、Ｔａ₂Ｏ₅などの金属酸化物を主成分とした
材料が開発されている。On the other hand, by manufacturing a capacitor using a dielectric material having a large dielectric constant in place of the conventional silicon oxide or silicon nitride, a capacitor having a simple planar structure can be formed even if the degree of integration is increased. . As a dielectric material for this high dielectric constant capacitor, SrTiO ₃ -based, PZT (PbZrO ₃ -PbTiO ₃₎
Materials having a metal oxide such as Ta ₂ O ₅ as a main component have been developed.

【０００６】従来のキャパシタは、たとえば特開平３−
１１０８６１号公報、特開平３−１２６２５２号公報や
特開昭６０−２０５９１３号公報などに開示されている
ように、シリコンウェハ基板上に絶縁膜を介して下部電
極、誘電体膜および上部電極が積層されて形成されてい
る。下部電極と誘電体膜とのあいだにバリヤー層が形成
されることもある。多くのばあい、上下の電極には白金
Ｐｔが用いられる。A conventional capacitor is disclosed in, for example,
As disclosed in JP-A-1108661, JP-A-3-126252 and JP-A-60-205913, a lower electrode, a dielectric film and an upper electrode are laminated on a silicon wafer substrate via an insulating film. It has been formed. A barrier layer may be formed between the lower electrode and the dielectric film. In many cases, platinum Pt is used for the upper and lower electrodes.

【０００７】[0007]

【発明が解決しようとする課題】前述の金属酸化物を主
成分とする高誘電率材料には、誘電率が大きいこと、漏
れ電流が充分に小さいことなどのキャパシタ特性が求め
られる。しかしながら、多くの金属酸化物はその製造プ
ロセスや種々の環境において酸素欠損が生じ、誘電体と
しての特性が劣化すること、また、ばあいによっては半
導性を示すことが知られている。したがって、キャパシ
タの成膜条件や成膜後の処理方法によっては所望のキャ
パシタ特性がえられないという問題がある。The above-mentioned high dielectric constant material containing a metal oxide as a main component is required to have capacitor characteristics such as a large dielectric constant and a sufficiently small leakage current. However, it is known that many metal oxides cause oxygen deficiency in the production process and various environments, deteriorating the characteristics as a dielectric, and also exhibit semiconductivity in some cases. Therefore, there is a problem that desired capacitor characteristics cannot be obtained depending on the film forming conditions of the capacitor and the processing method after the film formation.

【０００８】また、半導体デバイスの製造プロセスは数
多くの工程から成っており、その数は数百にも及ぶこと
がある。高誘電率キャパシタもこれらの種々の製造プロ
セスにおける環境にさらされるが、諸条件下でそのキャ
パシタ特性の劣化があってはならない。たとえば、Ｐｔ
からなる上部電極を用いた、通常の高誘電率キャパシタ
では、チッ素雰囲気下や真空中で４５０℃以上の温度が
加わると誘電特性が著しく劣化し、キャパシタとして機
能しないという問題がある。[0008] The manufacturing process of a semiconductor device is composed of a number of steps, and the number of steps may reach several hundreds. High dielectric constant capacitors are also exposed to the environment in these various manufacturing processes, but must not degrade under their conditions. For example, Pt
In a normal high dielectric constant capacitor using an upper electrode made of, there is a problem that when a temperature of 450 ° C. or more is applied in a nitrogen atmosphere or a vacuum, the dielectric characteristics are significantly deteriorated and the capacitor does not function.

【０００９】また、前述のＳｒＴｉＯ_３系、ＰＺＴ系な
どの誘電率の大きい材料において、さらに誘電率が大き
く、漏れ電流の小さいキャパシタ用誘電体材料が要望さ
れている。In addition, among the above-mentioned materials having a large dielectric constant, such as the SrTiO ₃ system and the PZT system, a dielectric material for a capacitor having a higher dielectric constant and a small leakage current is demanded.

【００１０】本発明は叙上の問題を解決するためになさ
れたものであり、キャパシタ形成後の熱処理工程におい
ても、酸素欠損に伴うキャパシタ特性が劣化しないキャ
パシタを提供することを目的としている。SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and has as its object to provide a capacitor in which the capacitor characteristics due to oxygen deficiency do not deteriorate even in a heat treatment step after the formation of the capacitor.

【００１１】本発明はさらに、キャパシタが形成された
あとの熱処理工程前の初期特性においても、誘電率が大
きく、漏れ電流の小さいキャパシタがえられるキャパシ
タの製法、その製造装置およびキャパシタ用誘電体膜を
提供することを目的としている。そのため本発明では、
従来のＳｒＴｉＯ₃系やＰＺＴ系などの誘電体材料の漏
れ電流を低減させる効果を有する元素の添加などによ
り、従来の材料の誘電率または漏れ電流の特性が改善さ
れた新規な誘電体材料をも提供する。The present invention further provides a method of manufacturing a capacitor capable of obtaining a capacitor having a large dielectric constant and a small leakage current even in initial characteristics before a heat treatment step after the capacitor is formed, a manufacturing apparatus thereof, and a dielectric film for the capacitor. It is intended to provide. Therefore, in the present invention,
By adding an element having the effect of reducing the leakage current of a conventional dielectric material such as SrTiO ₃ or PZT, a new dielectric material having improved dielectric constant or leakage current characteristics of the conventional material can be used. provide.

【００１２】[0012]

【課題を解決するための手段】本発明の高誘電率キャパ
シタは、金属酸化物を主成分とする比誘電率１００以上
の高誘電率の誘電体材料からなる誘電体膜と、前記誘電
体膜を挟んで対向する一対の電極からなる高誘電率キャ
パシタであって、前記誘電体膜の上部に形成された上部
電極の上に前記誘電体材料の酸素欠損を抑制する保護膜
が形成されていることを特徴とする。According to the high dielectric constant capacitor of the present invention, the relative dielectric constant of which is mainly composed of metal oxide is 100 or more.
A dielectric film made of a dielectric material having a high dielectric constant, and a high dielectric constant capacitor consisting of a pair of electrodes opposed to each other with the dielectric film interposed therebetween, wherein the upper electrode formed on the dielectric film A protective film for suppressing oxygen deficiency of the dielectric material is formed thereon.

【００１３】前記保護膜の材料は、 （ａ）Ａｌのチッ化物、または（ｂ）Ａｌの酸化物から
なり、しかも前記保護膜に開けられた開孔部に埋め込ま
れ、上部電極と電気的接続されたアルミニウムの電極配
線が形成されていることが望ましい。[0013] Materials of the protective film is an oxide of (a) Al a nitride or (b) Al,
And embedded in the opening formed in the protective film.
And an aluminum electrode arrangement electrically connected to the upper electrode.
Desirably, a line is formed .

【００１４】前記誘電体膜はＳｒＴｉＯ3、ＰｂＺｒＯ
3、ＰｂＴｉＯ3、ＢａＴｉＯ3、(Ｐｂ,Ｌａ)(Ｚｒ,Ｔ
ｉ)Ｏ3から選ばれた一つの組成またはこれらの固溶体か
らなることが望ましい。The dielectric film is made of SrTiO3, PbZrO
3, PbTiO3, BaTiO3, (Pb, La) (Zr, T
i) a composition selected from O3 or a solid solution thereof
Ranaru it is desirable.

【００１５】[0015]

【００１６】[0016]

【００１７】[0017]

【００１８】本発明のキャパシタの製法は、下部電極上
に金属酸化物を主成分とする比誘電率１００以上の誘電
体材料からなる誘電体膜を設け、該誘電体膜上に上部電
極を設けてなる半導体記憶装置のキャパシタの製法であ
って、前記誘電体膜の成膜後に、酸化性ガスの分圧が１
気圧以上の圧力である酸化性雰囲気下で熱処理すること
を特徴とする。According to the method of manufacturing a capacitor of the present invention, a dielectric film made of a dielectric material containing a metal oxide as a main component and having a relative dielectric constant of 100 or more is provided on a lower electrode, and an upper electrode is provided on the dielectric film. A method for manufacturing a capacitor of a semiconductor memory device comprising: forming a partial pressure of an oxidizing gas after forming a dielectric film;
The heat treatment is performed in an oxidizing atmosphere at a pressure higher than the atmospheric pressure.

【００１９】本発明のキャパシタの製法は、下部電極上
に金属酸化物を主成分とする比誘電率１００以上の誘電
体材料からなる誘電体膜をスパッタ法、ＣＶＤ法、ＭＢ
Ｅ法、真空蒸着法またはレーザアブレーション法で設
け、該誘電体膜上に上部電極を設けてなる半導体記憶装
置のキャパシタの製法であって、一回に成膜する厚さを
５０ｎｍ以下にして行う前記誘電体膜の成膜工程と、こ
れに連続する酸化性雰囲気下で熱処理する工程とを、少
なくとも２回繰り返して所定の厚さの誘電体膜を設ける
ことを特徴とする。The method of manufacturing a capacitor according to the present invention comprises the steps of: sputtering a dielectric film made of a dielectric material having a relative dielectric constant of 100 or more containing a metal oxide as a main component on a lower electrode;
Method E, set <br/> only by vacuum deposition or laser ablation, a capacitor manufacturing method of the semiconductor memory device formed by providing an upper electrode dielectric film, the thickness of forming a film on one
The step of forming the dielectric film at a thickness of 50 nm or less and the step of performing a heat treatment in an oxidizing atmosphere successive thereto are repeated at least twice to provide a dielectric film having a predetermined thickness. .

【００２０】[0020]

【００２１】[0021]

【００２２】また、本発明のキャパシタ用誘電体膜は、
（Ｂａ_1-xＳｒ_x）ＴｉＯ₃、０≦ｘ≦１なる組成式で表
される組成物に、Ｍｎ元素を酸化物Ｍｎ₂Ｏ₃の分子式で
０．０５ｗｔ％から５ｗｔ％添加含有せしめられてな
り、電極は白金、パラジウムまたは金からなることを特
徴とする。Further, the dielectric film for a capacitor of the present invention comprises:
(Ba _1-x Sr _x ) TiO ₃ , wherein the composition represented by the composition formula of 0 ≦ x ≦ 1 is added with 0.05 wt% to 5 wt% of Mn element in the molecular formula of oxide Mn ₂ O _3. Tena
Ri, the electrodes characterized by Rukoto a platinum, palladium or gold.

【００２３】前記（Ｂａ_1-xＳｒ_x）ＴｉＯ₃、０≦ｘ≦
１なる組成物に代えてＰｂ（Ｚｒ_1-yＴｉ_y）Ｏ₃、０≦
ｙ≦１なる組成物を用いても同様に高特性のキャパシタ
用誘電体膜がえられる。(Ba _1-x Sr _x ) TiO ₃ , 0 ≦ x ≦
Pb (Zr _1-y Ti _y ) O ₃ , 0 ≦
Even when a composition satisfying y ≦ 1, a dielectric film for a capacitor having high characteristics can be similarly obtained.

【００２４】さらに、前記組成物のＰｂ元素の２から１
５ｍｏｌ％をＳｒで置換することが好ましい。Further, from 2 to 1 of the Pb element in the composition,
It is preferable to substitute 5 mol% with Sr.

【００２５】また、本発明のキャパシタ用誘電体膜は、
（Ｓｒ_1-zＣａ_z）₃Ｔｉ₂Ｏ₇なる組成式で表される組成
物において、０．４≦ｚ≦０．８なる組成を有してなる
ことを特徴とする。Further, the dielectric film for a capacitor according to the present invention comprises:
The composition represented by the composition formula (Sr _{1 -zCaz} ) ₃ Ti ₂ O ₇ is characterized by having a composition of 0.4 ≦ z ≦ 0.8.

【００２６】前記（Ｓｒ_1-zＣａ_z）₃Ｔｉ₂Ｏ₇、０．４
≦ｚ≦０．８なる組成で表される組成物に、Ｍｅ₂Ｏ
₃（Ｍｅは、Ｌａ、Ｎｄ、Ｓｍ、Ｇｄのいずれかを表
す）なる組成式で表される酸化物を０．０５ｍｏｌ％か
ら５ｍｏｌ％添加含有せしめられることが好ましい。さ
らに、この材料にＭｎ元素をＭｎ₂Ｏ₃の分子式で０．０
５ｗｔ％から５ｗｔ％添加含有せしめられることが一層
好ましい。The above (Sr ₁ -z _Caz ) ₃ Ti ₂ O ₇ , 0.4
Me ₂ O was added to the composition represented by the composition of ≦ z ≦ 0.8.
₃ (Me represents any one of La, Nd, Sm, and Gd) It is preferable to add 0.05 mol% to 5 mol% of an oxide represented by a composition formula. Further, Mn element is added to this material by a molecular formula of Mn ₂ O ₃ of 0.0.
It is more preferable to add 5 wt% to 5 wt%.

【００２７】[0027]

【作用】本発明によれば、キャパシタの上部電極の上に
特別の保護膜が設けられているため、キャパシタの製造
プロセス中での酸素欠損を抑制することができる。これ
により、キャパシタの特性の劣化を抑えることができ、
安定した高誘電率で漏れ電流の小さいキャパシタの性能
がえられる。According to the present invention, since a special protective film is provided on the upper electrode of the capacitor, oxygen deficiency during the manufacturing process of the capacitor can be suppressed. Thereby, deterioration of the characteristics of the capacitor can be suppressed,
The performance of a capacitor having a stable high dielectric constant and a small leakage current can be obtained.

【００２８】[0028]

【００２９】本発明の誘電体膜の製法において、成膜停
止後、酸化性雰囲気下で徐冷することにより、成膜停止
後基板取出しまでの過程における酸素欠損を抑制させる
ことができ、安定した特性の誘電体膜をうることができ
る。In the method of manufacturing a dielectric film of the present invention, oxygen deficiency in the process from the stop of film formation to the removal of the substrate can be suppressed by slow cooling in an oxidizing atmosphere after the stop of film formation. A dielectric film having characteristics can be obtained.

【００３０】さらに、上部電極を形成したのちに、酸化
性雰囲気下で熱処理をすることにより、酸素欠損を回復
させることができ、優れたキャパシタ特性を有するキャ
パシタをうることができる。Furthermore, by performing a heat treatment in an oxidizing atmosphere after forming the upper electrode, oxygen deficiency can be recovered, and a capacitor having excellent capacitor characteristics can be obtained.

【００３１】さらに、誘電体膜の成膜後に、１気圧以上
の酸化性ガス分圧下にて熱処理することにより、熱処理
中での酸素欠損が抑制されるため、優れたキャパシタ特
性を有する誘電体膜をうることができる。Furthermore, by performing a heat treatment under an oxidizing gas partial pressure of 1 atm or more after the formation of the dielectric film, the oxygen deficiency during the heat treatment is suppressed, so that the dielectric film has excellent capacitor characteristics. Can be obtained.

【００３２】また、一回に成膜する厚さを５０ｎｍ以下
にして行う成膜工程と酸化性雰囲気下の熱処理工程とを
２回以上繰り返すことにより、成膜過程での酸素欠損を
回復させつつ成膜ができるために、酸素欠損の少ない優
れたキャパシタ特性を有する誘電体膜をうることができ
る。Further, the thickness of the film formed at one time is 50 nm or less.
By repeating the film formation step performed in the above and the heat treatment step in an oxidizing atmosphere at least twice, film formation can be performed while recovering oxygen deficiency in the film formation process. Having a dielectric film.

【００３３】[0033]

【００３４】[0034]

【００３５】本発明のキャパシタ用誘電体膜によれば、
（Ｂａ_1-xＳｒ_x）ＴｉＯ₃、０≦ｘ≦１、Ｐｂ（Ｚｒ_1-y
Ｔｉ_y）Ｏ₃、０≦ｙ≦１または（Ｓｒ_1-zＣａ_z）₃Ｔｉ₂
Ｏ₇、０．４≦ｚ≦０．８なる組成物に、微量のＭｎ元
素を含有させることにより、成膜時などに発生する酸素
欠陥によるＴｉ元素の＋３価イオン発生とその＋４価イ
オンとのあいだの電子の交換による抵抗の低下をＭｎ自
身の価数変化によって電子のやり取りを短範囲化するこ
とによって防ぐことができる。そのため、高い絶縁性
（低漏れ電流密度）をもたせることができ、酸素欠損の
少ない優れたキャパシタ特性を有する誘電体膜をうるこ
とができる。According to the dielectric film for a capacitor of the present invention,
(Ba _1-x Sr _x ) TiO ₃ , 0 ≦ x ≦ 1, Pb (Zr _1-y
Ti _y ) O ₃ , 0 ≦ y ≦ 1 or (Sr _{1 -z} C _az ) ₃ Ti ₂
By adding a small amount of Mn element to the composition satisfying O ₇ , 0.4 ≦ z ≦ 0.8, generation of +3 valence ions of Ti element due to oxygen defects generated at the time of film formation and the like and +4 valence ions thereof The decrease in resistance due to the exchange of electrons during the period can be prevented by shortening the exchange of electrons by changing the valence of Mn itself. Therefore, a dielectric film having high insulating properties (low leakage current density) and excellent capacitor characteristics with few oxygen vacancies can be obtained.

【００３６】本発明においてＳｒ₃Ｔｉ₂Ｏ₇（比誘電率
＝３８）とＣａ₃Ｔｉ₂Ｏ₇（比誘電率＝５９）との固溶
体を誘電体材料として用いることにより、中間の組成領
域で比誘電率が両組成端の比誘電率よりも著しく大きく
なる。よって、組成範囲を選ぶことにより、誘電率の充
分大きい誘電体膜をうることができる。In the present invention, by using a solid solution of Sr ₃ Ti ₂ O ₇ (relative dielectric constant = 38) and Ca ₃ Ti ₂ O ₇ (relative dielectric constant = 59) as a dielectric material, an intermediate composition region can be obtained. The relative permittivity becomes significantly higher than the relative permittivity of both composition ends. Therefore, by selecting the composition range, a dielectric film having a sufficiently large dielectric constant can be obtained.

【００３７】前記固溶体に、さらにＳｒの＋２価イオン
とＴｉの＋４価イオンのイオン半径の平均値（０．９２
Å）よりも大きなイオン半径のランタニド系元素（Ｌ
ａ、Ｎｄ、Ｓｍ、Ｇｄ）の酸化物を添加することによっ
て、５ｍｏｌ％までの添加量ならば漏れ電流密度を大き
くすることなく比誘電率を大きくすることができる。In the solid solution, the average value of the ion radii of the +2 valence ions of Sr and the +4 valence ions of Ti (0.92
Lanthanide-based elements (L
By adding an oxide of a, Nd, Sm, and Gd), the relative dielectric constant can be increased without increasing the leakage current density if the addition amount is up to 5 mol%.

【００３８】[0038]

【実施例】つぎに図面を参照しながら本発明のキャパシ
タを説明する。BRIEF DESCRIPTION OF THE DRAWINGS FIG.

【００３９】図１は本発明のキャパシタの一実施例を示
す断面説明図である。図１において、２はシリコンウエ
ハ基板などからなる半導体基板で、その表面に熱酸化
法、ＣＶＤ法、スパッタ法などにより設けられた酸化膜
やチッ化膜などからなる絶縁膜２ａ上に下部電極３、誘
電体膜４、上部電極５が順次成膜されてキャパシタが形
成されている。本発明では、上部電極５の上にさらに誘
電体膜４の酸素欠損を防止するための保護膜１が設けら
れている点に特徴がある。なお、図１に示された実施例
および以下に説明する実施例においては、半導体基板表
面に設けられた絶縁膜上にキャパシタが形成される例で
示しているが、キャパシタの形成場所はこれらの例に限
定されるものではなく、他のフィールド絶縁膜上や配線
膜などの上に層間絶縁膜などを介して形成されてもよ
い。層間絶縁膜上にキャパシタが形成されるばあい、下
部電極はプラグなどを介してトランジスタに接続され
る。FIG. 1 is an explanatory sectional view showing an embodiment of the capacitor of the present invention. In FIG. 1, reference numeral 2 denotes a semiconductor substrate made of a silicon wafer substrate or the like, and a lower electrode 3 is formed on an insulating film 2a made of an oxide film or a nitride film provided on the surface by a thermal oxidation method, a CVD method, a sputtering method or the like. , A dielectric film 4 and an upper electrode 5 are sequentially formed to form a capacitor. The present invention is characterized in that a protective film 1 for preventing oxygen deficiency of the dielectric film 4 is further provided on the upper electrode 5. In the embodiment shown in FIG. 1 and the embodiment described below, an example is shown in which a capacitor is formed on an insulating film provided on the surface of a semiconductor substrate. The present invention is not limited to this example, and may be formed on another field insulating film, a wiring film, or the like via an interlayer insulating film or the like. When a capacitor is formed on the interlayer insulating film, the lower electrode is connected to the transistor via a plug or the like.

【００４０】下部電極３および上部電極５は、たとえば
白金、パラジウム、金などの材料を、たとえばスパッタ
法、真空蒸着法などにより、通常、下部電極３は段差を
小さくするため、薄い程好ましく、約５０ｎｍ以下の厚
さに、上部電極はとくに制限されないが通常は１００ｎ
ｍ程度の厚さに形成される。The lower electrode 3 and the upper electrode 5 are preferably made of a material such as platinum, palladium, or gold by, for example, a sputtering method or a vacuum evaporation method. Although the upper electrode is not particularly limited to a thickness of 50 nm or less, it is usually 100 nm.
The thickness is about m.

【００４１】また、誘電体膜４は比誘電率が１００以上
の高誘電率を有する材料が好ましく、たとえばＳｒＴｉ
Ｏ₃系、ＰＺＴ（ＰｂＺｒＯ₃−ＰｂＴｉＯ₃固溶体）
系、ＢａＴｉＯ₃系、ＰＬＺＴ系などの金属酸化物を主
成分とするものが好んで用いられ、これらの材料をター
ゲットとしてＲＦマグネトロンスパッタ法、ゾルゲル法
などで成膜されたり、ＣＶＤ法、レーザアブレーション
法などにより成膜される。誘電体膜４の厚さは薄い程キ
ャパシタ容量が大きく好ましいが、その半面薄くなると
漏れ電流が多くなるため、通常は５０〜１００ｎｍの厚
さに形成される。The dielectric film 4 is preferably made of a material having a relative dielectric constant of 100 or more and having a high dielectric constant.
O ₃ system, PZT (PbZrO ₃ -PbTiO ₃ solid solution)
, BaTiO ₃ , PLZT and other materials containing a metal oxide as a main component are preferably used. These materials are used as a target to form a film by an RF magnetron sputtering method, a sol-gel method, a CVD method, a laser ablation method, or the like. The film is formed by a method or the like. The smaller the thickness of the dielectric film 4, the larger the capacitance of the capacitor is preferable. However, if the thickness of the dielectric film 4 is small, the leakage current increases, so that the thickness is usually 50 to 100 nm.

【００４２】また、保護膜１はキャパシタを形成後の半
導体記憶装置の製造プロセスで熱処理が行われても、誘
電体膜４の中の酸素が抜けて誘電体膜４での漏れ電流が
増加しないように、酸素の抜けを防止するものである。
この保護膜１の材料としては、たとえばつぎのようなも
のを使用できる。 （１）Ｔｉ、Ａｌ、Ｗ、Ｍｏ、Ｔａ、Ｎｂ、Ｖ、Ｃｒ、
ＺｒまたはＧａなどの金属のチッ化物、たとえばＴｉ
Ｎ、ＡｌＮ、ＷＮ、ＭｏＮ、Ｔａ₄Ｎ₅、ＮｂＮ、ＶＮ、
Ｃｒ₂Ｎ、ＺｒＮ、ＧａＮなどが用いられる。これらの
チッ化物 を保護膜として使用することにより、チッ素
雰囲気下での熱処理に対しても安定であるため、後工程
でチッ素雰囲気下の熱処理があるばあいに優れている。 （２）Ｔｉ、Ａｌ、Ｔａ、Ｎｂ、Ｚｒ、Ｒｅ、Ｍｇまた
はＳｒなどの金属の酸化物、たとえばＴｉＯ₂、Ａｌ₂Ｏ
₃、Ｔａ₂Ｏ₅、Ｎｂ₂Ｏ₅、ＺｒＯ₂、ＲｅＯ₃、ＭｇＯ、
ＳｒＴｉＯ₃などが用いられる。これらの酸化物は、酸
化性雰囲気下や高真空中での熱処理などに耐えることが
できるため、後工程で酸素雰囲気下の熱処理があるばあ
いに優れている。 （３）Ｔｉ、Ｗ、Ｐｔ、Ｍｏ、Ｔａ、Ｎｂ、Ｖ、Ｃｒ、
ＺｒまたはＣｏなどの金属のシリケート、たとえばＴｉ
Ｓｉ₂、ＷＳｉ₂、ＰｔＳｉ₂、ＭｏＳｉ₂、ＴａＳｉ₂、
ＮｂＳｉ₂、ＶＳｉ₂、ＣｒＳｉ₂、ＺｒＳｉ₂などが用い
られる。これらのシリケートは配線にポリシリコンを用
いるときに、コンタクトが良好になるので優れている。 （４）Ｔｉ、Ｗ、Ｔａ、Ｃｕ、Ｇｅ、ＮｉまたはＣｒな
どの金属膜が用いられる。このような金属膜を上部電極
５上に設けることにより、真空中や還元雰囲気下での熱
処理に耐えられる点で優れている。Further, even if the protective film 1 is subjected to heat treatment in the manufacturing process of the semiconductor memory device after the formation of the capacitor, oxygen in the dielectric film 4 escapes and the leakage current in the dielectric film 4 does not increase. Thus, the escape of oxygen is prevented.
As the material of the protective film 1, for example, the following materials can be used. (1) Ti, Al, W, Mo, Ta, Nb, V, Cr,
A nitride of a metal such as Zr or Ga, for example, Ti
N, AlN, WN, MoN, Ta ₄ N ₅ , NbN, VN,
Cr ₂ N, ZrN, GaN or the like is used. By using these nitrides as a protective film, they are stable against heat treatment in a nitrogen atmosphere, and thus are excellent when there is a heat treatment in a nitrogen atmosphere in a later step. (2) oxides of metals such as Ti, Al, Ta, Nb, Zr, Re, Mg or Sr, for example, TiO ₂ , Al ₂ O
_{3, Ta 2 O 5, Nb} 2 O 5, ZrO 2, ReO 3, MgO,
SrTiO ₃ or the like is used. Since these oxides can withstand heat treatment in an oxidizing atmosphere or in a high vacuum, they are excellent when there is a heat treatment in an oxygen atmosphere in a later step. (3) Ti, W, Pt, Mo, Ta, Nb, V, Cr,
Silicate of a metal such as Zr or Co, for example Ti
Si ₂ , WSi ₂ , PtSi ₂ , MoSi ₂ , TaSi ₂ ,
NbSi ₂ , VSi ₂ , CrSi ₂ , ZrSi _{2 and the} like are used. These silicates are excellent because when polysilicon is used for the wiring, the contact becomes good. (4) A metal film such as Ti, W, Ta, Cu, Ge, Ni or Cr is used. Providing such a metal film on the upper electrode 5 is excellent in that it can withstand heat treatment in a vacuum or a reducing atmosphere.

【００４３】保護膜１は前記各種材料からなる単層膜ま
たは（１）、（２）、（３）、（４）の各々の群内もし
くは複数の群（たとえば、（１）のチッ化物と（２）の
酸化物）間にわたって異なる材料により２層以上で積層
されてもよい。このばあい各々の膜の利点を兼ね備えた
誘電体膜がえられる。また、これらの誘電体膜を成膜す
るにはたとえばＲＦマグネトロンスパッタ法、ＣＶＤ
（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ ＢｅａｍＥｐｉ
ｔａｘｙ）法、真空蒸着法、レーザアブレーション法な
どにより成膜することができ、その成膜法にはとくに制
限されない。また、成膜の厚さは５０ｎｍ以上あればと
くに制限されないが、キャパシタ上での段差を抑えるた
め、３００ｎｍ以下であることが好ましく、５０〜１５
０ｎｍであればさらに好ましい。The protective film 1 may be a single-layer film made of any of the above-mentioned materials, or a group consisting of (1), (2), (3), and (4) or a plurality of groups (for example, the nitride of (1) Two or more layers of different materials may be stacked over ((2) oxide). In this case, a dielectric film having the advantages of each film can be obtained. To form these dielectric films, for example, RF magnetron sputtering, CVD, etc.
(Chemical Vapor Deposition
n) method, MBE (Molecular BeamEpi)
taxy) method, a vacuum evaporation method, a laser ablation method, or the like, and the film formation method is not particularly limited. The thickness of the film is not particularly limited as long as it is 50 nm or more, but is preferably 300 nm or less in order to suppress a step on the capacitor.
0 nm is more preferable.

【００４４】つぎに具体的実施例についてさらに詳細に
説明する。Next, specific examples will be described in more detail.

【００４５】［実施例１］図１に示される構造で、約３
００ｎｍの熱酸化膜からなる絶縁膜２ａが形成されたシ
リコンウェハ基板２の上に下部電極３として１００ｎｍ
の厚さに白金をスパッタ法により成膜した。この基板上
にＳｒＴｉＯ_３セラミックターゲットを用いてＲＦマグ
ネトロンスパッタ法によって、基板温度約６００℃で約
１００ｎｍの厚さのＳｒＴｉＯ_３からなる誘電体膜４を
成膜した。さらに、上部電極５として白金を下部電極と
同じくスパッタ法で約１００ｎｍの厚さに形成し、キャ
パシタをえた。本実施例ではこのキャパシタの上部電極
５の上に保護膜１として、金属Ｔｉをターゲットにし
て、チッ素雰囲気中でスパッタ法によりＴｉＮ膜を約７
０ｎｍの厚さだけ形成した。本発明による保護膜を形成
したばあいと、保護膜を形成しないばあいのキャパシタ
特性の比較を表１に示した。保護膜のないキャパシタ
を、約８００℃のチッ素雰囲気中で熱処理するとリーク
電流は著しく増大し、キャパシタとして機能しないこと
がわかる。本実施例のキャパシタではこの熱処理による
特性の劣化は認められない。また、表１に示された、Ｗ
Ｎ、ＡｌＮ、ＭｏＮ、Ｔａ₄Ｎ₅、ＺｒＮ、ＧａＮ、Ｃｒ
₂Ｎからなる保護膜を用いても同様の効果がえられた。
さらにＮｂＮ、ＶＮについても同様の効果がえられる。
なお、表１で測定不能とは１×１０^-3Ａ／ｃｍ²の測定
装置の上限を超えていることを示している（以下におい
ても同じ）。Example 1 The structure shown in FIG.
100 nm as a lower electrode 3 on a silicon wafer substrate 2 on which an insulating film 2a made of a 00 nm thermal oxide film is formed.
A platinum film was formed to a thickness of 3 mm by a sputtering method. On this substrate, a dielectric film 4 of SrTiO _{3 having} a thickness of about 100 nm was formed at a substrate temperature of about 600 ° C. by an RF magnetron sputtering method using a SrTiO ₃ ceramic target. Further, platinum was formed as the upper electrode 5 to a thickness of about 100 nm by the same sputtering method as the lower electrode to obtain a capacitor. In this embodiment, a TiN film is formed on the upper electrode 5 of the capacitor by sputtering as a protective film 1 in a nitrogen atmosphere with a TiN film of about 7 as a protective film 1.
Only a thickness of 0 nm was formed. Table 1 shows a comparison of capacitor characteristics when the protective film according to the present invention was formed and when the protective film was not formed. It can be seen that when a capacitor without a protective film is heat-treated in a nitrogen atmosphere at about 800 ° C., the leak current is significantly increased and the capacitor does not function. In the capacitor of this embodiment, no deterioration of the characteristics due to this heat treatment is observed. Also, W shown in Table 1
N, AlN, MoN, Ta ₄ N ₅ , ZrN, GaN, Cr
Similar effect by using a protective film made of ₂ N was obtained.
Further, the same effect can be obtained for NbN and VN.
In Table 1, “measurement impossible” indicates that the measurement device exceeds the upper limit of 1 × 10 ⁻³ A / cm ² (the same applies to the following description).

【００４６】[0046]

【表１】 ［実施例２］図１に示される構造で、約３００ｎｍの熱
酸化膜からなる絶縁膜２ａが形成されたシリコンウェハ
ー基板２の上に下部電極３として約１００ｎｍの厚さに
白金をスパッタ法により成膜した。この基板上にＳｒＴ
ｉＯ_３セラミックターゲットを用いてＲＦマグネトロン
スパッタ法によって約６００℃で約８５ｎｍの厚さのＳ
ｒＴｉＯ_３からなる誘電体膜４を成膜した。さらに、上
部電極５として白金を下部電極と同じくスパッタ法で約
１００ｎｍの厚さに形成し、キャパシタをえた。本実施
例ではこのキャパシタの上に保護膜として、Ａｌ₂Ｏ₃セ
ラミックをターゲットとしたスパッタ法で約１５０ｎｍ
のＡｌ₂Ｏ₃からなる保護膜１を形成した。そののち約８
００℃、チッ素雰囲気中で熱処理をし、その前後のキャ
パシタ特性を表２に示した。保護膜１のないキャパシタ
ではこの熱処理後、キャパシタとして機能しない。一
方、本実施例によるキャパシタは、この熱処理によるキ
ャパシタ特性の劣化は認められなかった。表２に示され
た、ＴｉＯ₂、ＺｒＯ₂、ＲｅＯ₃、Ｔａ₂Ｏ₅、Ｎｂ
₂Ｏ₅、ＭｇＯ、ＳｒＴｉＯ₃についても同様な結果がえ
られた。酸化膜は一般に安定であるので、酸素雰囲気下
や高真空中での熱処理などに耐えることができる利点を
有している。[Table 1] Example 2 Platinum is formed by sputtering on a silicon wafer substrate 2 having a structure shown in FIG. 1 and having a thickness of about 100 nm as a lower electrode 3 on a silicon wafer substrate 2 on which an insulating film 2a made of a thermal oxide film of about 300 nm is formed. A film was formed. SrT on this substrate
An RF magnetron sputtering method using an iO ₃ ceramic target is used to form S having a thickness of about 85 nm at about 600 ° C.
A dielectric film 4 made of rTiO ₃ was formed. Further, platinum was formed as the upper electrode 5 to a thickness of about 100 nm by the same sputtering method as the lower electrode to obtain a capacitor. In this embodiment, as a protective film on this capacitor, a sputtering method using Al ₂ O ₃ ceramic as a target is performed to a thickness of about 150 nm.
A protective film 1 made of Al ₂ O ₃ was formed. Then about 8
Heat treatment was performed in a nitrogen atmosphere at 00 ° C., and the capacitor characteristics before and after the heat treatment are shown in Table 2. A capacitor without the protective film 1 does not function as a capacitor after this heat treatment. On the other hand, in the capacitor according to this example, deterioration of the capacitor characteristics due to the heat treatment was not observed. TiO ₂ , ZrO ₂ , ReO ₃ , Ta ₂ O ₅ , Nb shown in Table 2
Similar results were obtained for ₂ O ₅ , MgO and SrTiO ₃ . Since an oxide film is generally stable, it has an advantage that it can withstand heat treatment in an oxygen atmosphere or in a high vacuum.

【００４７】[0047]

【表２】 ［実施例３］図１に示される構造で、約３００ｎｍの熱
酸化膜からなる絶縁膜２ａが形成されたシリコンウェハ
基板２の上に下部電極３として約１００ｎｍの厚さに白
金をスパッタ法により成膜した。この基板２上にＳｒＴ
ｉＯ₃セラミックターゲットを用いてＲＦマグネトロン
スパッタ法によって、基板温度約６００℃で約１００ｎ
ｍの誘電体膜４を成膜した。さらに、上部電極５として
白金を下部電極と同じくスパッタ法で約１００ｎｍの厚
さに形成し、キャパシタをえた。本実施例ではこのキャ
パシタの上に、ＴｉＳｉ₂化合物ターゲットを用いて、
アルゴンガスをスパッタガスとして約１００ｎｍのＴｉ
Ｓｉ₂保護膜１を形成した。本発明による保護膜を形成
したばあいと、しないばあいのキャパシタ特性の比較を
表３に示した。保護膜がないばあいには、キャパシタを
約８００℃、真空中で熱処理するとリーク電流が著しく
増大した。一方、本実施例のキャパシタでは特性の劣化
は認められなかった。また、表３に示されているＰｔＳ
ｉ₂、ＷＳｉ₂、ＭｏＳｉ₂、ＺｒＳｉ₂、ＴａＳｉ₂、Ｃ
ｒＳｉ₂からなる保護膜を用いても同様の効果がえられ
た。なお、ＶＳｉ₂、ＮｂＳｉ₂についても同様の効果が
えられる。[Table 2] [Embodiment 3] Platinum having a thickness of about 100 nm was formed as a lower electrode 3 on a silicon wafer substrate 2 having a structure shown in FIG. A film was formed. SrT on this substrate 2
The substrate temperature is about 600 ° C. and about 100 n by RF magnetron sputtering using an iO ₃ ceramic target.
m of the dielectric film 4 was formed. Further, platinum was formed as the upper electrode 5 to a thickness of about 100 nm by the same sputtering method as the lower electrode to obtain a capacitor. In this embodiment, a TiSi ₂ compound target is used on this capacitor,
Approximately 100 nm Ti using argon gas as sputtering gas
An Si ₂ protective film 1 was formed. Table 3 shows a comparison of capacitor characteristics with and without the formation of the protective film according to the present invention. Without the protective film, the heat treatment of the capacitor in vacuum at about 800 ° C. significantly increased the leakage current. On the other hand, no deterioration of the characteristics was observed in the capacitor of this example. In addition, the PtS shown in Table 3
i ₂ , WSi ₂ , MoSi ₂ , ZrSi ₂ , TaSi ₂ , C
The same effect was obtained by using a protective film made of rSi ₂ . The same effect can be obtained for VSi ₂ and NbSi ₂ .

【００４８】[0048]

【表３】 ［実施例４］図１に示される構造で、約３００ｎｍの熱
酸化膜からなる絶縁膜２ａが形成されたシリコンウェハ
基板２の上に下部電極３として約１００ｎｍの厚さに白
金をスパッタ法により成膜した。この基板上にＳｒＴｉ
Ｏ₃セラミックターゲットを用いてＲＦマグネトロンス
パッタ法によって、基板温度約６００℃で約１００ｎｍ
のＳｒＴｉＯ₃からなる誘電体膜４を成膜した。つぎ
に、上部電極５として白金を下部電極と同じくスパッタ
法で約１００ｎｍの厚さに形成し、キャパシタをえた。
本実施例ではこのキャパシタの上に、さらに、金属Ｔｉ
ターゲットを用いて、アルゴンガスをスパッタガスとし
て約１００ｎｍのＴｉ保護膜１を形成した。本実施例に
よる保護膜を形成したばあいと、しないばあいとのキャ
パシタ特性の比較を表４に示した。保護膜がないばあい
には、キャパシタを約８００℃、真空中で熱処理すると
リーク電流が著しく増大した。本実施例のキャパシタで
はこの熱処理による、特性の劣化は認められなかった。
また、表４に示されているＷ、Ｎｉ−Ｃｒ、Ｔａ、Ｇｅ
のほかに、Ｃｕ膜を保護膜として用いても同様の効果が
えられた。なお、金属膜を保護膜として使用することに
より真空中や還元雰囲気下での熱処理に耐えることがで
きる利点がある。[Table 3] [Embodiment 4] Platinum having a thickness of about 100 nm is formed as a lower electrode 3 on a silicon wafer substrate 2 having a structure shown in FIG. 1 on which an insulating film 2a made of a thermal oxide film of about 300 nm is formed by a sputtering method. A film was formed. SrTi on this substrate
The substrate temperature is about 600 ° C. and about 100 nm by RF magnetron sputtering using an O ₃ ceramic target.
A dielectric film 4 made of SrTiO ₃ was formed. Next, platinum was formed as the upper electrode 5 to a thickness of about 100 nm by the same sputtering method as the lower electrode to obtain a capacitor.
In this embodiment, a metal Ti is further provided on this capacitor.
Using a target, an argon gas was used as a sputtering gas to form a Ti protective film 1 of about 100 nm. Table 4 shows a comparison of the capacitor characteristics between when the protective film according to the present embodiment was formed and when the protective film was not formed. Without the protective film, the heat treatment of the capacitor in vacuum at about 800 ° C. significantly increased the leakage current. In the capacitor of this example, no deterioration in characteristics due to this heat treatment was observed.
In addition, W, Ni-Cr, Ta, Ge shown in Table 4
In addition, the same effect was obtained by using a Cu film as a protective film. The use of a metal film as a protective film has an advantage that it can withstand heat treatment in a vacuum or a reducing atmosphere.

【００４９】[0049]

【表４】 ［実施例５］図２は本発明のキャパシタの第５の実施例
の構造を示す概略断面説明図である。約３００ｎｍの熱
酸化膜からなる絶縁膜２ａが形成されたシリコンウェハ
基板２の上に下部電極３として約１００ｎｍの厚さに白
金をスパッタ法により成膜した。この基板２上にＳｒＴ
ｉＯ₃セラミックターゲットを用いてＲＦマグネトロン
スパッタ法によって、約６００℃で約１００ｎｍの誘電
体膜４を成膜した。さらに、上部電極５として白金を下
部電極と同じくスパッタ法で約１００ｎｍの厚さに形成
し、キャパシタをえた。本実施例では、上部電極の上
に、第１実施例と同様のＴｉＮ膜（約５０ｎｍ）７ａを
成膜後、その上に第２実施例と同様のＡｌ₂Ｏ₃膜（約５
０ｎｍ）６ａを成膜し、積層構造の保護膜１を形成し
た。このキャパシタを約８００℃、チッ素雰囲気中で熱
処理をし、その前後のキャパシタ特性を表５に示した。
保護膜のないキャパシタではこの熱処理後、キャパシタ
として機能しない。本実施例によるキャパシタは熱処理
によるキャパシタ特性の劣化は認められなかった。表５
に示されるＴｉＳｉ₂、ＴｉをＴｉＮ膜７ａ上に同じ厚
さで成膜したばあいも、同様の結果がえられた。酸化性
やチッ素雰囲気、または真空中の熱処理が１つの製造プ
ロセス中にあるばあいには、保護膜を積層構造にするこ
とがキャパシタ膜の劣化防止に有効である。保護膜の積
層構造としては、実施例１〜４に列挙された材料であれ
ば、任意のいかなる２種類以上の材料の組み合わせでも
可能であり、とくに制限はないが、キャパシタ膜に近い
ほうから、酸化膜、チッ化膜の順に積層されたものが好
ましい。また、保護膜全体の膜厚は段差を小さくするた
め、１５０ｎｍ以下が望ましい。したがって、２層ある
いは３層構造であることが好ましい。[Table 4] [Embodiment 5] FIG. 2 is a schematic sectional view showing the structure of a capacitor according to a fifth embodiment of the present invention. Platinum was formed as a lower electrode 3 to a thickness of about 100 nm by a sputtering method on the silicon wafer substrate 2 on which the insulating film 2a made of a thermal oxide film of about 300 nm was formed. SrT on this substrate 2
A dielectric film 4 having a thickness of about 100 nm was formed at about 600 ° C. by an RF magnetron sputtering method using an iO ₃ ceramic target. Further, platinum was formed as the upper electrode 5 to a thickness of about 100 nm by the same sputtering method as the lower electrode to obtain a capacitor. In this embodiment, a TiN film (about 50 nm) 7a similar to that of the first embodiment is formed on the upper electrode, and an Al ₂ O ₃ film (about 5 nm) similar to that of the second embodiment is formed thereon.
0 nm) 6a to form a protective film 1 having a laminated structure. This capacitor was heat-treated at about 800 ° C. in a nitrogen atmosphere, and the capacitor characteristics before and after the heat treatment are shown in Table 5.
A capacitor without a protective film does not function as a capacitor after this heat treatment. In the capacitor according to the present example, deterioration of the capacitor characteristics due to the heat treatment was not observed. Table 5
The same result was obtained when TiSi ₂ and Ti shown in ( ₁ ) were formed with the same thickness on the TiN film 7a. When heat treatment in oxidizing, nitrogen atmosphere, or vacuum is performed in one manufacturing process, it is effective to prevent the deterioration of the capacitor film by forming the protective film into a laminated structure. As the laminated structure of the protective film, any combination of any two or more materials is possible as long as it is the material listed in Examples 1 to 4, and there is no particular limitation. An oxide film and a nitride film are preferably stacked in this order. The thickness of the entire protective film is desirably 150 nm or less in order to reduce the step. Therefore, a two-layer or three-layer structure is preferable.

【００５０】[0050]

【表５】 ［実施例６］図３は本発明のキャパシタの第６の実施例
の構造の概略断面説明図である。約３００ｎｍの熱酸化
膜からなる絶縁膜２ａが形成されたシリコンウェハ基板
２の上に下部電極３として約１００ｎｍの白金をスパッ
タ法により成膜した。この基板上にＳｒＴｉＯ₃セラミ
ックターゲットを用いてＲＦマグネトロンスパッタ法に
よって、約６００℃で約１００ｎｍのＳｒＴｉＯ₃誘電
体膜４を成膜した。さらに、上部電極５として白金を下
部電極と同じくスパッタ法で約１００ｎｍの厚さに形成
しキャパシタをえた。本実施例では保護膜１として、第
２実施例と同様のＳｉＯ₂膜（５０ｎｍ）７ｂを成膜
後、その上に第１実施例と同様のＴｉＮ膜（５０ｎｍ）
６ｂを成膜し積層構造の保護膜１を形成した。ついで、
ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）
法により、保護膜１に開孔径約５μｍの孔を開けた。そ
ののち、開孔部１０にスパッタ法によりアルミニウム１
１を埋め込んで上部電極５と電気的接続された電極配線
１１を形成した。本実施例では保護膜１の材料の種類に
かかわらず、キャパシタの上部電極５との良好な電気的
接続をとることができる。[Table 5] [Embodiment 6] FIG. 3 is a schematic sectional view showing the structure of a capacitor according to a sixth embodiment of the present invention. Platinum of about 100 nm was formed as a lower electrode 3 by a sputtering method on the silicon wafer substrate 2 on which the insulating film 2 a of a thermal oxide film of about 300 nm was formed. On this substrate, an SrTiO ₃ dielectric film 4 having a thickness of about 100 nm was formed at about 600 ° C. using an SrTiO ₃ ceramic target by RF magnetron sputtering. Further, platinum was formed as the upper electrode 5 to a thickness of about 100 nm by the same sputtering method as the lower electrode to obtain a capacitor. In this embodiment, a SiO ₂ film (50 nm) 7b similar to that of the second embodiment is formed as the protective film 1, and a TiN film (50 nm) similar to that of the first embodiment is formed thereon.
6b was formed to form a protective film 1 having a laminated structure. Then
RIE (Reactive Ion Etching)
A hole having an opening diameter of about 5 μm was formed in the protective film 1 by the method. After that, the aluminum 1 is formed in the opening 10 by sputtering.
1 was buried to form an electrode wiring 11 electrically connected to the upper electrode 5. In this embodiment, good electrical connection with the upper electrode 5 of the capacitor can be obtained regardless of the type of the material of the protective film 1.

【００５１】本実施例では、電極配線の材料としてアル
ミニウム以外に、ポリシリコンやタングステン、チタ
ン、クロム、コバルトやそれらのケイ素化合物やチッ化
物、またはアルミニウム合金や銅合金などであってもよ
い。電極配線の形成法はとくに制限されず、スパッタ法
以外に、ＣＶＤ法、ＭＢＥ法、蒸着法、レーザアブレー
ション法などで形成することができる。In this embodiment, in addition to aluminum, the material of the electrode wiring may be polysilicon, tungsten, titanium, chromium, cobalt, their silicon compounds or nitrides, or aluminum alloys or copper alloys. The method for forming the electrode wiring is not particularly limited, and the electrode wiring can be formed by a CVD method, an MBE method, an evaporation method, a laser ablation method, or the like in addition to the sputtering method.

【００５２】［実施例７］図４は本発明のキャパシタの
第７の実施例の構造の概略断面説明図である。約３００
ｎｍの熱酸化膜からなる絶縁膜２ａが形成されたシリコ
ンウェハ基板２の上に下部電極３として約１００ｎｍの
白金をスパッタ法により成膜した。この基板上にＳｒＴ
ｉＯ₃セラミックターゲットを用いてＲＦマグネトロン
スパッタ法によって、基板温度約６００℃で約１００ｎ
ｍのＳｒＴｉＯ₃膜４ａを成膜した。つぎに、アルミニ
ウムチッ化物からなるセラミックターゲットを用いて、
ＡｒとＮ₂の混合ガスにして、５０ｎｍのアルミニウム
チッ化膜４ｂを形成し、積層構造の誘電体膜４をえた。
さらに、上部電極５として白金を下部電極と同じくスパ
ッタ法で約１００ｎｍの厚さに形成し、キャパシタをえ
た。約８００℃、チッ素雰囲気中で熱処理をし、その前
後のキャパシタ特性を表６に示した。本実施例によるキ
ャパシタではこの熱処理によるキャパシタ特性の劣化は
認められなかった。[Embodiment 7] FIG. 4 is a schematic sectional view showing the structure of a capacitor according to a seventh embodiment of the present invention. About 300
Platinum of about 100 nm was formed as a lower electrode 3 by a sputtering method on the silicon wafer substrate 2 on which the insulating film 2a made of a thermal oxide film of 3 nm was formed. SrT on this substrate
The substrate temperature is about 600 ° C. and about 100 n by RF magnetron sputtering using an iO ₃ ceramic target.
m SrTiO ₃ film 4a was formed. Next, using a ceramic target made of aluminum nitride,
Using a mixed gas of Ar and N ₂ , an aluminum nitride film 4b of 50 nm was formed to obtain a dielectric film 4 having a laminated structure.
Further, platinum was formed as the upper electrode 5 to a thickness of about 100 nm by the same sputtering method as the lower electrode to obtain a capacitor. The heat treatment was performed at about 800 ° C. in a nitrogen atmosphere, and the capacitor characteristics before and after the heat treatment are shown in Table 6. In the capacitor according to the present example, deterioration of the capacitor characteristics due to the heat treatment was not recognized.

【００５３】[0053]

【表６】 ［実施例８］図５は本発明のキャパシタの第８の実施例
の構造の概略断面説明図である。約３００ｎｍの熱酸化
膜からなる絶縁膜２ａが形成されたシリコンウェハ基板
２の上に下部電極３として約１００ｎｍの白金をスパッ
タ法により成膜した。この基板上にＳｒＴｉＯ₃セラミ
ックターゲットを用いてＲＦマグネトロンスパッタ法に
よって約６００℃で約７０ｎｍの厚さにＳｒＴｉＯ₃膜
４ａを成膜した。その上に（Ｂａ_0.7Ｓｒ_0.3）ＴｉＯ₃
組成のセラミックターゲットを用いて、約７０ｎｍの厚
さに（Ｂａ，Ｓｒ）ＴｉＯ₃膜４ｃを成膜し、誘電体膜
４を形成した。さらに、上部電極５として白金を下部電
極と同じくスパッタ法で約１００ｎｍの厚さに形成し、
キャパシタをえた。比較例として膜厚約１５０ｎｍの
（Ｂａ，Ｓｒ）ＴｉＯ₃膜４ｃのみからなるキャパシタ
およびＳｒＴｉＯ₃膜４ａのみからなるキャパシタを同
様な方法で形成し、室温での特性を表７に示した。ヒー
トステージ付きのプローバを用いて、比誘電率の温度変
化を測定した。その結果を、図６に示した。本実施例で
は、誘電率が大きく、漏れ電流の若干大きな（Ｂａ，Ｓ
ｒ）ＴｉＯ₃膜と誘電率は比較的小さいが漏れ電流の小
さいＳｒＴｉＯ₃膜とが積層されたことによって、誘電
率が大きくかつ漏れ電流の小さい優れたキャパシタをえ
た。図６により、誘電率の温度変化の少ないキャパシタ
でもあることは明らかである。この例の他にも誘電率は
大きいが漏れ電流が大きいものと、逆に誘電率はそれほ
ど大きくなくても漏れ電流が小さいものとを積層すれば
各々の長所が生かされたキャパシタがえられる。たとえ
ば、誘電率の大きいＰＺＴ膜と誘電率では劣るが漏れ電
流特性に優れるＳｒＴｉＯ₃膜との組み合わせであって
もよい。以上、本実施例では誘電体膜を積層することに
よって、単一構造の膜から成るキャパシタに比べ優れた
特性のキャパシタをうることができる。[Table 6] [Embodiment 8] FIG. 5 is a schematic sectional view showing the structure of a capacitor according to an eighth embodiment of the present invention. Platinum of about 100 nm was formed as a lower electrode 3 by a sputtering method on the silicon wafer substrate 2 on which the insulating film 2 a of a thermal oxide film of about 300 nm was formed. An SrTiO ₃ film 4a was formed on this substrate at a temperature of about 600 ° C. and a thickness of about 70 nm at a temperature of about 600 ° C. using an SrTiO ₃ ceramic target. On top of that, (Ba _0.7 Sr _0.3 ) TiO ₃
Using a ceramic target having the composition, a (Ba, Sr) TiO ₃ film 4 c was formed to a thickness of about 70 nm to form a dielectric film 4. Further, platinum is formed as the upper electrode 5 to a thickness of about 100 nm by the same sputtering method as the lower electrode,
I got a capacitor. As comparative examples, a capacitor consisting of only the (Ba, Sr) TiO ₃ film 4c and a capacitor consisting of only the SrTiO ₃ film 4c having a thickness of about 150 nm were formed by the same method, and the characteristics at room temperature are shown in Table 7. The temperature change of the relative dielectric constant was measured using a prober with a heat stage. The results are shown in FIG. In this embodiment, the dielectric constant is large and the leakage current is slightly larger (Ba, S
r) By stacking the TiO ₃ film and the SrTiO ₃ film having a relatively small dielectric constant but a small leakage current, an excellent capacitor having a large dielectric constant and a small leakage current was obtained. FIG. 6 clearly shows that the capacitor has a small change in the dielectric constant with temperature. In addition to this example, a capacitor having a large dielectric constant but a large leakage current, and a capacitor having a small dielectric constant and a small leakage current even if the dielectric constant is not so large, can obtain a capacitor which makes use of the advantages of each. For example, a combination of a PZT film having a large dielectric constant and an SrTiO ₃ film having a low dielectric constant but excellent leakage current characteristics may be used. As described above, in this embodiment, by stacking the dielectric films, it is possible to obtain a capacitor having better characteristics than a capacitor having a single-structured film.

【００５４】[0054]

【表７】 ［実施例９］図７は本発明のキャパシタの第９の実施例
の構造の概略断面図である。約３００ｎｍの熱酸化膜か
らなる絶縁膜２ａが形成されたシリコンウェハ基板２の
上に下部電極３として約１００ｎｍの白金をスパッタ法
により成膜した。この基板上にＳｒＴｉＯ₃セラミック
ターゲットを用いてＲＦマグネトロンスパッタ法によっ
て約６００℃で約７０ｎｍの誘電体膜４を成膜した。成
膜終了後直ちに、酸素ガスを導入し、基板をそれぞれ、
毎分４０℃、２５℃、１５℃および５℃の速度で１５０
℃まで冷却したのちに大気中に取り出し、そののち上部
電極５を設けた。表８に各冷却速度に対するキャパシタ
特性を示した。その結果、１５℃／分以下の速度で冷却
すると漏れ電流の規制値である６×１０^-8Ａ／ｃｍ²を
下回り、良好なキャパシタがえられた。[Table 7] Ninth Embodiment FIG. 7 is a schematic sectional view showing the structure of a ninth embodiment of the capacitor of the present invention. Platinum of about 100 nm was formed as a lower electrode 3 by a sputtering method on the silicon wafer substrate 2 on which the insulating film 2 a of a thermal oxide film of about 300 nm was formed. On this substrate, a dielectric film 4 of about 70 nm was formed at about 600 ° C. by RF magnetron sputtering using a SrTiO ₃ ceramic target. Immediately after the completion of film formation, oxygen gas is introduced, and
150 ° C at a rate of 40 ° C, 25 ° C, 15 ° C and 5 ° C per minute
After cooling to ° C., it was taken out to the atmosphere, and then the upper electrode 5 was provided. Table 8 shows the capacitor characteristics for each cooling rate. As a result, when the cooling was performed at a rate of 15 ° C./min or less, the value fell below the regulated value of the leakage current of 6 × 10 ⁻⁸ A / cm ^2, and a good capacitor was obtained.

【００５５】[0055]

【表８】 ［実施例１０］図７に示される構造で、約３００ｎｍの
熱酸化膜からなる絶縁膜２ａが形成されたシリコンウェ
ハ基板２の上に下部電極３として約１００ｎｍの白金を
スパッタ法により成膜した。この基板２上にＳｒＴｉＯ
₃セラミックターゲットを用いてＲＦマグネトロンスパ
ッタ法によって、約６００℃の基板温度で約７０ｎｍの
ＳｒＴｉＯ_３からなる誘電体膜４を成膜した。さらに、
上部電極５として約７０ｎｍの膜厚の白金を下部電極と
同じくスパッタ法で形成しキャパシタをえた。これを約
７００℃、酸素雰囲気中で約３０分間保持した。そのと
きのキャパシタ特性を表９に示した。上部電極５を形成
していない状態で同様な熱処理を行ったのちに、上部電
極を形成したばあいにはキャパシタ特性の劣化が起こっ
ている。上部電極５の膜厚は５０ｎｍ以上であればとく
に制限はない。本発明の製法ではキャパシタ特性の向上
が認められる。[Table 8] Example 10 In the structure shown in FIG. 7, about 100 nm of platinum was formed as a lower electrode 3 by sputtering on a silicon wafer substrate 2 on which an insulating film 2a of about 300 nm made of a thermal oxide film was formed. . SrTiO 3 on this substrate 2
_A dielectric film 4 made of SrTiO ₃ having a thickness of about 70 nm was formed at a substrate temperature of about 600 ° C. by an RF magnetron sputtering method using a ₃ ceramic target. further,
Platinum having a thickness of about 70 nm was formed as the upper electrode 5 by sputtering in the same manner as the lower electrode to obtain a capacitor. This was held at about 700 ° C. in an oxygen atmosphere for about 30 minutes. Table 9 shows the capacitor characteristics at that time. If the upper electrode is formed after performing the same heat treatment in a state where the upper electrode 5 is not formed, the deterioration of the capacitor characteristics occurs. The thickness of the upper electrode 5 is not particularly limited as long as it is 50 nm or more. In the manufacturing method of the present invention, improvement of the capacitor characteristics is recognized.

【００５６】[0056]

【表９】 ［実施例１１］約３００ｎｍの熱酸化膜からなる絶縁膜
が形成されたシリコンウェハ基板の上に下部電極として
約１００ｎｍの厚さで白金をスパッタ法により成膜し
た。この基板上にＳｒＴｉＯ₃セラミックターゲットを
用いてＲＦマグネトロンスパッタ法によって、約６００
℃で約７０ｎｍの誘電体膜を成膜した。さらに、上部電
極として白金を下部電極と同じくスパッタ法で約１００
ｎｍの厚さに形成しキャパシタをえた。これを、酸素Ｈ
ＩＰ（Ｈｏｔ Ｉｓｏｓｔａｔｉｃ Ｐｒｅｓｓｉｎ
ｇ）装置内に入れ、酸素分圧が１００気圧および１０気
圧になるよう酸素混合比を変えて、約６００℃で約１５
分間保持した。本発明による熱処理を行ったキャパシタ
の特性を表１０に示した。同様のキャパシタを酸素分圧
１気圧、０．３気圧および０．１気圧の真空装置内で熱
処理したばあいのキャパシタ特性も示してある。本発明
では表１０より明らかなように１気圧以上の酸素分圧下
で熱処理することによって、キャパシタ膜のリーク電流
を成膜時の値よりも低減させることができる。熱処理温
度は４５０℃以上であれば良いが、８００℃以上である
と特性の向上は期待できなくなる。５００〜７００℃の
範囲であることが望ましい。[Table 9] [Example 11] Platinum was formed as a lower electrode by sputtering at a thickness of about 100 nm on a silicon wafer substrate on which an insulating film made of a thermal oxide film of about 300 nm was formed. An RF magnetron sputtering method using a SrTiO ₃ ceramic target was performed on this
At 70 ° C., a dielectric film of about 70 nm was formed. Furthermore, platinum is used as the upper electrode by sputtering in the same manner as the lower electrode by about 100%.
A capacitor having a thickness of nm was obtained. This is called oxygen H
IP (Hot Isostatic Pressin)
g) Put into an apparatus and change the oxygen mixture ratio so that the oxygen partial pressure becomes 100 atm and 10 atm.
Hold for minutes. Table 10 shows the characteristics of the capacitors subjected to the heat treatment according to the present invention. Also shown are the capacitor characteristics when a similar capacitor is heat-treated in a vacuum apparatus having oxygen partial pressures of 1 atm, 0.3 atm and 0.1 atm. In the present invention, as is apparent from Table 10, by performing the heat treatment under an oxygen partial pressure of 1 atm or more, the leak current of the capacitor film can be reduced from the value at the time of film formation. The heat treatment temperature may be 450 ° C. or higher, but if it is 800 ° C. or higher, improvement in characteristics cannot be expected. It is desirable to be in the range of 500 to 700 ° C.

【００５７】[0057]

【表１０】 ［実施例１２］約３００ｎｍの熱酸化膜からなる絶縁膜
が形成されたシリコンウェハ基板の上に下部電極として
約１００ｎｍの厚さの白金をスパッタ法により成膜し
た。この基板上にＳｒＴｉＯ₃セラミックターゲットを
用いてＲＦマグネトロンスパッタ法によって、基板温度
約６００℃で約５分間、誘電体膜を成膜した。そののち
大気中に曝すことなく、約２００Ｔｏｒｒの酸素圧力下
で約１０分間酸化雰囲気中アニールを行った。この成膜
工程とアニール工程の操作を、それぞれ１２回繰り返す
ばあいと、２回繰り返すばあいの両方を行った。誘電体
膜の膜厚はそれぞれ合計で約１００ｎｍにした。つい
で、それぞれに上部電極として白金を約１００ｎｍの厚
さ形成して、キャパシタをえた。本実施例でえられた、
キャパシタのキャパシタ特性を表１１に示した。比較例
として、基板温度約６００℃で約６０分間成膜したばあ
いのキャパシタの特性も表１１に示す。本実施例におい
ては、リーク電流が低減されていることが明らかであ
る。本発明の効果は、成膜工程と熱処理工程とが最低２
回以上であれば良いが、キャパシタ成膜工程のスループ
ットを低下させないためには３０回以下が望ましい。さ
らには、１０〜２０回が最も好ましい。１回に成膜され
る厚さには制限はないが、通常は５〜１０ｎｍである。[Table 10] Example 12 Platinum having a thickness of about 100 nm was formed as a lower electrode by a sputtering method on a silicon wafer substrate on which an insulating film made of a thermal oxide film having a thickness of about 300 nm was formed. A dielectric film was formed on this substrate at a substrate temperature of about 600 ° C. for about 5 minutes by RF magnetron sputtering using a SrTiO ₃ ceramic target. Thereafter, annealing was performed in an oxidizing atmosphere for about 10 minutes under an oxygen pressure of about 200 Torr without exposure to the atmosphere. The operations of the film forming step and the annealing step were both repeated 12 times and twice. The total thickness of the dielectric films was about 100 nm. Then, platinum was formed on each of them as an upper electrode to a thickness of about 100 nm to obtain capacitors. Obtained in this example,
Table 11 shows the capacitor characteristics of the capacitor. As a comparative example, Table 11 also shows the characteristics of the capacitor when the film was formed at a substrate temperature of about 600 ° C. for about 60 minutes. In this embodiment, it is clear that the leakage current is reduced. The effect of the present invention is that the film formation process and the heat treatment
The number of times is not less than 30 times, but is preferably 30 times or less so as not to lower the throughput of the capacitor film forming step. Further, 10 to 20 times are most preferable. Although there is no limitation on the thickness formed at one time, it is usually 5 to 10 nm.

【００５８】[0058]

【表１１】 ［実施例１３］図８は本発明による誘電体膜の製造装置
の一実施例の概略断面図である。１４はステンレスから
なる真空室である。１５は誘電体膜を成膜するための機
構を備えた領域であり、１６は酸化性雰囲気下で熱処理
を行える機構を備えた領域である。図８において、１７
は基板、１８はスパッタターゲット、１９は基板加熱の
ためのヒータをそれぞれ示している。２０は酸化性ガス
導入のためのノズルである。２１は基板回転のための機
構である。基板１７はまず、誘電体膜成膜領域１５で成
膜されたのち、直ちに、基板回転機構２１により熱処理
領域１６へ回転され、熱処理される。この一連の成膜工
程と酸化性雰囲気下での熱処理工程とを所定の回数だけ
行うことができる。成膜条件と熱処理条件は制御装置
（図には示されていない）によって温度、時間、ガス分
圧、ガス組成が所定の条件になるようにコントロールさ
れる。本実施例では成膜機構としてスパッタ装置が用い
られているが、ＣＶＤ装置にするばあいは図９に示すよ
うに、成膜領域に原料ガスノズル３０を設けて原料ガス
供給系２９から原料ガスを供給することにより同様にで
きる。またＭＢＥ装置を用いるばあいは図１０に示すよ
うに、基板表面に金属蒸発源３１とシャッタ３２を設
け、通常のＭＢＥ法により成膜することにより、同様に
できる。さらにレーザアブレーションのばあいは図１１
に示すように、レーザ光源３３からのレーザ光をスリッ
ト３４を経てレンズ３５で集光し、ターゲット回転機構
３６でターゲット１８を回転させながらスパッタさせる
ことにより、本実施例と同様の効果がえられることは明
らかである。[Table 11] [Embodiment 13] FIG. 8 is a schematic sectional view of an embodiment of a dielectric film manufacturing apparatus according to the present invention. Reference numeral 14 denotes a vacuum chamber made of stainless steel. Reference numeral 15 denotes an area provided with a mechanism for forming a dielectric film, and reference numeral 16 denotes an area provided with a mechanism capable of performing heat treatment in an oxidizing atmosphere. In FIG. 8, 17
Denotes a substrate, 18 denotes a sputter target, and 19 denotes a heater for heating the substrate. Reference numeral 20 denotes a nozzle for introducing an oxidizing gas. 21 is a mechanism for rotating the substrate. After the substrate 17 is first formed in the dielectric film formation region 15, the substrate 17 is immediately rotated to the heat treatment region 16 by the substrate rotation mechanism 21 and heat-treated. This series of film forming steps and the heat treatment step in an oxidizing atmosphere can be performed a predetermined number of times. The film forming conditions and the heat treatment conditions are controlled by a control device (not shown) so that the temperature, time, gas partial pressure, and gas composition become predetermined conditions. In this embodiment, a sputtering apparatus is used as a film forming mechanism. However, in the case of using a CVD apparatus, as shown in FIG. 9, a source gas nozzle 30 is provided in a film forming region to supply a source gas from a source gas supply system 29. The same can be done by supplying. When an MBE apparatus is used, a metal evaporation source 31 and a shutter 32 are provided on the substrate surface as shown in FIG. Fig. 11 shows the case of laser ablation.
As shown in (1), the laser beam from the laser light source 33 is condensed by the lens 35 through the slit 34, and is sputtered while rotating the target 18 by the target rotating mechanism 36, whereby the same effect as in the present embodiment can be obtained. It is clear.

【００５９】［実施例１４］図１２は本発明による誘電
体膜の製造装置の他の実施例の概略断面図である。２２
はステンレスからなる真空室である。２３は誘電体膜を
成膜するための機構を備えた領域である。２４は高圧熱
処理機構を備えた領域である。図１２において、１７は
基板、１８はスパッタターゲット、１９は基板加熱のた
めのヒータをそれぞれ示している。２１は基板回転のた
めの機構である。基板１７はまず、成膜領域２３で成膜
されたのち、直ちに、回転機構２１により高圧熱処理領
域２４へ回転される。高圧熱処理領域２４は油圧駆動２
５によって基板支持機構に密着される。酸化性ガスは圧
縮器２６によって加圧され、ガスノズルをとおして加圧
室へ供給される。こうして誘電体膜は常圧以上の圧力下
で熱処理される。成膜条件と熱処理条件は制御装置（図
には示されていない）によって温度、時間、ガス分圧、
ガス組成が所定の条件になるようにコントロールされ
る。本実施例では成膜機構としてスパッタ法が用いられ
ているが、実施例１３と同様に成膜機構としてはＣＶ
Ｄ、ＭＢＥ、レーザアブレーションであっても、本実施
例と同様な効果がえられることは明らかである。[Embodiment 14] FIG. 12 is a schematic sectional view of another embodiment of the apparatus for manufacturing a dielectric film according to the present invention. 22
Is a vacuum chamber made of stainless steel. 23 is an area provided with a mechanism for forming a dielectric film. Reference numeral 24 denotes an area provided with a high-pressure heat treatment mechanism. In FIG. 12, 17 indicates a substrate, 18 indicates a sputter target, and 19 indicates a heater for heating the substrate. 21 is a mechanism for rotating the substrate. After the substrate 17 is first formed in the film formation region 23, it is immediately rotated by the rotation mechanism 21 to the high-pressure heat treatment region 24. High pressure heat treatment area 24 is hydraulically driven 2
5 makes it adhere to the substrate support mechanism. The oxidizing gas is pressurized by the compressor 26 and supplied to the pressurizing chamber through the gas nozzle. Thus, the dielectric film is heat-treated at a pressure equal to or higher than normal pressure. The film formation conditions and heat treatment conditions are controlled by a control device (not shown in the figure) for temperature, time, gas partial pressure,
The gas composition is controlled so as to satisfy predetermined conditions. In this embodiment, a sputtering method is used as a film forming mechanism.
It is apparent that the same effects as those of the present embodiment can be obtained by D, MBE, and laser ablation.

【００６０】［実施例１５］キャパシタの誘電体膜をＲ
Ｆマグネトロンスパッタ法により作製するため、（Ｂａ
_1-xＳｒ_x）ＴｉＯ₃、０≦ｘ≦１なる組成式で表される
組成物のうち、ｘ＝０．７５でＭｎ₂Ｏ₃が１．５ｗｔ％
なる組成を有するスパッタリング用ターゲットを作製し
た。作製法は、原料としてそれぞれ純度９９．９％の炭
酸バリウム（ＢａＣＯ₃）、炭酸ストロンチウム（Ｓｒ
ＣＯ₃）、酸化チタン（ＴｉＯ₂）、三酸化二マンガン
（Ｍｎ₂Ｏ₃）の粉体を用い、所望の組成となるようにジ
ルコニアボールを用いたアルコール湿式ボールミル混合
を１２時間実施した。取り出し、乾燥を行ったのち、約
０．５トン／ｃｍ²の圧力でプレス成形したのち、大気
中、約１２００℃で約２時間仮焼反応を行った。この反
応生成物をらいかい機で約１時間粗粉砕したのち、上記
混合時と同様にボールミルで約２０時間湿式粉砕を行っ
た。取り出して、乾燥したのち、焼結後約４インチの直
径の円盤状になるように約０．５トン／ｃｍ²でプレス
成形を行い、約１３５０℃で約３時間、酸素雰囲気中で
焼結を行った。焼結体を約５ｍｍの厚さに研削加工しタ
ーゲットとした。[Embodiment 15] The dielectric film of the capacitor was changed to R
Since it is manufactured by the F magnetron sputtering method, (Ba
_1-x Sr _x ) TiO ₃ , of the composition represented by the composition formula 0 ≦ x ≦ 1, Mn ₂ O ₃ is 1.5 wt% at x = 0.75.
A sputtering target having the following composition was produced. The manufacturing method is such that barium carbonate (BaCO ₃ ) and strontium carbonate (Sr) each having a purity of 99.9% are used as raw materials.
Using a powder of CO ₃ ), titanium oxide (TiO ₂ ), and dimanganese trioxide (Mn ₂ O ₃ ), alcohol wet ball mill mixing using zirconia balls was performed for 12 hours so as to obtain a desired composition. After being taken out and dried, it was press-molded at a pressure of about 0.5 ton / cm ² , and then calcined at about 1200 ° C. for about 2 hours in the atmosphere. After roughly pulverizing the reaction product for about 1 hour using a grinder, wet pulverization was performed for about 20 hours using a ball mill in the same manner as in the mixing. After taking out and drying, after sintering, press forming is performed at about 0.5 ton / cm ² so as to form a disk having a diameter of about 4 inches, and sintering is performed at about 1350 ° C. for about 3 hours in an oxygen atmosphere. Was done. The sintered body was ground to a thickness of about 5 mm to obtain a target.

【００６１】作製した前記ターゲットを用いて、スパッ
タ膜を下記の条件で作製した。基板として、３インチシ
リコンウエハ基板上に２００ｎｍの厚さでＰｔ下部電極
をスパッタ法により作製したものを使用した。前記組成
物のキャパシタの誘電体膜は、雰囲気をＯ₂５０％、Ａ
ｒ５０％、圧力約３０ｍＴｏｒｒ、基板温度約６００
℃、スパッタ電力約２００Ｗ、スパッタ時間約１５分で
膜厚８０ｎｍのキャパシタの誘電体膜を作製した。電気
特性の評価のため、キャパシタの誘電体膜の上部に直径
１ｍｍ、または０．５ｍｍのＰｔ上部電極をスパッタ法
により作製した。Using the produced target, a sputtered film was prepared under the following conditions. As the substrate, a Pt lower electrode having a thickness of 200 nm formed on a 3-inch silicon wafer substrate by a sputtering method was used. The dielectric film of the capacitor having the composition described above has an atmosphere of 50% O ₂ ,
r50%, pressure about 30 mTorr, substrate temperature about 600
At 80 ° C., a sputtering power of about 200 W and a sputtering time of about 15 minutes, a dielectric film of a capacitor having a thickness of 80 nm was produced. For evaluation of electrical characteristics, a Pt upper electrode having a diameter of 1 mm or 0.5 mm was formed on the dielectric film of the capacitor by a sputtering method.

【００６２】Ｍｎ₂Ｏ₃の添加含量が、０．０３ｗｔ％、
０．０５ｗｔ％、３．００ｗｔ％、５．００ｗｔ％、
５．５０ｗｔ％のばあいも上記、作製法と同様な条件で
電気特性評価用試料を作製した。このときの膜厚は、す
べて７９から８１ｎｍのあいだであった。When the content of Mn ₂ O ₃ is 0.03 wt%,
0.05 wt%, 3.00 wt%, 5.00 wt%,
In the case of 5.50 wt%, a sample for evaluating electrical characteristics was produced under the same conditions as in the above production method. The film thickness at this time was all between 79 and 81 nm.

【００６３】また比較のため、従来のＭｎ₂Ｏ₃を添加し
ないキャパシタの誘電体膜の評価用試料を前記と同様に
作製した。膜厚は約８２ｎｍであった。For comparison, a sample for evaluating a dielectric film of a conventional capacitor to which Mn ₂ O ₃ was not added was prepared in the same manner as described above. The film thickness was about 82 nm.

【００６４】表１２に試作したこれらキャパシタの誘電
体膜の室温における酸化シリコン換算膜厚と漏れ電流密
度（２Ｖ印加のとき）の測定結果を示す。Table 12 shows the measurement results of the silicon oxide equivalent film thickness and the leakage current density (when 2 V is applied) of the dielectric films of these prototyped capacitors at room temperature.

【００６５】なお、スパッタ用ターゲットとして、仮焼
反応および粉砕を行った焼結前の粉体の状態で、銅など
の金属性の皿の上に圧粉成形してターゲットとする方法
でも、スパッタ成膜速度は緻密焼結体ターゲットに比較
して小さいものの、スパッタ時間をより多くとることに
より同様なキャパシタの誘電体膜がえられる。[0065] As a target for sputtering, a method in which the powder before sintering that has undergone the calcination reaction and pulverization is compacted on a metal dish of copper or the like to form a target is also used. Although the film formation rate is smaller than that of the dense sintered body target, a similar dielectric film of a capacitor can be obtained by increasing the sputtering time.

【００６６】[0066]

【表１２】 表１２に示すように、Ｍｎ₂Ｏ₃を０．０５から５．００
ｗｔ％添加含有せしめたキャパシタの誘電体膜は漏れ電
流密度がＤＲＡＭのリフレッシュタイムからの実用上の
要求である、室温で６×１０^-8Ａ／ｃｍ²以下に低減さ
れることが判明した。[Table 12] As shown in Table 12, Mn ₂ O ₃ was changed from 0.05 to 5.00.
It has been found that the leakage current density of the dielectric film of the capacitor in which wt% is added is reduced to 6 × 10 ⁻⁸ A / cm ² or less at room temperature, which is a practical requirement from the DRAM refresh time.

【００６７】なおＭｎ₂Ｏ₃の含有量が０．０５ｗｔ％未
満かまたは５．００ｗｔ％を越えると含有しないときに
比べてほとんど改善されないか、むしろ漏れ電流密度が
増加する。If the content of Mn ₂ O ₃ is less than 0.05% by weight or more than 5.00% by weight, there is little improvement as compared with the case where no Mn ₂ O ₃ is contained, or the leakage current density increases.

【００６８】また、ここにはｘ＝０．７５のばあいを示
したが、０≦ｘ≦１のどのｘの値にたいしても、同様の
Ｍｎ₂Ｏ₃の添加含有効果があることが確かめられた。Although the case where x = 0.75 is shown here, it was confirmed that the same effect of adding Mn ₂ O ₃ was obtained for any value of x where 0 ≦ x ≦ 1. Was.

【００６９】［実施例１６］Ｐｂ（Ｚｒ_１−ｙＴｉ_ｙ）
Ｏ₃、０≦ｙ≦１なる組成で表される組成のうち、ｙ＝
０．４８で、Ｍｎ₂Ｏ₃を１．５ｗｔ％添加含有せしめた
組成を有するスパッタリング用ターゲットを作製した。
ターゲット作製のための原料としては、純度９９．９％
の酸化鉛（ＰｂＯ）、酸化ジルコニウム（ＺｒＯ₂）、
酸化チタン（ＴｉＯ₂）、三酸化二マンガン（Ｍｎ
₂Ｏ₃）の粉体を使用した。このとき、スパッタ中再蒸発
の激しい元素である鉛の組成は化学量論比より２０％増
量し、膜の組成が化学量論比になるようにした。Example 16 Pb (Zr _1-y Ti _y )
Of the compositions represented by O ₃ , 0 ≦ y ≦ 1, y =
At 0.48, a sputtering target having a composition in which 1.5 wt% of Mn ₂ O ₃ was added was prepared.
Raw material for producing the target has a purity of 99.9%
Lead oxide (PbO), zirconium oxide (ZrO ₂ ),
Titanium oxide (TiO ₂ ), dimanganese trioxide (Mn)
₂ O ₃ ) powder was used. At this time, the composition of lead, which is an element which re-evaporates violently during sputtering, was increased by 20% from the stoichiometric ratio so that the composition of the film became stoichiometric.

【００７０】ターゲット作製条件としては、仮焼反応温
度を約９５０℃、焼結温度を約１２５０℃とした以外は
実施例１５と同じ条件でターゲット作製を行った。The target was prepared under the same conditions as in Example 15 except that the calcination reaction temperature was about 950 ° C. and the sintering temperature was about 1250 ° C.

【００７１】前記ターゲットを用いて、実施例１５と同
様の基板と条件でキャパシタの誘電体膜を作製した。膜
厚は、このとき約１２０ｎｍであった。Using the above target, a dielectric film of a capacitor was manufactured under the same substrate and conditions as in Example 15. At this time, the film thickness was about 120 nm.

【００７２】Ｍｎ₂Ｏ₃の添加含量が０．０３ｗｔ％、
０．０５ｗｔ％、３．００ｗｔ％、５．００ｗｔ％、
５．５０ｗｔ％のばあいも前記作製法と同様の条件で電
気特性評価用試料を作製した。このときの膜厚は、すべ
て１１８から１２２ｎｍのあいだであった。When the content of Mn ₂ O ₃ is 0.03 wt%,
0.05 wt%, 3.00 wt%, 5.00 wt%,
In the case of 5.50 wt%, a sample for evaluating electrical characteristics was produced under the same conditions as in the above production method. At this time, the film thicknesses were all between 118 and 122 nm.

【００７３】また比較のため、従来のＭｎ₂Ｏ₃を添加し
ないキャパシタの誘電体膜の評価用試料を前記と同様に
作製した。膜厚は約１３５ｎｍであった。For comparison, a sample for evaluating a dielectric film of a conventional capacitor to which Mn ₂ O ₃ was not added was prepared in the same manner as described above. The thickness was about 135 nm.

【００７４】作製されたこれらキャパシタ膜の室温にお
ける酸化シリコン換算膜厚と漏れ電流密度（２Ｖ印加の
とき）の測定結果を表１３に示す。Table 13 shows the measurement results of silicon oxide equivalent film thickness and leakage current density (when 2 V is applied) of these manufactured capacitor films at room temperature.

【００７５】[0075]

【表１３】 表１３に示すように、Ｍｎ₂Ｏ₃を０．０５ｗｔ％から
５．００ｗｔ％添加含有せしめたキャパシタの誘電体膜
は漏れ電流密度がＤＲＡＭのリフレッシュタイムからの
実用上の要求である、室温で６×１０^-8Ａ／ｃｍ²以下
に低減されることが判明した。[Table 13] As shown in Table 13, the dielectric film of the capacitor containing Mn ₂ O ₃ added from 0.05 wt% to 5.00 wt% has a leakage current density at room temperature, which is a practical requirement from the refresh time of the DRAM. It was found to be reduced to 6 × 10 ⁻⁸ A / cm ² or less.

【００７６】なおＭｎ₂Ｏ₃の含有量が０．０５ｗｔ％未
満かあるいは５．００ｗｔ％を越えると含有しないとき
に比べてほとんど改善されないか、むしろ漏れ電流密度
が増加する。If the content of Mn ₂ O ₃ is less than 0.05% by weight or more than 5.00% by weight, there is almost no improvement as compared with the case where it is not contained, or the leakage current density increases.

【００７７】また、ここではｙ＝０．４８のばあいを示
したが、０≦ｙ≦１のどのｙの値に対しても、同様のＭ
ｎ₂Ｏ₃の添加含有効果があることが確かめられた。Although the case of y = 0.48 is shown here, the same M is applied to any y value of 0 ≦ y ≦ 1.
It was confirmed that there was an effect of adding n ₂ O ₃ .

【００７８】［実施例１７］鉛の２から１５ｍｏｌ％を
Ｓｒで置換したばあいについても、スパッタ用ターゲッ
トのＳｒ元素の原料として炭酸ストロンチウム（ＳｒＣ
Ｏ₃）の粉体を使用し、実施例１６に記載されたものと
同様な条件で実施した。表１４、表１５、表１６に、そ
れぞれ２ｍｏｌ％、１０ｍｏｌ％、１５ｍｏｌ％の鉛を
Ｓｒで置換したときの結果を示す。Example 17 In the case where 2 to 15 mol% of lead was replaced with Sr, strontium carbonate (SrC) was used as a raw material for the Sr element of the sputtering target.
Using the powder O _3), it was carried out under the same conditions as those described in Example 16. Tables 14, 15, and 16 show the results when 2 mol%, 10 mol%, and 15 mol% of lead were replaced with Sr, respectively.

【００７９】[0079]

【表１４】 [Table 14]

【００８０】[0080]

【表１５】 [Table 15]

【００８１】[0081]

【表１６】 表１４、１５、１６に示すようにＭｎ₂Ｏ₃を０．０５ｗ
ｔ％から５．００ｗｔ％添加含有せしめたキャパシタ膜
は漏れ電流密度が低減されることが判明した。[Table 16] As shown in Tables 14, 15 and 16, Mn ₂ O ₃ was 0.05 w
It has been found that the leakage current density is reduced in the capacitor film added from t% to 5.00 wt%.

【００８２】なおＭｎ₂Ｏ₃の含有量が０．０５ｗｔ％未
満かあるいは、５．００ｗｔ％を越えると含有しないと
きに比べてほとんど改善されないか、むしろ漏れ電流密
度が増加する。また鉛をＳｒ元素で置換することによっ
て比誘電率が増加し、酸化シリコン換算膜厚が減少する
が、漏れ電流密度は増加する傾向にあり、Ｍｎ元素の添
加により漏れ電流密度を低減することにより有用性を増
すことができる。When the content of Mn ₂ O ₃ is less than 0.05 wt% or more than 5.00 wt%, there is almost no improvement as compared with the case where it is not contained, or the leakage current density increases. Also, by replacing lead with Sr element, the relative dielectric constant increases and the silicon oxide equivalent film thickness decreases, but the leakage current density tends to increase, and the addition of Mn element reduces the leakage current density. The usefulness can be increased.

【００８３】ここでＳｒ元素の置換量を２ｍｏｌ％未満
では比誘電率の向上の程度が少ないこと、また１５ｍｏ
ｌ％を越えるばあいは漏れ電流密度が大きくなり、実用
的な長所を失う。Here, when the substitution amount of the Sr element is less than 2 mol%, the degree of improvement of the relative dielectric constant is small, and
If it exceeds 1%, the leakage current density increases, and practical advantages are lost.

【００８４】また、ここにはｙ＝０．４８でＰｂに対す
るＳｒの置換量を２ｍｏｌ％、１０ｍｏｌ％、１５ｍｏ
ｌ％のばあい示したが、０≦ｙ≦１のどのｙの値にたい
しても、また同時にＳｒの２ｍｏｌ％から１５ｍｏｌ％
のどの値についても同様のＭｎ₂Ｏ₃添加含有効果がある
ことが確かめられた。Here, when y = 0.48, the substitution amount of Sr for Pb was 2 mol%, 10 mol%, 15 mol
Although 1% is shown, for any y value of 0 ≦ y ≦ 1, 2 mol% to 15 mol% of Sr
It was confirmed that the same effect of adding Mn ₂ O ₃ was obtained for any of the above values.

【００８５】［実施例１８］（Ｓｒ_1-zＣａ_z）₃Ｔｉ₂Ｏ
₇、０．４０≦ｚ≦０．８０で表される組成のうち、ｚ
＝０．５０なる組成を有するスパッタリング用ターゲッ
トを作製した。作製法は、原料としてそれぞれ純度９
９．９％の炭酸ストロンチウム（ＳｒＣＯ₃）、炭酸カ
ルシウム（ＣａＣＯ₃）、酸化チタン（ＴｉＯ₂）の粉体
を用い、所望の組成となるようにジルコニアボールを用
いたアルコール湿式ボールミル混合を１５時間実施し
た。取り出し、乾燥を行なったのち、約０．４トン／ｃ
ｍ²の圧力でプレス成形したのち、大気中、約１１５０
℃で３時間仮焼反応を行った。この反応生成物をらいか
い機で約１時間半粗粉砕したのち、上記混合時と同様に
ボールミルで約２０時間湿式粉砕を行った。取り出し、
乾燥したのち、焼結後約４インチの直径の円盤状になる
ように約０．７トン／ｃｍ²でプレス成形を行い、約１
５５０℃で約４時間、酸素雰囲気中で焼結を行った。焼
結体を約５ｍｍの厚さに研削加工しターゲットとした。Example 18 (Sr ₁ -z _Caz ) ₃ Ti ₂ O
₇ , among the compositions represented by 0.40 ≦ z ≦ 0.80, z
A sputtering target having a composition of 0.50 was prepared. The manufacturing method is as follows.
Alcohol wet ball mill mixing using 9.9% strontium carbonate (SrCO ₃ ), calcium carbonate (CaCO ₃ ), and titanium oxide (TiO ₂ ) powder using zirconia balls to obtain a desired composition is performed for 15 hours. Carried out. After taking out and drying, about 0.4 ton / c
After press molding at a pressure of m ² ,
The calcination reaction was performed at a temperature of 3 ° C. for 3 hours. The reaction product was roughly pulverized for about one and a half hours with a grinder, and then wet-pulverized for about 20 hours with a ball mill in the same manner as in the mixing. take out,
After drying, after sintering, press forming is performed at about 0.7 ton / cm ² to form a disk having a diameter of about 4 inches.
The sintering was performed at 550 ° C. for about 4 hours in an oxygen atmosphere. The sintered body was ground to a thickness of about 5 mm to obtain a target.

【００８６】作製した前記ターゲットを用いて、スパッ
タ膜を下記の条件で作製した。基板として、３インチシ
リコンウエハ基板上に約２００ｎｍの厚さでＰｔ下部電
極をスパッタ法により作製したものを使用した。前記組
成物のキャパシタ膜は、雰囲気をＯ₂５０％、Ａｒ５０
％、圧力約３０ｍＴｏｒｒ、基板温度約６００℃、スパ
ッタ電力約２００Ｗ、スパッタ時間約１５分間で膜厚約
４０ｍｍのキャパシタの誘電体膜を作製した。電気特性
の評価のため、キャパシタ膜の上部に直径約１ｍｍ、ま
たは約０．５ｍｍのＰｔからなる上部電極をスパッタ法
により作製した。ｚ＝０．３５、０．４０、０．４５、
０．５５、０．６０、０．６５、０．７０、０．７５、
０．８０、０．８５のばあいについても同様にして電気
特性測定用サンプルを作製した。膜厚は、すべて３９か
ら４１ｎｍのあいだであった。Using the produced target, a sputtered film was produced under the following conditions. As the substrate, a Pt lower electrode having a thickness of about 200 nm formed on a 3-inch silicon wafer substrate by a sputtering method was used. The capacitor film of the composition has an atmosphere of O ₂ 50%, Ar 50
%, A pressure of about 30 mTorr, a substrate temperature of about 600 ° C., a sputter power of about 200 W, and a sputter time of about 15 minutes to produce a dielectric film of a capacitor having a film thickness of about 40 mm. For evaluation of electrical characteristics, an upper electrode made of Pt having a diameter of about 1 mm or about 0.5 mm was formed on the capacitor film by a sputtering method. z = 0.35, 0.40, 0.45,
0.55, 0.60, 0.65, 0.70, 0.75,
In the cases of 0.80 and 0.85, similarly, samples for measuring electric characteristics were prepared. All film thicknesses were between 39 and 41 nm.

【００８７】表１７に試作したこれらキャパシタの誘電
体膜の室温における酸化シリコン換算膜厚と漏れ電流密
度（２Ｖ印加のとき）の測定結果を示す。Table 17 shows the measurement results of the silicon oxide equivalent film thickness and the leakage current density (when 2 V is applied) of the dielectric films of these prototyped capacitors at room temperature.

【００８８】[0088]

【表１７】 表１７に示すように、０．４０≦ｚ≦０．８０のときに
比誘電率が大きく、高い絶縁性を示し、それぞれシリコ
ン酸化膜換算膜厚、および漏れ電流密度をＤＲＡＭのリ
フレッシュタイムからの実用上の要求である、換算膜厚
が１．５ｎｍ以下で、室温で６×１０^-8Ａ／ｃｍ²以下
に低減できる。[Table 17] As shown in Table 17, when 0.40 ≦ z ≦ 0.80, the relative dielectric constant is large, the insulating property is high, and the equivalent silicon oxide film thickness and the leakage current density are respectively calculated from the refresh time of the DRAM. When the converted film thickness is 1.5 nm or less, which is a practical requirement, it can be reduced to 6 × 10 ⁻⁸ A / cm ² or less at room temperature.

【００８９】本実施例によれば、ＤＲＡＭの高密度化が
進むにしたがって形態的理由からも、キャパシタの誘電
体膜も、より薄くしなければならないという要求に応え
られる。すなわち、材質的に絶縁性に優れているため、
膜厚を薄くしても（このとき、当然酸化シリコン換算膜
厚は小さくなる）漏れ電流密度が小さい状態を実現でき
る。According to the present embodiment, as the density of the DRAM increases, the requirement that the dielectric film of the capacitor must be made thinner also for the morphological reasons. That is, since the material is excellent in insulation,
Even when the film thickness is reduced (at this time, the equivalent silicon oxide film thickness is naturally reduced), a state where the leakage current density is small can be realized.

【００９０】［実施例１９］Ｌａ、Ｎｂ、Ｓｍ、Ｇｄの
各添加物元素のスパッタターゲット用原料としては、純
度９９．９％のＬａ₂Ｏ₃、Ｎｂ₂Ｏ₃、Ｓｍ₂Ｏ₃、Ｇｄ₂
Ｏ₃の粉体を使用した。ターゲットの作製条件および成
膜時のスパッタリング条件は実施例１７とほぼ同様の条
件で行った。ここで、実施例１８の（Ｓｒ_1-zＣａ_z）₃
Ｔｉ₂Ｏ₇のｚ＝０．５０のばあいにおける、Ｌａ₂Ｏ₃、
Ｎｂ₂Ｏ₃、Ｓｍ₂Ｏ₃、Ｇｄ₂Ｏ₃の添加効果についてそれ
ぞれ表１８、表１９、表２０、表２１に電気的特性を示
す。なおこのときの、膜厚は約４１ｎｍであった。[Example 19] La ₂ O ₃ , Nb ₂ O ₃ , Sm ₂ O ₃ , Gd with purity of 99.9% were used as sputter target raw materials for each additive element of La, Nb, Sm and Gd. _Two
O ₃ powder was used. The conditions for manufacturing the target and the sputtering conditions for forming the film were substantially the same as those in Example 17. Here, (Sr _{1 -zCaz} ) _{3 of} Example 18
La ₂ O ₃ , when z = 0.50 of Ti ₂ O ₇ ,
_{Nb 2 O 3, Sm 2 O} 3, Gd 2 O 3 for addition effect each table 18, Table 19, Table 20 shows the electrical characteristics in Table 21. At this time, the film thickness was about 41 nm.

【００９１】[0091]

【表１８】 [Table 18]

【００９２】[0092]

【表１９】 [Table 19]

【００９３】[0093]

【表２０】 [Table 20]

【００９４】[0094]

【表２１】 表１８、表１９、表２０、表２１に示すように、添加物
としてＬａ₂Ｏ₃、Ｎｂ₂Ｏ₃、Ｓｍ₂Ｏ₃、Ｇｄ₂Ｏ₃を加え
ることにより、酸化シリコン換算膜厚の一層の低減（比
誘電率の向上による）を達成することができる。すなわ
ち、絶縁性の優れた材質にさらに添加物を加えることに
よって、誘電率を増加させることができ、複合的効果が
えられる。このばあい０．０５ｍｏｌ％未満では、あま
り、酸化シリコン換算膜厚の改善がみられず、５．００
ｍｏｌ％を越える添加量では漏れ電流密度が増加するた
め、キャパシタの誘電体膜としての長所がえられない。[Table 21] As shown in Tables 18, 19, 20, and 21, by adding La ₂ O ₃ , Nb ₂ O ₃ , Sm ₂ O ₃ , and Gd ₂ O ₃ as additives, it is possible to further increase the film thickness in terms of silicon oxide. (By increasing the relative dielectric constant) can be achieved. That is, by adding an additive to a material having excellent insulating properties, the dielectric constant can be increased, and a composite effect can be obtained. In this case, if the content is less than 0.05 mol%, there is not much improvement in the equivalent silicon oxide film thickness, and 5.00
If the addition amount exceeds mol%, the leakage current density increases, so that the advantage as the dielectric film of the capacitor cannot be obtained.

【００９５】［実施例２０］実施例１９に記載されてい
るのと同様の方法でスパッタ法によりキャパシタの誘電
体膜を作製した。なお、このときの膜厚は、約４１ｎｍ
であった。（Ｓｒ_1-zＣａ_z）₃Ｔｉ₂Ｏ₇においてｚ＝
０．５０で、これにＬａ₂Ｏ₃が３ｍｏｌ％、および５ｍ
ｏｌ％含有された組成物（それぞれ表１８の試料３、試
料４の材料に相当する）に対して、Ｍｎ₂Ｏ₃を添加含有
せしめたキャパシタの誘電体膜の電気特性の結果をそれ
ぞれ、表２２、表２３に示す。Example 20 A dielectric film of a capacitor was formed by a sputtering method in the same manner as described in Example 19. The film thickness at this time is about 41 nm.
Met. In (Sr _1-z C _az ) ₃ Ti ₂ O ₇ , z =
0.50, to which ₃ mol% of La ₂ O ₃ and 5 m
The results of the electrical characteristics of the dielectric films of the capacitors containing Mn ₂ O ₃ added to the compositions containing ol% (corresponding to the materials of Samples 3 and 4 in Table 18) are shown in Tables 1 and 2, respectively. 22 and Table 23.

【００９６】[0096]

【表２２】 [Table 22]

【００９７】[0097]

【表２３】 表２２、表２３に示すように、Ｍｎ₂Ｏ₃の添加含有によ
り、著しく漏れ電流密度が改善される。ここで、Ｍｎ₂
Ｏ₃の添加量が０．０５ｗｔ％未満のばあいは、漏れ電
流密度の低減に充分な効果が見られない。また、Ｍｎ₂
Ｏ₃の添加量が５．００ｗｔ％を越えるとむしろ漏れ電
流密度が大きく増加する。[Table 23] As shown in Tables 22 and 23, the addition and addition of Mn ₂ O ₃ significantly improved the leakage current density. Here, Mn ₂
When the added amount of O ₃ is less than 0.05% by weight, no sufficient effect is seen in reducing the leakage current density. Also, Mn ₂
If the added amount of O ₃ exceeds 5.00 wt%, the leakage current density increases rather.

【００９８】[0098]

【発明の効果】以上のように、本発明によれば、上部電
極膜の上に形成された保護膜によって、プロセス中の高
誘電率誘電体膜の酸素欠損を抑制し、キャパシタ特性の
劣化を防止できる。そのため、小さい面積で高特性のキ
ャパシタがえられ、半導体記憶装置などの一層の高集積
化を図れる。また、前記保護膜の材料が、Ａｌのチッ化
物、またはＡｌの酸化物からなり、しかも前記保護膜に
開けられた開孔部に埋め込まれ、前記上部電極と電気的
接続されたアルミニウムの電極配線が形成されているこ
とにより、保護膜用の金属と電極配線用の金属に同じ金
属を使用できる。 As described above, according to the present invention, the protective film formed on the upper electrode film suppresses oxygen deficiency in the high dielectric constant dielectric film during the process, and suppresses deterioration of the capacitor characteristics. Can be prevented. Therefore, a capacitor having a small area and high characteristics can be obtained, and further higher integration of a semiconductor memory device or the like can be achieved. Also, the material of the protective film is made of Al nitride.
Or an oxide of Al, and the protective film
The upper electrode is embedded in the opened hole and electrically connected to the upper electrode.
Make sure that the connected aluminum electrode wiring is
The same metal as the metal for the protective film and the metal for the electrode wiring
Genera can be used.

【００９９】また、成膜工程停止後、酸化雰囲気中での
徐冷または、成膜後の高圧酸化雰囲気下での熱処理、ま
たは上部電極形成後の熱処理によって欠損した酸素を補
うことができ、良好なキャパシタ特性を有する誘電体膜
をうることができる。Further, after the film formation step is stopped, oxygen lost by slow cooling in an oxidizing atmosphere, heat treatment in a high-pressure oxidizing atmosphere after film formation, or heat treatment after formation of the upper electrode can be compensated. A dielectric film having excellent capacitor characteristics can be obtained.

【０１００】さらに、一回に成膜する厚さを５０ｎｍ以
下にして行う成膜工程と熱処理工程とを１つの真空室内
で連続的かつ複数回繰り返すことで酸素欠損の少ない良
好なキャパシタ特性を有する誘電体膜をうることができ
る。Further, the thickness of the film formed at one time is set to 50 nm or less.
By repeating the film forming step and the heat treatment step performed below in one vacuum chamber continuously and a plurality of times, a dielectric film having good oxygen-deficient capacitor characteristics can be obtained.

【０１０１】ＳｒＴｉＯ₃系、ＰＺＴ系、（Ｓｒ，Ｃ
ａ）₃Ｔｉ₂Ｏ₇系の誘電体材料に微量のＭｎ元素を添加
することで漏れ電流を低減させることができる。（Ｓ
ｒ，Ｃａ）₃Ｔｉ₂Ｏ₇系の誘電体材料に微量のランタン
系元素を含有させることにより漏れ電流を低減させるこ
とができる。SrTiO ₃ , PZT, (Sr, C
it is possible to reduce the leakage current by adding Mn trace element in a) ₃ Ti ₂ O ₇ based dielectric material. (S
Leakage current can be reduced by adding a small amount of lanthanum-based elements to the (r, Ca) ₃ Ti ₂ O ₇ -based dielectric material.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明のキャパシタの一実施例の構造の断面説
明図である。FIG. 1 is an explanatory sectional view of a structure of an embodiment of a capacitor according to the present invention.

【図２】実施例５のキャパシタ構造の断面説明図であ
る。FIG. 2 is an explanatory sectional view of a capacitor structure according to a fifth embodiment.

【図３】実施例６のキャパシタ構造の断面説明図であ
る。FIG. 3 is an explanatory sectional view of a capacitor structure according to a sixth embodiment.

【図４】実施例７のキャパシタ構造の断面説明図であ
る。FIG. 4 is an explanatory sectional view of a capacitor structure according to a seventh embodiment.

【図５】実施例８のキャパシタ構造の断面説明図であ
る。FIG. 5 is an explanatory sectional view of a capacitor structure according to an eighth embodiment.

【図６】実施例８の誘電体膜の比誘電率の温度変化を示
す図である。FIG. 6 is a diagram showing a change in relative permittivity of a dielectric film of Example 8 with temperature.

【図７】実施例９のキャパシタ構造の断面説明図であ
る。FIG. 7 is an explanatory sectional view of a capacitor structure according to a ninth embodiment;

【図８】実施例１３の誘電体膜の成膜装置の断面説明図
である。FIG. 8 is an explanatory sectional view of a dielectric film forming apparatus according to a thirteenth embodiment.

【図９】実施例１３の誘電体膜の成膜装置の他の例の断
面説明図である。FIG. 9 is an explanatory sectional view of another example of the dielectric film forming apparatus according to the thirteenth embodiment.

【図１０】実施例１３の誘電体膜の成膜装置のさらに他
の例の断面説明図である。FIG. 10 is an explanatory cross-sectional view of still another example of the dielectric film forming apparatus according to the thirteenth embodiment.

【図１１】実施例１３の誘電体膜の成膜装置のさらに他
の例の断面説明図である。FIG. 11 is an explanatory sectional view of still another example of the dielectric film forming apparatus according to the thirteenth embodiment.

【図１２】実施例１４の誘電体膜の成膜装置の断面説明
図である。FIG. 12 is an explanatory sectional view of an apparatus for forming a dielectric film according to Example 14;

【符号の説明】[Explanation of symbols]

１ 保護膜 ３ 下部電極 ４ 誘電体膜 ５ 上部電極 DESCRIPTION OF SYMBOLS 1 Protective film 3 Lower electrode 4 Dielectric film 5 Upper electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松野 繁 尼崎市塚口本町８丁目１番１号 三菱電 機株式会社 材料デバイス研究所内 (72)発明者 木ノ内 伸一 尼崎市塚口本町８丁目１番１号 三菱電 機株式会社 材料デバイス研究所内 (72)発明者 内川 英興 尼崎市塚口本町８丁目１番１号 三菱電 機株式会社 材料デバイス研究所内 (72)発明者 渡井 久男 尼崎市塚口本町８丁目１番１号 三菱電 機株式会社 材料デバイス研究所内 (72)発明者 三上 登 尼崎市塚口本町８丁目１番１号 三菱電 機株式会社 材料デバイス研究所内 (72)発明者 堀川 剛 尼崎市塚口本町８丁目１番１号 三菱電 機株式会社 材料デバイス研究所内 (72)発明者 奥平 智仁 伊丹市瑞原４丁目１番地 三菱電機株式 会社 エル・エス・アイ研究所内 (72)発明者 楠見 嘉宏 尼崎市塚口本町８丁目１番１号 三菱電 機株式会社 中央研究所内 (56)参考文献 特開 平４−349657（ＪＰ，Ａ) 特開 平４−93065（ＪＰ，Ａ) 特開 平４−221848（ＪＰ，Ａ) 特開 平５−55514（ＪＰ，Ａ) 特開 平２−198094（ＪＰ，Ａ) 国際公開92／6498（ＷＯ，Ａ１) ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Shigeru Matsuno 8-1-1 Tsukaguchi Honcho, Amagasaki-shi Mitsubishi Materials and Materials Co., Ltd. (72) Inventor Shinichi Shinouchi 8-1-1 Honcho Tsukaguchi, Amagasaki-shi (72) Inventor Hideko Uchikawa 8-1-1 Tsukaguchi Honmachi, Amagasaki City In-house Material Device Laboratory (72) Inventor Hisao Watai 8-1-1 Tsukaguchi Honcho, Amagasaki City No. 1 Mitsubishi Materials Corporation Materials and Devices Research Laboratories (72) Inventor Noboru 81-1 1-1 Tsukaguchi Honcho, Amagasaki City Mitsubishi Electric Corporation Materials Devices Research Laboratory (72) Inventor Go Horikawa Tsukaguchi Honmachi Amagasaki City 8-1-1, Mitsubishi Electric Corporation Materials and Devices Laboratory (72) Inventor Tomohito Okuhira 4 Mizuhara, Itami-shi 1-chome Mitsubishi Electric Corporation, within LSI Research Institute (72) Inventor Yoshihiro Kusumi 8-1-1, Tsukaguchi-Honmachi, Amagasaki-shi Mitsubishi Electric Corporation Central Research Laboratory (56) References JP-A-4-349657 (JP, A) JP-A-4-93065 (JP, A) JP-A-4-221848 (JP, A) JP-A-5-55514 (JP, A) JP-A-2-198094 (JP, A) International Published 92/6498 (WO, A1)

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 主表面を有する半導体基板と、前記主表
面の上に形成された金属酸化物を主成分とする比誘電率
１００以上の誘電体材料からなる誘電体膜と、前記誘電
体膜を挟んで対向する一対の電極からなる高誘電率キャ
パシタであって、前記誘電体膜の上部に形成された上部
電極に少なくともその一部が接するように前記誘電体材
料の酸素欠損を抑制する保護膜が形成されて、前記保護
膜の材料が、 （ａ）Ａｌのチッ化物、または（ｂ）Ａｌの酸化物から
なり、 しかも前記保護膜に開けられた開孔部に埋め込まれ、前
記上部電極と電気的接続されたアルミニウムの電極配線
が形成されている 高誘電率キャパシタ。1. A semiconductor substrate having a main surface, a dielectric film formed on the main surface and made of a dielectric material containing a metal oxide as a main component and having a relative dielectric constant of 100 or more, and the dielectric film A high-permittivity capacitor comprising a pair of electrodes opposed to each other with an interposition therebetween, wherein protection for suppressing oxygen deficiency of the dielectric material so that at least a part thereof contacts an upper electrode formed on the dielectric film. film is formed, the material of the protective film is an oxide of (a) Al a nitride or (b) Al,
It will, moreover embedded in openings bored in the protective layer, prior to
Aluminum electrode wiring electrically connected to the upper electrode
A high dielectric constant capacitor in which is formed . 【請求項２】 前記誘電体膜はＳｒＴｉＯ3、ＰｂＺｒ
Ｏ3、ＰｂＴｉＯ3、ＢａＴｉＯ3、(Ｐｂ,Ｌａ)(Ｚｒ,Ｔ
ｉ)Ｏ3から選ばれた一つの組成またはこれらの固溶体か
らなる請求項１記載の高誘電率キャパシタ。2. The dielectric film is made of SrTiO3, PbZr.
O3, PbTiO3, BaTiO3, (Pb, La) (Zr, T
i) of one selected from O3 composition or high dielectric constant capacitors according to claim 1, wherein consisting of a solid solution. 【請求項３】 主表面を有する半導体基板に設けられた
下部電極上に金属酸化物を主成分とする比誘電率１００
以上の誘電体材料からなる誘電体膜をスパッタ法、ＣＶ
Ｄ法、ＭＢＥ法、真空蒸着法またはレーザアブレーショ
ン法で設け、該誘電体膜上に上部電極を設けてなる半導
体記憶装置の高誘電率キャパシタの製法であって、一回
に成膜する厚さを５０ｎｍ以下にして行う前記誘電体膜
の成膜工程と、これに連続する酸化性雰囲気下で熱処理
する工程とを、少なくとも２回繰り返して所定の厚さの
誘電体膜を設けることを特徴とする高誘電率キャパシタ
の製法。3. A relative dielectric constant of 100 as a main component comprising a metal oxide on a lower electrode provided on a semiconductor substrate having a main surface.
The dielectric film made of the above dielectric material is formed by sputtering, CV
D method, MBE method, vacuum evaporation method or laser ablation
Provided by emission method, a method of high dielectric constant capacitor of a semiconductor memory device formed by providing an upper electrode dielectric film, once
The step of forming a dielectric film having a thickness of 50 nm or less and the step of performing a heat treatment in an oxidizing atmosphere are repeated at least twice to form a dielectric film having a predetermined thickness. A method of manufacturing a high dielectric constant capacitor. 【請求項４】 前記誘電体膜はＳｒＴｉＯ3、ＰｂＺｒ
Ｏ3、ＰｂＴｉＯ3、ＢａＴｉＯ3、(Ｐｂ,Ｌａ)(Ｚｒ,Ｔ
ｉ)Ｏ3から選ばれた一つの組成またはこれらの固溶体か
らなる請求項３記載の高誘電率キャパシタの製法。4. The dielectric film is made of SrTiO3, PbZr.
O3, PbTiO3, BaTiO3, (Pb, La) (Zr, T
4. The method for producing a high dielectric constant capacitor according to claim 3, comprising: i) a composition selected from O3 or a solid solution thereof. 【請求項５】 前記誘電体膜上に上部電極を成膜したの
ちに、酸化性ガスの分圧が１気圧以上の圧力である酸化
性雰囲気下で熱処理することを特徴とする請求項３記載
の高誘電率キャパシタの製法。5. The after forming the upper electrode on the dielectric film, according to claim 3, wherein the partial pressure of the oxidizing gas is characterized in that the heat treatment in an oxidizing atmosphere at a pressure of 1 atm or higher
Of high dielectric constant capacitors. 【請求項６】 半導体基板と、金属酸化物を主成分とす
る高誘電率の誘電体材料からなり、スパッタ法、ＣＶＤ
法、ＭＢＥ法またはレーザアブレーション法で形成され
た誘電体薄膜と前記誘電体薄膜を挟んで対向する一対の
電極からなる半導体記憶装置のキャパシタであって、前
記電極は白金、パラジウムまたは金からなり、前記誘電
体薄膜が（Ｂａ1-xＳｒx）ＴｉＯ3、０≦ｘ≦１なる組
成式で表される組成物に、Ｍｎ元素を酸化物Ｍｎ2Ｏ3の
分子式で０．０５ｗｔ％から５ｗｔ％添加含有せしめら
れていることを特徴とする高誘電率キャパシタ。6. A semiconductor substrate and a high-dielectric-constant dielectric material containing a metal oxide as a main component.
Method, a capacitor of a semiconductor memory device comprising a pair of electrodes facing each other across a dielectric thin film formed by a MBE method or a laser ablation method, wherein the electrodes are made of platinum, palladium or gold; The dielectric thin film contains (Ba1-xSrx) TiO3, and a composition represented by a composition formula of 0.ltoreq.x.ltoreq.1 and further contains 0.05 to 5 wt% of Mn element in a molecular formula of oxide Mn2 O3. A high dielectric constant capacitor characterized by the above-mentioned. 【請求項７】 半導体基板と、金属酸化物を主成分とす
る高誘電率の誘電体材料からなり、スパッタ法、ＣＶＤ
法、ＭＢＥ法またはレーザアブレーション法で形成され
た誘電体薄膜と前記誘電体薄膜を挟んで対向する一対の
電極からなる半導体記憶装置のキャパシタであって、前
記電極は白金、パラジウムまたは金からなり、前記誘電
体薄膜がＰｂ（Ｚｒ1-yＴｉy）Ｏ3、０≦ｙ≦１なる組
成で表される組成物に、Ｍｎ元素を酸化物Ｍｎ2Ｏ3の分
子式で０．０５ｗｔ％から５ｗｔ％添加含有せしめら
れ、さらに前記組成物のＰｂ元素の２から１５ｍｏｌ％
がＳｒで置換されていることを特徴とする高誘電率キャ
パシタ。7. A semiconductor substrate and a high-dielectric-constant dielectric material containing a metal oxide as a main component.
Method, a capacitor of a semiconductor memory device comprising a pair of electrodes facing each other across a dielectric thin film formed by a MBE method or a laser ablation method, wherein the electrodes are made of platinum, palladium or gold; A composition in which the dielectric thin film is represented by Pb (Zr1-yTiy) O3, where 0≤y≤1, and Mn element is added and contained in an amount of 0.05 wt% to 5 wt% in terms of molecular formula of oxide Mn2O3 ; 2 to 15 mol% of the Pb element in the composition
Is replaced by Sr. 【請求項８】 主表面を有する半導体基板と、前記主表
面の上に形成された金属酸化物を主成分とする誘電体膜
と、前記誘電体膜を挟んで対向する一対の電極からなる
高誘電率キャパシタの誘電体膜であって、前記誘電体膜
が（Ｓｒ1-zＣａz）3Ｔｉ2Ｏ7なる組成式で表される組
成物において、０．４≦ｚ≦０．８なる組成を有してな
る高誘電率キャパシタ用誘電体膜。8. A high-voltage semiconductor device comprising a semiconductor substrate having a main surface, a dielectric film mainly composed of a metal oxide formed on the main surface, and a pair of electrodes opposed to each other with the dielectric film interposed therebetween. A dielectric film of a dielectric constant capacitor, wherein said dielectric film has a composition represented by a composition formula of (Sr1-zCaz) 3Ti2O7, wherein 0.4.ltoreq.z.ltoreq.0.8. Dielectric film for dielectric constant capacitor. 【請求項９】 （Ｓｒ1-zＣａz）3Ｔｉ2Ｏ7、０．４≦
ｚ≦０．８なる組成で表される組成物に、Ｍｅ2Ｏ3（Ｍ
ｅは、Ｌａ、Ｎｄ、Ｓｍ、Ｇｄのいずれかを表す）なる
組成式で表される酸化物を０．０５ｍｏｌ％から５ｍｏ
ｌ％添加含有せしめられてなる請求項８記載の高誘電率
キャパシタ用誘電体膜。9. (Sr1-zCaz) 3 Ti2 O7, 0.4.ltoreq.
In a composition represented by a composition satisfying z ≦ 0.8, Me2O3 (M
e represents any of La, Nd, Sm, and Gd). An oxide represented by a composition formula of 0.05 mol% to 5 mo
9. The dielectric film for a high dielectric constant capacitor according to claim 8 , wherein the dielectric film is added and contained by 1%. 【請求項１０】 請求項９記載の材料に、さらにＭｎ元
素をＭｎ2Ｏ3の分子式で０．０５ｗｔ％から５ｗｔ％添
加含有せしめられてなる請求項９記載の高誘電率キャパ
シタ用誘電体膜。10. wherein the material of claim 9, further high dielectric constant capacitor dielectric film of 0.05 wt% from the consisting been made to contain added 5 wt% claim 9, wherein the Mn element in the molecular formula of Mn2O3.